JP2874889B2 - ポインタ変換によるフレーム位相同期方法およびその回路 - Google Patents
ポインタ変換によるフレーム位相同期方法およびその回路Info
- Publication number
- JP2874889B2 JP2874889B2 JP1093022A JP9302289A JP2874889B2 JP 2874889 B2 JP2874889 B2 JP 2874889B2 JP 1093022 A JP1093022 A JP 1093022A JP 9302289 A JP9302289 A JP 9302289A JP 2874889 B2 JP2874889 B2 JP 2874889B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- pointer
- value
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はポインタ変換によるフレーム位相同期方法お
よびその回路、さらに詳しく言えば、ディジタル信号の
時分割多重伝送においてフレーム位相同期を行う際にフ
レーム内のデータの先頭位置を示すポインタを用いてフ
レーム同期を行う方法および回路に関する。
よびその回路、さらに詳しく言えば、ディジタル信号の
時分割多重伝送においてフレーム位相同期を行う際にフ
レーム内のデータの先頭位置を示すポインタを用いてフ
レーム同期を行う方法および回路に関する。
ディジタル信号の時分割多重伝送の送信網においては
単数または複数の入力回線の信号を単数または複数の出
力回線に適合した信号に変換する装置（網ノード、イン
タフェイス）が必要であり、その基本的機能として、フ
レーム位相同期がある。この種のフレーム位相同期方法
の新しい方式として信号フレームの中に、多重化されて
いる信号の先頭位置を示すためにポインタを用いる方式
が知られている。“例えば、ベルコミュニケーションリ
サーチ（Bell Communications Research）の1987年５月
２日発行のテクニカル・アドバイザリ・ティエィーティ
エスワイ（TA−TSY）00253のシンクロナス・オプティカ
ル・ネットワークス（ソネット）（SYNCHRONOUS OPTICA
L NETWORKS（SONET））”。
単数または複数の入力回線の信号を単数または複数の出
力回線に適合した信号に変換する装置（網ノード、イン
タフェイス）が必要であり、その基本的機能として、フ
レーム位相同期がある。この種のフレーム位相同期方法
の新しい方式として信号フレームの中に、多重化されて
いる信号の先頭位置を示すためにポインタを用いる方式
が知られている。“例えば、ベルコミュニケーションリ
サーチ（Bell Communications Research）の1987年５月
２日発行のテクニカル・アドバイザリ・ティエィーティ
エスワイ（TA−TSY）00253のシンクロナス・オプティカ
ル・ネットワークス（ソネット）（SYNCHRONOUS OPTICA
L NETWORKS（SONET））”。
このポインタを用いるフレーム位相同期方法では、伝
送信号のフレームはフレーム同期信号、ポインタおよび
オーバヘッドビット信号が、フレームの中の固定位置に
配置され、他の部分にデータを配置して構成されてい
る。ポインタにはデータの先頭が存在する位置（ポイン
タからのオフセット値）が書かれている。ポインタ値が
変更されないかぎり、データの先頭は各フレームにおい
て同じオフセット位置にある。
送信号のフレームはフレーム同期信号、ポインタおよび
オーバヘッドビット信号が、フレームの中の固定位置に
配置され、他の部分にデータを配置して構成されてい
る。ポインタにはデータの先頭が存在する位置（ポイン
タからのオフセット値）が書かれている。ポインタ値が
変更されないかぎり、データの先頭は各フレームにおい
て同じオフセット位置にある。
ポインタを有するフレームを受信して新しいフレーム
位相にデータを乗せ換える際にはポインタ値を変換する
必要がある。このポインタを用いてフレーム位相同期を
行う方法では、従来のフレーム同期信号を基準に行う方
法に比べ、データ信号の遅延がなく、また回線交換等の
装置において回路構成が簡単になる利点を有する。
位相にデータを乗せ換える際にはポインタ値を変換する
必要がある。このポインタを用いてフレーム位相同期を
行う方法では、従来のフレーム同期信号を基準に行う方
法に比べ、データ信号の遅延がなく、また回線交換等の
装置において回路構成が簡単になる利点を有する。
上記フレーム中に設けられたポインタを使用してフレ
ームの位相同期を行う方法は、国際的に規格が決定され
たが、上記方法を実現する具体的方法および回路は一般
に発表されていない。
ームの位相同期を行う方法は、国際的に規格が決定され
たが、上記方法を実現する具体的方法および回路は一般
に発表されていない。
上記ポインタを用いてフレーム位相同期を実現しよう
とする場合に、通常考えられる方法は、フレーム位相同
期回路において、受信フレームのデータ信号はフレーム
メモリに順次アドレスを指定して書き込み、一方受信フ
レームのポインタを検出して、そのポインタで指定され
た値を、ダウンカウンタにセットし、発信フレームのオ
フセット０からカウントダウンを行い、ダウンカウンタ
が０となったときの、上記フレームメモリのアドレス
（すなわち、ポインタが指示するデータが書き込まれた
アドレス）を記憶させる。一方新しい発信フレームを作
る出力側では、発信フレームのフレーム同期信号を基準
として、発信フレームのポインタからオフセット０で出
力側のカウンタを０にセットし、カウントアップを始め
る。またフレームメモリからは順次上記フレームメモリ
のアドレスを指定してデータ信号を読み出し、発信フレ
ームの同期信号、ポインタ、オーバヘッドの間にデータ
信号を多重化してゆく。発信フレームにおけるポインタ
の値の設定は、受信フレームで先頭データを格納したと
きのフレームメモリのアドレスのデータが、当然発信フ
レームの先頭データであるから、発信フレームのポイン
タを設定してから上記先頭データを読み出すまでの計数
値を上記出力側のカウンタで検出し、これを発信フレー
ムのポインタの値とすることによって行う方法が考えら
れる。
とする場合に、通常考えられる方法は、フレーム位相同
期回路において、受信フレームのデータ信号はフレーム
メモリに順次アドレスを指定して書き込み、一方受信フ
レームのポインタを検出して、そのポインタで指定され
た値を、ダウンカウンタにセットし、発信フレームのオ
フセット０からカウントダウンを行い、ダウンカウンタ
が０となったときの、上記フレームメモリのアドレス
（すなわち、ポインタが指示するデータが書き込まれた
アドレス）を記憶させる。一方新しい発信フレームを作
る出力側では、発信フレームのフレーム同期信号を基準
として、発信フレームのポインタからオフセット０で出
力側のカウンタを０にセットし、カウントアップを始め
る。またフレームメモリからは順次上記フレームメモリ
のアドレスを指定してデータ信号を読み出し、発信フレ
ームの同期信号、ポインタ、オーバヘッドの間にデータ
信号を多重化してゆく。発信フレームにおけるポインタ
の値の設定は、受信フレームで先頭データを格納したと
きのフレームメモリのアドレスのデータが、当然発信フ
レームの先頭データであるから、発信フレームのポイン
タを設定してから上記先頭データを読み出すまでの計数
値を上記出力側のカウンタで検出し、これを発信フレー
ムのポインタの値とすることによって行う方法が考えら
れる。
しかしながら、上記の方法では定常動作、すなわち、
受信フレームの相続くフレームにおけるポインタの値が
不変である場合には問題ないが、受信フレームのポイン
タに変更が生じたとき、発信フレームのポインタが正し
いポインタの値をセットされるまでに１フレーム以上の
時間を有し、その間のデータ信号を無効とする問題があ
る。受信フレームにおけるポインタの変更がしばしば起
こる通信システムにおいては通信の品質を著しく害する
ことになる。
受信フレームの相続くフレームにおけるポインタの値が
不変である場合には問題ないが、受信フレームのポイン
タに変更が生じたとき、発信フレームのポインタが正し
いポインタの値をセットされるまでに１フレーム以上の
時間を有し、その間のデータ信号を無効とする問題があ
る。受信フレームにおけるポインタの変更がしばしば起
こる通信システムにおいては通信の品質を著しく害する
ことになる。
したがって、本発明の目的はポインタを用いるフレー
ム位相同期において、受信フレームのポインタの値の変
更から１フレーム以内に発信フレームのポインタの値を
正確に設定するフレーム位相同期方法およびそのための
回路を実現することである。
ム位相同期において、受信フレームのポインタの値の変
更から１フレーム以内に発信フレームのポインタの値を
正確に設定するフレーム位相同期方法およびそのための
回路を実現することである。
上記目的は、受信フレーム内の特定のデータが受信フ
レームに出現した時点から発信フレームのポインタまで
のデータ数を、受信フレームのポインタ値から減算し発
信フレームのポインタ値を求めることにより決定され
る。これを実現するため、フレーム位相同期回路におい
て受信フレームのポインタ値をダウンカウンタに記憶さ
せ、このダウンカウンタを受信フレームと発信フレーム
の位相差分だけカウントダウンした値を発信フレームの
ポインタ値として設定する回路構成とする。
レームに出現した時点から発信フレームのポインタまで
のデータ数を、受信フレームのポインタ値から減算し発
信フレームのポインタ値を求めることにより決定され
る。これを実現するため、フレーム位相同期回路におい
て受信フレームのポインタ値をダウンカウンタに記憶さ
せ、このダウンカウンタを受信フレームと発信フレーム
の位相差分だけカウントダウンした値を発信フレームの
ポインタ値として設定する回路構成とする。
この受信フレームと発信フレームの位相差を発信フレ
ームのポインタの発生前に早期に検出する手段として
は、受信フレームのポインタの直前または直後等の特定
データを検出し、その特定データの検出から発信フレー
ムの上記特定データの発生位置までを計数する計数手段
を設けることによって実現される。
ームのポインタの発生前に早期に検出する手段として
は、受信フレームのポインタの直前または直後等の特定
データを検出し、その特定データの検出から発信フレー
ムの上記特定データの発生位置までを計数する計数手段
を設けることによって実現される。
受信フレームにおけるポインタの値がＸ、すなわち、
受信フレームにおけるデータの先頭の位置が、ポインタ
のタイムスロットからＸ番目（オフセットＸ）にあり、
フレーム位相が受信フレームと、発信フレームでαタイ
ムスロット位相ずれしているとき、発信フレームでのポ
インタの値はＸ−αとなる。本発明では、受信フレーム
でのポインタの値に変更があったときも、発信フレーム
のポインタの発生前に、新しいポインタと位相差αが検
出されるので、１フレーム内、すなわち受信フレームと
発信フレームの位相差後に新しいポインタ値が発生する
ことになり、通信データの無効部分を減すことができ
る。
受信フレームにおけるデータの先頭の位置が、ポインタ
のタイムスロットからＸ番目（オフセットＸ）にあり、
フレーム位相が受信フレームと、発信フレームでαタイ
ムスロット位相ずれしているとき、発信フレームでのポ
インタの値はＸ−αとなる。本発明では、受信フレーム
でのポインタの値に変更があったときも、発信フレーム
のポインタの発生前に、新しいポインタと位相差αが検
出されるので、１フレーム内、すなわち受信フレームと
発信フレームの位相差後に新しいポインタ値が発生する
ことになり、通信データの無効部分を減すことができ
る。
本発明の第１の実施例を第１図を用いて説明する。本
実施例におけるポインタ変換によるフレーム位相同期回
路は、入ハイウエイ11上の受信フレームのデータを記憶
するフレームメモリ１と、受信フレーム内のデータをフ
レームメモリ１に書き込む際のアドレスを指示する書込
み制御回路２と、受信フレーム内のデータの先頭位置を
示すポインタを検出するポインタ検出回路４と、検出し
たポインタ値を記憶するポインタバッファ５と、ダウン
カウンタ30と、フレーム中の特定のタイムスロットのデ
ータをフレームメモリ１に書き込んだ際のアドレスを記
憶するアドレス記憶用バッファ31と、データをフレーム
メモリ１から読み出す際のアドレスを指示する読出し制
御回路３と、アドレス記憶用バッファ31の値と読出し制
御回路３の出力を比較する比較器32により構成される。
実施例におけるポインタ変換によるフレーム位相同期回
路は、入ハイウエイ11上の受信フレームのデータを記憶
するフレームメモリ１と、受信フレーム内のデータをフ
レームメモリ１に書き込む際のアドレスを指示する書込
み制御回路２と、受信フレーム内のデータの先頭位置を
示すポインタを検出するポインタ検出回路４と、検出し
たポインタ値を記憶するポインタバッファ５と、ダウン
カウンタ30と、フレーム中の特定のタイムスロットのデ
ータをフレームメモリ１に書き込んだ際のアドレスを記
憶するアドレス記憶用バッファ31と、データをフレーム
メモリ１から読み出す際のアドレスを指示する読出し制
御回路３と、アドレス記憶用バッファ31の値と読出し制
御回路３の出力を比較する比較器32により構成される。
上記実施例の動作説明の前に、処理対象となる信号の
フォーマットについて説明する。第２図は信号の１フレ
ーム（125μｓ）の構成を示し、１フレームが、33バイ
トで構成され、１フレームの特定の位置すなわち、第
１、第12および第23バイト目にそれぞれ、フレーム同期
信号、ポインタおよびオーバヘッドのタイムスロットが
配置されている。その間に30個のデータ信号用の１バイ
トのタイムスロットが配置されている。データ信号用の
30個のタイムスロット内の番号はポインタからのオフセ
ット数を表している。
フォーマットについて説明する。第２図は信号の１フレ
ーム（125μｓ）の構成を示し、１フレームが、33バイ
トで構成され、１フレームの特定の位置すなわち、第
１、第12および第23バイト目にそれぞれ、フレーム同期
信号、ポインタおよびオーバヘッドのタイムスロットが
配置されている。その間に30個のデータ信号用の１バイ
トのタイムスロットが配置されている。データ信号用の
30個のタイムスロット内の番号はポインタからのオフセ
ット数を表している。
ポインタはフレーム内でのデータの先頭位置を示す。
すなわち、第３図に示すように、１フレームのデータ信
号が２フレームにわたって分散しており、その１フレー
ムのデータの先頭位置を明確にしておく必要がある。そ
のためポインタにはデータの先頭位置があるタイムスロ
ットのオフセット値（第３図の場合Ｘ）が書かれてい
る。例えば、ポインタ値Ｘが０であるとデータの先頭は
第２図に示すオフセット０の位置にあり、データの最後
尾はオフセット29の位置にある。またポインタ値Ｘが15
であれば、データの先頭はオフセット15の位置にある。
ポインタ値が変更されないかぎり、データの先頭は各フ
レームにおいて同じオフセット位置にある。
すなわち、第３図に示すように、１フレームのデータ信
号が２フレームにわたって分散しており、その１フレー
ムのデータの先頭位置を明確にしておく必要がある。そ
のためポインタにはデータの先頭位置があるタイムスロ
ットのオフセット値（第３図の場合Ｘ）が書かれてい
る。例えば、ポインタ値Ｘが０であるとデータの先頭は
第２図に示すオフセット０の位置にあり、データの最後
尾はオフセット29の位置にある。またポインタ値Ｘが15
であれば、データの先頭はオフセット15の位置にある。
ポインタ値が変更されないかぎり、データの先頭は各フ
レームにおいて同じオフセット位置にある。
上述のようなフレーム構成の信号を受信フレームとし
て、新しい発信フレームを構成する場合、ポインタを用
いたフレーム同期方法では、発信フレームのフレーム同
期信号、ポインタおよびオーバヘッドの位置は、受信フ
レームのそれらの位置とは独立に設定されるがデータ信
号は受信フレームのデータ信号と同一位置に発生（信号
処理の都合上、若干のタイムスロット数の遅延は生ず
る）する。
て、新しい発信フレームを構成する場合、ポインタを用
いたフレーム同期方法では、発信フレームのフレーム同
期信号、ポインタおよびオーバヘッドの位置は、受信フ
レームのそれらの位置とは独立に設定されるがデータ信
号は受信フレームのデータ信号と同一位置に発生（信号
処理の都合上、若干のタイムスロット数の遅延は生ず
る）する。
第４図は上述の受信フレームと発信フレームとの時間
関係および本発明の原理を説明するためタイムチャート
図を示す。同図では簡明のため動作説明に必要なタイム
スロットのみが示されている。
関係および本発明の原理を説明するためタイムチャート
図を示す。同図では簡明のため動作説明に必要なタイム
スロットのみが示されている。
図示の如く、発信フレーム内のデータのタイムスロッ
トは受信フレームから数タイムスロット遅れている。こ
れは、フレームメモリにデータを記録して、発信フレー
ムに読み出す迄の遅れによるものである。一方、ポイン
タの位置は受信フレームと発信フレームでは独立に設定
される。従って、発信フレームのポインタからの先頭デ
ータのタイムスロットまでのオフセット値がＸ−αであ
るとする。
トは受信フレームから数タイムスロット遅れている。こ
れは、フレームメモリにデータを記録して、発信フレー
ムに読み出す迄の遅れによるものである。一方、ポイン
タの位置は受信フレームと発信フレームでは独立に設定
される。従って、発信フレームのポインタからの先頭デ
ータのタイムスロットまでのオフセット値がＸ−αであ
るとする。
本発明では受信フレームのポインタ値を検出してか
ら、受信フレームのポインタを発生する前に、すなわち
受信フレームのポインタの値の変更を検出してから１フ
レーム内に発信フレームのポインタの値を設定するよう
にしたもので、受信フレームと発信フレームとの位相差
を受信フレームのポインタ発生前に検出して、発信フレ
ームのポインタの値を設定している。第４図の場合は、
発信フレームではタイムスロット44に受信フレームにお
けるオフセット０のデータが、またタイムスロット47に
データの先頭が出現している。このとき発信フレームの
タイムスロット44から47までのデータ数は受信フレーム
のポインタ値（Ｘ）と一致する。ここで受信フレームの
オフセット０のデータが発信フレームに出現した時点
（タイムスロット44）から発信フレームのポインタ（タ
イムスロット46）までのデータ数をαとする。そうする
と発信フレームのポインタ（タイムスロット46）から、
データの先頭が発信フレームに出現した時点（タイムス
ロット47）までのデータ数（オフセット）はＸ−αとな
る。よって受信フレームのオフセット０のデータ42が発
信フレームに出現した時点44から受信側のポインタ値Ｘ
が記憶されているダウンカウンタにカウントダウンを始
めさせ、発信フレームのポインタ部分までカウントダウ
ンを行えば、ダウンカウンタの値はＸ−αとなり、発信
フレームにおけるデータの先頭位置のオフセットＸ−α
と一致する。この値を発信フレームのポインタ値として
用いることができる。
ら、受信フレームのポインタを発生する前に、すなわち
受信フレームのポインタの値の変更を検出してから１フ
レーム内に発信フレームのポインタの値を設定するよう
にしたもので、受信フレームと発信フレームとの位相差
を受信フレームのポインタ発生前に検出して、発信フレ
ームのポインタの値を設定している。第４図の場合は、
発信フレームではタイムスロット44に受信フレームにお
けるオフセット０のデータが、またタイムスロット47に
データの先頭が出現している。このとき発信フレームの
タイムスロット44から47までのデータ数は受信フレーム
のポインタ値（Ｘ）と一致する。ここで受信フレームの
オフセット０のデータが発信フレームに出現した時点
（タイムスロット44）から発信フレームのポインタ（タ
イムスロット46）までのデータ数をαとする。そうする
と発信フレームのポインタ（タイムスロット46）から、
データの先頭が発信フレームに出現した時点（タイムス
ロット47）までのデータ数（オフセット）はＸ−αとな
る。よって受信フレームのオフセット０のデータ42が発
信フレームに出現した時点44から受信側のポインタ値Ｘ
が記憶されているダウンカウンタにカウントダウンを始
めさせ、発信フレームのポインタ部分までカウントダウ
ンを行えば、ダウンカウンタの値はＸ−αとなり、発信
フレームにおけるデータの先頭位置のオフセットＸ−α
と一致する。この値を発信フレームのポインタ値として
用いることができる。
第１図に戻り、受信側では入ハイウエイ11に、第２図
に示したような受信フレーム信号が加えられる。なお図
面は単線で書かれているが直列並列変換されて、並列信
号として処理される。受信フレームのデータ信号はフレ
ームメモリ１に書込み制御回路２で指定されたアドレス
の所に順次格納される。
に示したような受信フレーム信号が加えられる。なお図
面は単線で書かれているが直列並列変換されて、並列信
号として処理される。受信フレームのデータ信号はフレ
ームメモリ１に書込み制御回路２で指定されたアドレス
の所に順次格納される。
受信側フレームカウンタ８は、フレーム同期信号等の
受信側位相信号ｅに基づいて、書込み制御回路２へのク
ロックパルスａ、ポインタ検出回路へのゲートパルス
ｂ、ポインタバッファ５への書込み指示信号ｃおよびア
ドレス記憶用バッファ31への書込み指示信号ｄを発生す
る。
受信側位相信号ｅに基づいて、書込み制御回路２へのク
ロックパルスａ、ポインタ検出回路へのゲートパルス
ｂ、ポインタバッファ５への書込み指示信号ｃおよびア
ドレス記憶用バッファ31への書込み指示信号ｄを発生す
る。
発信側フレームカウンタ９は発信フレームの位相信号
ｆに基づいて、ダウンカウンタ30へのダウンクロック信
号ｇ、読出し制御回路３へのクロック信号ｈ、およびセ
レクタ制御回路７への制御信号ｉを発生する。
ｆに基づいて、ダウンカウンタ30へのダウンクロック信
号ｇ、読出し制御回路３へのクロック信号ｈ、およびセ
レクタ制御回路７への制御信号ｉを発生する。
受信側では、パルスｂによって受信フレームのポイン
タの値Ｘを検出し、信号ｃによって上記ポインタ値Ｘを
ポインタバッファ５に記録する。また受信フレームのオ
フセット０のデータをフレームメモリ１に書き込んだと
きのアドレスをアドレス記憶用バッファ31に書込み指示
信号ｄによって記憶させる。
タの値Ｘを検出し、信号ｃによって上記ポインタ値Ｘを
ポインタバッファ５に記録する。また受信フレームのオ
フセット０のデータをフレームメモリ１に書き込んだと
きのアドレスをアドレス記憶用バッファ31に書込み指示
信号ｄによって記憶させる。
発信側では比較器32が、アドレス記憶バッファ31の値
と読出し制御回路３の出力を比較し、両者の一致を検知
することにより、受信側に受信側のオフセット０のデー
タが出現したことを検出する。この時ダウンカウンタ30
にポインタバッファ５の値Ｘを記憶させ、以後、発信フ
レームのフレーム同期パターンとオーバヘッドの部分以
外においてカウンタダウンを行う。またカウントダウン
中に０になった場合には次にオフセットの最大値（第２
図のフレームを用いる場合は29）をダウンカウンタ30に
セットする。このようにして発信フレームのポインタ部
分までカウントダウンを行うと、ダウンカウンタ30の値
は発信フレームのデータの先頭位置Ｘ−αを示してい
る。なぜならば第４図に示したように、いま受信フレー
ムのポインタ値がＸであったとすると、受信フレームの
オフセット０からデータの先頭位置までのデータ数はＸ
である。すると、受信フレームのオフセット０のデータ
が発信フレームに出現した位置から発信フレームのデー
タの先頭位置までのデータ数もやはりＸである。そして
オフセット０のデータが発信側に出現した位置から発信
フレームのポインタまでカウントダウンを行えば、その
値は発信側におけるデータの先頭位置のオフセット値を
示している。従ってこの値を発信フレームのポインタ値
として用いることができる。
と読出し制御回路３の出力を比較し、両者の一致を検知
することにより、受信側に受信側のオフセット０のデー
タが出現したことを検出する。この時ダウンカウンタ30
にポインタバッファ５の値Ｘを記憶させ、以後、発信フ
レームのフレーム同期パターンとオーバヘッドの部分以
外においてカウンタダウンを行う。またカウントダウン
中に０になった場合には次にオフセットの最大値（第２
図のフレームを用いる場合は29）をダウンカウンタ30に
セットする。このようにして発信フレームのポインタ部
分までカウントダウンを行うと、ダウンカウンタ30の値
は発信フレームのデータの先頭位置Ｘ−αを示してい
る。なぜならば第４図に示したように、いま受信フレー
ムのポインタ値がＸであったとすると、受信フレームの
オフセット０からデータの先頭位置までのデータ数はＸ
である。すると、受信フレームのオフセット０のデータ
が発信フレームに出現した位置から発信フレームのデー
タの先頭位置までのデータ数もやはりＸである。そして
オフセット０のデータが発信側に出現した位置から発信
フレームのポインタまでカウントダウンを行えば、その
値は発信側におけるデータの先頭位置のオフセット値を
示している。従ってこの値を発信フレームのポインタ値
として用いることができる。
セレクタ６は、セレクタ制御回路７によって、フレー
ムメモリ12出力線のデータ信号、フレーム同期信号ｋ、
オーバヘッド信号ｌ、および発信側ポインタの値ｊを所
定の時間関係で読み出す。
ムメモリ12出力線のデータ信号、フレーム同期信号ｋ、
オーバヘッド信号ｌ、および発信側ポインタの値ｊを所
定の時間関係で読み出す。
次に本発明の第２の実施例を第５図を用いて説明す
る。
る。
本実施例におけるポインタ変換によるフレーム位相同
期回路は、入ハイウエイ11上の受信フレームのデータを
記憶するフレームメモリ１と、受信フレーム内のデータ
をフレームメモリ１に書き込むアドレスを指示する書込
み制御回路２と、受信フレーム内のデータ先頭位置を示
すポインタを検出するポインタ検出回路４と、検出した
ポインタ値を記憶するポインタバッファ５と、ダウンカ
ウンタ30と、受信フレーム内の特定のデータをフレーム
メモリ１に書き込んだ際にフレームメモリ内に残ってい
るデータの量を計算する減算器33と、ダウンカウンタ34
と、データをフレームメモリ１から読み出す際のアドレ
スを指示する読出し制御回路３により構成される。
期回路は、入ハイウエイ11上の受信フレームのデータを
記憶するフレームメモリ１と、受信フレーム内のデータ
をフレームメモリ１に書き込むアドレスを指示する書込
み制御回路２と、受信フレーム内のデータ先頭位置を示
すポインタを検出するポインタ検出回路４と、検出した
ポインタ値を記憶するポインタバッファ５と、ダウンカ
ウンタ30と、受信フレーム内の特定のデータをフレーム
メモリ１に書き込んだ際にフレームメモリ内に残ってい
るデータの量を計算する減算器33と、ダウンカウンタ34
と、データをフレームメモリ１から読み出す際のアドレ
スを指示する読出し制御回路３により構成される。
以下動作を説明する。受信側では受信フレームのオフ
セット０のデータをフレームメモリ１に書き込んだ時
に、読出し制御回路の示す読出しアドレスと書込み制御
回路の示す書込みアドレスの差を減算器33が計算し、そ
の値をダウンカウンタ34に記憶させる。これによりフレ
ームメモリ１内に残っているデータ量を知ることができ
る。以後フレームメモリ１からデータを１つ読み出す毎
にダウンカウンタ34をカウントダウンする。ダウンカウ
ンタ34が０になるとオフセット０のデータが発信側に出
てきたことになる。この時ダウンカウンタ30にポインタ
バッファ５の値を記憶させ、以後発信フレームのフレー
ム同期パターンとオーバヘッドの部分以外においてカウ
ントダウンを行う。またカウントダウン中に０になった
場合には、次にオフセットの最大値（第２図のフレーム
を用いる場合は29）をダウンカウンタ30に記憶させる。
セット０のデータをフレームメモリ１に書き込んだ時
に、読出し制御回路の示す読出しアドレスと書込み制御
回路の示す書込みアドレスの差を減算器33が計算し、そ
の値をダウンカウンタ34に記憶させる。これによりフレ
ームメモリ１内に残っているデータ量を知ることができ
る。以後フレームメモリ１からデータを１つ読み出す毎
にダウンカウンタ34をカウントダウンする。ダウンカウ
ンタ34が０になるとオフセット０のデータが発信側に出
てきたことになる。この時ダウンカウンタ30にポインタ
バッファ５の値を記憶させ、以後発信フレームのフレー
ム同期パターンとオーバヘッドの部分以外においてカウ
ントダウンを行う。またカウントダウン中に０になった
場合には、次にオフセットの最大値（第２図のフレーム
を用いる場合は29）をダウンカウンタ30に記憶させる。
このようにして発信フレームのポインタ部分までダウ
ンカウンタ30がカウントダウンを行うと、ダウンカウン
タ30の値は発信フレームのデータの先頭位置すなわち発
信ポインタ値を示すことになる。
ンカウンタ30がカウントダウンを行うと、ダウンカウン
タ30の値は発信フレームのデータの先頭位置すなわち発
信ポインタ値を示すことになる。
次に本発明の第３の実施例を第６図を用いて説明す
る。
る。
本実施例におけるポインタ変換によるフレーム位相同
期回路は、入ハイウエイ11上の受信フレームのデータお
よび信号線36上のデータを記憶するフレームメモリ１
と、受信フレーム内のデータをフレームメモリ１に書き
込む際のアドレスを指示する書込み制御回路２と、受信
フレーム内のデータの先頭位置を示すポインタを検出す
るポインタ検出回路４と、検出したポインタ値を記憶す
るポインタバッファ５と、ダウンカウンタ30と、データ
をフレームメモリ１から読み出す際のアドレスを指示す
る読出し制御回路３により構成される。
期回路は、入ハイウエイ11上の受信フレームのデータお
よび信号線36上のデータを記憶するフレームメモリ１
と、受信フレーム内のデータをフレームメモリ１に書き
込む際のアドレスを指示する書込み制御回路２と、受信
フレーム内のデータの先頭位置を示すポインタを検出す
るポインタ検出回路４と、検出したポインタ値を記憶す
るポインタバッファ５と、ダウンカウンタ30と、データ
をフレームメモリ１から読み出す際のアドレスを指示す
る読出し制御回路３により構成される。
以下動作について説明する。まず受信側では受信フレ
ームのオフセット０のデータをフレームメモリ１に書き
込む際に、デコーダ38が信号線36に特定データとしてオ
フセット０の存在を示す信号を流し、オフセット０のデ
ータと同じアドレスに書き込む。読出し制御回路３がデ
ータをフレームメモリ１から読み出すときに、信号線37
から受信フレームのオフセット０の存在を示す信号が出
現すれば、受信フレームのオフセット０が読出し側に出
てきたことになる。この時ダウンカウンタ30にポインタ
バッファ５の値を記憶させ、以後発信フレームのフレー
ム同期パターンとオーバヘッドの部分以外においてカウ
ントダウンを行う。またカウントダウン中に０になった
場合には、次にオフセットの最大値（第２図のフレーム
を用いる場合は29）をダウンカウンタ30に記憶させる。
ームのオフセット０のデータをフレームメモリ１に書き
込む際に、デコーダ38が信号線36に特定データとしてオ
フセット０の存在を示す信号を流し、オフセット０のデ
ータと同じアドレスに書き込む。読出し制御回路３がデ
ータをフレームメモリ１から読み出すときに、信号線37
から受信フレームのオフセット０の存在を示す信号が出
現すれば、受信フレームのオフセット０が読出し側に出
てきたことになる。この時ダウンカウンタ30にポインタ
バッファ５の値を記憶させ、以後発信フレームのフレー
ム同期パターンとオーバヘッドの部分以外においてカウ
ントダウンを行う。またカウントダウン中に０になった
場合には、次にオフセットの最大値（第２図のフレーム
を用いる場合は29）をダウンカウンタ30に記憶させる。
このようにして発信フレームのポインタ部分までダウ
ンカウンタ30がカウントダウンを行うと、ダウンカウン
タ30の値は発信フレームのデータの先頭位置すなわち発
信ポインタ値を示すことになる。
ンカウンタ30がカウントダウンを行うと、ダウンカウン
タ30の値は発信フレームのデータの先頭位置すなわち発
信ポインタ値を示すことになる。
以上の実施例では説明を簡単にするため、フレームの
構成として33バイトの例について述べたが、実際にはフ
レーム同期信号、ポインタ、オーバヘッド、データ共に
さらに多くのバイト数を用いても良い。
構成として33バイトの例について述べたが、実際にはフ
レーム同期信号、ポインタ、オーバヘッド、データ共に
さらに多くのバイト数を用いても良い。
以上述べたように、本発明では受信フレームと送信フ
レームの位相差、および受信フレームのポインタ値を用
いることによって送信フレームのポインタ値の演算を行
うため、受信フレームのポインタの変更を検出した際に
も１フレーム以上遅延することなく発信フレームのポイ
ンタ値の変換を行うことができる。
レームの位相差、および受信フレームのポインタ値を用
いることによって送信フレームのポインタ値の演算を行
うため、受信フレームのポインタの変更を検出した際に
も１フレーム以上遅延することなく発信フレームのポイ
ンタ値の変換を行うことができる。
第１図、第５図および第６図はいずれも本発明によるフ
レーム位相同期回路の実施例の構成を示す図、第２図お
よび第３図はいずれも本発明が対象とする信号のフレー
ム構成を説明する図、第４図は本発明の原理を説明する
信号の時間関係を示す図である。 １……フレームメモリ、２……書込み制御回路 ３……読出し制御回路、４……ポインタ検出回路 ５……ポインタバッファ、６……セレクタ ７……セレクタ制御回路 ８……受信側フレームカウンタ ９……発信側フレームカウンタ 11……入ハイウエイ、12……出ハイウエイ 30……ダウンカウンタ 31……アドレス記憶用バッファ 32……比較器、33……減算器 34……オフセット０出現検出用ダウンカウンタ 35……デコーダ
レーム位相同期回路の実施例の構成を示す図、第２図お
よび第３図はいずれも本発明が対象とする信号のフレー
ム構成を説明する図、第４図は本発明の原理を説明する
信号の時間関係を示す図である。 １……フレームメモリ、２……書込み制御回路 ３……読出し制御回路、４……ポインタ検出回路 ５……ポインタバッファ、６……セレクタ ７……セレクタ制御回路 ８……受信側フレームカウンタ ９……発信側フレームカウンタ 11……入ハイウエイ、12……出ハイウエイ 30……ダウンカウンタ 31……アドレス記憶用バッファ 32……比較器、33……減算器 34……オフセット０出現検出用ダウンカウンタ 35……デコーダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅野 忠行 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所戸塚工場内 (72)発明者 上田 裕巳 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内
Claims (9)
- 【請求項１】フレーム同期信号、複数のデータおよびフ
レーム内のデータの先頭位置を示すポインタを有するフ
レーム信号を受信し、発信フレームのフレーム同期信号
およびポインタの位相を受信フレームのフレーム同期信
号およびポインタの位相と独立に設定し、発信フレーム
のデータの先頭位置を新しく設定してフレーム同期を行
う方法において、 受信フレームのポインタ値を検出し、受信フレームの任
意のデータを選択し、上記受信フレームのポインタと上
記選択されたデータとの間の第１のデータ数を求め、上
記選択されたデータが発信フレームに発生した時点から
発信フレームのポインタまでの第２のデータ数（上記選
択されたデータは第２のデータ数に含まれる）を求め、
上記受信フレームのポインタの値から上記第１及び第２
のデータ数の和を減算した値を発信フレームのポインタ
の値として設定するポインタ変換によるフレーム位相同
期方法。 - 【請求項２】請求項第１記載において、上記選択するデ
ータが受信フレームのポインタの直後（第１のデータ数
が０）のデータであるポインタ変換によるフレーム位相
同期方法。 - 【請求項３】受信フレームのデータを第１のメモリに記
憶し、上記第１のメモリから読出されたデータに発信フ
レーム内のデータ先頭位置を示す発信フレームのポイン
タ値を持つポインタを付してフレーム同期を行うフレー
ム位相同期回路が、上記受信フレーム内のデータの先頭
位置を示す受信ポインタ値を検出する第１手段と、上記
受信フレーム内の特定データの発信フレームにおける位
置を検出する第２手段と、上記受信フレームのポインタ
から上記特定データまでのデータ数を検出する第３の手
段と、上記第２手段により検出した位置から上記発信フ
レームのポインタまでのデータ数を検出する第４手段
と、上記第４手段により得られた値と上記第３手段によ
り得られた値を加算し、その加算値を上記第１手段によ
りえられた受信ポインタ値から減算することにより発信
フレームに付するポインタ値を得る第５手段とをもつポ
インタ変換によるフレーム位相同期回路。 - 【請求項４】受信フレームのデータを第１のメモリに記
憶し、上記第１のメモリから読出されたデータに発信フ
レーム内のデータ先頭位置を示す発信フレームのポイン
タ値を持つポインタを付してフレーム同期を行うフレー
ム位相同期回路が、上記受信フレーム内のデータの先頭
位置を示す受信ポインタ値を検出する第１手段と、上記
受信フレーム内のポインタ直後のデータの発信フレーム
における位置を検出する第６手段と、上記第６手段によ
り検出した位置から上記発信フレームのポインタまでの
データ数を検出する第７手段と、上記第７手段により得
られた値を第１手段により得られた受信ポインタ値から
減算することにより発信フレームに付するポインタ値を
得る第８手段をもつポインタ変換によるフレーム位相同
期回路。 - 【請求項５】受信フレームのデータを第１のメモリに記
憶し、上記第１のメモリから読出されたデータに発信フ
レーム内のデータ先頭位置を示す発信フレームのポイン
タ値を持つポインタを付してフレーム同期を行うフレー
ム位相同期回路が、上記受信フレーム内のデータの先頭
位置を示す受信ポインタ値を検出する第１手段と、上記
受信フレーム内のポインタ直後のデータの発信フレーム
における位置を検出する第６手段と、上記第６手段によ
り検出した位置において上記第１手段において検出され
た発信フレームのポインタ値をセットし、上記ポインタ
の直後のデータの発信フレームにおける位置から発信フ
レームのポインタまでにおいてデータを上記第１のメモ
リから送信する度に“1"を減ずるダウンカウンタと、発
信フレームのポインタの位置における上記ダウンカウン
タと、発信フレームのポインタの位置における上記ダウ
ンカウンタの値を発信フレームに付するポインタ値とす
る手段とをもつポインタ変換によるフレーム位相同期回
路。 - 【請求項６】請求項第３、第４又は第５記載において、
上記第１手段と第６手段は、上記特定データあるいは受
信フレームのポインタ直後のデータを上記第１のメモリ
に書き込む際の書き込みアドレスを記憶する第２のメモ
リと、上記第１のメモリの読み出しアドレスと上記第２
のメモリの内容（書き込みアドレス値）との一致を検出
する手段をもつポインタ変換によるフレーム位相同期回
路。 - 【請求項７】請求項第３、第４又は第５記載において、
上記第１手段と第６手段は、上記特定データあるいは受
信フレームのポインタ直後のデータを上記第１のメモリ
に書き込む際に上記第１のメモリ内に残っているデータ
の数を計算する演算回路と、上記演算回路により得られ
た値から上記第１のメモリから読み出したデータ数だけ
減ずるデクリメンタと、上記デクリメンタにより減算し
た結果が０となることを検出する手段とをもつポインタ
変換によるフレーム位相同期回路。 - 【請求項８】請求項第３、第４又は第５記載において、
上記第１手段と第６手段は、上記特定データあるいは受
信フレームのポインタ直後のデータを上記第１のメモリ
に書き込むと同時に、その書き込んだ位置情報を示す位
置情報信号を上記第１のメモリに書き込む手段と、読み
出し時に上記位置情報信号を検出する手段とをもつポイ
ンタ変換によるフレーム位相同期回路。 - 【請求項９】フレーム同期信号、複数のデータ及びフレ
ーム内のデータ先頭位置を受信フレームのポインタから
上記データ先頭位置までのデータ数を用いて示すポイン
タを有するフレーム信号を受信し、発信フレームのフレ
ーム同期信号およびポインタの位相を受信フレームのフ
レーム同期信号およびポインタの位置と独立に設定し、
発信フレームのデータの先頭位置を新しく設定してフレ
ーム同期を行う方法において、 受信フレームのポインタ値を検出し、受信フレームのポ
インタ値からデータ先頭までのデータのうち、発信フレ
ームのポインタ位置以前に発信フレームに出現したデー
タ数を上記受信フレームのポインタ値から減算した値を
発信フレームのポインタの値として設定するポインタ変
換によるフレーム位相同期方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1093022A JP2874889B2 (ja) | 1989-04-14 | 1989-04-14 | ポインタ変換によるフレーム位相同期方法およびその回路 |
| US07/507,506 US5128939A (en) | 1989-04-14 | 1990-04-11 | Method of phase-converting frame and apparatus using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1093022A JP2874889B2 (ja) | 1989-04-14 | 1989-04-14 | ポインタ変換によるフレーム位相同期方法およびその回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02272925A JPH02272925A (ja) | 1990-11-07 |
| JP2874889B2 true JP2874889B2 (ja) | 1999-03-24 |
Family
ID=14070862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1093022A Expired - Lifetime JP2874889B2 (ja) | 1989-04-14 | 1989-04-14 | ポインタ変換によるフレーム位相同期方法およびその回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5128939A (ja) |
| JP (1) | JP2874889B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5271006A (en) * | 1989-07-19 | 1993-12-14 | Hitachi, Ltd. | Frame aligner and method and system for control thereof |
| JP2804126B2 (ja) * | 1989-11-10 | 1998-09-24 | 株式会社日立製作所 | フレーム位相変換方法および信号伝送方法 |
| JP2600509B2 (ja) * | 1990-09-05 | 1997-04-16 | 富士通株式会社 | ディジタル無線伝送方式 |
| DE69220128T2 (de) * | 1991-03-28 | 1997-09-18 | Nippon Electric Co | Empfangssystem in einer synchrones Endstation |
| NZ247602A (en) | 1992-05-21 | 1995-11-27 | Alcatel Australia | Synchronous state machine for sonet |
| US5379277A (en) * | 1992-06-17 | 1995-01-03 | Nec Corporation | Path monitoring bit extraction device |
| JP3168487B2 (ja) * | 1993-03-15 | 2001-05-21 | 富士通株式会社 | 同期確立チェック方法及び伝送装置 |
| JP2616383B2 (ja) * | 1993-06-15 | 1997-06-04 | 日本電気株式会社 | ポインタ付け替え回路 |
| US5426643A (en) * | 1993-11-01 | 1995-06-20 | Motorola Inc. | Apparatus and method for transmitting bit synchronous data over an unreliable channel |
| US5548534A (en) * | 1994-07-08 | 1996-08-20 | Transwitch Corporation | Two stage clock dejitter circuit for regenerating an E4 telecommunications signal from the data component of an STS-3C signal |
| JP3161911B2 (ja) * | 1994-08-03 | 2001-04-25 | 富士通株式会社 | 回線切替方法及び回線切替装置 |
| JP3441018B2 (ja) * | 1994-11-02 | 2003-08-25 | 富士通株式会社 | リング型伝送路の遅延制御方法および伝送装置 |
| JP2770786B2 (ja) * | 1995-06-05 | 1998-07-02 | 日本電気株式会社 | 構造化データの多重ａｔｍ／ｓｔｍ変換装置 |
| EP1041760A1 (en) * | 1999-03-29 | 2000-10-04 | Lucent Technologies Inc. | Detection and compensation of ingressing frame offset discontinuities for tandem connection trails |
| JP2004021938A (ja) * | 2002-06-20 | 2004-01-22 | Oki Electric Ind Co Ltd | データ転送制御回路 |
| JP3973502B2 (ja) * | 2002-07-09 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | クロックデータリカバリー回路 |
| US7106224B2 (en) * | 2002-08-14 | 2006-09-12 | Standard Microsystems Corporation | Communication system and method for sample rate converting data onto or from a network using a high speed frequency comparison technique |
| ATE519286T1 (de) * | 2005-12-14 | 2011-08-15 | Alcatel Lucent | Verfahren und vorrichtung zur rückabbildung einer untersystemeinheit und zur zurückgewinnung des synchronismus der niedrigen untersystemeinheit |
| US20070183462A1 (en) * | 2006-02-04 | 2007-08-09 | Daugherty Charles H | Method and apparatus for aligning source data streams in a communications network |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281527A (ja) * | 1988-09-19 | 1990-03-22 | Nec Corp | 同期多重化網の回線乗換え方式及び回線乗換えに用いられる演算回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4490819A (en) * | 1982-04-22 | 1984-12-25 | International Telephone And Telegraph Corporation | Rate converter |
| US4953163A (en) * | 1985-11-20 | 1990-08-28 | Kabushiki Kaisha Kenwood | TDM transmission system |
| CA1311818C (en) * | 1987-12-29 | 1992-12-22 | Nec Corporation | Time division switching for multi-channel calls using two time switch memories acting as a frame aligner |
-
1989
- 1989-04-14 JP JP1093022A patent/JP2874889B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-11 US US07/507,506 patent/US5128939A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281527A (ja) * | 1988-09-19 | 1990-03-22 | Nec Corp | 同期多重化網の回線乗換え方式及び回線乗換えに用いられる演算回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02272925A (ja) | 1990-11-07 |
| US5128939A (en) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874889B2 (ja) | ポインタ変換によるフレーム位相同期方法およびその回路 | |
| KR100360134B1 (ko) | 신호처리시스템 | |
| US5263057A (en) | Method of reducing waiting time jitter | |
| US4429386A (en) | Buffer arrangement of a PCM exchange system | |
| JPS639694B2 (ja) | ||
| EP0503657B1 (en) | Pulse stuffing apparatus and method | |
| US3928727A (en) | Synchronization device for time-multiplexed signal transmission and switching systems | |
| US3676599A (en) | Telecommunication device | |
| US5802122A (en) | Transmission system comprising a matching circuit | |
| JP2616731B2 (ja) | 伝送信号処理回路 | |
| US7123675B2 (en) | Clock, data and time recovery using bit-resolved timing registers | |
| US4203003A (en) | Frame search control for digital transmission system | |
| EP0543327A1 (en) | A synchronous optical multiplexing system | |
| JPH05199199A (ja) | スタッフ同期制御方式 | |
| JP2713252B2 (ja) | パケット位相同期回路 | |
| JPH03173233A (ja) | ジッタ低減方式 | |
| JP3034561B2 (ja) | フレーム位相同期回路 | |
| JP2834145B2 (ja) | パケット位相同期回路およびパケット位相同期方法 | |
| JP3199418B2 (ja) | データレート変換装置 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JPH05327642A (ja) | フレーム変換方法及び変換回路 | |
| JP2976732B2 (ja) | 同期光多重化装置 | |
| JPH04322525A (ja) | 同期ディジタルハイアラーキにおけるポインタ値発生方法 | |
| JP3027652B2 (ja) | 位相制御回路 | |
| US5568488A (en) | Pointer re-setting method and apparatus thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |