JPH0281527A - 同期多重化網の回線乗換え方式及び回線乗換えに用いられる演算回路 - Google Patents
同期多重化網の回線乗換え方式及び回線乗換えに用いられる演算回路Info
- Publication number
- JPH0281527A JPH0281527A JP63232229A JP23222988A JPH0281527A JP H0281527 A JPH0281527 A JP H0281527A JP 63232229 A JP63232229 A JP 63232229A JP 23222988 A JP23222988 A JP 23222988A JP H0281527 A JPH0281527 A JP H0281527A
- Authority
- JP
- Japan
- Prior art keywords
- line
- frame
- clock
- data
- stuff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000001360 synchronised effect Effects 0.000 claims description 55
- 238000012546 transfer Methods 0.000 claims description 38
- 238000001514 detection method Methods 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 2
- 230000001172 regenerating effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000016507 interphase Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル同期多重化網において、相互に異な
る回線を介して伝送されてきたディノタル信号の相互乗
換に関し、特に網同期を確立するに当り、ポジティブ−
ネガティブスタッフを用いた回線の相互乗換え方式及び
回線乗換えに用いられる演算回路に関する。
る回線を介して伝送されてきたディノタル信号の相互乗
換に関し、特に網同期を確立するに当り、ポジティブ−
ネガティブスタッフを用いた回線の相互乗換え方式及び
回線乗換えに用いられる演算回路に関する。
従来、この種の回線網を構成するための基本装置ではポ
ジティブジャスティフィヶーション(Iノティブスタッ
フ同期)方式が用いられ1回線の乗換えを行なう度にデ
ィノタル信号の多重分離及び多重化を行なう方法が利用
されている。
ジティブジャスティフィヶーション(Iノティブスタッ
フ同期)方式が用いられ1回線の乗換えを行なう度にデ
ィノタル信号の多重分離及び多重化を行なう方法が利用
されている。
近年l5DNの実用化が目前に迫っており1国際的にデ
ィノタル回線網の見直しが行なわれるに到り。
ィノタル回線網の見直しが行なわれるに到り。
同期化フレーム位置表示とボッティ・ツーネガティブス
タッフィングを併用した同期化多重方式を採用したネッ
トワークノードインターフニス(Network No
de Interface;NNI)が国際標準として
採択されつつある。
タッフィングを併用した同期化多重方式を採用したネッ
トワークノードインターフニス(Network No
de Interface;NNI)が国際標準として
採択されつつある。
上述した様に新しい方式を用いた同期多重化方式が国際
標準として勧告される動向にあるが2本方式は未だ装置
構成上の検討が充分に行なわれておらず、実際の装置設
計上、不確定な部分が数多く残されたままになっている
。
標準として勧告される動向にあるが2本方式は未だ装置
構成上の検討が充分に行なわれておらず、実際の装置設
計上、不確定な部分が数多く残されたままになっている
。
一方、ボッティブーネガティブスタッフ(Positi
ve−Negative 5tuff)による回線乗り
換え回路に伝送されるフレーム枠と、このフレーム中に
含まれるデータのそれぞれの尖頭位置の位相差を演算し
、伝送されるフレーム枠のオーバヘッド(Overhe
ad)の中にその値を挿入することで、伝送されるフレ
ーム枠とその中に含まれるデータとの間に位相の差の変
動を生じた場合にはスタッフ(Stuff ing)操
作との相互関連動作によって簡単に位相調整を行なって
データを伝送することが望ましいが2位相差の演算とS
tuffingの実行命令を送出する演算回路は実現さ
れていない。
ve−Negative 5tuff)による回線乗り
換え回路に伝送されるフレーム枠と、このフレーム中に
含まれるデータのそれぞれの尖頭位置の位相差を演算し
、伝送されるフレーム枠のオーバヘッド(Overhe
ad)の中にその値を挿入することで、伝送されるフレ
ーム枠とその中に含まれるデータとの間に位相の差の変
動を生じた場合にはスタッフ(Stuff ing)操
作との相互関連動作によって簡単に位相調整を行なって
データを伝送することが望ましいが2位相差の演算とS
tuffingの実行命令を送出する演算回路は実現さ
れていない。
本発明は、異なる回線間の相互接続を行なう場合の相互
乗換を従来採用されている様な多重分離そして再多重と
いう手続きを取ることなしにより経済的な方法で実現し
ようとするものである。
乗換を従来採用されている様な多重分離そして再多重と
いう手続きを取ることなしにより経済的な方法で実現し
ようとするものである。
また2本発明の目的は位相差の演算と5toffinH
の実行命令を送出する演算回路を提供することにある。
の実行命令を送出する演算回路を提供することにある。
本発明によれば、入力回線に接続され、該当する回線単
位に回線を終端するためのフレーム同期回路と、入力デ
ータ列から区間用追加情報及び伝送路用追加情報を検出
する検出回路と、受信したデータ列からクロック信号を
再生し、伝送路用追加情報に含まれるデータ先頭位置表
示情報及びポジティブスタッフ又はネガティブスタッフ
実行表示情報を検出し、再生クロックに対するポジティ
ブディスタッフ又はネガティブディスタッフ制御を行い
、上記の再生クロックから書き込みクロックを発生する
制御回路と、書込みクロックに基づいて受信データが書
き込まれ、一時記憶される緩衝記憶回路と2乗換を行な
う回線の基準クロック及び同期化フレーム先頭位置表示
情報に基づいて動作し、読み出しクロックを発生するフ
レームカウンタと、上記の書込みクロックと上記の読み
出しクロックの位相を比較して、書込みクロックの位相
が読み出しクロックの位相より予め設定される第1の閾
値よシ進むと、ネガティブスタッフ要求を発生し、書込
みクロックの位相が読み出しクロックの位相より予め設
定される第2の閾値よシ遅れると、ポジティブスタッフ
要求を発生する位相比較器と、上記の受信データのデー
タ先頭位置表示情報、上記の乗換えを行なう回線の同期
化フレーム先頭位置表示情報及び上記のポジティブ又は
ネガティブスタッフ要求情報から2乗換えを行なう回線
のデータ先頭位置を演算するとともに上記の読み出しク
ロックに対してポジティブスタッフ又はネガティブスタ
ッフ指示を行なうデータ先頭位置演算回路とを備え、こ
のデータ先頭位置演算回路から指示されるスタッフ指命
によって上記の読み出しクロックに対してポジティブス
タッフ及びネガティブスタッフを実行することを特徴と
する回線相互乗換え方式が得られる。
位に回線を終端するためのフレーム同期回路と、入力デ
ータ列から区間用追加情報及び伝送路用追加情報を検出
する検出回路と、受信したデータ列からクロック信号を
再生し、伝送路用追加情報に含まれるデータ先頭位置表
示情報及びポジティブスタッフ又はネガティブスタッフ
実行表示情報を検出し、再生クロックに対するポジティ
ブディスタッフ又はネガティブディスタッフ制御を行い
、上記の再生クロックから書き込みクロックを発生する
制御回路と、書込みクロックに基づいて受信データが書
き込まれ、一時記憶される緩衝記憶回路と2乗換を行な
う回線の基準クロック及び同期化フレーム先頭位置表示
情報に基づいて動作し、読み出しクロックを発生するフ
レームカウンタと、上記の書込みクロックと上記の読み
出しクロックの位相を比較して、書込みクロックの位相
が読み出しクロックの位相より予め設定される第1の閾
値よシ進むと、ネガティブスタッフ要求を発生し、書込
みクロックの位相が読み出しクロックの位相より予め設
定される第2の閾値よシ遅れると、ポジティブスタッフ
要求を発生する位相比較器と、上記の受信データのデー
タ先頭位置表示情報、上記の乗換えを行なう回線の同期
化フレーム先頭位置表示情報及び上記のポジティブ又は
ネガティブスタッフ要求情報から2乗換えを行なう回線
のデータ先頭位置を演算するとともに上記の読み出しク
ロックに対してポジティブスタッフ又はネガティブスタ
ッフ指示を行なうデータ先頭位置演算回路とを備え、こ
のデータ先頭位置演算回路から指示されるスタッフ指命
によって上記の読み出しクロックに対してポジティブス
タッフ及びネガティブスタッフを実行することを特徴と
する回線相互乗換え方式が得られる。
また1本発明の演算回路は、入力データが書き込まれる
だめの緩衝記憶回路と、この緩衝記憶回路に入力データ
を書き込むための書き込みカウンタと、書き込まれたデ
ータを読み出すための読み出しカウンタと、書き込みカ
ウンタの書き込み位相と読み出しカウンタの読み出し位
相とを比較する位相比較器を備える回線乗り換え回路に
用いられ1回線乗り換え側のクロックを基準クロックと
し、入力側のフレーム尖頭位置と2回線乗り換え側のフ
レーム枠の尖頭位置とを計数する第1の計数手段と、入
力側のラインオーバヘッドによって表示されているデー
タの先頭位置を示す数値を検出する検出手段と、上記の
入力側及び回線乗り換え側のフレーム枠の尖頭位置の差
の計数値と上記の検出されたデータの先頭位置を示す数
値を加算し、その加算結果を1フレーム内のデータのバ
イト数FLを法にして完全代表系OからF’L−1に変
換する変換手段と、入力フレーム内で実行されている4
ジテイブ又はネガティブのスタッフィングを上記の緩衝
記憶回路に対してディスタッフ操作する際に、上記の入
力側及び回線乗り換え側のフレーム枠の差を可逆演算し
て一旦滑らかなデータ列に平滑する平滑手段と、上記の
位相比較器による補助を伴なう、ポジティブ又はネガテ
ィブスタッフの必要性を計数する第2の計数手段と、該
スタッフの必要性の計数が以前に実行されたスタッフか
ら所定フレーム分経過したか否かを判定する判定手段と
を有し、スタッフの実行と同時に上記の加算値を更新す
るようにしたことを特徴としている。
だめの緩衝記憶回路と、この緩衝記憶回路に入力データ
を書き込むための書き込みカウンタと、書き込まれたデ
ータを読み出すための読み出しカウンタと、書き込みカ
ウンタの書き込み位相と読み出しカウンタの読み出し位
相とを比較する位相比較器を備える回線乗り換え回路に
用いられ1回線乗り換え側のクロックを基準クロックと
し、入力側のフレーム尖頭位置と2回線乗り換え側のフ
レーム枠の尖頭位置とを計数する第1の計数手段と、入
力側のラインオーバヘッドによって表示されているデー
タの先頭位置を示す数値を検出する検出手段と、上記の
入力側及び回線乗り換え側のフレーム枠の尖頭位置の差
の計数値と上記の検出されたデータの先頭位置を示す数
値を加算し、その加算結果を1フレーム内のデータのバ
イト数FLを法にして完全代表系OからF’L−1に変
換する変換手段と、入力フレーム内で実行されている4
ジテイブ又はネガティブのスタッフィングを上記の緩衝
記憶回路に対してディスタッフ操作する際に、上記の入
力側及び回線乗り換え側のフレーム枠の差を可逆演算し
て一旦滑らかなデータ列に平滑する平滑手段と、上記の
位相比較器による補助を伴なう、ポジティブ又はネガテ
ィブスタッフの必要性を計数する第2の計数手段と、該
スタッフの必要性の計数が以前に実行されたスタッフか
ら所定フレーム分経過したか否かを判定する判定手段と
を有し、スタッフの実行と同時に上記の加算値を更新す
るようにしたことを特徴としている。
以下本発明について実施例によって説明する。
まず本システムに採用される同期多重化方式について述
べる。
べる。
本システムで取扱われる基本の入力信号は北米系ディノ
タルハイアラキーにおいては、非同期の1、5 Mb/
s (D S 1 )信号、ビット同期の確立されたD
SI信号、バイト同期の確立されたDSL信号。
タルハイアラキーにおいては、非同期の1、5 Mb/
s (D S 1 )信号、ビット同期の確立されたD
SI信号、バイト同期の確立されたDSL信号。
非同期の3.152Mb/s (D S I C)信号
及び非同期の6 Mb/s (D S 2 )信号であ
る。CEPT系ディノタルハイアラキーにおいては、非
同期2 Mb/s 、ビット同期の確立されだ2 Mb
/s及びバイト同期の確立された2 Mb/sの信号で
ある。さらに北米系ディソタルハイアラキーにおいては
非同期の45 Mb/s (DS 3 )及び同期の確
立したDS3信号が扱われる。
及び非同期の6 Mb/s (D S 2 )信号であ
る。CEPT系ディノタルハイアラキーにおいては、非
同期2 Mb/s 、ビット同期の確立されだ2 Mb
/s及びバイト同期の確立された2 Mb/sの信号で
ある。さらに北米系ディソタルハイアラキーにおいては
非同期の45 Mb/s (DS 3 )及び同期の確
立したDS3信号が扱われる。
ここで、非同期のDS1S2O多重化について説明する
。
。
第2図を参照して、入力線1−1には非同期のDSI信
号が入力される。10−1は1.5 Mb/sを収容す
る同期式伝送袋であり、非同期信号である場合はビット
スタッフィングによって同期式伝送袋1O−1に収容さ
れる。さらに収容された信号は袋ごと、 1,5 Mb
/s用仮想回線発生回路20−1に送出され、ここで、
伝送に必要とされる同期化手続きであるポジティブ・ネ
ガティブスタッフィングが施こされ、他の1.5Mb/
s用仮想回線との間で同期化されて、1次群同期信号袋
発生器30−1に送出される。この1次群同期信号袋発
生器30−1には最大28本までの1.5 Mb/s用
仮想回線が受付られる。
号が入力される。10−1は1.5 Mb/sを収容す
る同期式伝送袋であり、非同期信号である場合はビット
スタッフィングによって同期式伝送袋1O−1に収容さ
れる。さらに収容された信号は袋ごと、 1,5 Mb
/s用仮想回線発生回路20−1に送出され、ここで、
伝送に必要とされる同期化手続きであるポジティブ・ネ
ガティブスタッフィングが施こされ、他の1.5Mb/
s用仮想回線との間で同期化されて、1次群同期信号袋
発生器30−1に送出される。この1次群同期信号袋発
生器30−1には最大28本までの1.5 Mb/s用
仮想回線が受付られる。
入力線1−2にはビット同期の取られた信号が入力され
る。ビット同期の取られた入力信号はスタッフされるこ
となしに1.5 Mb/s用の同期式伝送袋10−2に
収容され1.5Mb/s用仮想回線発生回路20−2に
送り込まれる。1.5Mb/s用仮想回線発生回路20
−2の動作は1.5Mb/s用仮想回線発生回路20−
1と同一である。
る。ビット同期の取られた入力信号はスタッフされるこ
となしに1.5 Mb/s用の同期式伝送袋10−2に
収容され1.5Mb/s用仮想回線発生回路20−2に
送り込まれる。1.5Mb/s用仮想回線発生回路20
−2の動作は1.5Mb/s用仮想回線発生回路20−
1と同一である。
入力線1−3にはバイト同期の取られた信号が入力され
る。バイト同期の取られた入力信号はスタッフされるこ
となしに、バイトが認識された形で、 1.5 Mbl
s用の同期式伝送袋10−3に収容され。
る。バイト同期の取られた入力信号はスタッフされるこ
となしに、バイトが認識された形で、 1.5 Mbl
s用の同期式伝送袋10−3に収容され。
1、5 Mb/s用仮想回線発生回路20−3に送り込
まれる。1.5 Mb/s用仮想回線発生回路20−3
の動作も1.5Mb/s用仮想回線発生回路20−1と
同一である。
まれる。1.5 Mb/s用仮想回線発生回路20−3
の動作も1.5Mb/s用仮想回線発生回路20−1と
同一である。
2−1及び2−2はそれぞれ非同期の2Mb/s及び同
期の確立された2 Mb/sの入力線であり、11−1
及び11〜2は2 Mb/sを収容する同期式伝送袋で
あり、同期式伝送袋11−1は同期式伝送袋10−1と
同様の動作をする。21−1.21−2は2 Mb/s
用仮想回線発生器であt) 、 l、5Mb/s用仮想
回線発生回路20−1と同様の働きをする。1次群同期
信号袋発生器30−1では最大21本までの2 Afb
ls用仮想回線が受付けられる。3は非同期の3.15
2Mb/s (DS I C)の入力線であり12はD
SIC用の同期式伝送袋であり、同期式伝送袋12は同
期式伝送袋10−1と同様の動作をする。22はDSI
C用仮想回線発生器であり、 1.5 Mb/s用仮想
回線発生回路20−1と同様の働きをする。1次群同期
信号袋発生器30−1では最大14本までのDSIC用
仮想回線が受付けられる。4は非同期の6.312Mb
/s (D S 2 )の入力線であり13はDSZ用
の同期式伝送袋である。この同期式伝送袋13は同期式
伝送袋10−1と同様の動作をする。23はDSZ用仮
想回線発生器であり、 1.5 Mb/s用仮想回線発
生回路20−1と同様の働きをする。
期の確立された2 Mb/sの入力線であり、11−1
及び11〜2は2 Mb/sを収容する同期式伝送袋で
あり、同期式伝送袋11−1は同期式伝送袋10−1と
同様の動作をする。21−1.21−2は2 Mb/s
用仮想回線発生器であt) 、 l、5Mb/s用仮想
回線発生回路20−1と同様の働きをする。1次群同期
信号袋発生器30−1では最大21本までの2 Afb
ls用仮想回線が受付けられる。3は非同期の3.15
2Mb/s (DS I C)の入力線であり12はD
SIC用の同期式伝送袋であり、同期式伝送袋12は同
期式伝送袋10−1と同様の動作をする。22はDSI
C用仮想回線発生器であり、 1.5 Mb/s用仮想
回線発生回路20−1と同様の働きをする。1次群同期
信号袋発生器30−1では最大14本までのDSIC用
仮想回線が受付けられる。4は非同期の6.312Mb
/s (D S 2 )の入力線であり13はDSZ用
の同期式伝送袋である。この同期式伝送袋13は同期式
伝送袋10−1と同様の動作をする。23はDSZ用仮
想回線発生器であり、 1.5 Mb/s用仮想回線発
生回路20−1と同様の働きをする。
1次群同期信号袋発生器30−1では7本までのDSZ
用仮想回線が受けられる。まだ、1次群同期信号袋発生
器30−1は、それぞれの仮想回線の収容本数減らすこ
とKより、混載することが可能である。
用仮想回線が受けられる。まだ、1次群同期信号袋発生
器30−1は、それぞれの仮想回線の収容本数減らすこ
とKより、混載することが可能である。
1次群同期信号袋発生器30−1ではそれぞれ入力され
た仮想回線を同期状態を保ちながら1バイト単位に順次
配列する。又、その先頭位置には1次群同期信号終端情
報を配列することにより。
た仮想回線を同期状態を保ちながら1バイト単位に順次
配列する。又、その先頭位置には1次群同期信号終端情
報を配列することにより。
1次群同期信号袋を発生する。1次群同期信号袋は1次
群同期伝送信号発生器40−1に送出され。
群同期伝送信号発生器40−1に送出され。
1次群同期信号袋に対して、伝送の為の手順であるポジ
ティブ・ネガティブスタッフを施すと同時にその信号の
先頭位置に1次群伝送路終端情報を付加することによっ
て1次群同期伝送信号が構成される。
ティブ・ネガティブスタッフを施すと同時にその信号の
先頭位置に1次群伝送路終端情報を付加することによっ
て1次群同期伝送信号が構成される。
非同期のDS3信号は入力#J5から入力され、1次群
同期信号袋30−2に対してビ、トスタノフによって書
込まれ、その信号の先頭位置に1次群同期信号終端情報
が付加される。1次群同期信号袋30−2は1次群同期
伝送信号発生器40−2に送出される。1次群同期伝送
信号発生器40−2の動作は1次群同期信号袋発生器3
0−1の動作と同一である。さらに同期の確立したDS
3信号は入力線6から入力され1次群同期信号袋30−
3に対して同期を保ったまま書込まれ、その信号の先頭
位置に1次群同期信号終端情報が付加される。
同期信号袋30−2に対してビ、トスタノフによって書
込まれ、その信号の先頭位置に1次群同期信号終端情報
が付加される。1次群同期信号袋30−2は1次群同期
伝送信号発生器40−2に送出される。1次群同期伝送
信号発生器40−2の動作は1次群同期信号袋発生器3
0−1の動作と同一である。さらに同期の確立したDS
3信号は入力線6から入力され1次群同期信号袋30−
3に対して同期を保ったまま書込まれ、その信号の先頭
位置に1次群同期信号終端情報が付加される。
1次群同期信号袋30−3は1次群同期伝送信号発生器
40−3に送出される。1次群同期伝送信号発生器40
−3の動作は1次群同期信号袋発生器30−1の動作と
同一である。
40−3に送出される。1次群同期伝送信号発生器40
−3の動作は1次群同期信号袋発生器30−1の動作と
同一である。
1次群同期伝送信号発生器40−1〜40−3によって
発生された各々の1次群同期伝送信号は、N次群同期伝
送信号発生器50に入力され、それぞれバイト単位に逐
次配列されさらにその先頭位置にN次群伝送路終端情報
を付加することによってN次群同期伝送信号が発生され
伝送路に送出される。
発生された各々の1次群同期伝送信号は、N次群同期伝
送信号発生器50に入力され、それぞれバイト単位に逐
次配列されさらにその先頭位置にN次群伝送路終端情報
を付加することによってN次群同期伝送信号が発生され
伝送路に送出される。
第3図に本システムが適用される同期網の網構成の一例
を示す。第3図において、101〜104は端末局であ
り、第2図に示すシステムが設置される。120は集線
局であり、集線局120で、それぞれ必要なレベルにお
いて回線の相互乗換えが行なわれ、端末局101〜10
4の通信網が確立される。
を示す。第3図において、101〜104は端末局であ
り、第2図に示すシステムが設置される。120は集線
局であり、集線局120で、それぞれ必要なレベルにお
いて回線の相互乗換えが行なわれ、端末局101〜10
4の通信網が確立される。
第1図は本発明の一実施例を示す10ツク図である。第
1図では、1次群間期伝送信号のレベルでの乗換を示し
たものであり、入力の1次群間期伝送信号が集線局12
0の持つ基準クロックに乗換える場合を示す。
1図では、1次群間期伝送信号のレベルでの乗換を示し
たものであり、入力の1次群間期伝送信号が集線局12
0の持つ基準クロックに乗換える場合を示す。
第1図を参照して、230は1次群間期伝送宿号を終端
する1次群間期伝送信号終端器であシ。
する1次群間期伝送信号終端器であシ。
ここで、1次群伝送路終端情報が認識される。
231は1次群伝送路終端情報解読回路であり。
ここで、1次群間期伝送信号に含まれている1次群間期
信号袋の先頭位置と、ポジティブスタッフ及びネガティ
ブスタックの有無の検出が行なわれる。ポジティブスタ
ッフ及びネがティプスタッフの有無の情報はディスタッ
フ制御回路232に転送され、デイスタック制御回路2
32はクロック線203に送出される緩衝記憶器233
にデータを書込むための書込みクロックに対してディス
タッフ制御を行なう。書き込みクロック線205にはデ
ィスタッフされたクロックが現れ、データ転送線202
に乗ってくるデータを緩衝記憶器233に書込む。緩衝
記憶器233においては、書込まれたデータが一時記憶
される。
信号袋の先頭位置と、ポジティブスタッフ及びネガティ
ブスタックの有無の検出が行なわれる。ポジティブスタ
ッフ及びネがティプスタッフの有無の情報はディスタッ
フ制御回路232に転送され、デイスタック制御回路2
32はクロック線203に送出される緩衝記憶器233
にデータを書込むための書込みクロックに対してディス
タッフ制御を行なう。書き込みクロック線205にはデ
ィスタッフされたクロックが現れ、データ転送線202
に乗ってくるデータを緩衝記憶器233に書込む。緩衝
記憶器233においては、書込まれたデータが一時記憶
される。
転送線209には集線局120の基準クロックと、集線
局120から送出される1次群間期伝送信号の先頭位置
を示す情報が挿入されている。
局120から送出される1次群間期伝送信号の先頭位置
を示す情報が挿入されている。
234fi1次群同期伝送信号を発止するための計数回
路であシ、ここで、1次群伝送路終端情報挿入位置を指
定する・9ルス、1次群間期伝送信号の先頭位置及び緩
衝記憶器233に書込まれたデータを読み出すための基
本となる読み出しパルスを発生する。
路であシ、ここで、1次群伝送路終端情報挿入位置を指
定する・9ルス、1次群間期伝送信号の先頭位置及び緩
衝記憶器233に書込まれたデータを読み出すための基
本となる読み出しパルスを発生する。
線路207には緩衝記憶器233に書込まれたデータを
読み出すための読み出しパルスが送出される。緩衝記憶
器233にデータを書込む書込みクロック205と書込
まれたデータを読み出すための読み出しクロック207
の位相は位相比較器236によって2位相が比較され2
位相比較器236は読出しクロックが書込みクロックよ
りも予め定められた閾値よりも進んだ場合にはポジティ
ブスタッフ要求を発生し、読み出しり一ロックが書込み
クロックよシも予め定められた閾値よりも遅れた場合に
はネガティブスタッフ要求を発生し。
読み出すための読み出しパルスが送出される。緩衝記憶
器233にデータを書込む書込みクロック205と書込
まれたデータを読み出すための読み出しクロック207
の位相は位相比較器236によって2位相が比較され2
位相比較器236は読出しクロックが書込みクロックよ
りも予め定められた閾値よりも進んだ場合にはポジティ
ブスタッフ要求を発生し、読み出しり一ロックが書込み
クロックよシも予め定められた閾値よりも遅れた場合に
はネガティブスタッフ要求を発生し。
位相差表示情報発生器237に送出する。
位相差表示情報発生器237においては、転送線204
を介して送られてくる1次群間期信号袋の先頭位置と転
送線210を介して送られてくる1次群間期伝送信号の
先頭位置の位相差を算出し。
を介して送られてくる1次群間期信号袋の先頭位置と転
送線210を介して送られてくる1次群間期伝送信号の
先頭位置の位相差を算出し。
その差の演算結果を線211に送出すると同時に。
位相比較器236よシ送られてくるポジティブスタッフ
要求又はネガティブスタッフ要求を受け。
要求又はネガティブスタッフ要求を受け。
スタッフ制御回路235に送出すると同時に2.ポジテ
ィブスタッフ要求があった場合には前述の位相差演算結
果を1バイト分加算し、ネガティブスタッフ要求があっ
た場合には1バイト分減算する。
ィブスタッフ要求があった場合には前述の位相差演算結
果を1バイト分加算し、ネガティブスタッフ要求があっ
た場合には1バイト分減算する。
スタッフ制御回路235においては1位相差表示情報発
生器237から送出されてくるポジティブスタッフ指示
及びネガティブスタッフ指示を基に1次群間期伝送信号
発生用計数回路234から送られてくるスタッフ指定位
置で基本読出しクロック線206の基本読み出しA’ル
スに対してスタッフを行なう。238は1次群間期伝送
信号発生器であシ、緩衝記憶器233から読み出されて
きた1次群間期信号袋に対し、信号の先頭位置に1次群
伝送路終端情報を付加する。1次群伝送路終端情報の中
には位相差表示情報発生器237において発生される位
相差演算情報とポジティブスタッフ遂行情報及びネガテ
ィブスタッフ遂行情報及びフレーム整列情報等が挿入さ
れる。
生器237から送出されてくるポジティブスタッフ指示
及びネガティブスタッフ指示を基に1次群間期伝送信号
発生用計数回路234から送られてくるスタッフ指定位
置で基本読出しクロック線206の基本読み出しA’ル
スに対してスタッフを行なう。238は1次群間期伝送
信号発生器であシ、緩衝記憶器233から読み出されて
きた1次群間期信号袋に対し、信号の先頭位置に1次群
伝送路終端情報を付加する。1次群伝送路終端情報の中
には位相差表示情報発生器237において発生される位
相差演算情報とポジティブスタッフ遂行情報及びネガテ
ィブスタッフ遂行情報及びフレーム整列情報等が挿入さ
れる。
次に本発明に用いられる演算回路について説明する。
第4図を参照して、11aは入力線であり、同期検出並
びに0verhead検出回路100aによって入力フ
レーム(Frame)枠が認識され、そして、Fram
e枠の中に挿入されている必要な0verhead信号
が検出され、受信クロ、りが再生される。101aはポ
ジティブ−ネガティブディスタッフ(Po s i t
i ve−Negative destuff)回路
で、受信した0verheadO中に含まれているde
stuff命令によって受信クロックを制御することに
よってPo5itive又はNegativeのStu
ffingを実行する。
びに0verhead検出回路100aによって入力フ
レーム(Frame)枠が認識され、そして、Fram
e枠の中に挿入されている必要な0verhead信号
が検出され、受信クロ、りが再生される。101aはポ
ジティブ−ネガティブディスタッフ(Po s i t
i ve−Negative destuff)回路
で、受信した0verheadO中に含まれているde
stuff命令によって受信クロックを制御することに
よってPo5itive又はNegativeのStu
ffingを実行する。
201aは書き込みカウンタで、 Stuffingさ
れたクロックを基に書き込みクロックを成虫し、データ
線12&に送出されてくるデータを緩衝記憶器200a
に書き込む。他方2回線乗り換え側すなわち2局内クロ
ックで駆動される側からは緩衝記憶器200aに書き込
まれたデータを書き出すための基準クロックと9回線乗
り換を行なう側のF r ame枠のスタート位置(S
tart Po5ition) Arを示す情報が線2
2aを通して送り込まれる。
れたクロックを基に書き込みクロックを成虫し、データ
線12&に送出されてくるデータを緩衝記憶器200a
に書き込む。他方2回線乗り換え側すなわち2局内クロ
ックで駆動される側からは緩衝記憶器200aに書き込
まれたデータを書き出すための基準クロックと9回線乗
り換を行なう側のF r ame枠のスタート位置(S
tart Po5ition) Arを示す情報が線2
2aを通して送り込まれる。
103aは基準カラ/りで、 5tart Po5it
ionArを基点としてF’rameを形成するに必要
な・!ルス(Pulse)群を発生する。線26aには
基準読み出しクロックが送出され、線23&には5ta
rtPosition Arを表示するPu1seが送
出され、線24aには基準クロックが送出される。
ionArを基点としてF’rameを形成するに必要
な・!ルス(Pulse)群を発生する。線26aには
基準読み出しクロックが送出され、線23&には5ta
rtPosition Arを表示するPu1seが送
出され、線24aには基準クロックが送出される。
204aは本発明による演算回路である。
この演算回線204aでは、線17aを介して送られて
くる受信F’rame枠の尖頭位置Ainと5tort
Position Arとの差が基準クロックRによっ
て計数される。この計数した値を砺とすると、この値は
(1)式で表される。
くる受信F’rame枠の尖頭位置Ainと5tort
Position Arとの差が基準クロックRによっ
て計数される。この計数した値を砺とすると、この値は
(1)式で表される。
n”: = l: AT−ATn] count by
R(l]ここで〔〕はがウス記号 次に線18aを通して送られてくる受信Fram枠の尖
頭位置とこの中で運ばれているデータの先頭位置との位
相差を表示する値Pi(以後Po1nterの値という
)は線18aを通して演算回路204aに入力される。
R(l]ここで〔〕はがウス記号 次に線18aを通して送られてくる受信Fram枠の尖
頭位置とこの中で運ばれているデータの先頭位置との位
相差を表示する値Pi(以後Po1nterの値という
)は線18aを通して演算回路204aに入力される。
演算回路204aにおいては、 Frame乗り換え側
の新しいPo1nter値P。が演算される。
の新しいPo1nter値P。が演算される。
この値は
n’:+p1m= Po” (mod FL )
(2)で与えられる。ここでFLは新
しく構成されるF’rame枠のデータ長である。又、
受信した0ver headに含まれているPosit
ive−Negativa 5uff命令によってde
stuf f ingが行なわれる。
(2)で与えられる。ここでFLは新
しく構成されるF’rame枠のデータ長である。又、
受信した0ver headに含まれているPosit
ive−Negativa 5uff命令によってde
stuf f ingが行なわれる。
Po1nterの更新及びPositive−Nega
tivedegtuffingの関係を第5図に示す。
tivedegtuffingの関係を第5図に示す。
今入力Frame枠の中でPo5itive 5tuf
f又はNegative 5tuffが行なわれている
場合について説明する。ここで、τFr*meでの両(
入力側及び乗換え側) Frame枠の位相差をnmと
し・τ+j Frameまでこの値が更新されなかった
と仮定する。
f又はNegative 5tuffが行なわれている
場合について説明する。ここで、τFr*meでの両(
入力側及び乗換え側) Frame枠の位相差をnmと
し・τ+j Frameまでこの値が更新されなかった
と仮定する。
τ十j Frameにおいて入力のF’rame枠にP
o5itiv6又はNegative 5tuff命令
が存在したとすると、−旦そのデータは緩衝記憶器20
0aK書き込まれ。
o5itiv6又はNegative 5tuff命令
が存在したとすると、−旦そのデータは緩衝記憶器20
0aK書き込まれ。
局内基準クロックによって滑らかに読み出される。
この読み出しクロックは線27 ae介して転送される
。τ+j+I Frameにおいては、A、は更新され
るためnmも更新されtn7 となる。
。τ+j+I Frameにおいては、A、は更新され
るためnmも更新されtn7 となる。
nii = nm、、 = (AFI AT、) c
ount by R(3)しかし、同時に入力F’ra
me枠内に表示されているPo1nterの値も更新さ
れるため。
ount by R(3)しかし、同時に入力F’ra
me枠内に表示されているPo1nterの値も更新さ
れるため。
nr!?1 + prl = PT (modp、 )
、、・(4)となり、剰り換えられた側のPo1nt
erの値は変化しない。
、、・(4)となり、剰り換えられた側のPo1nt
erの値は変化しない。
この様子を第6図及び第7図に示す。
次に1乗り換えられたF’rama枠におけるPo5i
tfve及びNegative 5tuffの実行につ
いて説明する。
tfve及びNegative 5tuffの実行につ
いて説明する。
今τF’ramaにおける両Frame枠の位相差を基
草クロックRで計数した値をnTとして、τ+j Fr
ameにおける両者の差をn%j とすると C””4 ”%j ]≧1 (stuff byte
) (5)の時* Negative 5tuf
f 要求が出され。
草クロックRで計数した値をnTとして、τ+j Fr
ameにおける両者の差をn%j とすると C””4 ”%j ]≧1 (stuff byte
) (5)の時* Negative 5tuf
f 要求が出され。
C”%’ ”%’ )≧1 (stuff by
te) (6)コ の時e Po5itive 5tuff要求が出される
。
te) (6)コ の時e Po5itive 5tuff要求が出される
。
ここで〔〕はガウス記号。
これはまた、書込みクロックと読み出しクロックとの位
相差を計数する位相比較器203aにPo5it’iv
e 5tuff及びNegattve 5tuff用の
スレツシュホールドをそれぞれ設け、書き込みクロック
と読み出しクロックの位相差がこのスレッシュホールr
を越えた時位相比較器203aが5tuff要求を出す
ことによって代行することができる。(5)式及び(6
)式によって5tuffの必要性が確認されると、前に
実行されたStugfから必要経過F’rame数のK
Frameが経過したことが確認された後5toff
が実行される。この様子を第8図に示す。5toffの
実行が決定されると、 5tuff制御回路104aに
線25aを介して5toff実行命令が出され、l5t
uff分のクロックがPo5itive又はNegat
iveに5tuffされ、基準読み出しクロックを制御
し、読み出しクロックを線31aに送出する。読み出し
クロックは読み出しカウンタ202aによって分周され
、緩衝記憶器200aに書き込まれているデータを逐次
読み出す。書き込みカウンタ201aと読み出しカウン
タ202aの位相差は線19a及び線20aを介して送
られてくる書き込み位相表示クロック及び読み出し位相
表示クロックを位相比較器203aによって比較するこ
とにより行なわれる。
相差を計数する位相比較器203aにPo5it’iv
e 5tuff及びNegattve 5tuff用の
スレツシュホールドをそれぞれ設け、書き込みクロック
と読み出しクロックの位相差がこのスレッシュホールr
を越えた時位相比較器203aが5tuff要求を出す
ことによって代行することができる。(5)式及び(6
)式によって5tuffの必要性が確認されると、前に
実行されたStugfから必要経過F’rame数のK
Frameが経過したことが確認された後5toff
が実行される。この様子を第8図に示す。5toffの
実行が決定されると、 5tuff制御回路104aに
線25aを介して5toff実行命令が出され、l5t
uff分のクロックがPo5itive又はNegat
iveに5tuffされ、基準読み出しクロックを制御
し、読み出しクロックを線31aに送出する。読み出し
クロックは読み出しカウンタ202aによって分周され
、緩衝記憶器200aに書き込まれているデータを逐次
読み出す。書き込みカウンタ201aと読み出しカウン
タ202aの位相差は線19a及び線20aを介して送
られてくる書き込み位相表示クロック及び読み出し位相
表示クロックを位相比較器203aによって比較するこ
とにより行なわれる。
この様にしてPositive−Negative 5
tuffによって回線乗シ換えが行なわれたデータは0
verhead信号付加回路102aによって必要な情
報、即ちF’rame同期信号、 Polnter表示
信号等か付は加えられ、線32aに送出される。
tuffによって回線乗シ換えが行なわれたデータは0
verhead信号付加回路102aによって必要な情
報、即ちF’rame同期信号、 Polnter表示
信号等か付は加えられ、線32aに送出される。
なお、第9図に入力Frame枠から乗換えFrame
枠に乗り換える場合の状態を示す。また、第10図に本
発明による演算装置が適用された回線網を示す。
枠に乗り換える場合の状態を示す。また、第10図に本
発明による演算装置が適用された回線網を示す。
以上説明したように、従来9回線の相互乗り換えを行な
うに当って、−度1乗り換えを必要とするレベルよりも
1段階下の階層まで多重分離し再度乗り換えレベルに多
重化する必要があったけれども本発明では、多重分離す
ることなしに乗り換えを必要とするレベルで入力信号の
中の同期式伝送袋を抽出し同期式伝送袋の内容に対して
はなんらの操作を加えることなしに側回線への乗り換え
ができるという効果がある。
うに当って、−度1乗り換えを必要とするレベルよりも
1段階下の階層まで多重分離し再度乗り換えレベルに多
重化する必要があったけれども本発明では、多重分離す
ることなしに乗り換えを必要とするレベルで入力信号の
中の同期式伝送袋を抽出し同期式伝送袋の内容に対して
はなんらの操作を加えることなしに側回線への乗り換え
ができるという効果がある。
また9本発明では、入力Frame枠と乗り換えFra
me枠との間の位相差を演算回路で演算することによシ
、極めて簡単に基準クロックに周波数偏差を有する回線
相互間の回線乗り換えを実現できるという効果がある。
me枠との間の位相差を演算回路で演算することによシ
、極めて簡単に基準クロックに周波数偏差を有する回線
相互間の回線乗り換えを実現できるという効果がある。
第1図は本システムで採用される同期多重化方式を説明
するためのブロック図、第2図は本システムが適用され
る同期網の一例を示す図、第3図は本発明の回線乗換え
方式の一実施例を示すブロック図、第4図は本発明によ
る演算回路が用いられた回線乗換回路の一実施例を示す
ブロック図。 第5図は本発明によるDestuff時の演算を説明す
るためのフローチャトウ第6図及び第7図はそれぞれ回
線乗シ換えを説明するための図、第8図は回線乗シ換え
が行なわれるFrame枠においてPo5itiva又
はNegative 5tuffが行なわれる時の演算
を示すフローチャト、第9図は入力F’rame枠から
乗り換えF’rame枠に乗り換える状態を示す図。 第10図は本発明による演算回路が用いられる回線網の
一例を示す図である。 ■−1・・・非同期DSI信号入力線、1−2・・・ビ
ット同期の取れたDSL信号入力線、l−3・・・バイ
ト同期の取れたDS1信号入力線、2−1・・・非同期
の2Mb/s信号人力線、2−2・・・同期の取わた2
Mb/s信号入力線、3・・・非同期DSIC信号入力
線、4・・・非同期DS2信号入力線、5・・・非同期
DS3信号入力線、6・・・同期の取わたDS3信号入
力線、7・・・N次群同期伝送信号出力線、10−1〜
10−3・・・DSL信号信号収容同期送伝送袋発生器
1−1〜11−2・・・2Mb/s信号収容同期式伝送
袋発生器、12・・・DSICSIC信号収容同期式伝
送器発生器・・・DS2信号収容同期式伝送袋発生器、
20−1〜20−3・・・DSI信号用仮想回線発生回
路、21−1〜21−2・・・2Mb/s信号用仮想回
線発生回路、22・・・DSIC信号用仮想回線発生回
路、23・−DS2信号用仮想回線発生回路、30−1
〜30−3・・・1次群間期信号袋発生器。 40−1〜40−3・・・1次群間期伝送信号発生器。 50・・・N次群同期伝送信号発生器、101−104
・・・端末局、120・・・集線局、201・・・−次
群同期伝送信号入力線、202・・・データ転送線、2
o3・・・基本書込みクロック線、2o4・・・−次群
同期信号製先頭位相表示情報転送線、205・・・書込
みクロック線、206・・・基本読出しクロック線、2
07・・・読出しクロック線、208・・・読み出され
た一次群同期信号袋、209・・・集線局の基準クロッ
ク及び1次群間期伝送信号先頭位置表示情報転送線。 210・・・1次群間期伝送信号先頭位置表示情報転送
線、211・・・位相差演算結果表示情報転送線。 212・・・新たな1次群間期伝送信号出力線、230
・・・1次群間期伝送信号終端器、231・・・1次群
伝送路終端情報終端器、232・・・ディスタッフ制御
回路、233・・・緩衝記憶器、234・・・1次群間
期伝送信号発生用計数回路、235・・・スタッフ制御
回路、236・・・位相比較器、237・・・位相差表
示情報発生器、238・・・1次群間期伝送信号発生器
。 第 図 第 図 入 カ 枠 入力枠にPo5 ve 5juH情報が含まれて いる場合の回線乗り換え 第 図 入 カ 枠 入力枠にNsgajive 5tufイ情報が含まれて
いる場合の回線乗り換え
するためのブロック図、第2図は本システムが適用され
る同期網の一例を示す図、第3図は本発明の回線乗換え
方式の一実施例を示すブロック図、第4図は本発明によ
る演算回路が用いられた回線乗換回路の一実施例を示す
ブロック図。 第5図は本発明によるDestuff時の演算を説明す
るためのフローチャトウ第6図及び第7図はそれぞれ回
線乗シ換えを説明するための図、第8図は回線乗シ換え
が行なわれるFrame枠においてPo5itiva又
はNegative 5tuffが行なわれる時の演算
を示すフローチャト、第9図は入力F’rame枠から
乗り換えF’rame枠に乗り換える状態を示す図。 第10図は本発明による演算回路が用いられる回線網の
一例を示す図である。 ■−1・・・非同期DSI信号入力線、1−2・・・ビ
ット同期の取れたDSL信号入力線、l−3・・・バイ
ト同期の取れたDS1信号入力線、2−1・・・非同期
の2Mb/s信号人力線、2−2・・・同期の取わた2
Mb/s信号入力線、3・・・非同期DSIC信号入力
線、4・・・非同期DS2信号入力線、5・・・非同期
DS3信号入力線、6・・・同期の取わたDS3信号入
力線、7・・・N次群同期伝送信号出力線、10−1〜
10−3・・・DSL信号信号収容同期送伝送袋発生器
1−1〜11−2・・・2Mb/s信号収容同期式伝送
袋発生器、12・・・DSICSIC信号収容同期式伝
送器発生器・・・DS2信号収容同期式伝送袋発生器、
20−1〜20−3・・・DSI信号用仮想回線発生回
路、21−1〜21−2・・・2Mb/s信号用仮想回
線発生回路、22・・・DSIC信号用仮想回線発生回
路、23・−DS2信号用仮想回線発生回路、30−1
〜30−3・・・1次群間期信号袋発生器。 40−1〜40−3・・・1次群間期伝送信号発生器。 50・・・N次群同期伝送信号発生器、101−104
・・・端末局、120・・・集線局、201・・・−次
群同期伝送信号入力線、202・・・データ転送線、2
o3・・・基本書込みクロック線、2o4・・・−次群
同期信号製先頭位相表示情報転送線、205・・・書込
みクロック線、206・・・基本読出しクロック線、2
07・・・読出しクロック線、208・・・読み出され
た一次群同期信号袋、209・・・集線局の基準クロッ
ク及び1次群間期伝送信号先頭位置表示情報転送線。 210・・・1次群間期伝送信号先頭位置表示情報転送
線、211・・・位相差演算結果表示情報転送線。 212・・・新たな1次群間期伝送信号出力線、230
・・・1次群間期伝送信号終端器、231・・・1次群
伝送路終端情報終端器、232・・・ディスタッフ制御
回路、233・・・緩衝記憶器、234・・・1次群間
期伝送信号発生用計数回路、235・・・スタッフ制御
回路、236・・・位相比較器、237・・・位相差表
示情報発生器、238・・・1次群間期伝送信号発生器
。 第 図 第 図 入 カ 枠 入力枠にPo5 ve 5juH情報が含まれて いる場合の回線乗り換え 第 図 入 カ 枠 入力枠にNsgajive 5tufイ情報が含まれて
いる場合の回線乗り換え
Claims (1)
- 【特許請求の範囲】 1、入力回線に接続され、該当する回線単位に該回線を
終端するフレーム同期回路と、入力データ列から区間用
追加情報及び伝送路用追加情報を検出する検出回路と、
該データ列からクロック信号を再生し、前記伝送路用追
加情報に含まれるデータ先頭位置表示情報及びポジティ
ブスタッフ又はネガティブスタッフ実行表示情報を検出
し、前記再生クロックに対するポジティブディスタック
又はネガティブディスタッフ制御を行い、前記再生クロ
ックから書き込みクロックを発生する制御回路と、該書
込みクロックに基づいて受信データが書き込まれ、一時
記憶される緩衝記憶回路と、乗換を行なう回線の基準ク
ロック及び同期化フレーム先頭位置表示情報に基づいて
動作し、読み出しクロックを発生するフレームカウンタ
と、前記書込みクロックと前記読み出しクロックとの位
相を比較して、前記書き込みクロックの位相が読み出し
クロックの位相より予め設定される第1の閾値より進む
と、ネガティブスタッフ要求を発生し、前記書込みクロ
ックの位相が前記読み出しクロックの位相より予め設定
される第2の閾値より遅れると、ポジティブスタッフ要
求を発生する位相比較器と、前記受信データのデータ先
頭位置表示情報、前記乗換えを行なう回線の同期化フレ
ーム先頭位置表示情報及び前記ポジティブ又はネガティ
ブスタッフ要求情報から、乗換えを行なう回線のデータ
先頭位置を演算するとともに、前記読み出しクロックに
対してポジティブスタッフ又はネガティブスタッフ指示
を行なうデータ先頭位置演算回路とを備え、該データ先
頭位置演算回路から指示されるスタッフ命令によって前
記読み出しクロックに対してポジティブスタッフ及びネ
ガティブスタッフを実行するようにしたことを特徴とす
る同期多重化網の回線相互乗換え方式。 2、入力データが書き込まれる緩衝記憶回路と、該緩衝
記憶回路に前記入力データを書き込むための書き込みカ
ウンタと、該書き込まれたデータを読み出すための読み
出しカウンタと、前記書き込みカウンタの書き込み位相
と前記読み出しカウンタの読み出し位相とを比較する位
相比較器とを備える回線乗り換え回路に用いられ、回線
乗り換え側のクロックを基準クロックとして、入力側の
フレーム尖頭位置と、前記回線乗り換え側のフレーム枠
の尖頭位置を計数する第1の計数手段と、前記入力側の
ラインオーバヘッド(LineOverhead)によ
って表示されるデータの先頭位置を示す数値を検出する
検出手段と、前記入力側及び回線乗り換え側のフレーム
枠の尖頭位置の差の計数値と前記検出されたデータの先
頭位置を示す数値とを加算し、その加算結果を1フレー
ム内のデータのバイト数F_Lを法として完全代表系0
〜F_L−1に変換する変換手段と、前記入力側フレー
ム内で実行されているポジティブ(Positive)
又はネガティブ(Negative)のスタッフ(St
uffing)を前記緩衝記憶回路に対してディスタッ
フ(destuff)操作する際に、前記入力側及び回
線乗り換え側のフレーム枠の差を可逆演算して一旦滑ら
かなデータ列に平滑する平滑手段と、前記位相比較器に
よる補助を伴なう、ポジティブ又はネガティブスタッフ
の必要性を計数する第2の計数手段と、該スタッフの必
要性の計数が以前に実行されたスタッフから所定フレー
ム分経過したか否かを判定する判定手段とを有し、スタ
ッフの実行とともに前記加算値を更新するようにしたこ
とを特徴とする演算回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63232229A JP2782731B2 (ja) | 1988-09-19 | 1988-09-19 | 同期多重化網の回線乗換え方式及び回線乗換えに用いられる演算回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63232229A JP2782731B2 (ja) | 1988-09-19 | 1988-09-19 | 同期多重化網の回線乗換え方式及び回線乗換えに用いられる演算回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0281527A true JPH0281527A (ja) | 1990-03-22 |
JP2782731B2 JP2782731B2 (ja) | 1998-08-06 |
Family
ID=16935999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63232229A Expired - Lifetime JP2782731B2 (ja) | 1988-09-19 | 1988-09-19 | 同期多重化網の回線乗換え方式及び回線乗換えに用いられる演算回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2782731B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02272925A (ja) * | 1989-04-14 | 1990-11-07 | Hitachi Ltd | ポインタ変換によるフレーム位相同期方法およびその回路 |
EP0720320A2 (en) * | 1994-12-27 | 1996-07-03 | Nec Corporation | Transmission signal processing circuit which can determine an optimum stuff threshold value corresponding to a sort of a tributary unit of an input signal |
US9497018B2 (en) | 2012-11-28 | 2016-11-15 | Mitsubishi Electric Corporation | Relay device, communication system and relay method |
-
1988
- 1988-09-19 JP JP63232229A patent/JP2782731B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02272925A (ja) * | 1989-04-14 | 1990-11-07 | Hitachi Ltd | ポインタ変換によるフレーム位相同期方法およびその回路 |
JP2874889B2 (ja) * | 1989-04-14 | 1999-03-24 | 株式会社日立製作所 | ポインタ変換によるフレーム位相同期方法およびその回路 |
EP0720320A2 (en) * | 1994-12-27 | 1996-07-03 | Nec Corporation | Transmission signal processing circuit which can determine an optimum stuff threshold value corresponding to a sort of a tributary unit of an input signal |
US5642357A (en) * | 1994-12-27 | 1997-06-24 | Nec Corporation | Transmission signal processing circuit which can determine an optimum stuff threshold value corresponding to a sort of a tributary unit of an input signal |
EP0720320A3 (en) * | 1994-12-27 | 1998-07-29 | Nec Corporation | Transmission signal processing circuit which can determine an optimum stuff threshold value corresponding to a sort of a tributary unit of an input signal |
US9497018B2 (en) | 2012-11-28 | 2016-11-15 | Mitsubishi Electric Corporation | Relay device, communication system and relay method |
Also Published As
Publication number | Publication date |
---|---|
JP2782731B2 (ja) | 1998-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5103447A (en) | High-speed ring LAN system | |
CA1318385C (en) | Atm switching system | |
US5247518A (en) | High-speed ring lan system | |
CA1211824A (en) | Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties | |
US5007070A (en) | Service clock recovery circuit | |
JP2906371B2 (ja) | 系の切替え方式 | |
JP3034631B2 (ja) | 時分割交換システム | |
AU677354B2 (en) | Telecommunication network node | |
JPH03175839A (ja) | 通信処理装置 | |
JPS5997252A (ja) | 相互接続された伝送リングを有する通信ネツトワ−ク | |
JP2000124868A (ja) | 通信システム | |
EP0878076B1 (en) | Virtual time loop | |
JP3694534B2 (ja) | 伝送システムおよび伝送装置 | |
JP3656140B2 (ja) | Sdhデータ伝送システムのリタイミング構造 | |
JPH0281527A (ja) | 同期多重化網の回線乗換え方式及び回線乗換えに用いられる演算回路 | |
SE9303341D0 (sv) | Synkroniserande kretsarrangemang | |
US6954461B1 (en) | Communications network | |
GB2216366A (en) | Timing generator | |
Cisco | Configuring Port Adapter Module Interfaces | |
Cisco | Configuring Port Adapter Module Interfaces | |
US5859850A (en) | Elastic store circuit for composite cells switched through an ATM network | |
US4769809A (en) | Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network | |
JP3202286B2 (ja) | Sdh光伝送方式における伝送路切替方式 | |
JPH01263566A (ja) | 伝送遅延差測定方式 | |
JP2713252B2 (ja) | パケット位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |