JP3034631B2 - 時分割交換システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電気通信交換システムに
係り、特に時分割交換システムに関する。

【０００２】

【従来の技術】一般に、広帯域ＩＳＤＮや動画像通信
（例えばテレビ放送）と言った広帯域電気通信は、数十
あるいは数百メガヘルツという非常に高い伝送速度で動
作する。そうした電気通信を交換するために、同等ある
いはより高い速度で動作することができる交換システム
が要求される。従来は、空間分割交換システムや波長分
割交換システムといった帯域幅分割交換システムがこの
目的のために使用されてきた。

【０００３】しかし、このような応用のために時分割交
換システムを使用した例は明確には存在しない。その理
由は、時分割多重化は交換機が動作しなければならない
速度を、個々の交換される通信の伝送速度の数倍に増加
させるからである。それゆえ、数百メガヘルツあるいは
数ギガヘルツで動作する時分割交換システムが広帯域電
気通信を交換するために必要とされる。

【０００４】最近、こうした非常に速い速度で動作する
時分割交換システムが実現可能になってきた。そのうち
な最も単純な交換システムは、タイムスロット交換（Ｔ
ＳＩ）ステージを介して、入ってくる時分割多重化（Ｔ
ＤＭ）電気通信リンクに結合された時間多重化交換（Ｔ
ＭＳ）ステージからなる。

【０００５】

【発明が解決しようとする課題】しかしながら、数百メ
ガヘルツあるいは数ギガヘルツで動作することができる
タイムスロットインタチェンジャはＴＳＩステージのコ
ストのためにＴＭＳステージのコストを小さくみせるほ
ど非常に高価であり、交換システム全体を非常に高価な
ものにする。それゆえ、広帯域電気通信を扱うことがで
きる時分割交換システムは技術的には可能であるが、商
業的には実用的なものにはまだなっていない。

【０００６】本発明は、高速時分割交換システムに関す
る先行技術の前述の欠点を解決し、安価な高速時分割交
換システムを提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明では、時分割交換
システムのＴＳＩステージが除去され、代わりにタイム
スロット複製ステージが設けられる。システムは、複数
の入力と少なくとも１つの出力ポートを有する時間多重
化交換（ＴＭＳ）ステージを有する。各タイムスロット
期間中に、ＴＭＳステージは、任意の入力で受信した１
タイムスロット分の情報を任意の出力ポートに伝送す
る。すなわち、ＴＭＳステージはタイムスロットの伝送
速度以上の速度で動作する。

【０００８】ＴＳＩステージと置き換えられたタイムス
ロット複製ステージは、複数の複製装置を備える。各複
製装置は、情報を含むタイムスロットからなるフレーム
を受信するための入力ポートと、ＴＭＳステージの別々
の入力にそれぞれ接続された複数の出力を有する。各複
製装置は、各ＴＭＳタイムスロット期間中に、受信した
情報を含む１フレーム分のタイムスロットをＴＭＳステ
ージの入力に伝送する。

【０００９】本発明の第１の実施例では、各複製装置
は、各タイムスロットの情報をその入力ポートにおいて
異なるタイムスロット期間中に受信し、受信したフレー
ムの各タイムスロットを各出力ポートからＴＭＳフレー
ム期間の各タイムスロット期間中に送信する。第２の実
施例では、各複製装置は各タイムスロットの情報をその
入力ポートで異なるタイムスロット期間中に受信し、受
信したフレームの各タイムスロットを各出力にＴＭＳフ
レーム期間の異なるタイムスロット期間中に送信する。

【００１０】こうして、受信した各タイムスロットはＴ
ＭＳフレーム期間の各タイムスロット期間中にＴＭＳス
テージが利用可能となる。この点で、複製ステージは、
従来ＴＳＩステージにより行われていた交換システムの
サービスと同じサービスを異なる方法で行う。しかし、
複製装置は高速ＴＳＩよりも一般的に非常に単純にかつ
低価格で実現できる。

【００１１】本発明の第１の実施例では、複製装置は、
分離化装置と、フレームから分離化された各タイムスロ
ットを異なる出力に繰り返し送信するバッファとから構
成される。また、本発明の第２の実施例では、複製装置
は、直列入力並列出力シフトレジスタ、あるいは一連の
出力タップをもつ遅延線より構成される。

【００１２】その結果、高速度時分割交換システムの全
コストは、大幅に低減でき、その交換システムを商業的
に実用的なものにする。

【００１３】本発明による交換システムは、動画像ビデ
オ分配用の非ブロッキング放送あるいはマルチキャスト
交換システムとしての実施および使用に特に適してい
る。

【００１４】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、時分割交換システム１０の例を示す。図
１において、交換システム１０の入力ポート３０には複
数（Ｎ個）の時分割多重化入力リンク１６が接続されて
いる。システム１０の出力ポート４０には複数（Ｐ個）
の時分割多重化出力リンク１８が接続されている。

【００１５】各出力リンク１８、また各入力リンク１６
は、図２に示すような所定の数のタイムスロット２０２
よりなるフレーム２０１のシーケンス２００を搬送す
る。各タイムスロット２０２は、情報（例えばデータ）
を搬送する。各タイムスロット２０２は、１個のデータ
ビット２０３よりなることがある。また、各タイムスロ
ット２０２が、データバイトあるいは１以上の非同期転
送モード（ＡＴＭ）セルなどの複数のデータビット２０
３よりなることもある。本実施例においては、すべての
フレーム２０１は同一の数のタイムスロット２０２を搬
送し、すべてのタイムスロット２０２は同一の数のデー
タビット２０３を搬送する。

【００１６】入力リンク１６および出力リンク１８は、
サブレート多重化される。すなわち、フレーム２０１の
各タイムスロット２０２は特定の通信路に対応し、隣接
するフレーム２０１における同一番目のタイムスロット
２０２は一般的に同一の通信路に対応し、従って各タイ
ムスロット２０２に対応する通信路と宛先は、フレーム
２０１内の一連のタイムスロット２０２中でのそのタイ
ムスロット２０２の位置から決定される。

【００１７】また、入力リンク１６および出力リンク１
８は統計的に多重化することも可能である。すなわち、
各フレーム２０１のタイムスロット２０２は、必要に応
じて特定の通信路に割り当てられ、その結果、隣接する
フレーム２０１における同一番目のタイムスロット２０
２は一般的に異なる通信路に対応し、従って各タイムス
ロット２０２に対応する通信路と宛先は個々のタイムス
ロット２０２自身中に搬送される情報から決定される。
統計的に多重化した場合、各タイムスロット２０２は必
然的に複数のビット２０３を搬送しなければならない。

【００１８】出力リンク１８上での伝送は、例えば１５
０Ｍｂｐｓや１．２Ｇｂｐｓといった所定の伝送速度で
行われる。このことは通常、入力リンク１６に対しても
当てはまる。しかし必然的にではない。例えば、入力リ
ンク１６での伝送を異なる速度にすることも可能であ
る。その場合、交換システム１０が入力リンク１６と出
力リンク１８の間での速度変換を行うか、あるいは、入
力リンク１６を非同期式リンクとする。従って、データ
継続時間は出力リンク１８の側で定義される。

【００１９】フレーム２０１、タイムスロット２０２お
よびビット２０３は、それぞれ対応する継続時間を有す
る。ビット２０３に対して、ビット期間３０３は、Ｘを
伝送速度とすると、１／Ｘで定義される。タイムスロッ
ト２０２に対しては、タイムスロット期間３０２は、Ｊ
を１個のタイムスロット２０２内のビット２０３の数と
すると、ビット期間３０３のＪ倍で定義される。フレー
ム２０１に対しては、フレーム期間３０１は、Ｈを１個
のフレーム２０１内のタイムスロット２０２の数とする
と、タイムスロット期間３０２のＨ倍で定義される。

【００２０】交換システム１０は伝送速度と同等あるい
はそれ以上で動作する。本実施例では同等の速度で動作
すると仮定する。すなわち、図１において、複製ステー
ジ１２はビット２０３を各ライン１７に速度Ｘで伝送
し、ＴＭＳステージ１１はライン１７からのビット２０
３を各出力ポート４１に速度Ｘで交換する。

【００２１】交換システム１０は２個の交換ステージ、
すなわち従来のＴＳＩステージの代わりである複製ステ
ージ１２とそれに接続された従来のＴＭＳステージ１１
よりなる。入力リンク１６は複製ステージ１２の入力ポ
ート３１に接続される。複製ステージ１２は、入力リン
ク１６ごとに１個ずつのＮ個の複製装置１４を有する。
入力リンク１６はそれに対応する複製装置１４の入力ポ
ート３１に接続する。各複製装置１４はＨ個の出力３２
を有する。各出力は、入力リンク１６上のフレーム２０
１の各タイムスロット２０２に対応する。各出力３２は
別々のリード１７によってＴＭＳステージ１１の入力４
２に接続される。

【００２２】ＴＭＳステージ１１は、それぞれ複製ステ
ージ１２からのリード１７に対応するＮ・Ｈ個の入力４
２を有する。この数は、もし複製ステージ１２がＴＳＩ
ステージであったとしたら必要とされる入力４２のＨ倍
になる。しかし、当業者には大規模ＴＭＳ交換構造を安
価に作製する方法が知られているので、この増加は技術
的な観点からも経済的な観点からも一般的に重要ではな
い。

【００２３】ＴＭＳステージ１１の実現に適したそのよ
うなＴＭＳ構造の例は、米国特許第４５６６００７号、
第４８１７０８３号および第４８８７０７９号に説明さ
れているいわゆるリチャーズネットワーク(Richards ne
twork)である。ＴＭＳステージ１１はＰ個の出力ポート
４１を有する。それぞれ異なる出力リンク１８に接続さ
れる。入力４２の数Ｎ・Ｈとステージ１１の出力ポート
の数Ｐとの間に関係が存在する必要はない。ＴＭＳ交換
構造は完全に非対称であることも可能である。

【００２４】ＴＭＳステージ１１の動作は、従来の制御
装置１５により制御される。制御装置１５は、従来の制
御信号を制御バス２０を介してステージ１１に提供し、
ビット信号、バイト信号、タイムスロット信号、フレー
ムクロック信号といったタイミング信号をクロックバス
１９を介して交換システム１０に提供する。タイミング
信号はまたクロックバス１９により複製ステージ１２に
分配される。

【００２５】それ自身の外部プログラム可能な制御複合
体を必要とするＴＳＩステージと違って、クロックバス
１９からのタイミング信号は単純な場合では複製ステー
ジ１２により必要とされる唯一の制御入力である。複製
装置１４はその動作をＴＭＳステージ１１の動作と同期
させるためにタイミング信号を使用する。

【００２６】図３は、複製装置１４の機能の第１の実施
例を示す。入力ポート３１で受信された各フレーム２０
１に対して、複製装置１４は受信フレーム２０１の各タ
イムスロット２０２を異なる出力３２に出力し、そして
ＴＭＳフレーム期間３０１の各タイムスロット期間３０
２中にそのタイムスロット２０２を複製する（すなわち
そのタイムスロットに含まれる情報ビットを複製す
る）。

【００２７】図３に示されるように、複製装置１４はＡ
〜Ｈと名付けられたＨ個のタイムスロット２０２よりな
るフレーム２０１を受信し、そしてそれに対応して第１
出力３２にそれぞれ受信タイムスロットＡの複製よりな
るＨ個のタイムスロット２０２よりなるフレーム２０１
を生成し、第２出力３２にそれぞれ受信タイムスロット
Ｂの複製よりなるＨ個のタイムスロット２０２よりなる
フレーム２０１を生成し、第３出力３２にそれぞれ受信
タイムスロットＣの複製よりなるＨ個のタイムスロット
２０２よりなるフレーム２０１を生成する、ということ
がタイムスロットＡ〜Ｈのそれぞれに対して行われる。

【００２８】その結果、受信フレーム２０１の各タイム
スロット２０２は、ＴＭＳフレーム期間３０１のあらゆ
るタイムスロット期間３０２中に、ＴＭＳステージ１１
が利用できるようなる。

【００２９】図４は、図３中の複製装置１４の実施例を
示す。この実施例は、各タイムスロット２０２が１個以
上の所定の数の非同期転送モード（ＡＴＭ）セルを搬送
するようなリンク１６、例えば同期光ネットワーク（Ｓ
ＯＮＥＴ）プロトコルに従うリンク１６、と結びつくと
特に有用である。

【００３０】各ＡＴＭセルは、８ビットバイトで５３バ
イトの情報から構成される。各セルは、セルの宛先を特
定する仮想セル識別子（ＶＣＩ）を搬送する。フレーム
２０１は、同一のＶＣＩを有する０個以上のセルを包含
することも可能であり、同一あるいは異なるＶＣＩを有
するセルの取り合わせや順序はランダムでよい。１個以
上のタイムスロットが、空き（アイドル）ＡＴＭセルあ
るいは他のＳＯＮＥＴ制御ＡＴＭセルを搬送することも
可能である。

【００３１】図４に示される実施例は、本発明の最適な
説明例である。なぜなら、より単純なプロトコルを取り
扱うための図３の複製装置の実施例（例えば、１ビット
あるいは１バイトのタイムスロットを有するものやサブ
レート多重化を利用するもの）は、一般的に図４に示さ
れた実施例の低下したもの、すなわち単純化されたもの
に過ぎないからである。

【００３２】入力リンク１６は、クロックおよびフレー
ム復元回路４０１の入力４２０に接続される。クロック
およびフレーム復元回路４０１は、入力リンク１６から
フレーム２０１のビット直列流を受信し、これからビッ
トクロック、バイトクロック（ＩＢＹＴＥ ＣＬＫ）、
およびセル開始クロック（ＩＢＹＴＥ−Ｏ ＣＬＫ）を
復元する。

【００３３】もしフレーム２０１がサブレート多重化さ
れているならば、フレーム開始クロックとタイムスロッ
ト開始クロックもまた復元される。しかし、フレーム２
０１はこの例では統計的に多重化されており、かつ各Ａ
ＴＭセルはそれ自身の宛先情報（ＶＣＩ）を搬送してい
るので、追加のクロックは必要ではない。

【００３４】クロックおよびフレーム復元回路４０１
は、受信ビット直列データ流をバイト直列（すなわち８
ビット並列）信号流に変換するために、復元したビット
クロックおよびバイトクロックを使用する。もちろん、
入力リンク１６がデータバスのようなバイト直列伝送媒
体ならば、この変換は必要ではないだろう。クロックお
よびフレーム復元回路４０１は、当業者に良く知られて
いる。

【００３５】復元回路４０１は、バイト直列データ流と
復元したバイトクロック信号およびセル開始クロック信
号をその出力ポート４２１から分離化装置４０２の入力
ポート４３０に送信する。分離化装置４０２は、フレー
ム２０１内のタイムスロット２０２と同じ数の複数の出
力ポート４３１を有する。分離化装置４０２の各出力ポ
ート４３１は異なる通信路（すなわち異なるＶＣＩ）に
対応する。

【００３６】分離化装置４０２は、個々のＡＴＭセルに
より搬送されたＶＣＩからそれがどの通信路に対応する
かを決定し、対応する出力ポート４３１にセルＡ〜Ｈを
送信する。分離化装置４０２は、予想しているＨ個の特
有のＶＣＩ以外のＶＣＩを持ったセル（例えば、ＡＴＭ
アイドルセル）を捨てる。分離化装置４０２は、自己ル
ーティングパケット網のノードのように構成される。そ
うしたノードの構成は当業者に良く知られている。

【００３７】もしフレーム２０１がサブレート多重化さ
れる場合、すなわち、分離化装置４０２がフレーム２０
１のタイムスロット２０２のシーケンス内のタイムスロ
ットの位置からタイムスロットの宛先を決定することが
できるような場合には、分離化装置４０２の構成は従来
の分離化装置回路にまで単純化されるだろう。

【００３８】各出力ポート４３１において、分離化装置
４０２は各送信セルを、それに対応するＩＢＹＴＥ Ｃ
ＬＫ信号および対応するＩＢＹＴＥ−Ｏ ＣＬＫ信号と
ともに送信する。分離化装置４０２の各出力ポート４３
１は、対応するＦＩＦＯバッファ４０３の入力ポート４
４０に接続される。すなわち、送信セルは入力ポート４
４０のＤＡＴＡ入力に入力され、ＢＹＴＥ ＣＬＫ信号
は書き込み（Ｗ）入力に入力され、ＢＹＴＥ−Ｏ ＣＬ
Ｋ信号はセーブ書き込みポインタ（ＳＷＰ）入力に入力
される。

【００３９】ＦＩＦＯバッファ４０３は、通常のように
巡回バッファとして構成される。Ｗ入力でＢＹＴＥ Ｃ
ＬＫ信号が受信されると、ＦＩＦＯバッファ４０３は、
現在ＤＡＴＡ入力にあるタイムスロット２０２を書き込
みポインタにより指示される次のフリーバッファ位置に
書き込む。ＳＷＰ入力においてＢＹＴＥ−Ｏ ＣＬＫ信
号が受信されると、書き込みポインタの現在の値はポイ
ンタＦＩＦＯ（図示せず）に内部的に書き込まれる。

【００４０】出力ポート４４１において、各ＦＩＦＯバ
ッファ４０３は、多重化装置４０４の第１入力ポート４
５０に接続されたバイト直列ＤＡＴＡ出力とスレッショ
ルドＦＬＡＧ出力を有する。スレッショルドＦＬＡＧ出
力は、ＦＩＦＯバッファ４０３が所定のしきい値まで満
たされているかどうかを示す。すなわち、ＦＩＦＯバッ
ファ４０３が少なくとも１個のＡＴＭセル全体を含まな
いとき、スレッショルドＦＬＡＧ出力から多重化装置４
０４に信号が送信される。

【００４１】各多重化装置４０４は、アイドルセルメモ
リ４０５のバイト直列ＤＡＴＡ出力に接続された第２入
力ポート４５１を有する。アイドルセルメモリ４０５は
アイドルＡＴＭセルを記憶する。一般的に、多重化装置
４０４は、その第１入力ポート４５０でＦＩＦＯバッフ
ァ４０３から受信したデータをその出力ポート４５２に
再送信する。

【００４２】しかし、ＦＩＦＯバッファ４０３のスレッ
ショルドＦＬＡＧ出力から受け取った信号がＦＩＦＯバ
ッファ４０３はＡＴＭセル全体を含んでいないことを示
し、かつ、その信号がＯＢＹＴＥ−Ｏクロック信号と一
致する場合、多重化装置４０４はその出力ポート４５２
の接続をその第２入力ポート４５１に切り替え、その出
力ポート４５２にアイドルセルメモリ４０５から受け取
ったデータを再送信する。スレッショルドＦＬＡＧ信号
がＯＢＹＴＥ−Ｏクロック信号と一致している限り、ア
イドルセルが送信される。

【００４３】クロックバス１９は、複製装置１４に４個
のクロック信号を送る。すなわち、復元回路４０１で生
成される信号と同等のものであるが、リンク１６にでは
なくＴＭＳステージ１１の制御装置１５により時間を合
わせられる、ＯＢＩＴ ＣＬＫ、ＯＢＹＴＥ ＣＬＫお
よびＯＢＹＴＥ−Ｏ ＣＬＫ、ならびに、フレーム開始
信号であり、また制御装置１５により時間を合わせられ
るＯＦＲＡＭＥ ＣＬＫである。

【００４４】クロックバス１９のＯＢＹＴＥ ＣＬＫ信
号、ＯＢＹＴＥ−Ｏ ＣＬＫ信号、およびＯＦＲＡＭＥ
ＣＬＫ信号は、多重化装置４０４に接続され、その第
１入力ポート４５０を介してそれぞれＦＩＦＯバッファ
４０３の出力ポート４４１の読み出し（Ｒ）入力、「セ
ーブされた読み出しポインタを現在の読み出しポインタ
にコピーする」（ＣＲＰＲＰ）入力、および「セーブさ
れた書き込みポインタをセーブされた読み出しポインタ
にコピーする」（ＣＷＰＲＰ）入力に接続される。

【００４５】ＯＢＹＴＥ ＣＬＫ信号とＯＢＹＴＥ−Ｏ
ＣＬＫ信号はまたアイドルセルメモリ４０５の出力ポ
ート４４２の読み出し（Ｒ）入力と「読み出しポインタ
のリセット」（ＲＲＰ）入力に直接に接続される。アイ
ドルセルメモリ４０５のＲ入力において受信された各Ｏ
ＢＹＴＥ ＣＬＫ信号は、アイドルセルメモリ４０５を
してアイドルセルメモリ読み出しポインタにより指示さ
れる記憶アイドルＡＴＭセルの次のシーケンシャルバイ
トをそのＤＡＴＡ出力に出力させる。アイドルセルメモ
リ４０５のＲＲＰ入力において受信されたＯＢＹＴＥ−
Ｏ ＣＬＫ信号は、アイドルセルメモリ読み出しポイン
タを記憶アイドルＡＴＭセルの第１バイトを指示するよ
うにリセットする。

【００４６】ＣＷＰＲＰ入力でＯＦＲＡＭＥ ＣＬＫ信
号が受信されると、ＦＩＦＯバッファ４０３は、入力ポ
ート４４０のＳＷＰ入力への信号の受信に応じて、記憶
された次のシーケンシャル書き込みポインタ値を読み出
し、内部セーブされた読み出しポインタレジスタ（図示
せず）に入れる。

【００４７】ＦＩＦＯバッファ４０３のＲ入力で受信さ
れた各ＯＢＹＴＥ ＣＬＫ信号は、ＦＩＦＯバッファ４
０３をして、そのＤＡＴＡ出力にＦＩＦＯバッファ現在
読み出しポインタにより指示される次のシーケンシャル
記憶バイトを出力させる。ＦＩＦＯバッファ４０３のＣ
ＲＰＲＰ入力で受信された各ＯＢＹＴＥ−Ｏ ＣＬＫ信
号は、ＦＩＦＯバッファ４０３をして、セーブされた読
み出しポインタ値をＦＩＦＯバッファ現在読み出しポイ
ンタにコピーさせる。

【００４８】従って、ＴＭＳタイムスロット２０２（例
えばＡＴＭセル）のバイトは、セーブされた読み出しポ
インタの値が変わるまで、ＦＩＦＯバッファ４０３から
繰り返し読み出される。前に説明したように、この変化
はフレーム２０１の境界だけで生じるので、結果として
単一のＴＭＳタイムスロット２０２が、ＴＭＳフレーム
２０１中のタイムスロット２０２の数と同じ回数だけ、
ＦＩＦＯバッファ４０３から繰り返し読み出される。

【００４９】現在の書き込みポインタの値とセーブされ
た読み出しポインタの値との差は、ＦＩＦＯバッファス
レッショルドＦＬＡＧ信号が活性化されるかどうかを決
定する。すなわち、現在の書き込みポインタとセーブさ
れた読み出しポインタの値の比較から、それらの値がＡ
ＴＭセル分のバイト数未満しか離れていないことが示さ
れる場合、スレッショルドＦＬＡＧ信号が生成される。

【００５０】スレッショルドＦＬＡＧ信号が存在する場
合、多重化装置４０４は、その第２入力ポート４５１に
おいてアイドルセルメモリ４０５からデータを受信し、
かつＯＢＹＴＥ ＣＬＫ信号、ＯＢＹＴＥ−Ｏ ＣＬＫ
信号、およびＯＦＲＡＭＥＣＬＫ信号が第１入力ポート
４５０から、接続されたＦＩＦＯバッファ４０３に送信
されることを妨げる。これによって、多重化装置４０４
がデータを受信する用意ができていないときにデータが
ＦＩＦＯバッファ４０３から読み出されるのを防ぎ、か
つそれによりＦＩＦＯバッファ４０３からのデータの喪
失を防ぐ。

【００５１】上述したＦＩＦＯバッファ４０３および多
重化装置４０４は次のように動作する。すなわち、多重
化装置４０４は、ＴＭＳフレーム２０１内のタイムスロ
ット２０２と同じ数だけ続けてＦＩＦＯバッファ４０３
から各ＡＴＭセルを読み出し、そして再送信する。ＦＩ
ＦＯバッファ４０３中に利用できるＡＴＭセルが全く存
在しない場合、多重化装置４０４は、ＴＭＳフレーム２
０１内のタイムスロット２０２と同じ数だけ続けてアイ
ドルセルメモリ４０５からアイドルＡＴＭセルを受信
し、そして再送信する。

【００５２】もしアイドルセル生成と送信が必要でない
ならば、アイドルセルメモリ４０５と多重化装置４０４
は省略されよう。また、アイドルセル生成が必要な場合
でも、アイドルセルメモリをＴＭＳステージ１１の別個
の追加入力４２に接続し、かつＴＭＳステージ１１にア
イドルセル選択機能を実行させるためにＦＩＦＯバッフ
ァ４０３からのスレッショルドＦＬＡＧ信号をＴＭＳス
テージ制御装置１５に接続することで、多重化装置４０
４は除去され得る。

【００５３】多重化装置４０４の出力ポート４５２は、
バイト直列であり、それぞれ従来の並列−直列変換器４
０６の入力ポート４６０に接続される。各変換器４０６
は、リンク１７に接続されたビット直列出力ポート４６
１を有する。それは、クロックバス１９からＢＩＴ Ｃ
ＬＫ信号を受信し、それらを各受信バイトのビット２０
３を接続リンク１７上に直列にクロックアウトするため
に使用する。

【００５４】図５は、図４中のさまざまなクロック信号
とそれらの間の関係を図式的に示す。

【００５５】図６は、複製装置１４の機能の第２の実施
例である。この実施例は、特にサブレート多重化リンク
１６とともに使用するのに適している。入力ポート３１
で受信した各フレーム２０１に対して、複製装置１４は
その各出力ポート３２にそのフレーム２０１の複製を出
力する。しかし、複製は、互いにタイムスロット期間３
０２だけ時間的に遅れる。

【００５６】従って、受信したフレーム２０１の各タイ
ムスロット２０２は、複製装置１４の各出力ポート３２
で、異なるタイムスロット期間３０２中に出力され、受
信したフレーム２０１の各タイムスロット２０２は、各
接続リンク１７で異なる時刻にＴＭＳステージ１１が利
用できるようなる。

【００５７】図７は、単一ビットのタイムスロット２０
２とともに使用される、図６中の複製装置１４の第１の
実施例を示す。この実施例では、複製装置１４は、フレ
ームアライメント回路７００およびそれに続く直列入力
並列出力シフトレジスタ７０１からなる。フレームアラ
イメント回路７００は、クロックバス１９により提供さ
れるタイミング信号に従って、レジスタ７０１に入る入
力リンク１６からの入力を同期させる回路である。それ
によりレジスタ７０１への入力とレジスタ７０１からの
出力はＴＭＳステージ１１の動作と同期する。

【００５８】シフトレジスタ７０１は、タイムスロット
２０２ごとに１個ずつ対応する複数の直列に接続された
マスタースレイブ型フリップフロップ７０２よりなる。
各フリップフロップ７０２はタイムスロット２０２のた
めの記憶セルを形成する。各フリップフロップ７０２の
出力は隣のフリップフロップ７０２の入力に接続されて
いることに加えて、別のリンク１７にも接続される。

【００５９】また、シフトレジスタ７０１は、クロック
バス１９により提供されるタイミング信号によりクロッ
クを受ける。最初のタイムスロット期間３０２中に、受
信したフレーム２０１の第１の１ビットタイムスロット
２０２（タイムスロットＡと呼ぶ）は、クロックにより
シフトレジスタ７０１の第１のフリップフロップ７０２
に入れられ、そして第１のリンク１７上に出力される。

【００６０】第２のタイムスロット期間３０２中に、第
１のタイムスロットＡはクロックによりシフトレジスタ
７０１の第１フリップフロップ７０２から第２フリップ
フロップ７０２へ移され、そして第２のリンク１７上に
出力される。一方、受信したフレーム２０１の第２のタ
イムスロット２０２（タイムスロットＢと呼ぶ）は、ク
ロックによりシフトレジスタ７０１の第１フリップフロ
ップ７０２に入れられ、そして第１リンク１７上に出力
される。

【００６１】第３のタイムスロット期間３０２中に、タ
イムスロットＡは次のフリップフロップ７０２に移さ
れ、次のリンク１７に出力される。一方、タイムスロッ
トＢは以前の位置のタイムスロットＡにとって代わり、
タイムスロットＣは以前の位置のタイムスロットＢにと
って代わる。こうしたことが続けられる。

【００６２】シフトレジスタ７０１のすべてのフリップ
フロップ７０２が１つの受信フレーム２０１のタイムス
ロット２０２により占められるまでに、１個のフレーム
期間３０１がかかり、シフトレジスタ７０２のすべての
フリップフロップ７０２がその受信フレーム２０１のタ
イムスロット２０２を持たなくなるまで、さらにフレー
ム期間３０１がかかる。換言すれば、受信フレーム２０
１はシフトレジスタ７０１中を完全に移動するのに２フ
レーム期間３０１を要する。

【００６３】図８は、複数ビットのタイムスロット２０
２とともに使用される、図６中の複製装置１４の第２の
実施例である。この実施例は、従来のフレームアライメ
ント回路８００およびそれに続く従来のシフトレジスタ
８０１からなり、従って図７の実施例と似ている。しか
し、レジスタ７０１の最後のフリップフロップ以外の各
フリップフロップ７０２の代わりに、レジスタ８０１
は、タイムスロット２０２の各ビット３０２ごとに１つ
ずつ対応する複数のフリップフロップ８０２（以下、タ
イムスロットセルと呼ぶ）を有する。レジスタ８０１
は、レジスタ７０１の最後のフリップフロップ７０２に
対応する１個の最後のフリップフロップ８０２を有す
る。

【００６４】リンク１７は、レジスタ８０１の第１フリ
ップフロップ８０２、およびその後のＪ番目ごとのフリ
ップフロップ８０２に接続される。ここで、Ｊはタイム
スロット２０２あたりのビット２０３の数である。ビッ
ト２０３はクロックに従って、ビット期間３０３あたり
１ビットが各フリップフロップ８０２を通過する割合
で、直列にシフトレジスタ８０１に入り、進行する。

【００６５】従って、１つのビット期間３０３中にすべ
てのリンク１７は、異なるタイムスロット２０２の同一
番目のビット２０３を並列に搬送し、そして、１つのタ
イムスロット２０２の隣りあうビット２０３が、同一番
目のビット期間３０３中に直列に同一のリンク１７上に
現れる。

【００６６】図９は、図６中の複製装置の第３の実施例
を示す。この実施例は、図７または図８の実施例の非デ
ジタル的な同等物である。これは特に光交換システム１
０での使用に適しており、図７あるいは図８の実施例に
おける回路７００あるいは回路８００と機能的に同等で
あるフレームアライメント回路９００を有する。

【００６７】しかし、図７あるいは図８のシフトレジス
タ７０１または８０１はこの実施例では遅延線９０１に
置き換えられる。遅延線９０１は、末端間信号伝播長が
フレーム期間３０１に等しい光ファイバである。この実
施例では、フリップフロップ７０２は、遅延線９０１に
沿って互いにタイムスロット期間３０２分の信号伝播長
だけ離れている信号タップ９０２により置き換えられ
る。この例では光リンクであるリンク１７は、タップ９
０２に接続される。

【００６８】リンク１６で受信されるフレーム２０１
は、遅延線９０１中にビット直列に送信され、その中を
伝播する。タイムスロット期間３０２中に、異なるタイ
ムスロット２０２が各タップ９０２に現れ、その信号エ
ネルギの一部が接続リンク１７に分かれる。複数ビット
のタイムスロット２０２の場合、タイムスロット期間３
０２の各ビット期間３０３中に、１つのタイムスロット
２０２の異なるビット２０３が送信されて１つのタップ
９０２に現れ、別のタイムスロット２０２のビット２０
３が異なるタップ９０２に現れる。このように、外部か
ら見た機能の観点では、図９の複製装置１４は図７ある
いは図８の複製装置１４と同等である。

【００６９】もちろん、さまざまな変更や修正が本発明
の上に説明した実施例に対してなされ得る。例えば、複
製装置の第１の実施例のＦＩＦＯはそれぞれ、１個のバ
ッファは分離化装置からロードされ、前にロードされた
別のバッファは多重化装置により繰り返し読み出される
ようなマルチバッファ配置に置き換えられる。第１の実
施例はまたマルチＡＴＭセルのＴＭＳタイムスロットを
実現するのに拡張され得る。

【００７０】また、複製装置の第２の実施例のシフトレ
ジスタは、回転レジスタ対に置き換えられ、その結果、
各フレーム期間中に、１つの回転レジスタが現在受信し
ているフレームをロードし、一方第２の回転レジスタが
各タイムスロット期間中に各リンク上に前に受信された
フレームの異なるタイムスロットを出力するようにする
ことができる。第２の実施例はまた、ＡＴＭセル内のビ
ットの数とタイムスロットセルあたり等しい数のフリッ
プフロップを有するシフトレジスタを設けることによ
り、あるいはＡＴＭセルの伝播時間に等しいタップ間遅
延を有する遅延線を設けることにより、ＡＴＭセルを取
り扱うことに拡張される。もちろん、どちらの実施例
も、バッファ過負荷やレース条件といった理想的でない
事象を扱うことに容易に拡張される。

【００７１】そうした変更と修正は、本発明の精神と範
囲から離れることなく行われる。以上の説明は、本発明
の一実施例に関するもので、この技術分野の当業者であ
れば、本発明の種々の変形例が考え得るが、それらはい
ずれも本発明の技術的範囲に包含される。

【００７２】

【発明の効果】以上に説明したように、本発明によれ
ば、従来のタイムスロット交換ステージの代わりにタイ
ムスロット複製ステージを用い、従来の時間多重化交換
ステージを使用して時分割交換システムを構成すること
により、安価な高速の時分割交換システムを提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例による交換システムの構成を
示すブロック図である。

【図２】図１のシステムに接続されているリンクの送信
フォーマットの一例を示す図である。

【図３】図１中の複製装置の第１の実施例を示すブロッ
ク図である。

【図４】図３の複製装置の具体的構成を示すブロック図
である。

【図５】図４の複製装置で使用される各種クロック信号
のタイミング図である。

【図６】図１中の複製装置の第２の実施例を示すブロッ
ク図である。

【図７】図６の複製装置の第１の実施例を示すブロック
図である。

【図８】図６の複製装置の第２の実施例を示すブロック
図である。

【図９】図６の複製装置の第３の実施例を示すブロック
図である。

【符号の説明】

１１ ＴＭＳステージ １２ 複製ステージ １４ 複製装置 １６ 入力リンク １７ 接続リンク １８ 出力リンク ３０ 入力ポート ４０ 出力ポート ２０１ フレーム ２０２ タイムスロット ３０２ タイムスロット期間

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート リー パウェルスキー アメリカ合衆国 60532 イリノイ、ラ イル、ペッパーツリー コート 2325 (56)参考文献 特開 昭59−154896（ＪＰ，Ａ) 特開 昭55−55693（ＪＰ，Ａ) 特開 昭63−30098（ＪＰ，Ａ) 特開 昭52−100907（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04Q 11/04 H04Q 3/52 101

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 複数の入力（４２）および少なくとも１
   個の出力ポート（４１）を有し、いずれかの入力で受信
   した１タイムスロット分の情報を各タイムスロット期間
   中に出力ポートに送信する時間多重化交換手段（１１）
   と、 情報を含むタイムスロットからなるフレームを受信する
   入力ポート（３１）と前記時間多重化交換手段の相異な
   る入力にそれぞれ接続された複数の出力（３２）とをそ
   れぞれ有する複数の複製手段（１４）とからなる時分割
   交換システム（１０）において、 各複製手段は、受信したフレームの各タイムスロットの
   複製を生成し、１フレーム期間中に、該複製手段の各出
   力から、前記時間多重化交換手段の入力に送信すること
   を特徴とする時分割交換システム。
2. 【請求項２】 各複製手段（１４）は、１フレーム内の
   タイムスロットの数と同数の出力（３２）を有し、 前記時間多重化交換手段（１１）は、各複製手段ごと
   に、１フレーム内のタイムスロットの数と同数の、各複
   製手段に接続された入力（４２）を有し、各入力は各複
   製手段の相異なる出力に接続されていることを特徴とす
   る請求項１に記載のシステム。
3. 【請求項３】 各複製手段（１４）は、入力ポート（３
   １）において情報を含むタイムスロットからなるフレー
   ムを受信したことに応じて、受信した各タイムスロット
   を相異なるタイムスロット期間中に各出力（３２）から
   送信することを特徴とする請求項１に記載のシステム。
4. 【請求項４】 各複製手段（１４）は、入力ポート（３
   １）において情報を含むタイムスロットからなるフレー
   ムを受信したことに応じて、相異なるタイムスロットが
   相異なる出力から同時に送信されるように、受信した各
   タイムスロットを相異なるタイムスロット期間中に各出
   力（３２）から送信することを特徴とする請求項１に記
   載のシステム。
5. 【請求項５】 各複製手段（１４）は、受信した各フレ
   ームの各タイムスロットを連続するタイムスロット期間
   中に各出力（３２）から送信することを特徴とする請求
   項４に記載のシステム。
6. 【請求項６】 各複製手段（１４）は、入力ポート（３
   １）に接続された直列入力と、受信した１フレームの各
   タイムスロットにそれぞれ対応する一連の記憶セル（７
   ０２）とを有するシフトレジスタ（７０１）を有し、 各記憶セルは前記時間多重化交換手段（１１）の入力
   （４２）に記憶内容を出力し、他の記憶セルの出力とと
   もに前記時間多重化交換手段へのタイムスロットの並列
   出力を形成し、 前記シフトレジスタは、前記入力ポートから１フレーム
   分のタイムスロットを受信したことに応じて、各タイム
   スロット期間ごとに１個のタイムスロットが記憶セル１
   個分だけ移動するようにクロックされることを特徴とす
   る請求項１に記載のシステム。
7. 【請求項７】 各複製手段（１４）は、入力ポート（３
   １）に接続された直列入力と、前記時間多重化交換手段
   （１１）の入力（４２）にそれぞれ接続され受信した１
   フレームの各タイムスロットにそれぞれ対応する一連の
   複数のタップ（９０２）とを有することにより前記入力
   ポートから受信したフレームを受信し伝播させる伝播遅
   延装置（９０１）を有し、 各タップはともに前記時間多重化交換手段へのタイムス
   ロットの並列出力を形成するように相互に１タイムスロ
   ット期間分の伝播遅延だけ離れていることを特徴とする
   請求項１に記載のシステム。
8. 【請求項８】 複数の電気通信入力リンク（１６）と複
   数の電気通信出力リンク（１８）との間で時分割多重化
   情報を交換する時分割交換システム（１０）において、
   該時分割交換システムは、 相異なる入力リンクに接続された入力ポート（３１）
   と、１フレーム内のタイムスロットの数と同数の出力
   （３２）とをそれぞれ有し、情報を含むタイムスロット
   からなるフレームを受信する複数の複製手段（１４）
   と、 前記複数の複製手段が有する出力と同数の入力（４２）
   と、各出力リンクにそれぞれ接続された出力ポート（４
   １）とを有し、各入力は前記複数の複製手段の異なる出
   力に接続され、該入力で受信した１タイムスロットをす
   べての出力ポートにタイムスロット期間ごとに送信する
   時間多重化交換手段（１１）とからなり、各複製手段
   は、前記入力ポートにおいて相異なるタイムスロット期
   間中に各タイムスロットを受信し、前記出力ポートにお
   いて相異なるタイムスロット期間中に各タイムスロット
   を送信することを特徴とする時分割交換システム。