JP2834242B2 - 高速リングｌａｎシステム - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明はリングLANシステムに関し、更に詳しくは、
高速データ伝送に適した多重リングLANシステム、およ
びこれを構成するノード装置に関する。

【従来の技術】

従来、例えば150Mbpsの伝送速度を有するバス型LANに
ついて、アイ・イー・イー・イー，コミュニケーション
・マガジン 第26巻 ４号（1988）第20頁から第28頁
（IEEE Communication Magazine Vol.26,No.4（1988）p
p.20−28）に記載されている。 スロッテッドリングにおける親ノードが、ループ周回
遅延がフレーム長の整数倍になるように、受信情報をバ
ッファ内に蓄えておく伝送速度200MbpsのリングLANにつ
いて、グローブコム'85 １−４（GLOBECOM'85 １−
４）に記載されている。さらに本文献には、各ノードの
すべてが、受信信号からの抽出クロックで動作する方式
について記載されている。また、アクセス権を獲得し、
スロットを使用したノードが、使用スロットがリング一
周の後にこれを必ず空にする従来のスロッテッドリング
のアクセス方式については、アイ・イー・イー・イー，
トランザクション オン コミュニケーションズ コム
29,（1981）第1466頁（IEEE,Trans.Communications,COM
−29 （1981）p.1466に記載されている。 さらに従来リングLANに用いたATM（Asynchronous Tra
nsfer Mode）セル形式が、電子情報通信学会交換システ
ム研究会資料SSE88−93に記載されている。

【発明が解決しようとする課題】

従来、伝送速度が100Mbps以上の高速リングLANでは、
伝送速度としては、100Mbpsを基準にし、その整数倍と
なっていた。一方、公衆網では、伝送速度として国際電
信電話諮問委員会の標準の伝送速度である155.52Mbpsを
採用しているので、LANと公衆網を相互接続する場合に
は、両者の伝送速度整合用バッファが必要となり、接続
装置が大型化するという問題があった。 また、多重リング型交換においては、多重化に伴うリ
ング接続処理部の高速化要求の対策として、従来方式
は、各ノードに、各リング対応に送信用および受信用バ
ッファメモリを設け、他ノードに送信すべき情報を各リ
ングの送信用バッファメモリに重複して記憶させ、その
後重複なく各リングに送信し、一方、リング上を自ノー
ド宛に送られてきたセルは、当該リングの受信バッファ
メモリの送信ノードと送信順位に対応する位置に各々蓄
積し、その後各リングの受信用バッファメモリの同一ア
ドレスに同時にアクセスして情報を取り出すことにして
いる。 上記従来方式によれば、送受信バッファメモリは、リ
ングが複数存在するときにもリング一本分の速度で動作
することが可能となるが、各ノード内にリング数（ｎ）
分のバッファメモリを用意する必要がある。 また、各ノードは、リング上の中継用2n本入出力と、
リング対応の送受信バッファ宛2n本の合計4n本の入出力
が必要となるので、バッファ量や、ノードの入出力数増
加に伴うハードウェア量が飛躍的に増大するという問題
があった。 従来のスロッテッドリングでは、親ノードが、リング
周回遅延がフレーム長の整数倍になるように、受信情報
をバッファしておくので、遅延が増大し、ユーザ装置間
のスループットが低下するという問題があった。 さらに、従来はセルの送信権に関して、自ノード送信
セルの送出領域の連続使用を禁止する方式と、制限をも
うけない方式があるが、公平なアクセスを実現するため
に前者の方式を採用することが一般的である。前者の方
式を実現する手段としては、例えば各ノードに、送信す
べきユーザ情報をセルに比べて長いユーザ転送単位で格
納するユーザ情報バッファと、該ユーザ転送情報を分割
したセルを格納するセルバッファとを設ける。この場
合、自ノード送信セルの送出領域の連続使用が禁止され
ているため、各ノードでは他のセルの送出領域を見つけ
るか、あるいは自ノード送信セルの送出領域がさらにリ
ングを周回するのを待つ必要がある。このため、特定の
ユーザが独占的にリングを使用している場合に、該ユー
ザを収容しているノードでは、セルバッファの解放時間
が遅くなり、結果的にユーザ情報バッファのオーバフロ
ー確率が増大するという問題があった。 本発明の目的は、信号の伝送速度の異なる２以上の下
位ネットワーク、特に公衆網とLANとを収容するのに適
した高速リングLANシステムを提供することにある。 本発明の他の目的は、ユーザ装置でバッファリングさ
れてフレーム周期とは無関係に取り扱うことのできる非
同期情報の伝送と、一定のフレーム周期を保証すること
が必要にされる同期情報の伝送とを、比較的小容量のバ
ッファを用いて実現できる高速リングLANシステムを提
供することにある。 本発明の更に他の目的は、比較的低速度の信号処理能
力で、高速リングLANと下位ネットワークとの間の信号
の伝達を可能とするノード装置を提供することにある。 本発明の他の目的は、セル伝送遅延をリング伝搬遅延
とノード内セル処理遅延のみとすることができ、ユーザ
装置間のスループットの上向、およびハードウェア量の
低減が可能な多重リングLANを提供することにある。

【課題を解決するための手段】

上記目的を達成するために、本発明による高速リング
LANシステムは、少なくとも１本のリング状伝送路と、
上記リング状伝送路により相互接続される複数のノード
装置とからなり、各ノード装置が、下位ネットワークを
収容するための少なくとも１つのインタフェース手段
と、上記伝送路にそれぞれ複数の固定長パケット領域を
含む通信フレームを155.52Mbpsの信号伝送速度で送出す
るためのｎ本（ｎは偶数）のチャネルを形成するための
手段と、上記各通信フレームと上記インタフェース手段
との間で固定長パケットの交換を行なうための手段とを
備えたことを特徴とする。 また、本発明の他の特徴は、同一ユーザ転送情報から
生成されたセルの任意リングへの分散送信を禁止し、受
信バッファの前、すなわちスイッチあるいはアクセス制
御部にユーザ装置対応の受信判定機能を持たせることに
ある。 親ノードによる中継遅延を改善し、ユーザ装置間のス
ループットを向上させるために、本発明では、親ノード
におけるフレーム生成機能と中継機能とを分離し、バッ
ファリングしておいた受信情報を、生成フレームの情報
転送領域に、該情報の受信時のフレーム位置には無関係
に挿入して中継する。さらに、ユーザ情報バッファのオ
ーバフロー確率を低減するに、本発明では、ユーザ転送
情報単位で自ノード送信セルの送出領域の連続使用を許
可する。

【作用】

上記構成によれば、各ノード装置は、例えば100Mbps
の３つの下位LANを収容する場合、２つのチャネルを用
いることにより、下位LANと高速リングLANとのデータ伝
送速度をほぼ合致させることができ、インタフェース装
置の入力側と出力側の速度差をほとんど無くすことがで
きる。また、公衆網を収容する場合は、１つの公衆網に
対して、１つのチャネルを割り当てることにより、イン
タフェースの入出力の速度を完全に一致させることがで
きる。 本発明において、各チャネルに送信する通信フレーム
としては、例えば９バイト×９のセクション・オーバー
ヘッド領域（SOH）と、261バイト×９のコンテナ４（VC
−４）領域とからなるSONET（Synchronows Optical NET
work）フレームを用い、固定長パケットを上記VC−４
領域に挿入して伝送することができる。 本発明において、各インタフェースのアドレスを予め
特定のチャネルと対応づけておき、発信ノードで、送信
パケットの宛先アドレスに応じて選択されたチャネル上
の通信フレームにパケットを送出するようにすると、受
信ノードでは、１つのインタフェース宛のパケットを特
定のハイウェイの通信フレームからのみ受信すればよい
ため、受信パケットを輻輳することなくインタフェース
に出力できる。 本発明において、セルヘッダには、スイッチあるいは
セルアクセス制御部のユーザ装置入出力を特定できる送
信元及び宛先の呼番号を与える。本発明によれば、同一
ユーザ転送情報から生成されたセルは同一リング送出さ
れるので、スイッチあるいはセルアクセス制御部ではユ
ーザ装置対応に中継／受信判定が可能である。また、ユ
ーザ装置入出力は接続されるユーザ装置数分だけあれば
済み、受信バッファもユーザ装置対応に設ければよい。 本発明によれば、セル送信時にトラヒックが最も低い
リングに送信するように制御した場合は、送信効率を向
上させることができる。また、宛先ノードに対応した特
定のリングにセルを送信するように制御した場合は、受
信ノードでは特定のリングからしか自ノード宛のセルを
受信しないので、最高受信速度をリング一本分の速度に
限定でき、ノード動作速度が低減できる。 さらに、セルヘッダの優先情報領域に与える優先順位
を、中継セルの優先順位が送信セルのそれより高くなる
ようにすることにより、中継に伴うノード内遅延を減少
させることができる。

【実施例】

第１図は、本発明によるネットワークシステムの全体
構成の１例を示す。図において、ノード1A〜1Dと伝送路
２とにより上位LAN（Local Area Network）200が形成さ
れ、ノード1Aには、ノード3A,3Bと光ファイバ伝送路４
とからなる下位ネットワーク201が接続され、ノード1B
には、ノード5A,5Bと伝送路６とからなる下位ネットワ
ーク202が接続されている。下位ネットワーク201は、パ
ケット交換系情報を扱う。例えばANSI（American Natio
nal Standard、Institute）準拠の伝送速度100MbpsのLA
Nであり、下位ネットワーク202は、例えば国際電信電話
諮問委員会の標準伝送速度である155.52Mbpsの伝送速度
をもつパケット公衆網である。ノード1Cと1Dには、それ
ぞれ回線交換系情報を扱うカメラ214とモニタ215が接続
されている。 第１図の例では、上位LAN200は４つのノードしか含ん
でいないが、実際には更に多数（例えば120個）のノー
ドを接続でき、複数の下位LAN、複数の公衆網が上位LAN
200を介して通信できる。また、上位LANのノード1A〜1D
は、それぞれ複数の下位ネットワーク・インタフェース
（ユーザ装置インタフェース）を有し、１つのノードが
複数の入出力装置あるいは下位ネットワークを収容でき
る。また、図では下位ネットワークのノード3A,3B,5A,5
Bが、それぞれ端末装置210〜213を収容しているが、こ
れらのノードは、更に低速のIEEE802標準委員会準拠の
トークンリングや、音声情報を扱うPBXなどの他の通信
システムを収容することもできる。本発明では、上位LA
N200の伝送路２における情報伝送速度を、公衆網の伝送
速度155.52MbpsとLANの伝送速度100Mbpsとの公倍数に近
い155.52×ｎ（ｎは偶数）Mbpsとする。 第２図は、伝送路２上を流れる時分割多重伝送フレー
ム10の構成の１例を示す。この例では、時分割多重伝送
フレーム10は、125μsec期間に生成される、それぞれ27
0バイト×９カラムからなる16個のSONET（Synchronous
Optical NET work）フレーム11−１〜11−16を１バイト
単位で16多重化したものであり、伝送速度は155.52Mbps
×16となっている。これは論理的に16本の伝送路をもつ
ことに等しい。 尚、本発明では、155.52Mbpsの伝送速度を有する光フ
ァイバを16本チャネル単位で有する構造も可能である。 各SONETフレーム11は、第３図（Ａ）に示す如く、各
カラムが、９バイトのセクション・オーバヘッド（SO
H）領域12と、261バイトのバーチャル・コンテナー４
（VC−４）領域13とからなっている。SOH領域12は、例
えば、フレーム同期パタンや、155.52Mbps単位の識別子
（SONETフレームID）や、後述するコンテナの先頭位置
を示すAUポインタなどのノード間通信制御情報を含んで
いる。また、各SOH領域の最後の３バイトは、後述する
スタッフィングのためのダミー領域として用いられる。
VC−４領域13は、第３図（Ｂ）に示す如く、各カラム
が、公衆網の多重化装置で用いる制御情報を記憶するた
めの１バイトのパスオーバヘッド（POH）領域14と、260
バイトのセル転送領域15とからなる。１つのセル16が、
例えば69バイト長の場合、各SONETフレームはセル転送
領域に合計33個のセルを収容でき、残りの63バイトは無
効領域19となる。尚、本発明においては、収容するセル
個数を増やすために、POH部を省略してもよい。 第４図は、セル16のフォーマットの１例を示す。セル
16は、１バイトのアクセス領域（ACF）16Aと、４バイト
のヘッダ領域16Bと、64バイトの情報領域16Cとからな
る。ACF領域16Aは、当該セルの内容が有効か否かを示す
有効性表示ビット17Vと、情報領域16Cの内容がパケット
交換情報，回線交換情報，ノード間制御情報の何れかを
示す種別ビット17Sと、当該セルが同報セルか否かを示
す同報表示ビット17Bと、ビット誤りや、ノード不良に
よるセルの無限周回を監視するためのモニタビット17M
と、リザーブビット17Rとからなる。また、ヘッダ領域1
6Bは、合計20ビットの呼番号18Nと、セル交換の優先順
位を示す２ビットの優先度表示ビット18Pと、リザーブ
ビット18Rと、上記ACF領域16Aとヘッダ領域16Bの誤り検
出のための８ビットのエラーチェック・シーケンス18C
とからなっている。 尚、各ノードでは、下位ネットワーク・インタフェー
スに接続される出力端子に、ネットワークシステム構築
時に、該システム内でユニークな９ビットの出力端子ア
ドレスが付与してある。呼番号18Nは、宛先ノードと送
信元ノードにおける上記出力端子アドレスの組み合せか
らなる。各ノードは、セルを送出するとき、有効性表示
ビット17Vに有効ビットを設定し、セルを消去すると
き、上記有効性表示ビットを無効状態にすると共に、呼
番号18Nを零クリアする。 第５図は、伝送路２上を周回する時分割多重フレーム
10の１部を構成する１つのSONETフレーム11と、上記SON
ETフレームに乗せて送出されるコンテナとの関係を示
す。上位LAN200に含まれる各ノード１は、各ノードが有
するクロック発生器から出力される個別の基本クロック
に基づいて、16個のSONETフレーム11−１〜11−16を生
成し、これらを時分割多重化したフレーム10を伝送路２
を介して隣接ノードに送信する。従って、受信された各
SONETフレーム11は、発信元ノード（上流ノード）の基
本クロックの誤差を反映して、フレーム周期は125μsec
±αとなっている。上位LAN200では、伝送路２で結合さ
れた全てのノード間での125μsec周期の通信を実現する
ために、リング内の１つの基準ノード（親ノード）が12
5μsecの周期で生成したコンテナ20を利用する。コンテ
ナ20の全長は、SONETフレームのセル領域の全長（260×
９バイト）と同一サイズであり、それぞれセル16と同一
サイズである69バイド長の33個のスロット領域と、残り
サイズの無効領域とからなっている。コンテナ20の各ス
ロットの内容は、SONETフレーム11のセル領域に順次に
書込まれた形で、隣接ノードに届けられる。SONETフレ
ームを受信したノードは、受信したコンテナの周期に同
期してコンテナを生成し、これを各ノードが独自に生成
したSONETフレームに乗せる。フレーム周期とコンテナ
周期との差は、SONETフレームにおけるコンテナの開始
位置STを移動（スタッフィング）することにより吸収さ
れ、上記開始位置STは、SOH部12にAUポインタとして記
憶される。 第６図は、セル16のフォーマットの他の例を示す。こ
のセルは、情報領域16Cが48バイトで、セルの全長が第
４図のものより短かくなっている。また、ACF領域16A
は、有効性表示ビット17Vと、情報種別表示ビット17S
と、モニタビット17Mと、当該セル領域（スロット領
域）を使用できる情報の優先レベルを示すアクセス・レ
ベル表示ビット17Aと、何れかのノードがこのスロット
の解放要求をしていることを示す解放表示ビット17L
と、リザーブビット17Rとからなる。また、ヘッダ領域1
6Bは、12ビットの宛先アドレス18Dと、12ビットの送信
元アドレス18Sと、ヘッダチェック・シーケンス18Cとか
らなり、宛先アドレスの先頭ビットが同報セルか否かを
示す。 第７図は、SONETフレーム11に多数のセル情報を設定
するために、POH領域を削除し、261×９バイトのVC−４
領域13の全体を、セル情報の送信に利用した例で、コン
テナの先頭がSOH1の直後にある場合について示してあ
る。POH領域を削除すると、53バイト長のセルをVC−４
領域に44個入れることができ、無効領域19は17バイトと
なる。 第８図はノード1Aの基本構成を示す。他のノード1B〜
1Dもこれと同一の構成をもつ。 ノード1Aは、17入力（信号線30−１〜30−17）、17出
力（信号線31−１〜31−17）をもつスロット内情報交換
のためのスイッチ・ユニット20と、光ファイバ伝送路２
からの入力光信号を電気信号に変換するための光／電気
変換器（O/E）21と、変換器21から出力される155.52×1
6Mbpsの受信信号を16ハイウェイ（チャネル）に分離
し、各チャネル毎に再生されるSONETフレームのセル領
域の内容を信号線30−１〜30−16を介してスイッチ・ユ
ニット20に送り込む分離ユニット22と、信号線30−17と
31−17との間に接続されたユーザ装置インタフェース23
と、スイッチ20から出力されたスロット情報を各チャネ
ル毎のSONETフレームに組み立てると共に、これらをバ
イト単位で時分割多重する多重化ユニット（MPX）24
と、上記多重化ユニット24から出力される電気信号を光
信号に変換して、光ファイバ伝送路２に出力する電気／
光変換器（E/O）25と、パラメータ設定器26とからな
る。チャネル単位に光ファイバを16本用いる場合には、
分離部22とMPX24は不要であり、代りにO/E21,E/O25がチ
ャネル単位に必要となる。 第９図は、スイッチ20の機能を示す。この例では、ス
イッチ20は17の入力チャネルと17の出力チャネルを有
し、そのうちの１対の入出力チャネル（信号線30−17と
31−17）がユーザ装置インタフェース23に接続され、他
の入出力チャネル（信号線30−１〜30−16,31−１〜31
−16）は、時分割多重フレーム10の各チャネルと対応し
ている。入力信号線30−ｋ（ｋ＝１〜16）から入力され
たセル情報は、これが自ノード宛の場合は出力信号線31
−17に、それ以外の場合は出力信号線31−ｋに交換（出
力）される。各セル情報をその発信元ノードで消去する
方式を採用した場合は、各ノードでは、自ノード宛のセ
ル情報の複製をつくり、受信セル（あるいは複製セル）
を出力線31−ｋに、複製セル（あるいは受信セル）を31
−17に出力するようにする。 各スイッチにおいて、複数の入力チャネルから１つの
出力信号線31−17にセル情報が集中するのを避けるため
には、予め各ノード毎に使用チャネルを割当てておくと
よい。例えば、ノード1Aからノード1Cと1Dに情報を送る
ときは第１チャネル31−１、ノード1Bに情報を送るとき
は第２チャネル31−２を使用することにし、同様に、ノ
ード1Bからノード1C,1Dに情報を送るときも第１チャネ
ルを用いるようにすれば、ノード1C,1Dでは自ノード宛
のセル情報が原則として入力信号線31−１だけから受信
され、出力信号線31−17へ向うセルの輻輳を防ぐことが
できる。 ユーザ装置インタフェース23から入力信号線30−17を
介してスイッチに入力された送信セル情報は、同報情報
の場合を除いて、自ノード宛の場合は出力信号線31−17
に、他ノード宛の場合は、宛先ノードに対応したチャネ
ルの出力信号線31−ｉに送出される。同報情報セルの場
合は、複数のセルが複製され、全チャネル宛に出力され
る。尚、支線LANから伝送路４を介してユーザ装置イン
タフェース23に入力されるユーザフレームは、最大で約
4Kバイト長となるため、１つのユーザフレームを第４図
の情報領域16Cの長さ（64バイト）単位に分割し、複数
のセル情報として送信される。 第10図は、ユーザ装置インタフェースが待時系情報を
扱う非同期ポート23Aからなる場合のスイッチユニット2
0の１実施例を示す。 分離ユニット22は、受信した時分割多重フレーム10か
らフレーム同期信号を抽出し、これに基づいて上記受信
フレームを16個のSONETフレームに分離する。また、上
記分離ユニット22は、各SONETフレームのSOH部12を読取
り、受信フレームから生成した基本クロック37に同期し
てVC−４領域11の情報を信号線30−１〜30−16に出力す
る。各セル情報の出力期間に、もし当該セルの有効性表
示ビットが“1"であれば、書込みイネーブル信号36−１
〜36−16が“1"となる。 スイッチユニット20は、上記信号線30−１〜30−16に
対応して16個のエラスティック・バッファ・メモリ32−
１〜32−16を有し、各エラステック・バッファは、書込
みイネーブル信号36−１〜36−16が“1"の期間中、基本
クロック37に同期して信号線30−１〜30−16からの入力
データを取り込む。各エラステック・バッファは、数バ
イド〜数10バイトのデータ記憶容量を有し、データがオ
ーバー・フローした場合は入力データを廃棄する。スイ
ッチ・ユニット20は、エラステック・バッファ32−１〜
32−16からのセル情報を信号線40−１〜40−16を介して
受け取り、非同期ポート23Aからのセル（スロット）情
報の挿入と、非同期ポート23Aへのセル情報の分岐の動
作を行なうセルアクセス制御部33と、各出力信号線31−
１〜31−16に対応して設けられたAU−４構成回路34−１
〜34−16を有する。 各エラステック・バッファ32−１〜32−16からのデー
タの読出しは、パルス発信器35から発生される基本クロ
ック（155.52MHz±320ppm）38に同期し、AU−４構成回
路34−１〜34−16が出力する読出し許可信号39−１〜39
−16が“1"の期間に行なわれる。各AU−４構成回路は、
SOH領域12とVC−４領域13とからなるSONETフレームを生
成するためのものであり、オーバヘッド領域（SOHとPO
H）と、無効領域19とを除いた所定個数のセル領域15と
対応した時間帯に上記読出し許可信号を“1"にする。 セルアクセス制御部33は、各エラステック・バッファ
32−１〜32−16から読出したセル情報のACF領域16Aとヘ
ッダ領域16Bをチェックし、自ノード宛のセル情報を非
同期ポート23Aに分岐すると共に、自ノードから発生し
たセル情報の消去を行なう。また、非同期ポート23Aか
ら信号線30−17を介して入力された送信セル情報を、宛
先ノードに対応したチャネルの空きセル領域に挿入す
る。自ノードから発生した消去すべきセル情報を除い
て、信号線40−１〜40−16から入力されたセル情報は、
それぞれ対応する出力信号線41−１〜41−16を介してAU
−４構成回路に供給される。エラスティック・バッファ
32に有効なセル情報がない場合、信号線41には空セル情
報が出力される。 各AU−４構成回路34−１〜34−16は、信号線41−１〜
41−16から入力されたセル情報をSONETフレームのセル
領域15に挿入して、マルチプレクサ24に出力する。各ノ
ード1A〜1Dのユーザ装置インタフェースが非同期ポート
のみからなる場合、AUポインタを用いたスタッフィング
動作は不要であり、AU−４構成回路34−１〜34−16は、
各コンテナの先頭スロットに対応するセル情報を常に各
SONETフレームの先頭のセル領域に挿入すればよい。 第11図は、セルアクセス制御部33の詳細図である。セ
ルアクセス制御部は、各チャネルに対応したチャネルユ
ニット50−１〜50−16を有する。 チャネルユニット50−１は、エラスティック・バッフ
ァ32−１から信号線40−１を介して入力されるセル情報
を一時的にストアするための受信レジスタ60と、非同期
ポート54へ割当てられたアドレスを記憶しているアドレ
スレジスタ61と、判定回路62を備える。判定回路62は、
受信レジスタ60に入力された受信セルのACF部とヘッダ
部、およびアドレスレジスタ61の内容に基づいて、
（１）空セル受信に伴なうセル情報転送許可を示す信号
ａ、（２）自ノード接続ポート宛のセルを受信したこと
を示す受信指示信号ｂ、および（３）自ノード接続ポー
トから発生したセル受信に伴なうセル消去（スロットの
解放）指示信号ｃ、を発生する。 上記信号ｂは受信制御回路63に与えられ、受信制御回
路63は、信号ｂがポート54宛のセル受信を示すとき、受
信レジスタ60から出力されるセル情報をバッファ51に取
り込む。 信号ａとｂは送信選択回路64に与えられる。上記送信
選択回路は、次の場合に、送信セルバッファ65から出力
されるセル情報（スロット情報）ｊを選択し、その他の
場合は受信レジスタ60の出力を選択して、出力線41−１
に出力する。 （１）送信セルバッファ65のセル情報送信要求信号ｉが
“1"で、信号ａがセル情報の転送許可状態となった場
合、 （２）パラメータ設定器26からの信号66により予め条件
付きの連続使用許可モードに設定されている時、信号ｃ
がセル消去を示し、且つ、解放表示ビット17Lが“0"の
時、すなわちアクセス権の解放を要求しているノードが
リング上に存在しない場合、および （３）信号66により予め連続使用許可モードに設定され
ている場合。 上記送信セルバッファ65は、信号線d,eでバッファ制
御回路53と接続され、データ線ｋで非同期ポート23Aと
接続されている。同期ポート23Aは、送信すべきセル情
報があれば、書込み要求信号ｇと、出力チャネル指定信
号ｌと、上記セル情報が同報通信すべきものか否かを示
す信号ｆをバッファ制御回路53に送る。 出力チャネルは、宛先アドレスと、宛先ポートが接続
されているチャネルの番号との対応関係を予め定義して
いるアドレステーブルを参照することにより指定でき
る。バッファ制御回路53は、上記指定チャネルの送信セ
ルバッファ65から書込みレディ信号ｅが出力されていれ
ば、上記ポート23Aに対して書込みレディ信号ｈを与
え、指定されたバッファに書込みイネーブル信号ｄを与
える。ポート23Aは、レディ信号ｈを確認して、データ
線ｋに送信すべきセル情報16を出力する。 上記送信セルバッファ65は、例えば、特定の宛先をも
つセルと同報セルとのどちらでもストアできる第１のメ
モリ領域と、同報セルのみをストアできる第２のメモリ
領域とに分割された形のファースト・イン・ファースト
・アウト・バッファから構成されるとよい。このように
同報セル専用の第２メモリ領域を用意すると、第１メモ
リ領域が満杯のときでも、同報セルは送信バッファに書
込めるため、同報セルの送出不可による後続セルの停滞
を防ぐことができる。 非同期ポート23A宛の受信セルは、バッファ51に取り
込まれた後、セレクタ52を介して、ポート23Aに入力さ
れる。 第12図は、ノード１の第２の実施例を示す。この実施
例では、ノード１に、ユーザ装置インタフェースとし
て、非同期ポート23Aと同期ポート23Bを設け、同期ポー
トに専用のチャネル（この例では信号線30−１と31−１
とを含む第１チャネル）を割り当てている。同期ポート
23Bは、コンテナ上の位置によって送受信ポートが特定
できる回線交換系の情報を扱うためのものであり、125
μsecの同期に同期して情報を転送する。 第13図は、上記第12図に対応するスイッチ・ユニット
20の１実施例を示す。図において、20Aは第２チャネル
〜第16チャネルのセル交換を行なう非同期セルの処理部
であり、第８図と同様の構成をもつ。20Bは、第７チャ
ネルと同期ポート23Bとの間で、第１チャネルからのデ
ータ受信速度に同期して情報を交換するための同期情報
処理部である。 同期情報処理部20Bは、分離回路22から供給される第
１チャネルのSONETフレーム信号30−１を受ける制御情
報抽出回路51と、抽出回路51を通って、信号線60を介し
て入力されるセル情報をストアするためのエラスティッ
ク・バッファ・メモリ52と、抽出回路51から信号線61を
介して入力されるAUポインタ、およびVC−４領域11の開
始位置を示す信号を受け取り、エラスティック・バッフ
ァ52のデータ読出しを制御するデスタッフ制御回路53を
有する。デスタッフ制御回路53は、VC−４領域の開始位
置に同期した8KHzのクロックをPLL回路54に同期引込み
信号として与える。PLL回路54は、上記クロック信号に
基づいて、149.76MHzのクロックCL1を信号線62に発生す
る。上記クロックCL1は、第３図（Ｂ）に示したセル転
送領域15のデータ（260×９×8bit）を１フレーム周期1
25μsecで読み出すための１ビット当りの時間に相当す
る。エラスティック・バッファ52に入力されたセル情報
は、上記クロックCL1で１ビットずつ同期ポート23Bに読
出される。 同期ポート23Bは、クロックCL1と、これをカウンタ55
により分周して得られる信号線62からの8KHzのフレーム
同期信号と、デスタッフ制御回路53から与えられるフレ
ーム先頭バイトを示す信号に基づいて、コンテナ上で、
自ポートに割当てられた位置にある情報のバイト単位で
の挿入と分岐を行なう。同期ポートから信号線64に出力
されたセル情報及びコンテナの先頭情報は、エラステッ
ク・バッファ・メモリ56に書込まれ、スタッフ制御回路
58によって読み出され、AU−４制御回路57に入力され
る。 AU−４制御回路57は、受信したコンテナの形を連続し
たタイミングで送出することになる。 一方親ノードのAU−４制御回路57は、同期ポート23B
が同期している外部引き込みクロック62からカウンタ62
−１で生成した8KHz周期を用いて、コンテナを生成し送
出する。 スタッフ制御回路58は、AU−４構成回路57からSONET
フレームの各POH領域にあるダミー領域（スタッフィン
グ領域）の開始位置を示す信号を受け、エラスティック
・バッファ56にストアされているデータ量に応じたタイ
ミングで、セル情報の読出しイネーブル信号65を与え
る。スタッフ制御回路58は、バッファ56にストアされて
いるデータの量が多い場合は、スタッフィング領域から
セル情報を書き始めることにより、バッファ56から出力
するデータ個数を多くし、これによって、バッファ内の
データ量が平均的に一定量となるようデータ送信速度を
調整する。 第14図は、ノード１の第３の実施例を示す。 この実施例では、スイッチユニット20で、入力チャネ
ル30−１〜30−16のうちの任意のチャネルから非同期ポ
ート23Aと同期ポート23Bにセル情報を分岐し、上記両ポ
ートから任意の出力チャネル31−１〜31−16にセル情報
を転送できるようにしたものである。 第15図は、上記第３実施例におけるスイッチ・ユニッ
ト20の構成を示すブロック図である。非同期ポート23A
と同期ポート23Bは、共に、セルアクセス制御回路33に
接続される。分離回路22から信号線30−１〜30−16に出
力される各チャネルのセル情報は、受信ユニット70−１
〜70−16を介して、セル・アクセス制御回路33に入力さ
れる。 各受信ユニット70は、例えば第16図に示す如く、先に
第13図で説明した同期処理部20Bの入力段と類似の、抽
出回路510と、バッファ52よりデータ容量の大きいエラ
スティック・バッファ・メモリ520と、スタッフ制御回
路530と、PLL回路540と、分周カウンタ550とからなる構
成となっている。16個の受信ユニット70−１〜70−16の
うちの１つから出力される8KHzと149.76MHzのクロック
が同期ポート23Bに与えられる。 セルアクセス制御回路33の出力は、送信ユニット71−
１〜71−16を介して、マルチプレクサ24に入力される。
送信ユニット71は、例えば第17図に示す如く、先に第13
図に説明した同期処理部20Bの後段と類似の、エラステ
ィック・バッファ・メモリ560と、AU−４構成回路570
と、スタッフ制御回路580とからなる構成となってい
る。 第15図において、親ノードは、コンテナ生成タイミン
グ信号75に外部引き込みクロック72を分周して作った8K
Hzの信号を用い、一方、子ノードでは、受信のコンテナ
の先頭情報76を用いる。 従って、親ノードは、送出されるSONETフレームの送
出タイミングとは独立にコンテナを送出できるため、リ
ング内遅延が125μsecの整数倍になるようにバッファを
用いて調整する必要はない。 上記実施例におけるセルアクセス制御回路33の構成を
第18図に示す。この例では、２つのポート23Aと23Bにデ
ータを分岐するために、第11図で示した回路構成に、更
に、同期ポート23Bのための受信制御回路63Bと、バッフ
ァ51Bと、セレクタ52Bが追加されている。アドレスレジ
スタ61にはポート23Aと23Bのアドレスが記憶され、判定
回路62は、受信セルが非同期ポート宛の場合は信号b1
を、同期ポート宛の場合は信号b2を出力する。 バッファ制御回路53は、上記２つのポート23Aおよ23B
と、それぞれ制御信号l1〜h2で接続され、データ線ｋを
介して、各ポートからの送信セル情報を信号l1またはl2
で指定されたチャネルの送信セルバッファ65に選択的に
書込む。 第19図は、SONETフレームに書込まれて送信される第
５図で説明したコンテナ20におけるスロットの状態遷移
を示す。空き、または未使用状態100である１つのスロ
ットを送信ノードが獲得すると、使用中の状態110にな
る。上記使用中の状態にあるスロットが、リング伝送路
２を一巡して上記送信ノードで解放されると、未使用状
態100に戻る。使用中の状態110にあるスロットに対し
て、いずれかのノードが解放要求を出すと、解放待ち状
態120となり、上記送信ノードによりスロットが解放さ
れると未使用状態100に遷移する。 第20図は、ノードの状態遷移を示す。 アイドル状態130にあるノードは、ユーザ装置インタ
フェース23から情報の転送要求を受けると、送信待ち状
態140となって空きスロットのアクセス権が得られるの
を待つ。未使用スロットを受信（アクセス権を獲得）す
ると、送信中の状態150となって情報を転送し、これが
終ると、アイドル状態130に戻る。ノードは、自分が送
信した情報を含むスロットが伝送路を一巡して戻ってく
ると、解放判定状態160となって、スロットの解放の要
否を判定する。上記スロットに他のノードにより設定さ
れた解放要求を示すビット（第６図の17L）が含まれて
いるか、あるいは、送信すべき情報がない場合は、上記
スロットを解放、すなわち空きスロットにして、アイド
ル状態130になる。上記解放要求がなく、送信すべき情
報が未だ残っている場合は、上記スロットを再使用する
ために送信情報150に戻る。 第21図は、スイッチ・ユニット20の他の実施例を示
す。この例では、４つのポート23E〜23Hを設け、各ポー
トに、それぞれ専用の入力チャネル30−１〜30−４を割
り当て、各ポートからの送信セル情報は任意の出力チャ
ネル31−１〜31−16に選択的に出力できるようにしてい
る。このように、１つのポートに対して特定の入力チャ
ネルからのみセル情報が受信されるようにすると、例え
ば第18図のバッファ51A,51Bとセレクタ52A,52Bを省略、
あるいは簡単化できる。 第22図は、セル16の他のフォーマットの１例を示す。
このセルは、４バイトのヘッダ部16Bと、32バイトの情
報部16Cとからなり、ヘッダ部16Bは、２バイトの呼番号
16B₁と、２バイトの制御情報16B₂からなる。情報部16C
は、分割番号領域16C₁とユーザ情報領域16C₂からなり、
上記分割番号領域16C₁は、そのセル（スロット）が複数
スロットに分割されたユーザフレームの先頭，中間，最
後のどれに該当するものかを示す２ビットと、スロット
内の有効情報の長さを示す６ビットからなる。 アウトバンドで、呼設定情報を送信するときは、上記
ユーザ情報領域16C₂に呼設定情報400がセットされる。
呼設定情報400は、プロトコル種別を示す識別子401と、
呼の設定や解除の対象となる対象呼番号402と、メッセ
ージのタイプ404と、付加情報405と、FCS406とからな
る。上記付加情報405は、情報要素識別子407と、情報要
素の長さ408と、情報の内容409とからなる。 データ転送時には、上記呼設定により付与された呼番
号が領域16B₁にセットされ、制御情報領域16B₂には、呼
番号の誤り検出のための情報や優先レベルを示す情報等
がセットされる。 第８図を参照して明らかな如く、スイッチ・ユニット
20は、複数の入力信号線30−１〜30−17から固定長のセ
ルを受信し、各セルの宛先アドレス、あるいは呼番号に
より、これらを出力信号線31−１〜31−17のいずれかに
選択的に出力している。従って、上記スイッチユニット
には固定長セルの交換機能を備える公知のATM（Asynchr
onous Transfer Mode）スイッチを適用できる。 第23図は、ATMスイッチ構造をもつスイッチユニット2
0の基本的な構成を示す。 入力信号線30−１〜30−17から並列的に供給された複
数のセル（第24A図）は、多重化回路201によってヘッダ
部16Cと情報部分16Bとが分離され、情報部分16Cは遅延
回路202、ゲート203,204を介して、バッファメモリ203
のデータ入力端子に、また、ヘッダ部16Bは、中継テー
ブル（ヘッダ変換テーブル）メモリ206の読出しアドレ
ス端子に、それぞれ入力される。中継テーブルメモリ20
6は、ヘッダ部16Bと対応するアドレスに、第24B図に示
す如く、使用中か否かを示す情報161と、出力線の番号1
62と、優先レベル163と、新しいヘッダ164とからなるレ
コードを記憶している。中継テーブル206から読み出さ
れたデータのうち、新しいヘッダ164と使用情報161は、
ゲート203によって、多重化回路201から出力された情報
部分16Cと組み合される。 このとき、書込み許可信号が、ゲート207を介して、
バッファメモリの書込みイネーブル端子WEに与えられ、
出力線番号162がアドレス・ポインタ・ユニット208の宛
先出線番号（DES）端子に入力される。多重化回路201か
ら供給されたセルが空セルの場合は、上記書込み許可信
号は出力されない。また、書込み許可信号は、空アドレ
スFIFO（First in First out）メモリ209に空アドレス
が存在する場合にのみ、バッファメモリ205に入力され
る。 アドレス・ポインタ・ユニット208は、バッファメモ
リ205の空きエリアに、第24C図に示す如く、新しいヘッ
ダ部164と情報部16Cと次のアドレス165とからなるセル
・レコードを書込むための書込みアドレス（WAD）を発
生すると共に、上記バッファメモリ205から読み出すべ
きセルレコードのアドレス（RDA）を発生するためのも
のである。 上記書込みアドレス（WAD）は、共通バッファメモリ
の空きアドレスを記憶している空アドレスFIFO209から
読出されて、次書込アドレス（NWAD）端子に入力された
ものが用いられる。 FIFO209から読出された次書込みアドレスは、ゲート2
04でセル情報と組み合され、これによって第24C図のフ
ォーマットをもつレコードがバッファメモリ205に入力
される。 アドレスポインタユニット208は、出線番号（DES）対
応に読出しアドレス（RDA）を記憶するメモリを内蔵
し、このメモリを出線番号順に走査してバッファ・メモ
リ205に次々と読出しアドレス（RA）を与える。バッフ
ァメモリ205から読出されたデータ・レコードのうち、
ヘッダ部164と情報部16Cは、分離回路（Demultiplexe
r）210に入力され、信号線31−１〜31−17に出力され、
次アドレス165は、次の読み出しアドレス（NRAD）とし
てアドレスポインタ・ユニット208に入力され、アドレ
スメモリに記憶される。また、アドレス・ポインタ・ユ
ニット208から出力された上記読出しアドレス（RDA）
は、その後に受信されるセル・レコードの書込みに用い
るために、空アドレスFIFO209に入力される。 上述したスイッチ動作は、公知のATMスイッチを適用
することを前提としている。しかしながら、スイッチ・
ユニット20では、新ヘッダ164に用いる呼番号を、受信
セルのヘッダ16Bの呼番号と同一のものとしてよい。

【発明の効果】

以上の説明から明らかな如く、本発明によれば、セル
送信時に、トラヒックが最も低いリングに送信するよう
に制御した場合は、送信効率を向上させることができ、
また宛先ノードに対応した特定のリングに送信するよう
に制御した場合には、最高受信速度を１リング速度に限
定することができる。 また、スイッチあるいはセルアクセス制御部にユーザ
装置対応の受信判定機能を持たせたことにより、従来方
式に比べてセルの受信バッファ量および入出力制御回路
を各々1/（リング多重数）に、削減できる。本発明によ
れば、親ノードでの中継遅延を改善できるので、例えば
リング長1km、接続ノード数が10ノードの時、本発明の
ノード内遅延は約１μsecとなり、リング周回遅延を従
来の125μsecから約1/8の15μsecに短縮できる。

【図面の簡単な説明】

第１図は、本発明によるネットワーク・システムの１例
を示す全体構成図、第２図は、伝送路２を流れる時分割
多重フレームについての説明図、第３図（Ａ），（Ｂ）
は、SONETフレームを説明するための図、第４図は、上
記SONETフレームにより運ばれるセルの構造の１例を示
す図、第５図は、SONETフレームとコンテナとの関係を
説明するための図、第６図はセルの構造の他の例を示す
図、第７図は、SONETフレームへのセルの配置の他の例
を示す図、第８図は、上位LANを構成するノードの基本
構成図、第９図は、スイッチ・ユニット20の第１実施例
を示す機能説明図、第10図は、上記スイッチ・ユニット
20の具体的な構成の１例を示す図、第11図は、第10図に
おけるセル・アクセス制御回路33の詳細図、第12図は、
スイッチ・ユニット20の第２の実施例を示す機能説明
図、第13図は、上記第２実施例のスイッチ・ユニットの
具体的構成の１例を示す図、第14図は、スイッチユニッ
ト20の第３の実施例を示す機能説明図、第15図は、上記
第３実施例のスイッチ・ユニットの具体的構成の１例を
示す図、第16図は、第15図における受信ユニット60の詳
細図、第17図は、第15図における送信ユニット61の詳細
図、第18図は、第15図におけるセル・アクセス制御回路
33の詳細図、第19図はコンテナ20におけるスロットの状
態遷移図、第20図は、ノード装置の状態遷移図、第21図
は、スイッチユニット20の第４の実施例を示す機能説明
図、第22図は、セルの構造の他の例を示す図、第23図
は、スイッチユニット20の他の実施例を示す図、第24図
（Ａ）は、第23図における受信セルのフォーマット、第
24図（Ｂ）は、第23図のメモリ206にストアされるデー
タレコードのフォーマット、第24図（Ｃ）は、第23図の
メモリ205にストアされるデータレコードのフォーマッ
トである。 符号の説明 １……上位LANと下位LANとの接続ノード、200……上位L
AN、301〜202……下位LAN、11……SONETフレーム、20…
…スイッチ・ユニット、21……光／電気変換器、22……
分離部、23……ユーザ装置インタフェース、24……多重
化部、25……電気／光変換器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 太平 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山内 雪路 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山鹿 光弘 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (72)発明者 寺田 松昭 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所 内 (72)発明者 檜山 邦夫 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (56)参考文献 特開 平３−135133（ＪＰ，Ａ) 特開 平１−126041（ＪＰ，Ａ) 特開 平１−101753（ＪＰ，Ａ) 特開 昭64−60035（ＪＰ，Ａ) 特開 昭63−301642（ＪＰ，Ａ) 特開 昭61−163753（ＪＰ，Ａ) 特許2714028（ＪＰ，Ｂ２) 電子情報通信学会春季全国大会（1989 年）「分冊３」通信，Ｂ−362 伊藤他 「ＡＴＭリングにおけるセルアドレス方 式」第３−68頁 電子情報通信学会技術研究報告（信学 技報Ｖｏｌ．87 Ｎｏ．218）ＩＮ87− 51 ｐａｇｅｓ１−５，滝安美弘 他 「基幹ＬＡＮスロットアクセス方式の検 討」 電子情報通信学会技術研究報告（信学 技報Ｖｏｌ．88 Ｎｏ．129）ＳＳＥ88 −74ｐａｇｅｓ59−64，滝安美弘 他 「超高速音声・データマルチメディアパ ケット多重交換装置（ＳＰＮ）の検討− フロアＬＡＮの広域高速接続方式−」 電子情報通信学会技術研究報告（信学 技報Ｖｏｌ．88 Ｎｏ．409）ＩＮ88− 121ｐａｇｅｓ25−29，山内雪路 他 「ＡＴＭ技術を用いた高速基幹ＬＡＮの 検討」 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/42 ＪＩＣＳＴファイル（ＪＯＩＳ) ＷＰＩ（ＤＩＡＬＯＧ) ＰＣＩ（ＤＩＡＬＯＧ)

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも１本のリング伝送路と、前記リ
   ング伝送路により接続された複数のノード装置とからな
   る高速リングLANシステムであって、前記複数のノード
   装置の各々が、下位ネットワークまたはユーザ装置を収
   容するための少なくとも１つのインタフェース手段と、
   前記リング伝送路上に、それぞれ複数の固定長パケット
   領域を含む独立した通信フレームを155.52Mbpsの信号伝
   送速度で送信するためのｎ本（ｎは偶数）のチャネルを
   多重して形成する手段と、前記各通信フレームと前記イ
   ンタフェース手段との間で固定長パケットの交換を行な
   うための手段とを有することを特徴とする高速リングLA
   Nシステム。
2. 【請求項２】前記パケット交換手段が、パケットの宛先
   に対応して選択されたチャネル上の通信フレームに対し
   て、前記インタフェース手段から受け取った送出パケッ
   トを挿入する送信手段と、前記インタフェース手段と予
   め対応づけられている特定のチャネルを流れる受信フレ
   ームから前記インタフェース手段を宛先とするパケット
   を抽出し、これを前記インタフェース手段に供給するた
   めの受信手段とを有することを特徴とする第１項記載の
   高速リングLANシステム。
3. 【請求項３】前記パケット交換手段が、前記インタフェ
   ース手段から受け取った送出パケットを前記複数のチャ
   ネルのいずれかを流れる通信フレームに挿入する送信手
   段と、前記複数のチャネル上の各通信フレームから前記
   インタフェース手段を宛先とするパケットを抽出し、こ
   れを前記インタフェース手段に供給するための受信手段
   とを有することを特徴とする第１項記載の高速リングLA
   Nシステム。
4. 【請求項４】前記インタフェース手段が、それに接続さ
   れた下位ネットワークからの受信メッセージを、前記通
   信フレーム中のパケット領域をアクセスするための制御
   情報フィールドと、パケットの宛先情報を含むヘッダフ
   ィールドと、前記受信メッセージの一部を含むユーザ情
   報フィールドとからなる少なくとも１つの固定長パケッ
   トに変換する手段を有し、前記交換手段が、受信した各
   通信フレーム中に含まれるパケット領域の前記制御情報
   フィールドとヘッダフィールドを参照して、パケットの
   交換を行なうことを特徴とする第１項記載の高速リング
   LANシステム。
5. 【請求項５】前記通信フレームがSONET（Synchronous O
   ptical NET work）伝送方式に従ったフォーマットを有
   することを特徴とする第１項記載の高速リングLANシス
   テム。