JPH04261298A

JPH04261298A - 時分割交換システム

Info

Publication number: JPH04261298A
Application number: JP3097945A
Authority: JP
Inventors: Jeffrey A Hiltner; ジェフリー　アーサー　ヒルトナー; Robert L Pawelski; ロバート　リー　パウェルスキー
Original assignee: American Telephone and Telegraph Co Inc
Current assignee: AT&T Corp
Priority date: 1990-04-10
Filing date: 1991-04-04
Publication date: 1992-09-17
Anticipated expiration: 2015-04-17
Also published as: EP0453129B1; EP0453129A1; DE69115548D1; US5119368A; JP3034631B2; DE69115548T2; CA2036756A1; CA2036756C

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電気通信交換システムに
係り、特に時分割交換システムに関する。

【０００２】

【従来の技術】一般に、広帯域ＩＳＤＮや動画像通信（
例えばテレビ放送）と言った広帯域電気通信は、数十あ
るいは数百メガヘルツという非常に高い伝送速度で動作
する。そうした電気通信を交換するために、同等あるい
はより高い速度で動作することができる交換システムが
要求される。従来は、空間分割交換システムや波長分割
交換システムといった帯域幅分割交換システムがこの目
的のために使用されてきた。

【０００３】しかし、このような応用のために時分割交
換システムを使用した例は明確には存在しない。その理
由は、時分割多重化は交換が動作しなければならない速
度を、個々の切替通信の伝送速度の数倍に増加させるか
らである。それ故、数百ギガヘルツあるいは数ギガヘル
ツで動作する時分割交換システムが広帯域電気通信を交
換するために必要とされる。

【０００４】最近、こうした非常に速い速度で動作する
時分割交換システムが実施できるようになってきた。そ
のうちな最も単純な交換システムは、タイムスロット交
換（ＴＳＩ）ステージを介して、入ってくる時分割多重
化（ＴＤＭ）電気通信リンクに結合された時間多重化切
替（ＴＭＳ）ステージからなる。

【０００５】

【発明が解決しようとする課題】しかしながら、数百メ
ガヘルツあるいは数ギガヘルツで動作することができる
タイムスロット交換はＴＳＩステージのコストのために
ＴＭＳステージのコストを小さくみせるほど非常に高価
であり、交換システム全体を非常に高価なものにする。それ故、広帯域電気通信を扱うことができる時分割交換
システムは技術的には可能であるが、商業的には実用的
なものにはまだなっていない。

【０００６】本発明は、高速時分割交換システムに関す
る先行技術の前述の欠点を解決し、安価な高速時分割交
換システムを提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明では、時分割交換
システムのＴＳＩステージが除去され、代わりにタイム
スロット複製ステージが設けられる。このシステムは、
複数の入力と少なくとも一つの出力ポートを有する時間
多重化交換（ＴＭＳ）ステージを有する。各々のタイム
スロット間隔の間に、ＴＭＳステージは、あらゆる入力
で受信された情報のタイムスロットをすべての出力ポー
トに伝送する。すなわち、切替はタイムスロットの伝送
速度またはそれ以上の速度で動作する。

【０００８】ＴＳＩステージと置き換えられたタイムス
ロット複製ステージは、複数の複製装置を備える。各複
製装置は、情報のタイムスロットの受信フレーム用の入
力ポートとＴＭＳステージの異なる入力にそれぞれ結合
された複数の出力を有する。各複製装置は、各ＴＭＳタ
イムスロット間隔中に受信情報のタイムスロットのフレ
ームをＴＭＳステージの入力に伝送する。

【０００９】本発明の実施例では、各複製装置は、情報
の各タイムスロットをその入力ポートにおいて異なるタ
イムスロット間隔中に受信し、受信フレームの個々のタ
イムスロットを異なる出力ポートにＴＭＳフレーム間隔
の各タイムスロット間隔中に送信する。別の実施例では
、各々複製装置は情報の各々タイムスロットをその入力
ポートで異なるタイムスロット間隔中に受信し、受信フ
レームの各タイムスロットを各々の出力にＴＭＳフレー
ム間隔の異なるタイムスロット間隔中に送信する。

【００１０】個々の受信タイムスロットはこうしてＴＭ
Ｓフレーム間隔の各タイムスロット間隔中にＴＭＳステ
ージに対して利用可能にされる。この点で、複製ステー
ジは、従来ＴＳＩステージにより行われていた交換シス
テムのサービスと同じサービスを異なる方法で行う。し
かし、複製装置は高速ＴＳＩよりも一般的に非常に単純
に且つ低価格で実施できる。

【００１１】本発明の実施例では、複製装置は、分離化
装置とフレームの分離化されたタイムスロットの各々を
異なる出力に繰り返し送信するバッファとから構成され
る。また、本発明の他の一実施例では、複製装置は、直
列入力並列出力シフトレジスタ、あるいは一連の出力タ
ップをもつディレイラインより構成される。

【００１２】その結果、高速度時分割交換システムの全
コストは、大幅に低減でき、その交換システムを商業的
に実用的なものにする。

【００１３】本発明による交換システムは、非ブロッキ
ング放送あるいは動画像ビデオ分配用のマルチキャスト
交換システムの実施及び使用に実用的に適している。

【００１４】

【実施例】以下、本発明の一定実施例を図面を参照して
説明する。図１は、時分割交換システム１０に一例を示
す。図１において、交換システム１０の入力ポート３０
には複数（Ｎ個）の時分割多重化入力リンク１６が接続
されている。システム１０の出力ポート４０には複数（
Ｐ個）の時分割多重化出力リンク１８が接続されている
。

【００１５】各出力リンク１８、また各入力リンク１６
は、図２に示すような所定の数のタイムスロット２０２
よりなるフレーム２０１のシーケンス２００を搬送する
。タイムスロット２０２の各々は、データのような情報
を搬送する。タイムスロット２０２の各々は、１個のデ
ータビット２０３よりなることがある。また、タイムス
ロット２０２の各々が、データバイトあるいは１又はそ
れ以上の非同期伝達モード（ＡＴＭ）セルなどの複数の
データビット２０３よりなることもある。本実施例にお
いては、すべてのフレーム２０１は同一の数のタイムス
ロット２０２を搬送し、すべてのタイムスロット２０２
は同一の数のデータビット２０３を搬送する。

【００１６】入力リンク１６及び出力１８は、サブレー
ト多重化される。すなわち、フレーム２０１のタイムス
ロット２０２の各々は特定の通信路に対応し、隣のフレ
ーム２０１からの逐次的に同一なタイムスロット２０２
は一般的に同一の通信路に対応し、従って個々のタイム
スロット２０２の対応する通信路と目的地は、フレーム
２０１内の一連のタイムスロット２０２中でのそのタイ
ムスロット２０２の位置から決定される。

【００１７】また、入力リンク１６及び出力１８は統計
的に多重化される。すなわち、フレーム２０１の各々の
タイムスロット２０２は、必要とされるという基準で特
定の通信路に割り当てられ、その結果、隣接するフレー
ム２０１からの逐次的に同一のタイムスロット２０２は
一般的に異なる通信路に対応し、従って個々のタイムス
ロット２０２の対応する通信路と目的地は個々のタイム
スロット２０２自身中に搬送される情報から決定される
。統計的に多重化された場合、タイムスロット２０２の
各々は必然的に複数のビット２０３を搬送しなければな
らない。

【００１８】出力リンク１８上での伝送は、例えば１５
０Ｍｂｐｓや１．２Ｇｂｐｓといった所定の伝送速度で
行われる。このことは通常、入力リンク１６に対しても
当てはまる。しかし必然的にではない。例えば、交換シ
ステム１０が入力リンク１６と出力リンク１８の間での
速度変化に影響を与えると、入力リンク１６での伝送は
異なる速度である、あるいは入力リンク１６は非同期式
リンクである。従って、データが実在する持続時間は出
力リンク１８の側で定義される。

【００１９】フレーム２０１，タイムスロット２０２及
びビット２０３の各々は、それに関係する持続時間間隔
を有する。ビット２０３に対して、ビット間隔３０３は
、Ｘを伝送速度とすると、１／Ｘで定義される。タイム
スロット２０２に対しては、タイムスロット間隔３０２
は、Ｊを１個のタイムスロット２０２内のビット２０３
の数とすると、ビット間隔３０３のＪ倍で定義される。フレーム２０１に対しては、フレーム間隔３０１は、Ｈ
を１個のフレーム２０１内のタイムスロット２０２の数
とすると、タイムスロット間隔３０２のＨ倍で定義され
る。

【００２０】交換システム１０は伝送速度と同等あるい
はそれ以上で動作する。本実施例では同等の速度で動作
すると仮定される。すなわち、図１において、複製ステ
ージ１２はビット２０３をライン１７の各々の上に速度
Ｘで伝送し、ＴＭＳステージ１１はライン１７からのビ
ット２０３をその個々の出力ポート４１の各々に速度Ｘ
で切り替える。

【００２１】交換システム１０は２個の交換ステージ、
すなわち従来のＴＳＩステージの代わりである複製ステ
ージ１２とそれに接続された従来のＴＭＳステージ１１
よりなる。入力リンク１６は複製ステージ１２の入力ポ
ート３１に接続される。複製ステージ１２は、入力リン
ク１６の各々に対するＮ個の個々の複製装置１４を有す
る。入力リンク１６はそれに対応する複製装置１４の入
力ポート３１に接続する。各複製装置１４は、Ｈ個の出
力３２を有する。各出力は、入力リンク１６上のフレー
ム２０１のタイムスロット２０２の各々に対応する。出
力３２の各々は別々のリード１７によってＴＭＳステー
ジ１１の入力４２に接続される。

【００２２】ＴＭＳステージ１１は、その１つが複製ス
テージ１２からのリード１７の各々に対応する、Ｎ・Ｈ
個の入力４２を有する。この数は、複製ステージ１２が
ＴＳＩステージである場合に必要とされる入力４２のＨ
倍になる。しかし、当業者には大規模ＴＭＳ交換構造を
安価に作製する方法が知られているので、この増加は技
術的な観点からも経済的な観点からも一般的に重要では
ない。

【００２３】ＴＭＳステージ１１の実現に適したそのよ
うなＴＭＳ構造の例は、米国特許第４５６６００７号，
第４８１７０８３号及び第４８８７０７９号に説明され
ているいわゆるリチャードネットワークである。ＴＭＳ
ステージ１１はＰ個の出力ポート４１を有する。その各
々は異なる出力リンク１８に接続される。入力４２の数
Ｎ・Ｈとステージ１１の出力ポートの数Ｐとの間に必要
とされる関係はまったく存在していない。ＴＭＳ交換構
造は完全に非対称である。

【００２４】ＴＭＳステージ１１の動作は、従来の制御
装置１５により制御される。制御装置１５は、従来の制
御信号を制御バス２０を介してステージ１１に提供し、
ビット信号、バイト信号、タイムスロット信号、フレー
ムクロック信号といったタイミング信号をクロックバス
１９を介して交換システム１０に提供する。タイミング
信号はまたクロックバス１９により複製ステージ１２に
分配される。

【００２５】それ自身の外部プログラム可能な制御複合
体を必要とするＴＳＩステージと違って、クロックバス
１９からのタイミング信号は単純な場合では複製ステー
ジ１２により必要とされる唯一の制御入力である。複製
装置１４はその動作をＴＭＳステージ１１の動作と同期
させるためにタイミング信号を使用する。

【００２６】図３は、複製装置１４の機能の第一の実施
例を示す。入力ポート３１で受信されたフレーム２０１
の各々に対して、複製装置１４は受信フレーム２０１の
タイムスロット２０２の各々を異なる出力３２に出力し
、そしてＴＭＳフレーム間隔３０１の各タイムスロット
間隔３０２の間にそのタイムスロット２０２を複製する
（すなわちそのタイムスロットに含まれる情報，ビット
を複製する）。

【００２７】図３に示されるように、複製装置１４はＡ
乃至Ｈと名付けられたＨ個のタイムスロット２０２より
なるフレーム２０１を受信し、そしてそれに対応して第
１出力３２にその各々が受信タイムスロットＡの複製よ
りなるＨ個のタイムスロット２０２よりなるフレーム２
０１を生成し、第２出力３２にその各々が受信タイムス
ロットＢの複製よりなるＨ個のタイムスロット２０２よ
りなるフレーム２０１を生成し、第３出力３２にその各
々が受信タイムスロットＣの複製よりなるＨ個のタイム
スロット２０２よりなるフレーム２０１を生成する、と
いうことがタイムスロットＡからＨまでに対して行われ
る。

【００２８】その結果、受信フレーム２０１のタイムス
ロット２０２の各々は、ＴＭＳフレーム間隔３０１のタ
イムスロット間隔３０２の各々の間、ＴＭＳステージ１
１に対して利用できるようにされる。

【００２９】図４は、図３中の複製装置１４の実施例を
示す。この実施例は、タイムスロット２０２の各々が１
またはそれ以上の所定の数の非同期伝達モード（ＡＴＭ
）セルを搬送するようなリンク１６、例えば同期光ネッ
トワーク（ＳＯＮＥＴ）プロトコルに続くリンク１６、
と結びつくと特に有用である。

【００３０】各ＡＴＭセルは、８ビット５３バイトの情
報で構成される。各セルは、セルの目的地を特定する仮
想セル認識票（ＶＣＩ）を搬送する。フレーム２０１の
いずれもが、同一のＶＣＩを有する零またはそれ以上の
セルを包含し、同一あるいは異なるＶＣＩを有するセル
のランダムな分類や順序づけを包含する。１またはそれ
以上のタイムスロットは、用のない（アイドルな）ある
いは他のＳＯＮＥＴ制御ＡＴＭセルを搬送する。

【００３１】図４に示される実施例は、本発明の最適な
説明例である。なぜなら、より単純なプロトコルを取り
扱うための図３の複製装置の実施例（例えば、１ビット
あるいは１バイトのタイムスロットを有するものやサブ
レート多重化を利用するもの）は、一般的に図４に示さ
れた実施例の低下したもの、すなわち単純化されたもの
に過ぎないからである。

【００３２】入力リンク１６は、クロック及びフレーム
復元回路４０１の入力４２０に接続される。クロック及
びフレーム復元回路４０１は、入力リンク１６からフレ
ーム２０１のビット直列流を受信し、これからビットク
ロック，バイトクロック（ＩＢＹＴＥ　　ＣＬＫ），及
びセル開始クロック（ＩＢＹＴＥ−Ｏ　　ＣＬＫ）を復
元する。

【００３３】もしフレーム２０１がサブレート多重化さ
れているならば、フレーム開始クロックとタイムスロッ
ト開始クロックもまた復元される。しかし、フレーム２
０１はこの例では統計的に多重化されており、かつ各Ａ
ＴＭセルはそれ自身の目的地情報（ＶＣＩ）を搬送して
いるので、付加クロックは必要ではない。

【００３４】クロック及びフレーム復元回路４０１は、
受信ビット直列データ流をバイト直列（すなわち８ビッ
ト並列）信号流に変換するために、復元ビットクロック
及び復元バイトクロックを使用する。もちろん、入力リ
ンク１６がデータバスのようなバイト直列伝送媒体なら
ば、この変換は必要ではないだろう。クロック及びフレ
ーム復元回路４０１は、当業者に良く知られている。

【００３５】復元回路４０１は、バイト直列データ流と
復元バイト及びセル開始信号をその出力ポート４２１か
ら分離化装置４０２の入力ポート４３０に送信する。分
離化装置４０２は、フレーム２０１内のタイムスロット
２０２と同じ数の複数の出力ポート４３１を有する。分
離化装置４０２の出力ポート４３１の各々は異なる通信
路（すなわち異なるＶＣＩ）に対応する。

【００３６】分離化装置４０２は、個々のＡＴＭセルに
より搬送されたＶＣＩからそれがどの通信路に対応する
かを決定し、対応する出力ポート４３１にセルＡ〜Ｈを
送信する。分離化装置４０２は、それが求めるＨ個の特
有のＶＣＩ以外のＶＣＩを持ったセル（例えば、ＡＴＭ
アイドルセル）を捨てる。分離化装置４０２は、セルフ
ルーチンパケット網のノードのように構成される。そう
したノードの構成は当業者に良く知られている。

【００３７】もしフレーム２０１がサブレート多重化さ
れるならば、分離化装置４０２はフレーム２０１のタイ
ムスロット２０２のシーケンス内のタイムスロットの位
置からタイムスロットの目的地を決定し、分離化装置４
０２の構成は従来の分離化装置回路にまで単純化される
だろう。

【００３８】出力ポート４３１の各々において、分離化
装置４０２は各送信セルに、それに対応するＩＢＹＴＥ
　　ＣＬＫ信号及び対応するＩＢＹＴＥ−Ｏ　　ＣＬＫ
信号を加える。分離化装置４０２の出力ポート４３１の
各々は、対応するＦＩＦＯバッファ４０３の入力ポート
４４０に接続される。すなわち、送信セルは入力ポート
４４０のＤＡＴＡ入力に入力され、ＢＹＴＥ　　ＣＬＫ
信号は書き込み（Ｗ）入力に入力され、ＢＹＴＥ−Ｏ　
　ＣＬＫ信号はセーブ書き込みポインタ（ＳＷＰ）入力
に入力される。

【００３９】ＦＩＦＯバッファ４０３は、循環バッファ
として構成される。Ｗ入力でＢＹＴＥ　　ＣＬＫ信号が
受信されると、ＦＩＦＯバッファ４０３は、現在ＤＡＴ
Ａ入力にあるタイムスロット２０２を書き込みポインタ
により指示される次のフリーバッファ位置に書き込む。ＳＷＰ入力においてＢＹＴＥ−Ｏ　　ＣＬＫ信号が受信
されると、ライトポインタの現在の値はポインタＦＩＦ
Ｏ（図示されていない）に内部的に書き込まれる。

【００４０】出力ポート４４１において、ＦＩＦＯバッ
ファ４０３の各々は、多重化装置４０４の第１入力ポー
ト４５０に接続されたバイト直列ＤＡＴＡ出力とスレッ
ショルドＦＬＡＧ出力を有する。スレッショルドＦＬＡ
Ｇ出力は、ＦＩＦＯバッファ４０３が所定のしきい値ま
で満たされているかどうかを示す。すなわち、ＦＩＦＯ
バッファ４０３が少なくとも１個のＡＴＭセル全体を含
まないとき、スレッショルドＦＬＡＧ出力において多重
化装置４０４に向けて信号が送信される。

【００４１】多重化装置４０４の各々は、アイドルセル
メモリ４０５のバイト直列ＤＡＴＡ出力に接続された第
２入力ポート４５１を有する。アイドルセルメモリ４０
５はアイドルＡＴＭセルを記憶する。一般的に、多重化
装置４０４は、その第１入力ポート４５０でＦＩＦＯバ
ッファ４０３から受信したデータをその出力ポート４５
２に再送信する。

【００４２】しかし、ＦＩＦＯバッファ４０３のスレッ
ショルドＦＬＡＧ出力から受け取った信号がＦＩＦＯバ
ッファ４０３はＡＴＭセル全体を含んでいないことを示
し、且つ、信号がＯＢＹＴＥ−Ｏクロック信号と一致す
る場合、多重化装置４０４はその出力ポート４５２の接
続をその第２入力ポート４５１に切り替え、その出力ポ
ート４５２にアイドルセルメモリ４０５から受け取った
データを再送信する。スレッショルドＦＬＡＧ信号がＯ
ＢＹＴＥ−Ｏクロック信号と一致している限り、アイド
ルセルが送信される。

【００４３】クロックバス１９は、複製装置１４に４個
のクロック信号を送る。すなわち、復元回路４０１で生
成される信号と同等のものであるが、リンク１６にでは
なくＴＭＳステージ１１の制御装置１５により時間を合
わせられる、ＯＢＩＴ　　ＣＬＫ、ＯＢＹＴＥ　　ＣＬ
ＫとＯＢＹＴＥ−Ｏ　　ＣＬＫ、及び、フレーム２０２
開始信号であり、また制御装置１５により時間を合わせ
られるＯＦＲＡＭＥ　　ＣＬＫである。

【００４４】クロックバス１９のＯＢＹＴＥ　　ＣＬＫ
信号、ＯＢＹＴＥ−Ｏ　　ＣＬＫ信号、及びＯＦＲＡＭ
Ｅ　　ＣＬＫ信号は、多重化装置４０４に接続され、そ
の第１入力ポート４５０を介してそれぞれＦＩＦＯバッ
ファ４０３の出力ポート４４１の読み出し（Ｒ）入力，
「セーブされた読み出しポインタを現在の読み出しポイ
ンタにコピーする」（ＣＲＰＲＰ）入力，及び「セーブ
された書き込みポインタをセーブされた読み出しポイン
タにコピーする」（ＣＷＰＲＰ）入力に接続される。

【００４５】ＯＢＹＴＥ　　ＣＬＫ信号とＯＢＹＴＥ−
Ｏ　　ＣＬＫ信号はまたアイドルセルメモリ４０５の出
力ポート４４２の読み出し（Ｒ）入力と「読み出しポイ
ンタのリセット」（ＲＲＰ）入力に直接に接続される。Ｒ入力においてアイドルセルメモリ４０５により受信さ
れたＯＢＹＴＥ　　ＣＬＫ信号の各々は、アイドルセル
メモリ４０５をしてアイドルセルメモリ読み出しポイン
タにより指示される記憶アイドルＡＴＭセルの次のシー
ケンシャルバイトをそのＤＡＴＡ出力に出力させる。Ｒ
ＲＰ入力においてアイドルセルメモリ４０５により受信
されたＯＢＹＴＥ−ＯＣＬＫは、アイドルセルメモリ読
み出しポインタを記憶アイドルＡＴＭセルの第１バイト
のポイントにリセットする。

【００４６】ＣＷＰＲＰ入力でＯＦＲＡＭＥ　　ＣＬＫ
信号が受信されると、ＦＩＦＯバッファ４０３は、入力
ポート４４０のＳＷＰ入力への信号の受信により、記憶
された次のシーケンシャル書き込みポインタ値を読み出
し、内部セーブされた読み出しポインタレジスタ（図示
せず）に入れる。

【００４７】ＦＩＦＯバッファ４０３によりそのＲ入力
で受信された各ＯＢＹＴＥ　　ＣＬＫ信号は、ＦＩＦＯ
バッファ４０３をしてそのＤＡＴＡ出力にＦＩＦＯバッ
ファ現在読み出しポインタにより指示される次のシーケ
ンシャル記憶バイトを出力させる。ＦＩＦＯバッファ４
０３によりそのＣＲＰＲＰ入力で受信された各ＯＢＹＴ
Ｅ−Ｏ　　ＣＬＫ信号は、ＦＩＦＯバッファ４０３をし
て、セーブされた読み出しポインタ値をＦＩＦＯバッフ
ァ現在読み出しポインタにコピーさせる。

【００４８】従って、バイトのＴＭＳタイムスロット２
０２（例えばＡＴＭセル）は、セーブされた読み出しポ
インタの値が変わるまで、ＦＩＦＯバッファ４０３から
繰り返し読み出される。前に説明したように、この変化
はフレーム２０１の境界だけで生じるので、結果として
単一のＴＭＳタイムスロット２０２が、ＴＭＳフレーム
２０１中のタイムスロット２０２の数と同じ回数だけ、
ＦＩＦＯバッファ４０３から繰り返し読み出される。

【００４９】現在の書き込みポインタの値とセーブされ
た読み出しポインタの値との差は、ＦＩＦＯバッファス
レッショルドＦＬＡＧ信号が活性化されるかどうかを決
定する。すなわち、現在の書き込みポインタとセーブさ
れた読み出しポインタの値の比較から、それらの値がＡ
ＴＭセルにふさわしいバイト数以下しか離れていないこ
とが示される場合、スレッショルドＦＬＡＧ信号が生成
される。

【００５０】スレッショルドＦＬＡＧ信号が存在する場
合、多重化装置４０４は、その第２入力ポート４５１に
おいてアイドルセルメモリ４０５からデータを受信し、
且つＯＢＹＴＥ　　ＣＬＫ信号，ＯＢＹＴＥ−Ｏ　　Ｃ
ＬＫ信号，及びＯＦＲＡＭＥ　　ＣＬＫ信号が第１入力
ポート４５０で、接続されたＦＩＦＯバッファ４０３に
送信されることを妨げる。多重化装置４０４がデータを
受信する用意ができていないときにデータがＦＩＦＯバ
ッファ４０３から読み出されるのを防ぎ、且つそれによ
りＦＩＦＯバッファ４０３からのデータの喪失を防ぐ。

【００５１】上述したＦＩＦＯバッファ４０３及び多重
化装置４０４は次のように動作する。すなわち、多重化
装置４０４は、ＴＭＳフレーム２０１内のタイムスロッ
ト２０２と同じ回数だけ続けてＦＩＦＯバッファ４０３
からＡＴＭセルの各々を読み出し、そして再送信する。ＦＩＦＯバッファ中に利用できるＡＴＭセルが全く存在
しない場合、多重化装置４０４は、ＴＭＳフレーム２０
１内のタイムスロット２０２と同じ回数だけ続けてアイ
ドルセルメモリ４０５からアイドルＡＴＭセルを受信し
、そして再送信する。

【００５２】もしアイドルセル生成と送信が必要でない
ならば、アイドルセルメモリ４０５と多重化装置４０４
は除去されよう。代わりに、アイドルセルメモリをＴＭ
Ｓステージ１１に追加して分離入力４２に接続し、且つ
ＴＭＳステージ１１にアイドルセル選択機能を実行させ
るためにＦＩＦＯバッファ４０３からのスレッショルド
ＦＬＡＧ信号をＴＭＳステージ制御装置１５に接続する
ことで、アイドルセル生成が必要な場合でさえも多重化
装置４０４は除去され得る。

【００５３】多重化装置４０４の出力ポート４５２は、
バイト直列であり、その各々は従来の並列−直列変換器
４０６の入力ポート４６０に接続される。変換器４０６
の各々は、リンク１７に接続されたビット直列出力ポー
ト４６１を有する。それは、クロックバス１９からＢＩ
Ｔ　　ＣＬＫ信号を受信し、それらを各受信バイトのビ
ット２０３を接続リンク１７上に直列にクロックアウト
するために使用する。

【００５４】図５は、図４中の様々なクロック信号とそ
れらの間の関係を図式的に示す。

【００５５】図６は、複製装置１４の機能の第２の実施
例である。この実施例は、特にサブレート多重化リンク
１６とともに使用するのに適している。入力ポート３１
で受信されたフレーム２０１の各々に対して、複製装置
１４はその出力ポート３２の各々にそのフレーム２０１
の複製を出力する。しかし、複製は、互いにタイムスロ
ット間隔３０２だけ時間的に遅れる。

【００５６】従って、受信フレーム２０１のタイムスロ
ット２０２の各々は、複製１４出力ポート３２の各々で
、異なるタイムスロット間隔３０２の間に出力され、且
つ、受信フレーム２０１のタイムスロット２０２の各々
は、接続リンク１７の各々の上で異なる時刻にＴＭＳス
テージ１１が利用できるようにされる。

【００５７】図７は、ビット２０３が単一ビットのタイ
ムスロット２０２とともに使用される、図６中の複製装
置１４の第１の実施例を示す。この実施例では、複製装
置１４は、フレームアライメント回路７００及び直列入
力並列出力シフトレジスタ７０１からなる。フレームア
ライメント回路７００は、クロックバス１９により提供
されるタイミング信号に従って、レジスタ７０１に入る
入力リンク１６からの入力を同期させる回路である。そ
れによりレジスタ７０１への入力とレジスタ７０１から
の出力はＴＭＳステージ１１の動作と同期される。

【００５８】シフトレジスタ７０１は、タイムスロット
２０２の各々にその１個が対応している複数の直列に接
続されたマスタースレイブ型フリップフロップ７０２よ
りなる。各フリップフロップ７０２はタイムスロット２
０２のための記憶セルを形成する。フリップフロップ７
０２の各々の出力は隣のフリップフロップ７０２の入力
に接続されていることに加えて、また異なるリンク１７
に接続される。

【００５９】また、シフトレジスタ７０１は、クロック
バス１９により提供されるタイミング信号によりクロッ
クを受ける。最初のタイムスロット間隔３０２の間、タ
イムスロットＡと呼ばれる受信フレーム２０１の第１の
１ビットタイムスロット２０２は、クロックによりシフ
トレジスタ７０１の第１のフリップフロップ７０２に入
れられ、そして第１のリンク１７上に出力される。

【００６０】第２のタイムスロット間隔３０２の間、第
１のタイムスロットＡはクロックによりシフトレジスタ
７０１の第１フリップフロップ７０２から第２フリップ
フロップ７０２へ移され、そして第２リンク１７上に出
力される。一方、タイムスロットＢと呼ばれる受信フリ
ップフロップ２０１の第２タイムスロット２０２は、ク
ロックによりシフトレジスタ７０１の第１フリップフロ
ップ７０２に入れられ、そして第１リンク１７上に出力
される。

【００６１】第３のタイムスロット間隔３０２の間、タ
イムスロットＡは次の一連のフリップフロップ７０２に
移動され、次のリンク１７に出力される。一方、タイム
スロットＢは以前の位置のタイムスロットＡに取って代
わり、タイムスロットＣは以前の位置のタイムスロット
Ｂに取って代わる。こうしたことが続けられる。

【００６２】シフトレジスタ７０１のすべてのフリップ
フロップ７０２が１つの受信フレーム２０１のタイムス
ロット２０２により占められるまでに、完全にフレーム
間隔３０１がかかり、シフトレジスタ７０２のすべての
フリップフロップ７０２がその受信フレーム２０１のタ
イムスロット２０２を持たなくなるまで、さらにフレー
ム間隔３０１がかかる。別の言葉で言うと、受信フレー
ム２０１はシフトレジスタ７０１中を完全に移動するの
に２フレーム間隔３０１を要する。

【００６３】図８は、マルチビット２０３タイムスロッ
ト２０２とともに使用される、図６中の複製装置１４の
第２の実施例である。この実施例は、フレームアライメ
ント回路８００及びシフトレジスタ８０１からなり、従
って図７の実施例と似ている。しかし、レジスタ７０１
の最後のフリップフロップを除いたフリップフロップ７
０２の各々に対して、レジスタ８０１は、その一つ一つ
がここでタイムスロットセルと呼ばれるタイムスロット
２０２の各ビット３０２に対応する、複数のフリップフ
ロップ８０２を有する。レジスタ８０１は、レジスタ７
０１の最後のフリップフロップ７０２に対応する１個の
最後のフリップフロップ８０２を有する。

【００６４】リンク１７は、レジスタ８０１の第１フリ
ップフロップ８０２、及びその後のＪ番目毎のフリップ
フロップ８０２に接続される。ここで、Ｊはタイムスロ
ット２０２当りのビット２０３の数である。ビット２０
３はクロックに従って、ビット間隔３０３当りに１ビッ
ト２０３がフリップフロップ８０２の各々を通過する割
合で、直列にシフトレジスタ８０１に入り、進行する。

【００６５】従って、１つのビット間隔３０３の間すべ
てのリンク１７は、異なるタイムスロット２０２の同一
のシーケンシャルビット２０３を並列に搬送し、そして
、一つのタイムスロット２０２の逐次的に隣りあうビッ
ト２０３が、シーケンシャルビット間隔３０３の間に直
列に同一のリンク１７上に現れる。

【００６６】図９は、図６中の複製装置の第３の実施例
を示す。この実施例は、図７または図８の実施例の非デ
ジタル的な同等物である。これは特に光交換システム１
０での使用に適している。図７あるいは図８の実施例に
おける回路７００あるいは回路８００と機能的に同等で
あるフレームアライメント回路９００を有する。

【００６７】しかし、図７あるいは図８のシフトレジス
タ７０１または８０１はこの実施例ではディレイライン
９０１に置き換えられる。ディレイライン９０１は、フ
レーム間隔３０１に等しい端末間信号伝播長を有する光
ファイバである。この実施例では、フリップフロップ７
０２は、ディレイライン９０１に沿って互いに信号伝播
のタイムスロット間隔３０２だけ離れている信号タップ
９０２により置き換えられる。この例では光リンクであ
るリンク１７は、タップ９０２に接続される。

【００６８】リンク１６で受信されるフリップフロップ
２０１は、ディレイライン９０１中にビット直列に送信
され、その中を伝播する。タイムスロット間隔３０２の
間、異なるタイムスロット２０２が各タップ９０２に現
れ、その信号エネルギの一部が接続リンク１７に分かれ
る。マルチビット２０３タイムスロット２０２にとって
、タイムスロット間隔３０２のビット間隔３０３の各々
の間、１つのタイムスロット２０２の異なるビット２０
３が送信され且つ１つのタップ９０２に現れ、異なるタ
イムスロット２０２のビット２０３が異なるタップ９０
２に現れる。このように、外部から見た機能の観点では
、図９の複製装置１４は図７あるいは図８の複製装置１
４と同等である。

【００６９】もちろん、様々な変更や修正が本発明の上
に説明した実施例に対して為され得る。例えば、複製装
置の第１の実施例のＦＩＦＯはそれぞれ、１個のバッフ
ァは分離化装置からロードされ、前にロードされた別の
バッファは多重化装置により繰り返し読み出されるよう
なマルチバッファ配置に置き換えられる。第１の実施例
はまたマルチＡＴＭセルＴＭＳタイムスロットを実施す
るのに拡張され得る。

【００７０】また、複製装置の第２の実施例のシフトレ
ジスタは、回転レジスタ対に置き換えられ、その結果、
各フレーム間隔の間、一つの回転レジスタが現在受信さ
れたフレームをロードし、一方第２の回転レジスタが各
タイムスロット間隔の間各リンク上に前に受信されたフ
レームの異なるタイムスロットを出力する。第２の実施
例はまた、ＡＴＭセル内のビットの数とタイムスロット
セル当り等しい数のフリップフロップを有するシフトレ
ジスタを提供することにより、あるいはＡＴＭセルの伝
播時間に等しいタップ間の遅延を有するディレイライン
を提供することにより、ＡＴＭセルを取り扱うことに拡
張される。もちろん、どちらの実施例も、バッファ過負
荷やレース条件といった理想的でない事象を扱うことに
容易に拡張される。

【００７１】そうした変更と修正は、本発明の精神と範
囲から離れることなく行われる。以上の説明は、本発明
の一実施例に関するもので、この技術分野の当業者であ
れば、本発明の種々の変形例が考え得るが、それらはい
ずれも本発明の技術的範囲に包含される。

【００７２】

【発明の効果】以上に説明したように、本発明によれば
、従来のタイムスロット交換ステージの代わりにタイム
スロット複製ステージを用い、従来の時間多重化交換ス
テージを使用して時分割交換システムを構成することに
より、安価な高速の時分割交換システムを提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例による交換システムの構成を
示すブロック図である。

【図２】図１のシステムに接続されているリンクの送信
フォーマットの一例を示す図である。

【図３】図１中の複製装置の第１の実施例を示すブロッ
ク図である。

【図４】図３の複製装置の具体的構成を示すブロック図
である。

【図５】図４の複製装置で使用される各種クロック信号
のタイミング図である。

【図６】図１中の複製装置の第２の実施例を示すブロッ
ク図である。

【図７】図６の複製装置の第１の実施例を示すブロック
図である。

【図８】図６の複製装置の第２の実施例を示すブロック
図である。

【図９】図６の複製装置の第３の実施例を示すブロック
図である。

【符号の説明】

１１　　　　ＴＭＳステージ１２　　　　複製ステージ１４　　　　複製装置１６　　　　入力リンク１７　　　　接続リンク１８　　　　出力リンク３０　　　　入力ポート４０　　　　出力ポート２０１　　フレーム２０２　　タイムスロット３０２　　タイムスロット間隔

Claims

【特許請求の範囲】

【請求項１】　　各タイムスロット間隔中に入力で受信
されたタイムスロットの情報を出力ポートに送信する、
複数の入力及び少なくとも１個の出力ポートを有する時
間多重化交換手段と、各々が情報のタイムスロットのフ
レームを受信する入力ポート及び時間多重化交換手段の
異なる入力に接続された複数の出力を有し、受信された
情報のタイムスロットのフレームを各タイムスロット間
隔の間に時間多重化交換手段の入力に送信する複数の複
製手段とからなることを特徴とする時分割交換システム
。
【請求項２】　　各複製手段は、所定速度で入力ポート
にタイムスロット情報を受信し、時間多重化交換手段は
、その入力で受信された情報のタイムスロットを出力ポ
ートに前記所定速度と同速度で切り替えることを特徴と
する請求項１記載のシステム。
【請求項３】　　各複製手段は、情報のタイムスロット
の各々を入力ポートで異なるタイムスロット間隔の間に
受信し、且つ、受信された情報のタイムスロットのフレ
ームを各タイムスロット間隔の間に複数の出力に並列に
送信することを特徴とする請求項１記載のシステム。
【請求項４】　　各複製手段は、フレーム内のタイムス
ロットの数と同数の出力を有することを特徴とする請求
項１記載のシステム。
【請求項５】　　時間多重化交換手段は、フレーム内の
タイムスロットの数と同数の、各複製手段に接続された
入力を有し、且つ、各々の入力は異なる複製手段の出力
に接続されていることを特徴とする請求項４記載のシス
テム。
【請求項６】　　各複製手段は、入力ポートでの情報の
タイムスロットのフレームの受信に応答して、受信され
た個々の情報のタイムスロットを個々の出力にフレーム
間隔の各タイムスロット間隔の間に送信する、第１の手
段を有することを特徴とする請求項１記載のシステム。
【請求項７】　　第１の手段は、受信された情報のタイ
ムスロットの各々をそれぞれ異なる出力にフレーム間隔
の各タイムスロット間隔の間に送信することを特徴とす
る請求項６記載のシステム。
【請求項８】　　各複製手段は、入力ポートでの情報の
タイムスロットのフレームの受信に応答して、受信され
た異なる情報のタイムスロットを異なる出力にフレーム
間隔の各タイムスロット間隔の間に送信する、第１の手
段を有することを特徴とする請求項１記載のシステム。
【請求項９】　　第１の手段は、受信されたフレームの
情報の各タイムスロットを各々の出力に異なるタイムス
ロット間隔の間に送信することを特徴とする請求項８記
載のシステム。
【請求項１０】　　各複製手段は、複製手段の入力ポー
トに接続された入力及び、受信フレームの各タイムスロ
ットにそれぞれ対応し、受信フレームの各タイムスロッ
トを異なる出力に送信するためのタイムスロットのフレ
ームの入力ポートからの受信に応答する複数の出力を有
する分離化装置と各分離化装置の出力と時間多重化交換
手段の入力との間にそれぞれ接続され、受信タイムスロ
ットを前記時間多重化交換手段の入力にフレーム間隔の
各タイムスロット間隔の間に送信するために、前記分離
化装置の出力からのタイムスロットの受信に応答する複
数の再送信手段とからなることを特徴とする請求項１記
載のシステム。
【請求項１１】　　各複製手段は、複数の情報のタイム
スロットのフレームの受信に応答して、各受信フレーム
の各情報のタイムスロットをある時刻に各出力に送信し
、且つ異なる情報のタイムスロットを同じ時刻に異なる
出力に送信する、第１の手段を有することを特徴とする
請求項１記載のシステム。
【請求項１２】　　第１の手段は、各受信フレームの各
情報のタイムスロットを各出力に、１つの情報のタイム
スロットを連続する各タイムスロット間隔の各間に、且
つ異なる情報のタイムスロットを１つのタイムスロット
間隔の間に各出力に送信することを特徴とする請求項１
１記載のシステム。
【請求項１３】　　各複製手段は、入力ポートでの情報
のタイムスロットのフレームの受信に応答して、受信情
報の異なるタイムスロットのフレームを並列に複数の出
力に各タイムスロット間隔の間に送信する、第１の手段
を有することを特徴とする請求項１記載のシステム。
【請求項１４】　　第１の手段は、さらに各受信フレー
ムの各情報のタイムスロットをある時刻に各出力に送信
し、且つ、異なる情報のタイムスロットを同じ時刻に異
なる出力に送信することを特徴とする請求項１３記載の
システム。
【請求項１５】　　各複製手段は、入力ポートに接続さ
れた直列入力及び一連の記憶セルを有するシフトレジス
タからなり、前記各セルが受信フレームの各タイムスロ
ットに対応し、前記各セルは時間多重化交換手段の入力
に接続されるその記憶内容の出力を有し、他のセルの出
力とともに時間多重化交換手段のためのタイムスロット
の並列ソースを形成し、前記シフトレジスタは、タイム
スロットのフレームの入力ポートからの受信に応答して
、各タイムスロット間隔の間に１個のタイムスロットが
１個のセルを通過するようにクロックにより前記フレー
ムを一連のセルに入れ且つ移動させることを特徴とする
請求項１記載のシステム。
【請求項１６】　　各複製手段は、入力ポートから受信
されたフレームを受信し伝播させるための入力ポートに
接続された直列入力及び各々が時間多重化交換手段の入
力に接続されている一連の複数のタップを有する、伝播
遅延装置からなり、前記各タップが受信フレームの各タ
イムスロットに対応し、前記各タップは時間多重化交換
手段のためのタイムスロットの並列ソースを共に形成す
るために互いに伝播遅延のタイムスロット間隔だけ離さ
れていることを特徴とする請求項１記載のシステム。
【請求項１７】　　第１の複数の電気通信入力リンクと
第２の複数の電気通信出力リンクとの間で時分割多重化
情報を交換する時分割交換システムにおいて、情報のタ
イムスロットのフレームを受信するために前記第１のリ
ンクの各々に接続され、前記フレーム内のタイムスロッ
トと同じ数の出力を有し、前記フレームを各タイムスロ
ット間隔の間に送信する複数の複製手段と、この複数の
複製手段が有する出力と同数の入力を有し、各入力は前
記複製手段の異なる出力に接続され、入力で受信された
情報のタイムスロットを各出力ポートに各タイムスロッ
ト間隔の間に送信するために、前記第２のリンクの各々
に接続されている複数の出力ポートを有する時間多重化
交換手段とからなることを特徴とする時分割多重化情報
を交換する時分割交換システム。
【請求項１８】　　各複製手段は、情報のタイムスロッ
トの各々をその入力ポートで異なるタイムスロット間隔
の間に受信し、且つ、受信フレームの個々のタイムスロ
ットを異なる１個の出力でフレーム間隔の各タイムスロ
ット間隔の間に送信することを特徴とする請求項１７記
載のシステム。
【請求項１９】　　各複製手段は、情報のタイムスロッ
トの各々をその入力ポートで異なるタイムスロット間隔
の間に受信し、且つ、受信フレームのタイムスロットの
各々を各出力にフレーム間隔の異なるタイムスロット間
隔の間に送信することを特徴とする請求項１７記載のシ
ステム。