JP3161911B2

JP3161911B2 - 回線切替方法及び回線切替装置

Info

Publication number: JP3161911B2
Application number: JP18264294A
Authority: JP
Inventors: 善尚池田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-08-03
Filing date: 1994-08-03
Publication date: 2001-04-25
Anticipated expiration: 2016-04-25
Also published as: JPH0851406A; US5644567A

Description

【発明の詳細な説明】

【０００１】（目次）産業上の利用分野従来の技術（図１３〜図１５）発明が解決しようとする課題課題を解決するための手段（図１）作用（図１）実施例（図２〜図１２）発明の効果

【０００２】

【産業上の利用分野】本発明は、複数の多重伝送回線中
を伝送されている各チャネル毎の伝送データ中の回線ア
ラーム情報に基づいて、いずれか一つの多重伝送回線を
選択するように切り替える回線切替方法及び回線切替装
置に関する。

【０００３】

【従来の技術】図１３に示すような、ディジタル信号の
時分割多重伝送系におけるノード装置２００において
は、伝送障害や装置障害を監視し、品質の良いほうの回
線を選んで、現用ラインをサービスライン２０１−１か
らプロテクションライン２０１−２へ、或いはプロテク
ションライン２０１−２からサービスライン２０１−１
へ回線を切り替えてサービスの運用を継続するようにし
ている。

【０００４】そして、多重伝送データの各チャネルにつ
いて、回線切替を行なうには、それぞれのチャネルのポ
インタ値を検出して、フレーム先頭位置を見つけ、チャ
ネル単位で障害情報を検出して監視しなければならな
い。図１４に従来方法による回線切替装置の構成図を示
す。図中の入力データのＥ（ＥＡＳＴ）側ＤＡＴＡＩ
Ｎがサービスライン２０１−１、Ｗ（ＷＥＳＴ）側ＤＡ
ＴＡＩＮがプロテクションライン２０１−２となる。

【０００５】そして、この図１４において、１１１は１
バイト（ｂｙｔｅ）中のデータを８ビット（ｂｉｔ）に
分離するＤＭＵＸ部（分離部）、１１２は多重データを
チャネル単位に分離するＤＭＵＸ部であり、ＤＭＵＸ部
１１１，１１２はサービスライン２０１−１，プロテク
ションライン２０１−２にそれぞれ設けられている。ま
た、１１３はチャネル処理部、１１４は単一チャネルに
おけるポインタ検出回路、１１５は単一チャネルにおけ
る先頭バイト検出回路、１１６は単一チャネルにおける
各種（図中ではｍ種とする）のアラーム検出部、１１７
はＥ側のｍ種のアラームとＷ側のｍ種のアラームを優先
順位をつけて監視し回線品質の良いほうを選ぶ優先チェ
ック（ＰｒｉｏｒｉｔｙＣｈｅｃｋ）部、１１８は回
線品質の良いほうへ回線切替をするセレクタであり、こ
れらのチャネル処理部１１３，ポインタ検出回路１１
４，先頭バイト検出回路１１５，アラーム検出部１１
６，優先チェック部１１７，セレクタ１１８は、Ｅ側及
びＷ側の各チャネル毎に設けられている。

【０００６】さらに、１１９は分離されたデータを元の
多重データに変換するＭＵＸ部（多重化部）である。上
述の構成により、サービスライン２０１−１のＥ側デー
タとプロテクションライン２０１−２のＷ側データは、
ＤＭＵＸ部１１１，１１２で各チャネル毎のデータにバ
ラレル展開され、各チャネル毎のデータは対応するチャ
ネル処理部１１３において、そのポインタ検出回路１１
４でポインタを検出して、先頭バイト検出回路１１５で
先頭バイトを検出し、この検出結果を用いて、アラーム
検出部１１６で、ｍ種のアラームを検出する。

【０００７】そして、Ｅ側データとＷ側データとにおい
て、その対応するチャネルデータ同士が優先チェック部
１１７で比較され、この比較結果に基づき、セレクタ１
１８を切り替えて、回線品質の良いほうが選ばれる。そ
の後は、ＭＵＸ部１１９で、分離されたデータを元の多
重データに変換することが行なわれる。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のノード装置での回線切替は、多重伝送データ
をチャネル単位に分離して、ポインタ検出，アラーム検
出監視，回線切替をそれぞれパラレル処理しているため
に、同じ機能を満たす処理部がチャネルの数だけ複数個
必要となり、これにより装置が大規模化しコストもかか
る。

【０００９】また、従来の回線切替装置では、図１５に
示すＳＴＭ−４（ＳＴＭ：ＳｙｎｃｈｒｏｎｏｕｓＴ
ｒａｎｓｆｅｒＭｏｄｅ）の例からもわかるように、
パラレル処理のため、トランスミッションディレイが大
きくなっている。なお、図１５中の（ａ）〜（ｉ）で示
す信号は、図１４中に符号（ａ）〜（ｉ）で示した部分
のものである。

【００１０】さらに、高次群インターフェースでチャネ
ル数の多い低次群レベルの回線切替を行なえないため
に、汎用装置へのサービスの拡大が行なえないという課
題もある。本発明は、このような課題に鑑み創案された
もので、ディジタル信号の時分割多重データのポインタ
検出機能，アラーム検出監視機能，回線切替機能をシリ
アル処理することにより、多チャネルの処理を小規模且
つ低コストで実現できるようにした、回線切替方法及び
回線切替装置を提供することを目的とする。

【００１１】また、本発明は、低次群の多重データを処
理することでサービスの拡大を可能にした、回線切替方
法及び回線切替装置を提供することも目的とする。

【００１２】

【課題を解決するための手段】このため、本発明の回線
切替方法は、複数の多重伝送回線をそなえ、これらの多
重伝送回線中を伝送されている各チャネル毎の伝送デー
タ中の回線アラーム情報に基づいて、上記複数の多重伝
送回線のいずれか一つを選択するように切り替える回線
切替方法において、上記の各多重伝送回線について、以
下のステップをとる。（１）多重伝送データ中の各チャネルのフレーム先頭位
置をシリアル処理にてポインタ情報から検出するステッ
プ。（２）このフレーム先頭位置の検出結果に基づき、各チ
ャネルの回線アラーム情報をシリアル処理にて検出する
ステップ。（３）上記の各多重伝送回線での回線アラーム情報の検
出結果に基づいて、上記複数の多重伝送回線のいずれか
をチャネル毎に時系列で切り替えるステップ。

【００１３】このとき、上記多重伝送データの各チャネ
ルに固有のアドレスを割り付け、保持されたポインタ値
を該アドレスに同期して時系列で送り出し、該ポインタ
値をポインタのオフセット位置を示すカウンタ値と比較
することで、ペイロードエンベロープの任意の位置から
該当アドレス位置に時系列で該フレーム先頭位置を検出
するようにしてもよい。

【００１４】また、該カウンタ値と比較される該ポイン
タ値について、スタッフ制御を施すことによって、時系
列で該ポインタ値を更新処理することにより、フレーム
先頭位置の検出をシリアル処理にて行なうようにしても
よい。さらに、スタッフ制御を行なうに際して、該ポイ
ンタ値を増減すべきかどうかの検出を負スタッフバイト
位置で行なってもよい。

【００１５】また、該フレーム先頭位置から多重伝送デ
ータの各チャネルのパリティ情報を時系列で検出すると
ともに、該フレーム先頭位置から多重伝送データの各チ
ャネルのパリティ演算を時系列で行ない、得られたパリ
ティ情報及びパリティ演算情報からパリティエラー情報
を時系列で検出することにより、各チャネルの回線アラ
ーム情報をシリアル処理にて検出することもできる。

【００１６】なお、各チャネル毎に設定されたエラーレ
ートのタイマー周期で時系列で各チャネルの回線アラー
ム情報を検出するようにしてもよく、このとき、設定さ
れた監視エラーレートよりも実際の回線誤り率が悪い場
合は、実際の回線エラーレートで該回線アラーム情報の
検出を行なうようにする。次に、本方法を実施するため
の装置について説明する。

【００１７】図１は本発明の原理ブロック図で、この図
１において、１は各多重伝送回線２０１−１〜２０１−
Ｎ（Ｎは２以上の整数）毎に設けられたシリアル処理部
であり、このシリアル処理部１は、各多重伝送回線２０
１−ｉ（ｉは自然数）毎に各チャネル毎の回線アラーム
情報をシリアル処理にて検出するものである。２は回線
切替部で、この回線切替部２は、各シリアル処理部１で
の検出結果に基づいて、上記複数の多重伝送回線２０１
−ｉのいずれかをチャネル毎に時系列で切り替えるもの
である。

【００１８】上記の各シリアル処理部１は、多重伝送デ
ータ中の各チャネルのフレーム先頭位置をシリアル処理
にてポインタ情報から検出するポインタフレーム先頭位
置検出部３と、このポインタフレーム先頭位置検出部３
での検出結果に基づき、各チャネルの回線アラーム情報
をシリアル処理にて検出する回線アラーム検出部４とを
そなえて構成されている。

【００１９】そして、ポインタフレーム先頭位置検出部
３は、シリアル処理にてポインタ情報を検出するポイン
タ検出部と、このポインタ検出部で検出されたポインタ
情報から多重伝送データ中の各チャネルのフレーム先頭
位置をシリアル処理にて検出するフレーム先頭位置検出
部とをそなえて構成される。また、ポインタ検出部を、
上記多重伝送データの各チャネルに固有のアドレスを割
り付けてポインタ値を保持するポインタ値保持部をそな
えるように構成し、フレーム先頭位置検出部を、ポイン
タのオフセット位置を示すオフセットカウンタと、該ポ
インタ値保持部から該アドレスに同期して時系列で送り
出された該ポインタ値を該オフセットカウンタからのカ
ウンタ値と比較してペイロードエンベロープの任意の位
置から該当アドレス位置に時系列で該フレーム先頭位置
を検出する比較部とをそなえるように構成してもよい。

【００２０】さらに、ポインタ値保持部がＲＡＭで構成
されるとともに、該カウンタ値と比較される該ポインタ
値について、スタッフ制御を施すスタッフ制御部が設け
られ、該スタッフ制御部によるスタッフ制御によって、
該ポインタ値保持部での該ポインタ値を時系列で更新処
理するように構成してもよい。また、スタッフ制御部
に、該ポインタ値を増減すべきかどうかの検出を負スタ
ッフバイト位置で行なうポインタ値増減検出部を設けて
もよく、更にポインタ情報を保持する記憶部が、正スタ
ッフ検出情報を保持する正スタッフ検出情報保持部を兼
用するようにしてもよい。

【００２１】さらに、回線アラーム検出部４を、該フレ
ーム先頭位置から多重伝送データの各チャネルのパリテ
ィ情報を時系列で検出するパリティ検出部と、該フレー
ム先頭位置から多重伝送データの各チャネルのパリティ
演算を時系列で行なうパリティ演算部と、上記のパリテ
ィ検出部及びパリティ演算部で得られたパリティ情報及
びパリティ演算情報からパリティエラー情報を時系列で
検出して各チャネルの回線アラーム情報をシリアル処理
にて検出するパリティエラー検出部とをそなえるように
構成してもよい。

【００２２】また、回線アラーム検出部４を、各チャネ
ル毎に設定されたエラーレートのタイマー周期で時系列
に各チャネルの回線アラーム情報を検出するように構成
してもよく、この場合、設定された監視エラーレートよ
りも実際の回線誤り率が悪い場合は、実際の回線エラー
レートで該回線アラーム情報の検出を行なうように回線
アラーム検出部４を構成することもできる。

【００２３】

【作用】上述の本発明の回線切替方法では、まず、多重
伝送データ中の各チャネルのフレーム先頭位置をシリア
ル処理にてポインタ情報から検出し、ついで、このフレ
ーム先頭位置の検出結果に基づき、各チャネルの回線ア
ラーム情報をシリアル処理にて検出し、更に上記の各多
重伝送回線での回線アラーム情報の検出結果に基づい
て、上記複数の多重伝送回線のいずれかをチャネル毎に
時系列で切り替える。

【００２４】このとき、上記多重伝送データの各チャネ
ルに固有のアドレスを割り付け、保持されたポインタ値
を該アドレスに同期して時系列で送り出し、該ポインタ
値をポインタのオフセット位置を示すカウンタ値と比較
することで、ペイロードエンベロープの任意の位置から
該当アドレス位置に時系列で該フレーム先頭位置を検出
してもよい。

【００２５】また、該カウンタ値と比較される該ポイン
タ値について、スタッフ制御を施すことによって、時系
列で該ポインタ値を更新処理することにより、フレーム
先頭位置の検出をシリアル処理にて行なってもよい。さ
らに、スタッフ制御を行なうに際して、該ポインタ値を
増減すべきかどうかの検出を負スタッフバイト位置で行
なってもよい。

【００２６】また、該フレーム先頭位置から多重伝送デ
ータの各チャネルのパリティ情報を時系列で検出すると
ともに、該フレーム先頭位置から多重伝送データの各チ
ャネルのパリティ演算を時系列で行ない、得られたパリ
ティ情報及びパリティ演算情報からパリティエラー情報
を時系列で検出することにより、各チャネルの回線アラ
ーム情報をシリアル処理にて検出することもできる。

【００２７】なお、各チャネル毎に設定されたエラーレ
ートのタイマー周期で時系列で各チャネルの回線アラー
ム情報を検出するようにしてもよく、このとき、設定さ
れた監視エラーレートよりも実際の回線誤り率が悪い場
合は、実際の回線エラーレートで該回線アラーム情報の
検出を行なうようにする。次に、本方法を実施するため
の装置の作用について図１を用いて説明する。

【００２８】すなわち、各シリアル処理部１で、各多重
伝送回線２０１−ｉ毎に各チャネル毎の回線アラーム情
報をシリアル処理にて検出するが、このとき、上記の各
シリアル処理部１では、そのポインタフレーム先頭位置
検出部３で、多重伝送データ中の各チャネルのフレーム
先頭位置をシリアル処理にてポインタ情報から検出し、
このポインタフレーム先頭位置検出部３での検出結果に
基づき、回線アラーム検出部４にて、各チャネルの回線
アラーム情報をシリアル処理にて検出することが行なわ
れる。

【００２９】そして、回線切替部２で、各シリアル処理
部１での検出結果に基づいて、上記複数の多重伝送回線
２０１−ｉのいずれかをチャネル毎に時系列で切り替え
るのである。なお、ポインタフレーム先頭位置検出部３
をポインタ検出部とフレーム先頭位置検出部とに分けて
構成した場合は、ポインタ検出部で、シリアル処理にて
ポインタ情報を検出し、フレーム先頭位置検出部にて、
ポインタ検出部で検出されたポインタ情報から多重伝送
データ中の各チャネルのフレーム先頭位置をシリアル処
理にて検出する。

【００３０】また、ポインタ検出部のポインタ値保持部
で、上記多重伝送データの各チャネルに固有のアドレス
を割り付けてポインタ値を保持し、更にフレーム先頭位
置検出部の比較部で、ポインタ値保持部から該アドレス
に同期して時系列で送り出された該ポインタ値を該オフ
セットカウンタからのカウンタ値と比較してペイロード
エンベロープの任意の位置から該当アドレス位置に時系
列で該フレーム先頭位置を検出することが行なわれる。

【００３１】さらに、スタッフ制御部によるスタッフ制
御によって、該ポインタ値保持部（ＲＡＭ）での該ポイ
ンタ値を時系列で更新処理するようにしてもよい。ま
た、ポインタ情報を保持する記憶部が、正スタッフ検出
情報を保持する正スタッフ検出情報保持部を兼用するよ
うにしてもよい。さらに、回線アラーム検出部４をパリ
ティ検出部，パリティ演算部，パリティエラー検出部で
構成した場合は、パリティ検出部で、該フレーム先頭位
置から多重伝送データの各チャネルのパリティ情報を時
系列で検出し、パリティ演算部で、フレーム先頭位置か
ら多重伝送データの各チャネルのパリティ演算を時系列
で行ない、更にパリティエラー検出部で、上記のパリテ
ィ検出部及びパリティ演算部で得られたパリティ情報及
びパリティ演算情報からパリティエラー情報を時系列で
検出して各チャネルの回線アラーム情報をシリアル処理
にて検出する。

【００３２】また、回線アラーム検出部４において、各
チャネル毎に設定されたエラーレートのタイマー周期で
時系列に各チャネルの回線アラーム情報を検出してもよ
く、この場合、設定された監視エラーレートよりも実際
の回線誤り率が悪い場合は、実際の回線エラーレートで
該回線アラーム情報の検出を行なうこともできる。

【００３３】

【実施例】以下、図面を参照して本発明の実施例を説明
する。（ａ）全体構成の説明図２は本発明の一実施例の全体構成を示すブロック図で
あるが、この図２はノード装置内に設けられた回線切替
装置の構成を示す図である。この回線切替装置は、図２
に示すように、多重伝送回線としてのサービスライン２
０１−１（Ｅ側ＤＡＴＡＩＮ）、プロテクションライ
ン２０１−２（Ｗ側ＤＡＴＡＩＮ）のそれぞれに、１
バイトのデータを分離するＤＭＵＸ部１１をそなえてい
る。

【００３４】また、この回線切替装置は、Ｅ側及びＷ側
のシリアル処理部１２をそなえているが、このシリアル
処理部１２は、各ライン（多重伝送回線）２０１−１，
２０１−２毎に各チャネル毎の回線アラーム情報をシリ
アル処理にて検出するものである。そして、各シリアル
処理部１２は、多重伝送データ中の各チャネルのフレー
ム先頭位置情報を有する先頭バイトをシリアル処理にて
ポインタ情報から検出するポインタ先頭バイト検出部
（ポインタフレーム先頭位置検出部）１３と、このポイ
ンタ先頭バイト検出部１３での検出結果に基づき、各チ
ャネルの回線アラーム情報（以下、単にアラームという
ことがある）をシリアル処理にて検出するアラーム検出
部１４とをそなえて構成されている。

【００３５】また、ポインタ先頭バイト検出部１３は、
ポインタ検出部１５，先頭バイト検出部１６をそなえて
構成されている。ここで、ポインタ検出部１５は多重デ
ータの各チャネルのポインタ値をシリアルで検出するも
ので、先頭バイト検出部１６はポインタ検出部１５で検
出されたポインタ値より各チャネルの先頭バイトを見つ
け出すものである。

【００３６】さらに、アラーム検出部１４は各チャネル
のフレーム先頭位置（先頭バイト）を元に各種（図中で
はｍ種とする）のアラームを検出するものである。ま
た、優先チェック（ＰｒｉｏｒｉｔｙＣｈｅｃｋ）部
１７が設けられており、この優先チェック部１７は、ア
ラーム検出部１４での検出結果に基づき、Ｅ側とＷ側の
データの回線品質を監視して良いほうを選ぶものであ
る。

【００３７】さらに、優先チェック部１７からの出力に
応じて回線品質の良いほうへ回線切替をするセレクタ１
８が設けられている。そして、これらの優先チェック部
１７，セレクタ１８は、各シリアル処理部１２での検出
結果に基づいて、多重伝送回線２０１−１，２０２−２
のいずれかをチャネル毎に時系列で切り替える回線切替
部を構成する。

【００３８】なお、１９は分離されたデータを元の多重
データに変換するＭＵＸ部である。このような構成によ
り、その動作は次のとおりである。すなわち、各シリア
ル処理部１２で、各多重伝送回線２０１−１，２０１−
２毎に各チャネル毎の回線アラーム情報をシリアル処理
にて検出するが、このとき、上記の各シリアル処理部１
２では、そのポインタフレーム先頭位置検出部１３で、
ポインタ検出部１５及び先頭バイト検出部１６を用い
て、多重伝送データ中の各チャネルのフレーム先頭位置
としての先頭バイトをシリアル処理にてポインタ情報か
ら検出し、このポインタフレーム先頭位置検出部１３で
の検出結果に基づき、アラーム検出部１４にて、各チャ
ネルの回線アラーム情報をシリアル処理にて検出するこ
とが行なわれる。

【００３９】そして、各シリアル処理部１２での検出結
果に基づいて、優先チェック部１７がセレクタ１８へ制
御信号を出して、セレクタ１８で、ライン２０１−１，
２０１−２のいずれかをチャネル毎に時系列で切り替え
るのである。このようにしてポインタ検出部１５，先頭
バイト検出部１６，アラーム検出部１４をシリアル処理
することにより、従来はＥ側，Ｗ側のそれぞれにチャネ
ル数分必要であった各検出処理部（図１４の符号１１３
参照）が、Ｅ側シリアル処理部１２とＷ側シリアル処理
部１２だけで構成することができ、ひいては後続処理部
としての優先チェック部１７及び回線切替をするセレク
タ１８の単一化を実現することができる。

【００４０】今、図１２に本シリアル処理方式による回
線切替装置のトランスミッションディレイをＳＴＭ−４
を例にして示すが、本シリアル処理方式では、チャネル
多重されたデータ（この例では１２多重）を分離するこ
となく、時系列で処理されるため、ＤＭＵＸ部１１によ
るトランスミッションディレイを小さくできることがわ
かる（図１２参照）。

【００４１】なお、図１２中の（ａ）〜（ｈ）で示す信
号は、図２中に符号（ａ）〜（ｈ）で示した部分のもの
である。（ｂ）シリアル処理によるポインタ及び先頭バイトの検
出の説明さらに、シリアル処理によるポインタ及び先頭バイトの
検出手法について説明する。

【００４２】図３はシリアル処理によるポインタ及び先
頭バイトの検出手法を実現するためのポインタフレーム
先頭位置検出部の構成図であり、この図３に示すポイン
タフレーム先頭位置検出部１３は、ポインタ検出部１５
と先頭バイト検出部１６とをそなえて構成されている
が、詳細には、オール１検出部２１，ＮＤＦ検出部２
２，上位バイト保持部２４，下位バイト保持部２５，３
フレーム連続一致検出部２６，ＡＩＳ検出部２７，アク
ティブポインタ保持部２８，比較部２９，スタッフ（Ｓ
ＴＵＦＦ）制御部３０をそなえるとともに、パルスジェ
ネレータ（ＰＧ）３１，オフセットカウンタ３２，比較
部３３，タイミング生成部３４等をそなえて構成されて
いる。

【００４３】ここで、オール１検出部２１は、ポインタ
バイトの上位８ビットのオール１（ＡＬＬ’１’）を検
出するもので、ＡＩＳ（ＡｌａｒｍＩｎｄｉｃａｔｉ
ｏｎＳｉｇｎａｌ）の検出に用いられる。ＮＤＦ検出部
２２は、ＮＤＦ（ＮｅｗＤａｔａＦｌａｇ）を検出
するもので、ポインタ値の更新時に用いられる。

【００４４】なお、図３におけるＳＳｂｉｔ（符号２
３参照）はデータサイズで伝送データのフレームを示
し、ＰＴＲｂｉｔ（符号２３参照）はポインタ上位２
ビットを示す。また、上位バイト保持部２４は、受信ポ
インタの上位バイト（Ｖ１バイト又はＨ１バイト）を保
持するもので、前述のＡＩＳ情報，ＮＤＦ情報，ＳＳ
ｂｉｔ，ポインタの上位２ｂｉｔが保持される。

【００４５】下位バイト保持部２５は、受信ポインタの
下位バイト（Ｖ２バイト又はＨ２バイト）を保持するも
ので、３フレーム連続一致検出部２６は、有効なポイン
タ値が３フレーム連続して一致したかどうかを検出する
もので、ポインタの誤り受信の保護に使われる。ＡＩＳ
検出部２７は、ポインタバイトオール１からＡＩＳを検
出するものである。

【００４６】アクティブポインタ保持部２８は、３フレ
ーム連続一致検出部２６からの信号とＮＤＦイネーブル
信号とがＯＲゲート３５に入力されることにより生成さ
れた信号を更新制御信号として受けて、現在のポインタ
値〔実際に動作を起こしているポインタ値：Ａｃｔｉｖ
ｅＰｏｉｎｔｅｒ（ＡＣＴＰＴＲ）〕を保持するも
のである。

【００４７】比較部２９は、上位バイト保持部２４と下
位バイト保持部２５からの受信ポインタ値とアクティブ
ポインタ保持部２８からの現在のポインタ値とを比較し
て、多数決の結果、ポインタ値増加〔Ｉｎｃｒｅｍｅｎ
ｔ（ＩＮＣ）〕又はポインタ値減少〔Ｄｅｃｒｅｍｅｎ
ｔ（ＤＥＣ）〕を検出するもので、スタッフ制御部３０
は、比較部２９でのＩＮＣ／ＤＥＣ検出時にアクティブ
ポインタ保持部２８のアクティブポインタ値（ＡＣＴ
ＰＴＲ）に＋１又は−１（＋１／−１）するものであ
る。

【００４８】パルスジェネレータ３１は、オーバヘッド
バイト（ＯＶＥＲＨＥＡＤｂｙｔｅ），スタッフバ
イト（ＳＴＵＦＦｂｙｔｅ）及びオフセットカウンタ
３２のタイミングを生成するものである。また、オフセ
ットカウンタ３２は、データのタイムスロットルのポイ
ンタオフセット値を示すものである。

【００４９】比較部３３は、各チャネルの先頭位置を検
出するもので、この比較部３３では、アクティブポイン
タ保持部２８からシリアルで送り出される各チャネルの
ポインタ値とオフセットカウンタ３２からのポインタオ
フセット値とを比較して、一致した位置がそのチャネル
の先頭バイト位置として示されるようになっている。タ
イミング生成部３４は比較部３３での比較結果で得られ
た先頭バイト位置からＳＰＥ（Ｓｙｎｃｈｒｏｎｏｕｓ
ＰａｙｌｏａｄＥｎｖｅｌｏｐｅ；同期ペイロード
エンベロープ））部分だけ有効にするタイミング生成部
である。

【００５０】そして、この図３に示すものでは、上位バ
イト保持部２４で、受信ポインタの上位バイト（ＡＩＳ
情報，ＮＤＦ情報，ＳＳｂｉｔ，ポインタの上位２ｂ
ｉｔ）が保持され、更に下位バイト保持部２５で、受信
ポインタの下位バイトが保持される。また、アクティブ
ポインタ保持部２８では、現在のポインタ値を保持され
るが、このとき比較部２９での比較結果に基づき、スタ
ッフ制御部３０が、アクティブポインタ保持部２８のア
クティブポインタ値（ＡＣＴＰＴＲ）に＋１／−１を
している。

【００５１】さらに、比較部３３にて、アクティブポイ
ンタ保持部２８からシリアルで送り出される各チャネル
のポインタ値とオフセットカウンタ３２からのポインタ
オフセット値とを比較して、一致した位置をそのチャネ
ルの先頭バイト位置として示す。なお、タイミング生成
部３４にて、比較部３３での比較結果で得られた先頭バ
イト位置からＳＰＥ部分だけ有効にしている。これによ
り、先頭バイトタイミングパルスが出力される。

【００５２】このように上述の各処理部では、多重デー
タの各チャネルに割り付けられた固有のアドレスに同期
して時系列で処理されるため、ＳＰＥの任意の位置から
該当アドレス位置に時系列に先頭バイトを検出すること
ができるのである。次に、ポインタの上位バイト保持部
２４，下位バイト保持部２５，アクティブポインタ保持
部２８にＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍ
ｏｒｙ）を用いることにより、ポインタ値の更新とスタ
ッフ制御のシリアル処理を実現する例について説明す
る。

【００５３】まず、図４にＶＴ（ＶｉｒｔｕａｌＴｒ
ｉｂｕｔａｒｙ）を例にした本シリアル処理方式による
ポインタ検出回路の構成を示すが、この図４に示すポイ
ンタフレーム先頭位置検出部１３も、ポインタ検出部１
５と先頭バイト検出部１６とをそなえて構成されている
が、詳細には、上位バイト保持用ＲＡＭ４１（この上位
バイト保持用ＲＡＭ４１は上位バイト保持部２４に相当
する），下位バイト保持用ＲＡＭ４２（この下位バイト
保持用ＲＡＭ４２は下位バイト保持部２５に相当す
る），セレクタ制御部４３，マルチプレクサ４４，アク
ティブポインタ保持用ＲＡＭ４５，比較部４６（この比
較部４６は比較部２９に相当する），多数決判定部４
７，ポインタ値増減部（ＩＮＣ／ＤＥＣ部）４８，ＩＮ
Ｃ情報保持部５２をそなえるとともに、オフセットカウ
ンタ４９（このオフセットカウンタ４９はオフセットカ
ウンタ３２に相当する），比較部５０（この比較部５０
は比較部３３に相当する），先頭バイトタイミング生成
部５１，ＡＮＤゲート５８，パルスジェネレータ５３
（このパルスジェネレータ５３はパルスジェネレータ３
１に相当する），データ保持用のラッチとしてのフリッ
プフロップ５４〜５７等をそなえて構成されている。

【００５４】なお、セレクタ制御部４３，マルチプレク
サ４４，アクティブポインタ保持用ＲＡＭ４５，フリッ
プフロップ５６は、アクティブポインタ保持部２８を構
成し、多数決判定部４７，ＩＮＣ／ＤＥＣ部４８，ＩＮ
Ｃ情報保持部５２はスタッフ制御部３０を構成する。ま
た、先頭バイトタイミング生成部５１，アンドゲート５
８はタイミング生成部３４を構成する。

【００５５】ここで、上位バイト保持用ＲＡＭ４１は受
信ポインタの上位バイトを保持しておくＲＡＭであり、
下位バイト保持用ＲＡＭ４２は受信ポインタの下位バイ
トを保持しておくＲＡＭであり、それぞれのＲＡＭ４
１，４２はアドレスに同期してＶ２バイト位置とＶ３バ
イト（負スタッフバイト；ＮｅｇａｔｉｖｅＳｔｕｆ
ｆｂｙｔｅ）位置で読み出されるようになっている。

【００５６】そして、Ｖ２バイト位置で読み出された１
０ビット受信ポインタは、アクティブポインタ値の更新
制御があった場合は、セレクタ制御部４３での制御によ
り、マルチプレクサ４４を介してアクティブポインタ保
持用ＲＡＭ４５に書き込まれる。また、Ｖ３バイト位置
で読み出された１０ビット受信ポインタは、比較部４６
で、アクティブポインタ保持用ＲＡＭ４５から読み出さ
れたポインタ値と比較され、多数決判定部４７で、Ｉビ
ット（インクリメントビット），Ｄビット（デクリメン
トビット）の多数決判定により、ＩＮＣ／ＤＥＣ部４８
にてＩＮＣ／ＤＥＣが検出される。

【００５７】検出されたＩＮＣ／ＤＥＣ情報により、Ｉ
ＮＣ／ＤＥＣ部４８でアクティブポインタ値に＋１／−
１をして、再びアクティブポインタ保持用ＲＡＭ４５に
書き込まれる。また、アクティブポインタ保持用ＲＡＭ
４５からは常時ポインタ値が読み出され、比較部５０に
て、オフセットカウンタ４９のポインタオフセット値と
比較することによって、先頭バイト位置が検出されるよ
うになっている。

【００５８】そして、検出した先頭バイト位置は、先頭
バイトタイミング生成部５１にて、オーバヘット（ＯＶ
ＥＲＨＥＡＤ）タイミングパルスとＩＮＣ情報（ポイ
ンタ値増加情報），ＤＥＣ情報（ポインタ値減少情報）
を元に、ＳＰＥ部分だけを有効にする。以上の動作によ
り、ポインタ値の更新とスタッフ制御のシリアル処理を
実現することができる。

【００５９】ところで、ＩＮＣ情報保持部５２は、負ス
タッフバイト位置で検出されたＩＮＣ情報を正スタッフ
バイト位置（ＰｏｓｉｔｉｖｅＳｔｕｆｆｂｙｔｅ
位置）まで保持するものであるが、このように、スタッ
フ制御部３０に、ポインタ値を増減すべきかどうかの検
出を負スタッフバイト位置で行なうポインタ値増減検出
部を構成するＩＮＣ情報保持部５２を設ければ、ＤＥＣ
情報は、負スタッフバイト位置で検出された生の情報で
処理することができ、これによりＤＥＣ情報を保持して
おく保持部は不要となる。

【００６０】また、ＡＩＳの検出はＶ２バイト位置で行
なうため、図３で示した受信ポインタの上位バイト保持
部２４のＡＩＳ情報は、Ｖ３バイト位置では不要とな
る。この保持領域にＩＮＣ情報を保持することによっ
て、上述のＩＮＣ情報の保持部５２を削減できる。すな
わち、このＩＮＣ情報保持部５２の機能を上位バイト保
持部２４の記憶部に兼用させることにより、ＩＮＣ情報
の保持部５２を削減できるのである。

【００６１】なお、図５にＶＴ１．５を例にしたタイム
チャートを示すが、この図５中の（ａ）〜（ｓ）で示す
信号は、図４中に符号（ａ）〜（ｓ）で示した部分のも
のである。（ｃ）シリアル処理による回線アラーム監視の説明さらに、シリアル処理による回線アラーム監視手法につ
いて説明する。

【００６２】図６はシリアル処理による回線アラーム監
視手法を実現するためのアラーム検出部の構成図である
が、この図６に示すアラーム検出部１４は、パリティバ
イト検出部６１，パリティ演算部６２，比較部６３，パ
リティエラー計数部６４，スレショルドオーバー検出部
６５，アラーム検出保護部６６，タイマー６７，６８，
初期化パルス生成部６９をそなえて構成されている。

【００６３】ここで、パリティバイト検出部６１は、送
信側パリティ演算結果が載っているパリティバイトを検
出するもので、パリティ演算部６２は、ＳＰＥのパリテ
ィを演算するものである。また、比較部６３は、パリテ
ィ演算部６２で得られたパリティ演算結果とパリティバ
イト検出部６１で得られたパリティバイトを比較して、
パリティエラーを検出するものである。

【００６４】パリティエラー計数部６４は、比較部６３
で得られたパリティエラーをタイマー周期の間カウント
するもので、スレショルドオーバー検出部６５は、エラ
ーカウント値がスレショルド値に達しているかを判別す
るものである。アラーム検出保護部６６は、スレショル
ドオーバー検出部６５で判別されたスレショルドオーバ
ーのエラーの保護をとり、回線アラームを検出するもの
である。

【００６５】タイマー６７は、パリティエラーの検出周
期でパルスを発生するもので、タイマー６８は、設定タ
イマー周期でパルスを発生するものである。初期化パル
ス生成部６９は、設定タイマー周期毎或いはスレショル
ドオーバー時のパリティエラーの検出周期毎に、パリテ
ィエラー計数部６４及び設定タイマー６８を初期化する
ための初期化パルスを生成するものである。

【００６６】このような構成により、パリティバイト検
出部６１で、パリティバイトが検出されるとともに、パ
リティ演算部６２で、ＳＰＥのパリティが演算され、比
較部６３で、パリティ演算結果とパリティバイトが比較
されて、パリティエラーが検出される。その後、パリテ
ィエラー計数部６４で、パリティエラーがタイマー周期
（パリティエラーの検出周期）の間カウントされ、更に
スレショルドオーバー検出部６５で、エラーカウント値
がスレショルド値に達しているかが判別されるのであ
る。

【００６７】そして、アラーム検出保護部６６で、スレ
ショルドオーバーのエラーの保護をとり、回線アラーム
が検出される。なお、設定タイマー周期毎或いはスレシ
ョルドオーバー時のパリティエラーの検出周期毎に、パ
リティエラー計数部６４及び設定タイマー６８は初期化
されている。

【００６８】このようにして、以上の各処理部は多重デ
ータの各チャネルに割り付けられたアドレスに同期し
て、シリアルで処理されるのである。なお、図７はＳＴ
Ｍ−１を例に示したフレーム構成図であるが、この図７
に示すように、各チャネルのフレーム先頭バイト位置
（図の例ではＪ１バイト）が分かれば、パリティバイト
（図の例ではＢ３バイト）は決まった位置にあるため検
出することができる。この場合は、どのチャネルもＪ１
バイトを’０’とすると、Ｂ３バイトは８７バイト目に
存在する。

【００６９】以上のことから各チャネルともフレーム先
頭バイト位置からパリティバイトまでカウントすること
によって、パリティバイトを検出することができるので
ある。次に、パリティバイト検出部について更に詳述す
る。図８はパリティバイト検出部の回路構成図である
が、この図８に示すように、パリティバイト検出部６１
は、初期部７１，カウント値保持用ＲＡＭ７２，加算器
７３，デコーダ７４，パルスジェネレータ７５，Ｓ／Ｌ
ＯＨマスク制御部７６，ＡＮＤゲート７７，ラッチとし
てのフリップフロップ７８をそなえて構成されている。

【００７０】ここで、初期部７１は、フレーム先頭位置
でカウント値を’０’に初期化するもので、カウント値
保持用ＲＡＭ７２は、各チャネルのカウント値を割り当
てられたアドレスに保持するものである。加算器７３
は、パルスジェネレータ７５からのタイミングパルスに
よって、カウント値を１ずつ加算するもので、デコーダ
７４は、パリティバイト位置でカウント値をデコードす
るものである。

【００７１】パルスジェネレータ７５は、Ｓ／ＬＯＨ
（Ｓｅｃｔｉｏｎ／ＬｉｎｅＯｖｅｒＨｅａｄ）タ
イミングパルスを生成するものである。また、Ｓ／ＬＯ
Ｈマスク制御部７６は、Ｓ／ＬＯＨのためのマスク制御
を施すもので、パリティバイトタイミングパルスを出力
するようになっている。ＡＮＤゲート７７は、マスク制
御部７６からの信号に基づき、受信データからパリティ
バイトを取り出すためのものである。

【００７２】このような構成により、ＡＮＤゲート７７
への制御信号を生成するには、加算器７３で、カウント
値保持用ＲＡＭ７２で保持されたカウント値を１ずつ加
算し、更にデコーダ７４によって、パリティバイト位置
でカウント値をデコードする。そして、Ｓ／ＬＯＨマス
ク制御部７６で、Ｓ／ＬＯＨのためのマスク制御を施し
て、パリティバイトタイミングパルスを制御信号として
ＡＮＤゲート７７へ出力する。

【００７３】その後は、ＡＮＤゲート７７では、マスク
制御部７６からの信号に基づき、受信データからパリテ
ィバイトが取り出される。このようにして、各チャネル
に割り付けたアドレスに同期してシリアルで加算するこ
とにより、ＡＮＤゲート７７をパリティバイトタイミン
グで開くことにより、各チャネルのパリティバイトを時
系列で検出することができる。

【００７４】なお、図９はＳＴＭ−１を例にしたタイム
チャートであるが、この図９中の（ａ）〜（ｆ）で示す
信号は、図８中に符号（ａ）〜（ｆ）で示した部分のも
のである。次に、パリティ演算部について更に詳述す
る。図１０にパリティ演算部の回路構成図を示すが、こ
の図１０に示すように、パリティ演算部６２は、初期部
８１，ＳＰＥデータ抽出部８２，比較部８３，８７，パ
リティ演算保持用ＲＡＭ８４，ＡＮＤゲート８５，パリ
ティ演算結果保持用ＲＡＭ８６をそなえて構成されてい
る。

【００７５】ここで、初期部８１は、パリティ演算開始
位置の初期化を行なうもので、フレーム先頭位置で前フ
レームのパリティ演算結果を初期化するようになってい
る。ＳＰＥデータ抽出部８２は、受信データからＳＰＥ
データだけを取り出すもので、比較部８３は初期部８１
からの信号とＳＰＥデータ抽出部８２からの信号とにつ
いて比較演算を施すことにより、パリティ演算を行なう
ものである。

【００７６】パリティ演算保持用ＲＡＭ８４は、比較部
８３での演算結果を保持するＲＡＭであり、ＡＮＤゲー
ト８５は、フレーム先頭バイトタイミングパルスとパリ
ティ演算保持用ＲＡＭ８４からのデータとを受けて、１
フレーム間のパリティ演算結果を取り出すものである。
パリティ演算結果保持用ＲＡＭ８６は、パリティ演算結
果をパリティバイト位置まで保持するＲＡＭであり、比
較部８７は、パリティ演算結果とパリティバイトとを比
較してパリティチェックを行なうもので、この比較部８
７での比較の結果、パリティエラーが検出される。

【００７７】このような構成により、パリティ演算結果
保持用ＲＡＭ８６で、パリティ演算結果がパリティバイ
ト位置まで保持され、比較部８７で、パリティ演算結果
とパリティバイトとを比較して、パリティエラーが検出
されるのである。以上の構成により、各処理部はアドレ
スに同期して時系列でパリティエラーを検出することが
できるのである。

【００７８】なお、本構成でＶＴのパリティ演算を行な
う場合を考えると、ＶＴＳＰＥのパリティバイトはＳ
ＰＥ先頭バイトにあるため、この場合は、パリティ演算
結果保持用ＲＡＭ８６は不要である。次に、パリティエ
ラーによる回線アラームの検出について説明する。図１
１はパリティエラーによる回線アラーム検出のための回
路構成（図６のうちパリティバイト検出部６１，パリテ
ィ演算部６２，比較部６３等を除いた部分に相当する）
を示すが、この図１１に示す回路には、エラーレート設
定部９１，タイマー９２，９３，マルチプレクサ９４，
加算器９５，スレショルドオーバー検出部９６，初期部
９７，パリティエラーカウント数保持用ＲＡＭ９８，保
護段数制御部９９，保護段数計数部１００，保護段数保
持用ＲＡＭ１０１，デコーダ１０２，ラッチとしてのフ
リップフロップ１０３〜１０５が設けられている。

【００７９】ここで、エラーレート設定部９１は、各チ
ャネルに任意に設定したエラーレートをアドレスに同期
してエラーレート毎にシリアルにするものである。タイ
マー９２は、パリティエラー検出周期設定用のタイマー
であり、タイマー９３は、各エラーレートでの検出周期
設定用のタイマーであり、これにより、アドレスに同期
して各チャネルとも任意な位置から動作することができ
る。

【００８０】マルチプレクサ９４は、設定されたエラー
レートのタイマー周期を取り出すためのもので、このマ
ルチプレクサ９４によって、タイマー周期パルスは各チ
ャネルに割り当てられたアドレスに同期してシリアル配
置される。加算器９５は、パリティエラーの個数を数え
るための加算器であり、スレショルドオーバー検出部９
６は、パリティエラーの個数がスレショルドに達してい
るかどうかを検出するためのもので、更にこのスレショ
ルドオーバー検出部９６では、スレショルドオーバー時
は設定タイマー周期に達していなくてもアラーム検出が
できるように、パリティエラー検出周期設定用タイマー
９２で監視されている。

【００８１】初期部９７は、設定タイマー周期毎或いは
スレショルドオーバー毎に、パリティエラーカウント数
保持用ＲＡＭ９８及び各エラーレートの検出周期設定用
タイマー９３の初期化を行なうものであり、パリティエ
ラーカウント数保持用ＲＡＭ９８は、パリティエラー検
出周期毎に、パリティエラーのカウント数を保持するた
めのＲＡＭである。

【００８２】保護段数制御部９９は、スレショルドオー
バーの検出保護を制御するためのもので、この保護段数
制御部９９で、スレショルドオーバー毎に保護段数が１
段上がり、設定タイマー周期毎に１段下がるように制御
される。保護段数計数部１００は、保護段数のための計
数部で、保護段数制御部９９により前段の状態から１段
ずつ変化するようになっている。

【００８３】保護段数保持用ＲＡＭ１０１は保護段数を
保持するためのＲＡＭであり、デコーダ１０２は検出／
解除段数のためのデコーダで、このデコーダ１０２から
回線アラームが出力されるようになっている。以上の構
成により、各処理部はアドレスに同期して時系列で動作
し、各チャネルに任意に設定されたエラーレートでもタ
イマー周期パルスをアドレスに同期させて配置すること
により、回線エラーの監視を時系列で行なうことができ
る。

【００８４】なお、スレショルドオーバーをパリティエ
ラー検出周期設定用のタイマー９２で監視することによ
って、実際の回線エラーレートでアラームを検出するこ
とができるのである。このように、多重伝送データの各
チャネルのフレーム先頭位置をシリアル処理でポインタ
検出し、更に、各チャネルの回線アラームもシリアルで
検出することにより、回線品質の監視と回線切替を単一
化することができ、これにより、トランスミッションデ
ィレイを小さくすることができる。

【００８５】さらに、低次群データは一般にチャネル数
が多いが、本回線切替装置を使用すれば、アラーム検出
系を回線数だけ用意すればよいので、容易に低次群レベ
ルの回線切替を実現することができ、これにより、汎用
装置へのサービスの拡大が可能になる。また、ポインタ
検出に際して、多重データの各チャネルに固有のアドレ
スを割り付け、保持されたポインタ値をアドレスに同期
して時系列に送り出し、ポインタのオフセット位置を示
すカウンタ値と比較することで、ＳＰＥの任意の位置か
ら該当アドレス位置に時系列で先頭バイト位置を検出す
るができる。

【００８６】さらに、ポインタ値の保持をＲＡＭを用い
て行ない、時系列でポインタ値の更新とスタッフ制御と
を行なうことによって、シリアル処理を実現することが
できる。また、スタッフ制御の際に、ポインタ値の増減
〔Ｉｎｃｒｅｍｅｎｔ（ＩＮＣ）／Ｄｅｃｒｅｍｅｎｔ
（ＤＥＣ）〕の検出を負スタッフバイト位置で行なうこ
とで、ＤＥＣ情報の保持部が不要となり、その分、回路
の簡素化に寄与する。

【００８７】さらに、ＩＮＣ検出情報の保持をＨ１バイ
ト或いはＶ１バイトの保持部のデータ記憶領域と兼用す
ることで、回路の縮小化を更に図ることができる。ま
た、フレーム先頭バイト位置から多重データの各チャネ
ルのパリティバイトを時系列で検出するとともに、フレ
ーム先頭バイト位置から多重データの各チャネルのパリ
ティ演算を時系列で行なって、パリティエラーを時系列
で検出することができる。

【００８８】なお、回線アラームの監視において、各チ
ャネルに任意に設定されたエラーレートのタイマー周期
で時系列でエラー監視を行なうこともでき、更に、回線
アラーム監視において、設定された監視エラーレートよ
りも実際の回線誤り率が悪い場合は、実際の回線エラー
レートでアラーム検出を行なうことでき、実用的であ
る。

【００８９】

【発明の効果】以上詳述したように、本発明によれば、
次のような効果ないし利点が得られる。（１）多重伝送データの各チャネルのフレーム先頭位置
をシリアル処理でポインタ検出し、更に各チャネルの回
線アラームもシリアルで検出することにより、回線品質
の監視と回線切替を単一化することができ、これによ
り、トランスミッションディレイを小さくすることがで
きる。即ち、多重データの伝送容量が増大しても装置構
成が小規模化され、構成そのものも簡易化されるほか、
トランスミッションディレイも小さくでき、ディジタル
多重伝送系に寄与するところが大きい。更に、低次群デ
ータは一般にチャネル数が多いが、本回線切替装置を使
用すれば、アラーム検出系を回線数だけ用意すればよい
ので、容易に低次群レベルの回線切替を実現することが
でき、これにより、汎用装置へのサービスの拡大が可能
になる（請求項１，８，９）。

【００９０】（２）ポインタの検出に際して、多重デー
タの各チャネルに固有のアドレスを割り付け、保持され
たポインタ値をアドレスに同期して時系列に送り出し、
ポインタのオフセット位置を示すカウンタ値と比較する
ことで、ペイロードエンベロープの任意の位置から該当
アドレス位置に時系列で先頭バイト位置を検出するがで
きる（請求項２，１０）。

【００９１】（３）ポインタ値の保持をＲＡＭを用いて
行ない、時系列でポインタ値の更新とスタッフ制御とを
行なうことによって、シリアル処理を実現できる（請求
項３，１１）。（４）スタッフ制御の際に、ポインタ値の増減の検出を
負スタッフバイト位置で行なうことで、ポインタ値減情
報の保持部が不要となり、その分、回路の簡素化に寄与
する（請求項４，１２）。

【００９２】（５）ポインタ情報を保持する記憶部が、
正スタッフ検出情報を保持する正スタッフ検出情報保持
部を兼用しているので、回路の縮小化を更に図ることが
できる（請求項１３）。（６）フレーム先頭バイト位置から多重データの各チャ
ネルのパリティバイトを時系列で検出するとともに、フ
レーム先頭バイト位置から多重データの各チャネルのパ
リティ演算を時系列で行なうので、パリティエラーを時
系列で検出することができる（請求項５，１４）。

【００９３】（７）回線アラームの監視において、各チ
ャネルに任意に設定されたエラーレートのタイマー周期
で時系列でエラー監視を行なうこともでき、更に、回線
アラーム監視において、設定された監視エラーレートよ
りも実際の回線誤り率が悪い場合は、実際の回線エラー
レートでアラーム検出を行なうこともでき、実用的であ
る（請求項６，７，１５，１６）。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例の全体構成を示すブロック図
である。

【図３】ポインタフレーム先頭位置検出部の構成を示す
ブロック図である。

【図４】ポインタフレーム先頭位置検出部の具体的構成
を示すブロック図である。

【図５】図４に示す回路の動作を説明するためのタイム
チャートである。

【図６】アラーム検出部の構成を示すブロック図であ
る。

【図７】ＳＴＭ−１のフレーム構成を説明する図であ
る。

【図８】パリティバイト検出部の構成を示すブロック図
である。

【図９】パリティバイト検出部の動作を説明するための
タイムチャートである。

【図１０】パリティ演算部の構成を示すブロック図であ
る。

【図１１】アラーム検出部の要部構成を示すブロック図
である。

【図１２】本発明による装置のトランスミッションディ
レイを説明するタイムチャートである。

【図１３】ディジタル信号の時分割多重伝送系の一例を
示す図である。

【図１４】従来例を示すブロック図である。

【図１５】従来例による装置のトランスミッションディ
レイを説明するタイムチャートである。

【符号の説明】

１シリアル処理部２回線切替部３ポインタフレーム先頭位置検出部４回線アラーム検出部１１ＤＭＵＸ部１２シリアル処理部１３ポインタ先頭バイト検出部（ポインタフレーム先
頭位置検出部）１４アラーム検出部１５ポインタ検出部１６先頭バイト検出部１７優先チェック部１８セレクタ１９ＭＵＸ部２１オール１検出部２２ＮＤＦ検出部２４上位バイト保持部２５下位バイト保持部２６３フレーム連続一致検出部２７ＡＩＳ検出部２８アクティブポインタ保持部２９比較部３０スタッフ制御部３１パルスジェネレータ３２オフセットカウンタ３３比較部３４タイミング生成部３５ＯＲゲート４１上位バイト保持用ＲＡＭ４２下位バイト保持用ＲＡＭ４３セレクタ制御部４４マルチプレクサ４５アクティブポインタ保持用ＲＡＭ４６比較部４７多数決判定部４８ポインタ値増減部（ＩＮＣ／ＤＥＣ部）４９オフセットカウンタ５０比較部５１先頭バイトタイミング生成部５２ＩＮＣ情報保持部（正スタッフ検出情報保持部）５３パルスジェネレータ５４〜５７フリップフロップ５８ＡＮＤゲート６１パリティバイト検出部６２パリティ演算部６３比較部６４パリティエラー計数部６５スレショルドオーバー検出部６６アラーム検出保護部６７，６８タイマー６９初期化パルス生成部７１初期部７２カウント値保持用ＲＡＭ７３加算器７４デコーダ７５パルスジェネレータ７６Ｓ／ＬＯＨマスク制御部７７ＡＮＤゲート７８フリップフロップ８１初期部８２ＳＰＥデータ抽出部８３比較部８４パリティ演算保持用ＲＡＭ８５ＡＮＤゲート８６パリティ演算結果保持用ＲＡＭ８７比較部９１エラーレート設定部９２，９３タイマー９４マルチプレクサ９５加算器９６スレショルドオーバー検出部９７初期部９８パリティエラーカウント数保持用ＲＡＭ９９保護段数制御部１００保護段数計数部１０１保護段数保持用ＲＡＭ１０２デコーダ１０３〜１０５フリップフロップ１１１，１１２ＤＭＵＸ部１１３チャネル処理部１１４ポインタ検出回路１１５先頭バイト検出回路１１６アラーム検出部１１７優先チェック部１１８セレクタ１１９ＭＵＸ部２０１−１サービスライン２０１−２プロテクションライン２０１−ｉ多重伝送回線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平６−326680（ＪＰ，Ａ) 特開平７−177116（ＪＰ，Ａ) 特開平５−83161（ＪＰ，Ａ) 特開平５−336062（ＪＰ，Ａ) 特表平７−507424（ＪＰ，Ａ) 特表平７−507425（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04J 3/14 H04J 3/00 H04L 12/437

Claims

(57)【特許請求の範囲】

【請求項１】複数の多重伝送回線をそなえ、これらの
多重伝送回線中を伝送されている各チャネル毎の伝送デ
ータ中の回線アラーム情報に基づいて、上記複数の多重
伝送回線のいずれか一つを選択するように切り替える回
線切替方法において、上記の各多重伝送回線について、多重伝送データ中の各チャネルのフレーム先頭位置をシ
リアル処理にてポインタ情報から検出し、ついで、このフレーム先頭位置の検出結果に基づき、各
チャネルの回線アラーム情報をシリアル処理にて検出
し、更に、上記の各多重伝送回線での回線アラーム情報の検
出結果に基づいて、上記複数の多重伝送回線のいずれか
をチャネル毎に時系列で切り替えることを特徴とする、
回線切替方法。
【請求項２】上記多重伝送データの各チャネルに固有
のアドレスを割り付け、保持されたポインタ値を該アド
レスに同期して時系列で送り出し、該ポインタ値をポイ
ンタのオフセット位置を示すカウンタ値と比較すること
で、ペイロードエンベロープの任意の位置から該当アド
レス位置に時系列で該フレーム先頭位置を検出すること
を特徴とする請求項１記載の回線切替方法。
【請求項３】該カウンタ値と比較される該ポインタ値
について、スタッフ制御を施すことによって、時系列で
該ポインタ値を更新処理することにより、フレーム先頭
位置の検出をシリアル処理にて行なうことを特徴とする
請求項２記載の回線切替方法。
【請求項４】該スタッフ制御を行なうに際して、該ポ
インタ値を増減すべきかどうかの検出を負スタッフバイ
ト位置で行なうことを特徴とする請求項３記載の回線切
替方法。
【請求項５】該フレーム先頭位置から多重伝送データ
の各チャネルのパリティ情報を時系列で検出するととも
に、該フレーム先頭位置から多重伝送データの各チャネ
ルのパリティ演算を時系列で行ない、得られたパリティ
情報及びパリティ演算情報からパリティエラー情報を時
系列で検出することにより、各チャネルの回線アラーム
情報をシリアル処理にて検出することを特徴とする請求
項１記載の回線切替方法。
【請求項６】各チャネル毎に設定されたエラーレート
のタイマー周期で時系列で各チャネルの回線アラーム情
報を検出することを特徴とする請求項１記載の回線切替
方法。
【請求項７】設定された監視エラーレートよりも実際
の回線誤り率が悪い場合は、実際の回線エラーレートで
該回線アラーム情報の検出を行なうことを特徴とする請
求項６記載の回線切替方法。
【請求項８】複数の多重伝送回線をそなえ、これらの
多重伝送回線中を伝送されている各チャネル毎の伝送デ
ータ中の回線アラーム情報に基づいて、上記複数の多重
伝送回線のいずれか一つを選択するように切り替える回
線切替装置において、上記の各多重伝送回線毎に各チャネル毎の回線アラーム
情報をシリアル処理にて検出するシリアル処理部と、各シリアル処理部での検出結果に基づいて、上記複数の
多重伝送回線のいずれかをチャネル毎に時系列で切り替
える回線切替部とをそなえ、上記の各シリアル処理部が、多重伝送データ中の各チャネルのフレーム先頭位置をシ
リアル処理にてポインタ情報から検出するポインタフレ
ーム先頭位置検出部と、該ポインタフレーム先頭位置検出部での検出結果に基づ
き、各チャネルの回線アラーム情報をシリアル処理にて
検出する回線アラーム検出部とをそなえて構成されたこ
とを特徴とする、回線切替装置。
【請求項９】該ポインタフレーム先頭位置検出部が、
シリアル処理にてポインタ情報を検出するポインタ検出
部と、該ポインタ検出部で検出されたポインタ情報から
多重伝送データ中の各チャネルのフレーム先頭位置をシ
リアル処理にて検出するフレーム先頭位置検出部とをそ
なえて構成されたことを特徴とする請求項８記載の回線
切替装置。
【請求項１０】該ポインタ検出部が、上記多重伝送デ
ータの各チャネルに固有のアドレスを割り付けてポイン
タ値を保持するポインタ値保持部をそなえて構成される
とともに、該フレーム先頭位置検出部が、ポインタのオフセット位
置を示すオフセットカウンタと、該ポインタ値保持部か
ら該アドレスに同期して時系列で送り出された該ポイン
タ値を該オフセットカウンタからのカウンタ値と比較し
てペイロードエンベロープの任意の位置から該当アドレ
ス位置に時系列で該フレーム先頭位置を検出する比較部
とをそなえて構成されたことを特徴とする請求項９記載
の回線切替装置。
【請求項１１】該ポインタ値保持部がＲＡＭで構成さ
れるとともに、該カウンタ値と比較される該ポインタ値
について、スタッフ制御を施すスタッフ制御部が設けら
れ、該スタッフ制御部によるスタッフ制御によって、該
ポインタ値保持部での該ポインタ値を時系列で更新処理
するように構成されていることを特徴とする請求項１０
記載の回線切替装置。
【請求項１２】該スタッフ制御部に、該ポインタ値を
増減すべきかどうかの検出を負スタッフバイト位置で行
なうポインタ値増減検出部が設けられていることを特徴
とする請求項１１記載の回線切替装置。
【請求項１３】ポインタ情報を保持する記憶部が、正
スタッフ検出情報を保持する正スタッフ検出情報保持部
を兼用していることを特徴とする請求項１２記載の回線
切替装置。
【請求項１４】該回線アラーム検出部が、該フレーム
先頭位置から多重伝送データの各チャネルのパリティ情
報を時系列で検出するパリティ検出部と、該フレーム先
頭位置から多重伝送データの各チャネルのパリティ演算
を時系列で行なうパリティ演算部と、上記のパリティ検
出部及びパリティ演算部で得られたパリティ情報及びパ
リティ演算情報からパリティエラー情報を時系列で検出
して各チャネルの回線アラーム情報をシリアル処理にて
検出するパリティエラー検出部とをそなえて構成された
ことを特徴とする請求項８記載の回線切替装置。
【請求項１５】該回線アラーム検出部が、各チャネル
毎に設定されたエラーレートのタイマー周期で時系列に
各チャネルの回線アラーム情報を検出するように構成さ
れたことを特徴とする請求項８記載の回線切替装置。
【請求項１６】該回線アラーム検出部が、設定された
監視エラーレートよりも実際の回線誤り率が悪い場合
は、実際の回線エラーレートで該回線アラーム情報の検
出を行なうように構成されたことを特徴とする請求項１
５記載の回線切替装置。