KR100397504B1 - 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적계산장치 및 그 방법 - Google Patents

전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적계산장치 및 그 방법 Download PDF

Info

Publication number
KR100397504B1
KR100397504B1 KR10-2001-0053627A KR20010053627A KR100397504B1 KR 100397504 B1 KR100397504 B1 KR 100397504B1 KR 20010053627 A KR20010053627 A KR 20010053627A KR 100397504 B1 KR100397504 B1 KR 100397504B1
Authority
KR
South Korea
Prior art keywords
error
bip
data
time division
input data
Prior art date
Application number
KR10-2001-0053627A
Other languages
English (en)
Other versions
KR20030019003A (ko
Inventor
전기용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0053627A priority Critical patent/KR100397504B1/ko
Publication of KR20030019003A publication Critical patent/KR20030019003A/ko
Application granted granted Critical
Publication of KR100397504B1 publication Critical patent/KR100397504B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 SDH 데이터열에서 발생되는 에러 비트를 BIP-n을 이용하여 누적하고자 할 때 각 비트마다 독립적인 누적 계산기를 각각 두지 않고 시분할하여 누적하도록 함으로써 회로의 게이트 수를 줄이기에 적당하도록 한 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치 및 그 방법을 제공하기 위한 것으로, 이러한 장치는, 입력 데이터열에서 각 데이터의 위치를 해석하는 어드레스 해석블록과; 임의의 n에 대하여 어드레스 해석블록에서 각 데이터의 위치 정보를 인가받아 입력 데이터에 대한 BIP-n 에러 연산을 수행하는 복수개의 BIP-n 에러 연산부와; 각 BIP-n 에러 연산부에서 연산된 결과값과 어드레스 해석블록의 데이터 위치정보를 사용하여 입력 데이터의 에러를 시분할 병렬로 누적시켜 누적 에러를 산출하는 에러 카운터 블록을 포함하여 이루어져, 입력 데이터열의 누적 에러 계산시 다수개의 BIP-n 에러 누적기에서 연산된 에러값을 단일의 에러 카운터 블록에서 누적 처리할 수 있게 됨으로써 회로구성이 간단해지고 에러 누적기를 하나의 입력 클럭으로 동작시킴으로써 회로의 전력 소모를 저감시킬 수 있다.

Description

전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치 및 그 방법 {Apparatus and method for accumulating time division parallel errors of data sequence in a transmission system}
본 발명은 전송시스템의 데이터열에 대한 에러의 누적 계산에 관한 것으로, 보다 상세하게는 SDH(Synchronous Digital Hierarchy) 데이터열에서 발생되는 에러 비트를 BIP-n(Bit Interleaved Parity)을 통하여 시분할 병렬 누적하기에 적당하도록 한 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치 및 그 방법에 관한 것이다.
일반적으로 전송시스템은 전송되는 데이터열에 대한 에러 검출, 정정 등의 기법을 사용한다. BIP-n 포인터 정정기법은 모든 데이터열을 n비트마다 분할하여 패리티 검사를 수행하며, 전송시스템의 각 중계기 또는 전송단국 장치들간의 부호 오류 감시 등에 적용된다.
동기식 전송시스템의 경우에는 STM-n 프레임상의 오버헤드에 다수의 BIP-8 바이트가 적재되어 데이터열의 에러 누적계산을 가능케 한다.
도1은 동기식 디지털 계위(SDH)의 STM-1 프레임 구성도이며, 도2는 동기식 디지털 계위의 STM-1 프레임상의 각 오버헤드 구성도이다.
도1에 따르면, STM-1 프레임은 9x270 바이트로 이루어지며 9바이트의 구간 오버헤드와 261 바이트의 유료부하로 구성된다. 그리고 VC(Virtual Container) 신호가 구성될 때마다 상위와의 연속적인 연결을 위한 경로 오버헤드(Path Overhead, 또는 POH)와 VC 유료부하가 삽입된다.
구간 오버헤드는 3열의 재생기 구간 오버헤드(Regenerator Section Overhead, 또는 ROSH)와 5열의 다중화기 구간 오버헤드(Multiplexor Section Overhead, 또는 MSOH)를 포함하여 이루어진다.
그리고 재생기 구간 오버헤드와 다중화기 구간 오버헤드의 사이에는 1열의 AU(Administration Unit) 포인터가 위치하여 가상상자(VC)가 계위단위(TU) 신호로 정렬될 때 AU 또는 TU 프레임 내에 VC가 시작되는 주소를 지정하는 역할을 담당한다.
경로 오버헤드는 해당 VC가 조성되는 점과 해체되는 점 사이의 통신을 위해 사용된다.
도2에 따르면, STM-1 프레임에서 BIP-8 바이트들은 B1, B2, B3 등으로 재생기 구간 오버헤드와 다중화기 구간 오버헤드 및 경로 오버헤드에 각각 삽입된다. SDH에서 BIP-8의 패리티 연산은 짝수 패리티를 사용한다.
재생기 구간 오버헤드에 삽입된 B1 바이트는 중계기 상호간 또는 중계기와 전송단국 장치간의 부호 오류 감시에 사용된다. 다중화기 구간 오버헤드에 삽입된 B2 바이트는 전송단국 장치 상호간의 부호 오류 감시에 이용되는 바이트로 3 바이트로 정의된다. 경로 오버헤드에 삽입된 B3은 경로의 오류감시에 이용되는 바이트로 1프레임 전의 VC-3의 모든 비트에 대해서 패리티 연산을 수행한다.
이러한 SDH에서 시분할 에러의 누적 감시에 대한 종래기술을 설명한다.
도3은 종래기술에 의한 전송시스템의 데이터열에 대한 직렬 에러 누적 계산장치의 블록도이며, 도4는 도3에서 에러 카운터의 상세 블록도이다.
도3에 따르면, 직렬 에러 누적 계산장치는 입력되는 데이터열(i_dt[7:0])의 형식을 결정하는 어드레스 발생기에서 결정된 어드레스를 어드레스 해석기에 통과시켜 입력 데이터열(i_dt[7:0])의 각 바이트 위치를 결정할 수 있다. 여기서 어드레스 발생기와 어드레스 해석기는 포맷 카운터(310)와 어드레스 디코더(320)로 각각 구현된다.
이처럼 결정된 BIP-8 바이트의 위치를 각각 x1t, x2t, ..., xnt라 하고, 각 BIP-8 바이트의 계산 영역을 표시하는 신호를 각각 x1calen, x2calen, ..., xncalen이라 하자.
그러면 BIP-8 연산기(330)에서는 xnt와 xncalen 신호를 사용하여 입력되는 i_dt[7:0]의 BIP-8을 각각 계산하게 된다. 계산된 BIP_8 값을 각각 BipCn[7:0]이라 하자.
결정된 i_dt[7:0], xnt, BipCn[7:0] 신호는 각각 독립적으로 존재하는 에러 카운터 블록(340)으로 입력된다. 각 에러 카운터 블록(340)은 에러 카운트 값을 ErCntrn[15:0]과 같이 출력한다.
도4에 따르면, 에러 카운터 블록1(340)은 비교기(341)를 이용하여 x1t 시점에 입력 데이터 i_dt[7:0]과 계산한 BipC1[7:0을 비교하여 그 결과값(BipEr[7:0])을 쉬프트 레지스터(342)에 저장한다.
쉬프트 레지스터(342)는 저장된 에러 데이터 BipEr[7:0]을 입력 클럭에 따라 MSB(Most Significant Bit)부터 쉬프트시켜 Serial_BipEr로써 출력한다. 이때 Serial_BipEr는 직렬 신호이다.
그러면 카운팅부(343)는 직렬 입력 신호인 Serial_BipEr가 '1'일 때 카운터 값을 누적하게 된다. 이 누적된 카운터 값이 ErCntr1[15:0]으로써 출력된다.
그런데 종래기술은 에러 누적기 마다 BIP-8 에러 신호를 비교하고 저장한 후 에러 카운팅을 수행하기 때문에 별도의 쉬프트 레지스터가 필요하게 되는 단점이 있다.
따라서 n개의 BIP-8 에러 누적기의 구현시 필요한 게이트는 하나의 에러 카운터 블록의 구현시 요구되는 게이트 수의 n배가 되어 게이트 수가 현저하게 증가한다.
또한 종래기술은 각 에러 누적기가 클럭당 동작하여야 하므로 파워 소모가 과중하게 되는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 복수의 BIP-n을 포함한 SDH 데이터열에서 발생되는 에러 비트를 BIP-n을 이용하여 누적하고자 할 때 각 비트마다 독립적인 누적 계산기를 각각 두지 않고 시분할하여 누적하도록 함으로써 회로의 게이트 수를 줄인 전송시스템의데이터열에 대한 시분할 병렬 에러의 누적 계산장치를 제공하는 것이다.
더불어 본 발명의 다른 목적은 입력 데이터열의 BIP-n 바이트 위치에 따라 에러를 검출하고 다수의 BIP-n 연산기에서 연산된 에러를 카운팅부에 구분 저장함으로써 에러의 누적계산이 병렬 처리되도록 한 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산방법을 제공하는 것이다.
도1은 동기식 디지털 계위의 STM-1 프레임 구성도.
도2는 동기식 디지털 계위의 STM-1 프레임상의 각 오버헤드 구성도.
도3은 종래기술에 의한 전송시스템의 데이터열에 대한 직렬 에러 누적 계산장치의 블록도.
도4는 도3에서 에러 카운터의 상세 블록도.
도5는 본 발명의 실시예에 따른 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치의 블록도.
도6은 도5에서 에러 카운터 블록의 상세도.
도7은 본 발명의 실시예에 따른 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산 방법의 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
510 : 포맷 카운터 520 : 어드레스 디코더
530 : BIP-8 연산기 540 : 에러 카운터 블록
541 : 비교기 542 : 논리곱 게이트
543 : 배타적 논리합 게이트 544 : 에러 인코더
545 : 누산기 546 : 카운팅부
상기 목적을 달성하기 위한 본 발명의 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치는, 입력 데이터열에서 각 데이터의 위치를 해석하는 어드레스 해석블록과; 임의의 n에 대하여 상기 어드레스 해석블록에서 각 데이터의 위치 정보를 인가받아 상기 입력 데이터에 대한 BIP-n 에러 연산을 수행하는 복수개의 BIP-n 에러 연산부와; 상기 각 BIP-n 에러 연산부에서 연산된 결과값과 상기 어드레스 해석블록의 데이터 위치정보를 사용하여 상기 입력 데이터의 에러를 시분할 병렬로 누적시켜 누적 에러를 산출하는 에러 카운터 블록을 포함하는 것을 그 특징으로 한다.
이러한 구성에 따른 본 발명은 전송시스템에서 전송되는 데이터열의 누적 에러를 시분할 병렬로 누적시킬 수 있게 되어 에러 누적에 따른 게이트 수의 과다한 증가를 방지할 수 있다.
여기서 어드레스 해석블록은 입력 데이터열상의 각 데이터의 위치를 지정하는 어드레스 신호를 생성시키는 포맷 카운터부와, 포맷 카운터부에서 생성된 어드레스 신호를 해석하여 입력 데이터열상에서 각 데이터의 위치정보를 출력하는 어드레스 디코더부를 포함하여 이루어질수 있다.
각 데이터의 위치정보란 입력 데이터열에 대해 결정된 BIP-n 바이트의 위치를 지시하는 것이다.
그리고 본 발명은 동기식 디지털 계위의 STM-n 프레임에 적재되는 BIP-8 바이트들에 대한 에러 연산을 수행할 수 있다. 예를 들어 본 발명에 따른 장치를 적용하여 SDH 라인 신호의 B1, B2, B3 BIP-8 에러 카운터의 구현을 가능케 할 수 있다.
더불어 에러 카운터 블록은 임의의 양의 정수 t에 대하여 각 BIP-n 에러 연산부의 출력과 입력 데이터열의 각 데이터를 비교하기 위한 t개의 비교부와, 비교부의 출력과 어드레스 해석블록의 데이터 위치정보를 논리곱 연산하기 위한 t개의 논리곱 게이트와, 각 논리곱 게이트의 출력을 배타적 논리합 연산하기 위한 XOR 게이트와, XOR 게이트의 출력중에서 특정값을 가지는 신호의 개수를 매핑시키기 위한 에러 인코더부와, 에러 인코더부에서 매핑된 신호를 카운팅부의 현재 값에 가산하기 위한 누적기와, 누적기의 출력을 어드레스 해석블록의 데이터 위치정보에 대응시켜 에러 누적값으로써 구분 저장하며 이 에러 누적값을 각 데이터별로 출력하기 위한 카운팅부를 포함하여 이루어질 수 있다.
본 발명에서 에러 카운터 블록은 종래기술과는 달리 하나의 블록으로 통합되어 있으며, 에러 누적계산을 병렬로 처리할 수 있다.
그리고 상기 목적을 달성한 본 발명의 전송시스템의 데이터열에 대한 시분할병렬 에러의 누적 계산방법은, 임의의 양의 정수 n에 대하여 입력 데이터열의 BIP-n 바이트 위치정보를 생성하고 각 BIP-n 연산기의 계산영역을 지시하는 신호를 출력하는 단계와; 각 BIP-n 연산기가 입력 데이터열에 대한 에러 연산을 수행하는 단계와; 각 BIP-n 연산기에서의 연산 결과값을 다중화하여 에러 인코더로 매핑하는 단계와; 에러 인코더에서 매핑된 신호가 누산기에서 현재 누적 에러값에 가산되어져 카운팅부의 BIP-n 바이트 위치정보로 지시되는 위치에 구분 저장되는 단계를 포함하는 것을 그 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다. 여기서 별도의 구분없이 사용하는 n은 임의의 양의 정수를 나타낸다.
도5는 본 발명의 실시예에 따른 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치의 블록도이며, 도6은 도5에서 에러 카운터 블록의 상세도이다.
도5에 따르면, 본 실시예의 장치는 입력 데이터열(i_dt[7:0])에서 어드레스 해석블록은 각 데이터의 위치를 지시하는 어드레스 신호(Addr[x:0])를 생성하는 포맷 카운터(510)와, 어드레스 신호(Addr[x:0])를 인가받아 각 데이터의 위치정보(xnt)를 형성하는 어드레스 디코더(520)로 구성된다. 각 데이터의 BIP-8 바이트 위치정보(xnt)는 x1t, x2t, ...., xnt와 같이 출력되어 n개의 BIP-8 연산기(530)로 인가된다.
이때 어드레스 디코더(520)는 각 BIP-8 연산기(530)에 대해 각 BIP-8 바이트의 계산영역을 표시하는 신호(x1calen, x2calen, ..., xncalen)를 출력한다.
n개의 BIP-8 에러 연산부(530)는 어드레스 디코더(520)에서 출력되는 각 데이터의 위치정보(x1t, x2t, ...., xnt)를 인가받아 계산영역을 표시하는 신호(x1calen, x2calen, ..., xncalen)로 지시되는 계산영역에서 입력 데이터(i_dt[7:0])에 대한 BIP-8 에러 연산을 각각 수행한다.
에러 카운터 블록(540)은 BIP-8 에러 연산부(530)에서 연산된 결과값(BipC1[7:0])과 어드레스 디코더(520)에서 출력된 데이터 위치정보(x1t, x2t, ...., xnt)를 사용하여 입력 데이터(i_dt[7:0])의 에러를 시분할 병렬로 누적시켜 누적 에러(ErCnt1[15:0], ErCnt2[15:0], ..., ErCntn[15:0])를 산출하게 된다.
도6에 따르면, 에러 카운터 블록(540)은 비교기(541), 논리곱 게이트(542), XOR 게이트(543), 에러 인코더(544), 누산기(545), 및 카운팅부(546)를 포함하여 이루어져 누적 에러를 병렬 연산한다.
비교기(541)는 n개의 BIP-8 에러 연산부(530)의 출력에 대응하여 n개 구비되며, BIP-8 에러 연산부(530)의 출력(BipC1[7:0])과 입력 데이터열(i_dt[7:0])의 각 데이터를 비교한다.
논리곱 게이트(542)는 각 비교기(541)의 출력과 어드레스 디코더(520)에서 출력된 데이터 위치정보(x1t, x2t, ...., xnt)를 논리곱 연산한다. 논리곱 게이트(542)도 BIP-8 에러 연산부(530)에 대응하여 n개 구비된다.
XOR 게이트(543)는 각 논리곱 게이트(542)의 출력을 배타적 논리합 연산하여BipCx[7:0]을 형성한다.
이러한 비교기(541), 논리곱 게이트(542), 및 XOR 게이트(543)는 다수의 입력을 하나의 출력으로 전환시키는 다중화 기능을 수행한다.
에러 인코더부(544)는 XOR 게이트(543)의 출력(BipCx[7:0]) 중에서 특정값을 가지는 신호의 개수를 매핑시킨다. 매핑될 신호의 개수를 결정하는 '특정값'은 디지털 신호의 가능한 두 개 준위중의 어느 하나로 설정될 수 있는데, 이하에서는 그 값이 '1'인 경우를 예시한다.
에러 인코더(544)에서 매핑된 결과는 BipC[x:0]로써 출력된다.
예를 들어, BipCx[7:0]='00011110'인 경우에는 BipC[x:0]='0100'(x=3)이고, BipCx[7:0]='00000001'인 경우에는 BipC[x:0]='0001'(x=3)이 된다.
누산기(545)는 에러 인코더(544)에서 매핑된 신호(BipC[x:0])를 카운팅부(546)의 현재 값에 가산한다. 이를 위해서 카운팅부(546)의 현재 누적 에러(ErCntr[15:0])이 누산기(545)의 입력으로 인가된다. 현재 누적값에 새로이 검출된 에러 개수를 합산하게 되는 것이다.
카운팅부(546)는 누산기(545)의 출력을 어드레스 디코더(520)의 데이터 위치정보(x1t, x2t, ...., xnt)에 대응시켜 에러 누적값으로 구분 저장한다. 즉 카운팅부(546)는 n개의 BIP-8 에러 연산부(530) 중에서 데이터 위치정보 xnt='1'인 것을 선택하여 누적 에러(ErCntr[15:0])로 출력시킨다.
이처럼 누산기(545)에서 결정된 에러값은 카운팅부(546)내의 xnt='1'인 위치에 구분 저장되는 것이다. 카운팅부(546)에 구분 저장된 누적 에러값은ErCntr1[15:0], ErCntr2[15:0], ..., ErCntrn[15:0]과 같이 형성된다.
이어서 본 발명의 에러 누적 계산방법에 따른 실시예를 설명한다.
도7은 본 발명의 실시예에 따른 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산 방법의 순서도이다.
도7에 따르면, 입력 데이터열에 대해 어드레스 신호(Addr[X:0])가 생성된다. 그러면 어드레스 디코더(320)가 어드레스 신호(Addr[X:0])를 해석하여 BIP-8 바이트 위치정보(x1t, x2t, ..., xnt)를 생성하고, 각 BIP-8 연산기(330)의 계산영역을 지시하는 신호(x1calen, x2calen, ..., xncalen)를 출력한다(S710).
계산영역을 지시하는 신호(x1calen, x2calen, ..., xncalen)로 연산을 개시한 n번째의 BIP-8 연산기(330)는 입력 데이터열(i_dt[7:0])에 대한 에러 연산을 수행하여 BipCn[7:0]을 출력한다(S720).
각 BIP-8 연산기(330)에서의 연산 결과값(BipCn[7:0])은 다중화되어 에러 인코더(544)에 매핑되어 BipC[x:0] 신호로 출력된다(S730).
에러 인코더(544)에서 출력되는 BipC[x:0] 신호는 누산기(545)에서 카운팅부(546)의 현재 값에 가산되어져 BIP-8 바이트 위치정보(x1t, x2t, ..., xnt)에 대응되는 위치에 저장된다(S740).
이처럼 카운팅부(546)내 BIP-8 바이트 위치정보(x1t, x2t, ..., xnt)에 대응되는 위치별로 구분 저장되어진 값들이 누적 에러값(ErCntr[15:0])을 형성하게 된다.
이상 설명한 실시예는 본 발명의 다양한 변화, 변경 및 균등물의 범위에 속한다. 따라서 실시예에 대한 기재내용으로 본 발명이 한정되지 않는다.
본 발명의 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치 및 그 방법에 따르면, 입력 데이터열의 누적 에러 계산시 다수개의 BIP-n 에러 누적기에서 연산된 에러값을 단일의 에러 카운터 블록에서 누적 처리할 수 있게 됨으로써 회로구성이 간단해지는 효과가 있다.
또한, 본 발명은 에러 누적기를 하나의 입력 클럭으로 동작시킴으로써 회로의 전력 소모를 저감시킬 수 있게 되는 효과를 갖는다.

Claims (6)

  1. 입력 데이터열에서 각 데이터의 위치를 해석하는 어드레스 해석블록과;
    임의의 n에 대하여 상기 어드레스 해석블록에서 각 데이터의 위치 정보를 인가받아 상기 입력 데이터에 대한 BIP-n 에러 연산을 수행하는 복수개의 BIP-n 에러 연산부와;
    상기 각 BIP-n 에러 연산부에서 연산된 결과값과 상기 어드레스 해석블록의 데이터 위치정보를 사용하여 상기 입력 데이터의 에러를 시분할 병렬로 누적시켜 누적 에러를 산출하는 에러 카운터 블록을 포함하는 것을 특징으로 하는 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치.
  2. 제 1항에 있어서, 상기 어드레스 해석블록은,
    상기 입력 데이터열상의 각 데이터의 위치를 지정하는 어드레스 신호를 생성시키는 포맷 카운터부와;
    상기 포맷 카운터부에서 생성된 어드레스 신호를 해석하여 상기 입력 데이터열상에서 각 데이터의 위치정보를 출력하는 어드레스 디코더부를 포함하여 이루어지는 것을 특징으로 하는 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치.
  3. 제 1항에 있어서, 상기 BIP-n 에러 연산부는,
    동기식 디지털 계위의 프레임에 적재되는 BIP-8 바이트들에 대한 에러 연산을 수행하는 것을 특징으로 하는 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치.
  4. 제 1항 또는 제 3항에 있어서, 상기 에러 카운터 블록은,
    임의의 양의 정수 t에 대하여 상기 각 BIP-n 에러 연산부의 출력과 상기 입력 데이터열의 각 데이터를 비교하기 위한 t개의 비교부와;
    상기 비교부의 출력과 상기 어드레스 해석블록의 데이터 위치정보를 논리곱 연산하기 위한 t개의 논리곱 게이트와;
    상기 각 논리곱 게이트의 출력을 배타적 논리합 연산하기 위한 XOR 게이트와;
    상기 XOR 게이트의 출력중에서 특정값을 가지는 신호의 개수를 매핑시키기 위한 에러 인코더부와;
    상기 에러 인코더부에서 매핑된 신호를 카운팅부의 현재 값에 가산하기 위한 누적기와;
    상기 누적기의 출력을 상기 어드레스 해석블록의 데이터 위치정보에 대응시켜 에러 누적값으로써 구분 저장하며, 상기 에러 누적값을 각 데이터별로 출력하기위한 카운팅부를 포함하여 이루어지는 것을 특징으로 하는 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산장치.
  5. 임의의 양의 정수 n에 대하여 입력 데이터열의 BIP-n 바이트 위치정보를 생성하고 각 BIP-n 연산기의 계산영역을 지시하는 신호를 출력하는 단계와;
    각 BIP-n 연산기가 입력 데이터열에 대한 에러 연산을 수행하는 단계와;
    각 BIP-n 연산기에서의 연산 결과값을 다중화되어 에러 인코더로 매핑하는 단계와;
    에러 인코더에서 매핑된 신호가 누산기에서 현재 누적 에러값에 가산되어져 카운팅부의 BIP-n 바이트 위치정보로 지시되는 위치에 구분 저장되는 단계를 포함하는 것을 특징으로 하는 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산방법.
  6. 제 5항에 있어서,
    상기 시분할 병렬에러의 누적 계산은 동기식 디지털 계위의 데이터열에 대해 수행되며, 상기 BIP-n에 BIP-8을 적용하여 상기 데이터열의 8비트마다 패리티 에러를 계산하도록 하는 것을 특징으로 하는 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적 계산방법.
KR10-2001-0053627A 2001-08-31 2001-08-31 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적계산장치 및 그 방법 KR100397504B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0053627A KR100397504B1 (ko) 2001-08-31 2001-08-31 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적계산장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0053627A KR100397504B1 (ko) 2001-08-31 2001-08-31 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적계산장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030019003A KR20030019003A (ko) 2003-03-06
KR100397504B1 true KR100397504B1 (ko) 2003-09-13

Family

ID=27722093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0053627A KR100397504B1 (ko) 2001-08-31 2001-08-31 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적계산장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100397504B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920014031A (ko) * 1990-12-31 1992-07-30 경상현 Bip 성능 데이타 처리기
JPH10117181A (ja) * 1996-10-11 1998-05-06 Hitachi Ltd ビット誤り率劣化の検出方法及び装置
KR19980046390A (ko) * 1996-12-12 1998-09-15 양승택 Stm-n 신호에서 stm-1 단위의 에러블록(eb) 검출회로
KR20010039084A (ko) * 1999-10-28 2001-05-15 서평원 동기식 디지털 계위 전송장비의 에러 감시 방법
KR20020055112A (ko) * 2000-12-28 2002-07-08 엘지전자 주식회사 에스디에이치 망에서의 데이터 에러 카운팅 처리장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920014031A (ko) * 1990-12-31 1992-07-30 경상현 Bip 성능 데이타 처리기
JPH10117181A (ja) * 1996-10-11 1998-05-06 Hitachi Ltd ビット誤り率劣化の検出方法及び装置
KR19980046390A (ko) * 1996-12-12 1998-09-15 양승택 Stm-n 신호에서 stm-1 단위의 에러블록(eb) 검출회로
KR20010039084A (ko) * 1999-10-28 2001-05-15 서평원 동기식 디지털 계위 전송장비의 에러 감시 방법
KR20020055112A (ko) * 2000-12-28 2002-07-08 엘지전자 주식회사 에스디에이치 망에서의 데이터 에러 카운팅 처리장치

Also Published As

Publication number Publication date
KR20030019003A (ko) 2003-03-06

Similar Documents

Publication Publication Date Title
JP3231774B2 (ja) Ｓｔｓ−１信号のｓｔｓ−３型信号へのリタイミング及びリアライメント方法及び装置
EP0849972B1 (en) Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4Xc in STM-N frames
US6892336B1 (en) Gigabit ethernet performance monitoring
US6487686B1 (en) Error correction method and transmission apparatus
JP2897099B2 (ja) タンデム・コネクション・メインテナンス方式
US20040015770A1 (en) Path error monitoring method and apparatus thereof
JP3161911B2 (ja) 回線切替方法及び回線切替装置
US6876630B1 (en) Reframer and loss of frame (LOF) check apparatus for digital hierarchy signal
KR100397504B1 (ko) 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적계산장치 및 그 방법
US7447239B2 (en) Transmission path monitoring
US20060159089A1 (en) Pointer processing and path BIP-8 computation for large concatenated payloads
CN1667985B (zh) Sdh/sonet未装载插入方法及设备
US7062554B1 (en) Trace monitoring in a transport network
US5712862A (en) Error detection system for digital data transmission multiplexing system
KR100280203B1 (ko) 비트 리킹 장치
JP3173713B2 (ja) エラー訂正符号化方法および送受信装置
KR100214049B1 (ko) 동기식 다중화장치의 데이타 에러검출장치
JP3271444B2 (ja) Ｂｉｐ−２演算回路およびｂｉｐ−２チェック回路
KR100464484B1 (ko) 에스디에이치 망에서의 데이터 에러 카운팅 처리장치
KR100278444B1 (ko) 동기식 디지털 계위(sdh) 전송을 위한 관리단위(au) 포인터 해석에 의한 경보신호 검출 회로
JP2690627B2 (ja) 非同期データ伝送方式
EP0765049A2 (en) A method for testing the operation of a network element in a transmission network
KR100214050B1 (ko) 동기식 전송장치의 에프 이 비 이 발생장치
KR100283993B1 (ko) 동기식 광전송장치에서 대국에러 처리장치
JP4190972B2 (ja) Ｓｄｈ伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140715

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee