JP3425046B2 - 受信ポインタ処理装置 - Google Patents
受信ポインタ処理装置Info
- Publication number
- JP3425046B2 JP3425046B2 JP32058296A JP32058296A JP3425046B2 JP 3425046 B2 JP3425046 B2 JP 3425046B2 JP 32058296 A JP32058296 A JP 32058296A JP 32058296 A JP32058296 A JP 32058296A JP 3425046 B2 JP3425046 B2 JP 3425046B2
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- unit
- frame
- detection
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 title claims description 351
- 238000001514 detection method Methods 0.000 claims description 391
- 230000005540 biological transmission Effects 0.000 claims description 268
- 230000007704 transition Effects 0.000 claims description 122
- 238000012544 monitoring process Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 53
- 230000006870 function Effects 0.000 description 34
- 238000012546 transfer Methods 0.000 description 33
- 230000001419 dependent effect Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 230000006872 improvement Effects 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 9
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000004308 accommodation Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XOFYZVNMUHMLCC-ZPOLXVRWSA-N prednisone Chemical class O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 XOFYZVNMUHMLCC-ZPOLXVRWSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 102200084388 rs121918345 Human genes 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S370/00—Multiplex communications
- Y10S370/901—Wide area network
- Y10S370/902—Packet switching
- Y10S370/903—Osi compliant network
- Y10S370/907—Synchronous optical network, SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】（目次）
発明の属する技術分野
従来の技術（図２９〜図３３）
発明が解決しようとする課題
課題を解決するための手段（図１）
発明の実施の形態（図２〜図２８）
発明の効果
【０００２】
【発明の属する技術分野】本発明は、例えば、ＳＤＨ伝
送方式や北米においてＳＯＮＥＴと呼ばれる同期光通信
網に用いて好適な、受信ポインタ処理装置に関する。周
知のように、近年の光伝送技術においては、ＩＴＵ−Ｔ
による標準化により、従来のＰＤＨ(Presiochronous Di
gital Hierarchy)と呼ばれる非同期伝送方式に準拠した
伝送装置に替わり、ＳＤＨ(Synchronous Digital Hiera
rchy）と呼ばれる同期伝送方式に準拠した伝送装置〔北
米ではＳＯＮＥＴ(Synchronous Optical Network）と呼
ばれる同期伝送方式に準拠した伝送装置〕が開発の主流
となってきている。
送方式や北米においてＳＯＮＥＴと呼ばれる同期光通信
網に用いて好適な、受信ポインタ処理装置に関する。周
知のように、近年の光伝送技術においては、ＩＴＵ−Ｔ
による標準化により、従来のＰＤＨ(Presiochronous Di
gital Hierarchy)と呼ばれる非同期伝送方式に準拠した
伝送装置に替わり、ＳＤＨ(Synchronous Digital Hiera
rchy）と呼ばれる同期伝送方式に準拠した伝送装置〔北
米ではＳＯＮＥＴ(Synchronous Optical Network）と呼
ばれる同期伝送方式に準拠した伝送装置〕が開発の主流
となってきている。
【０００３】そして、近年では、これらのＳＤＨ伝送装
置やＳＯＮＥＴ伝送装置の扱う回線の容量（伝送速度）
が６００Ｍｂｐｓから１０Ｇｂｐｓへというように大幅
に増大してきているため、各伝送装置にはさらなる大容
量化，高速化が要求されるようになってきている。
置やＳＯＮＥＴ伝送装置の扱う回線の容量（伝送速度）
が６００Ｍｂｐｓから１０Ｇｂｐｓへというように大幅
に増大してきているため、各伝送装置にはさらなる大容
量化，高速化が要求されるようになってきている。
【０００４】
【従来の技術】図２９は代表的なＳＯＮＥＴ（ＳＤＨ）
伝送網の一例を示す図であるが、この図２９に示す伝送
網は、ＰＰＳ(Path Protection Switched)リングネット
ワークと呼ばれ、複数の多重化装置１０１〜１０６（ノ
ードＡ〜Ｆ）がリング状に接続されて形成されており、
各多重化装置１０１〜１０６間を、ＳＯＮＥＴではＳＴ
Ｓ（Synchronous Transport Signal) ，ＳＤＨではＳＴ
Ｍ（Synchronous Transfer Mode)と呼ばれる多重化フレ
ーム（伝送フレーム）が伝送路の状態に応じて現用(Pri
mary) ／予備用(Secondary) パスが切り替えられながら
遣り取りされるようになっている。
伝送網の一例を示す図であるが、この図２９に示す伝送
網は、ＰＰＳ(Path Protection Switched)リングネット
ワークと呼ばれ、複数の多重化装置１０１〜１０６（ノ
ードＡ〜Ｆ）がリング状に接続されて形成されており、
各多重化装置１０１〜１０６間を、ＳＯＮＥＴではＳＴ
Ｓ（Synchronous Transport Signal) ，ＳＤＨではＳＴ
Ｍ（Synchronous Transfer Mode)と呼ばれる多重化フレ
ーム（伝送フレーム）が伝送路の状態に応じて現用(Pri
mary) ／予備用(Secondary) パスが切り替えられながら
遣り取りされるようになっている。
【０００５】ここで、上記の各多重化装置１０１〜１０
６のうち、多重化装置１０１，１０３，１０４，１０６
（ノードＡ，Ｃ，Ｄ，Ｆ）は、それぞれ、主に入力伝送
フレームの中継を行なうためのもので、この多重化フレ
ームに対するオーバヘッドの付け替え処理，ポインタの
付け替え処理等の各種処理が行なわれるようになってい
る。
６のうち、多重化装置１０１，１０３，１０４，１０６
（ノードＡ，Ｃ，Ｄ，Ｆ）は、それぞれ、主に入力伝送
フレームの中継を行なうためのもので、この多重化フレ
ームに対するオーバヘッドの付け替え処理，ポインタの
付け替え処理等の各種処理が行なわれるようになってい
る。
【０００６】また、残りの多重化装置１０２，１０５
（ノードＢ，Ｅ）は、それぞれ、多重化フレームに対す
るオーバヘッドの終端処理などを行なって、フレーム内
に収容されている低次群信号〔例えば、ＶＴ（Virtual
Tributary)１．５，ＤＳ１(Digital Signal Lebel 1)な
ど〕を抽出して端末側へ送ったり、端末側からの低次群
信号を多重化してオーバヘッドを付加することにより多
重化フレームを組み上げたりするものである。
（ノードＢ，Ｅ）は、それぞれ、多重化フレームに対す
るオーバヘッドの終端処理などを行なって、フレーム内
に収容されている低次群信号〔例えば、ＶＴ（Virtual
Tributary)１．５，ＤＳ１(Digital Signal Lebel 1)な
ど〕を抽出して端末側へ送ったり、端末側からの低次群
信号を多重化してオーバヘッドを付加することにより多
重化フレームを組み上げたりするものである。
【０００７】上述の構成により、この図２９に示すＳＯ
ＮＥＴ伝送網（ＰＰＳリング）では、ＳＴＳフレーム
を、各多重化装置１０１〜１０６において中継あるいは
終端しながら、且つ、使用するパス（現用／予備用パ
ス）を適宜切替えながら伝送することにより、極めて高
い保守・運用性を保ちつつデータ（伝送フレーム）の高
速伝送が可能になっている。
ＮＥＴ伝送網（ＰＰＳリング）では、ＳＴＳフレーム
を、各多重化装置１０１〜１０６において中継あるいは
終端しながら、且つ、使用するパス（現用／予備用パ
ス）を適宜切替えながら伝送することにより、極めて高
い保守・運用性を保ちつつデータ（伝送フレーム）の高
速伝送が可能になっている。
【０００８】ところで、ＳＯＮＥＴ（ＳＤＨ）伝送方式
におけるオーバヘッドには、伝送路用のセクションオー
バヘッド（ＳＯＨ）とパス用のパスオーバヘッド（ＰＯ
Ｈ）とがあり、多重化過程では、低次群側の信号にパス
オーバヘッド（ＰＯＨ）を付加しながら多重化してゆ
き、最後にセクションオーバヘッド（ＳＯＨ）を付加す
るという手法を採用している。
におけるオーバヘッドには、伝送路用のセクションオー
バヘッド（ＳＯＨ）とパス用のパスオーバヘッド（ＰＯ
Ｈ）とがあり、多重化過程では、低次群側の信号にパス
オーバヘッド（ＰＯＨ）を付加しながら多重化してゆ
き、最後にセクションオーバヘッド（ＳＯＨ）を付加す
るという手法を採用している。
【０００９】そして、ＳＯＮＥＴ（ＳＤＨ）では、この
際に、多重化フレームに収容する各低次群信号のフレー
ム先頭位置やフレーム構成を示す情報（ポインタ）をオ
ーバヘッド内のポインタ・バイトと呼ばれる部分に表示
するようになっており、これにより、多重化フレーム内
に収容された低次群信号の微妙な周波数（位相）ずれ等
を調整しながら多重化フレームの中継あるいは終端処理
を行なえるようになっている。
際に、多重化フレームに収容する各低次群信号のフレー
ム先頭位置やフレーム構成を示す情報（ポインタ）をオ
ーバヘッド内のポインタ・バイトと呼ばれる部分に表示
するようになっており、これにより、多重化フレーム内
に収容された低次群信号の微妙な周波数（位相）ずれ等
を調整しながら多重化フレームの中継あるいは終端処理
を行なえるようになっている。
【００１０】従って、ＳＯＮＥＴ（ＳＤＨ）伝送方式で
は、データ（多重化フレーム）伝送に際して、上記のポ
インタに対する処理が非常に重要になってくる。図３０
は上記のポインタ処理機能に着目した多重化装置１０ｉ
（ただし、ｉ＝１〜６）の要部の構成例を示すブロック
図であるが、この図３０に示す多重化装置１０ｉは、オ
ーバヘッド終端処理後のＳＴＳ−１２フレームを８パラ
のシリアル・データ（７８Ｍｂｐｓ）として受け、この
フレームに対するポインタ処理（受信／送信ポインタ処
理）をＳＴＳ−１フレーム単位にパラレルに処理するよ
うになっており、この図３０に示すように、分離部（Ｄ
ＭＵＸ）１１１，受信ポインタ処理部１１２−１〜１１
２−１２，クロック乗り換え部（ＥＳ部）１１３−１〜
１１３−１２，送信ポインタ処理部１１４−１〜１１４
−１２，多重化部（ＭＵＸ）１１５，アラーム処理部１
１６およびＰＡＩＳ送信制御部１１７をそなえて構成さ
れている。
は、データ（多重化フレーム）伝送に際して、上記のポ
インタに対する処理が非常に重要になってくる。図３０
は上記のポインタ処理機能に着目した多重化装置１０ｉ
（ただし、ｉ＝１〜６）の要部の構成例を示すブロック
図であるが、この図３０に示す多重化装置１０ｉは、オ
ーバヘッド終端処理後のＳＴＳ−１２フレームを８パラ
のシリアル・データ（７８Ｍｂｐｓ）として受け、この
フレームに対するポインタ処理（受信／送信ポインタ処
理）をＳＴＳ−１フレーム単位にパラレルに処理するよ
うになっており、この図３０に示すように、分離部（Ｄ
ＭＵＸ）１１１，受信ポインタ処理部１１２−１〜１１
２−１２，クロック乗り換え部（ＥＳ部）１１３−１〜
１１３−１２，送信ポインタ処理部１１４−１〜１１４
−１２，多重化部（ＭＵＸ）１１５，アラーム処理部１
１６およびＰＡＩＳ送信制御部１１７をそなえて構成さ
れている。
【００１１】ここで、分離部１１１は、入力データ（８
パラのシリアル・データ）を９６パラのパラレルデータ
に速度変換〔Ｓ／Ｐ（シリアル／パラレル）変換：７８
Ｍｂｐｓ→６Ｍｂｐｓ〕して１２チャンネル分のＳＴＳ
−１フレームに分離するものであり、受信ポインタ処理
部１１２−ｊ（ただし、ｊ＝１〜１２）は、それぞれ、
自己が担当するＳＴＳ−１フレーム〔チャンネルデータ
（ｃｈ．ｊ）〕に対して、例えば、下記項目〜に示
すような受信ポインタ処理を行なうもので、ここでは、
外部から固定的に設定される回線サイズ（種別）設定
〔コンカチネーション（ＣＯＮＣ）設定：ＳＴＳ−３ｃ
／１２ｃ〕により各チャンネル個別に先頭チャンネル，
従属チャンネルに対応した状態遷移に基づいてポインタ
処理が行なわれるようになっている。
パラのシリアル・データ）を９６パラのパラレルデータ
に速度変換〔Ｓ／Ｐ（シリアル／パラレル）変換：７８
Ｍｂｐｓ→６Ｍｂｐｓ〕して１２チャンネル分のＳＴＳ
−１フレームに分離するものであり、受信ポインタ処理
部１１２−ｊ（ただし、ｊ＝１〜１２）は、それぞれ、
自己が担当するＳＴＳ−１フレーム〔チャンネルデータ
（ｃｈ．ｊ）〕に対して、例えば、下記項目〜に示
すような受信ポインタ処理を行なうもので、ここでは、
外部から固定的に設定される回線サイズ（種別）設定
〔コンカチネーション（ＣＯＮＣ）設定：ＳＴＳ−３ｃ
／１２ｃ〕により各チャンネル個別に先頭チャンネル，
従属チャンネルに対応した状態遷移に基づいてポインタ
処理が行なわれるようになっている。
【００１２】チャンネルデータに含まれるポインタ・
バイト（Ｈ１，Ｈ２バイト：全１６ビット）より、その
チャンネルデータに収容されている低次群信号の先頭位
置（Ｊ１バイト位置）を検出してＪ１イネーブル信号を
生成。 上記ポインタ・バイトのＮＤＦ(New Data Flag) ビッ
ト，ＳＳビット，１０ビットポインタ値の検出。
バイト（Ｈ１，Ｈ２バイト：全１６ビット）より、その
チャンネルデータに収容されている低次群信号の先頭位
置（Ｊ１バイト位置）を検出してＪ１イネーブル信号を
生成。 上記ポインタ・バイトのＮＤＦ(New Data Flag) ビッ
ト，ＳＳビット，１０ビットポインタ値の検出。
【００１３】上記ポインタ・バイトよりＰＡＩＳ（Pa
th Alarm Indication Signal) ，ＬＯＰ(Loss Of Point
er) などのアラーム検出。 なお、上記のＮＤＦビットは、動作ポインタ値（アクテ
ィブポインタ値）をすぐに新しいポインタ値に変更する
ために使用される４ビットからなるビットで、“１００
１”と３ビット以上一致がＮＤＦイネーブルの検出条件
となる。
th Alarm Indication Signal) ，ＬＯＰ(Loss Of Point
er) などのアラーム検出。 なお、上記のＮＤＦビットは、動作ポインタ値（アクテ
ィブポインタ値）をすぐに新しいポインタ値に変更する
ために使用される４ビットからなるビットで、“１００
１”と３ビット以上一致がＮＤＦイネーブルの検出条件
となる。
【００１４】また、ＳＳビットは、収容している低次群
信号のフレームサイズを示すために使用されるビット
（２ビット）であり、１０ビットポインタ値は、収容し
ている低次群信号の先頭位置（オフセットポインタ値）
をバイナリコードで示すために使用されるビットで、そ
れぞれ５ビットのインクリメント（Ｉ）ビットとデクリ
メント（Ｄ）ビットにより構成されている。
信号のフレームサイズを示すために使用されるビット
（２ビット）であり、１０ビットポインタ値は、収容し
ている低次群信号の先頭位置（オフセットポインタ値）
をバイナリコードで示すために使用されるビットで、そ
れぞれ５ビットのインクリメント（Ｉ）ビットとデクリ
メント（Ｄ）ビットにより構成されている。
【００１５】さらに、上記のＰＡＩＳは、ポインタ・バ
イトが全て“１”になっているときに検出され、ＬＯＰ
は、無効なポインタ（インバリッド・ポインタ）が所定
回数（例えば８回）連続して検出されると検出され、こ
れらの異常が検出されると、送信データをＡＩＳ状態と
して下流側の装置に通知するためにＰＡＩＳ送信制御部
１１７により送信ポインタ処理部１１４−ｊに対するＰ
ＡＩＳ送出制御が行なわれるようになっている。
イトが全て“１”になっているときに検出され、ＬＯＰ
は、無効なポインタ（インバリッド・ポインタ）が所定
回数（例えば８回）連続して検出されると検出され、こ
れらの異常が検出されると、送信データをＡＩＳ状態と
して下流側の装置に通知するためにＰＡＩＳ送信制御部
１１７により送信ポインタ処理部１１４−ｊに対するＰ
ＡＩＳ送出制御が行なわれるようになっている。
【００１６】また、クロック乗り換え部１１３−ｊは、
それぞれ、対応する受信ポインタ処理部１１２−ｊにお
いて受信ポインタ処理を施された後のチャンネルデータ
（主信号データ）に対してクロック乗り換え〔伝送路
（ライン）→システム側クロックへの乗り換え〕処理を
施すためのものであり、送信ポインタ処理部１１４−ｊ
は、それぞれ、対応するＥＳ部１１３−ｊにおいてクロ
ック乗り換え処理を施された後の主信号データに対し
て、ＮＤＦイネーブルの検出やスタッフ要求の検出，送
信ポインタ値の検出などを施すものである。
それぞれ、対応する受信ポインタ処理部１１２−ｊにお
いて受信ポインタ処理を施された後のチャンネルデータ
（主信号データ）に対してクロック乗り換え〔伝送路
（ライン）→システム側クロックへの乗り換え〕処理を
施すためのものであり、送信ポインタ処理部１１４−ｊ
は、それぞれ、対応するＥＳ部１１３−ｊにおいてクロ
ック乗り換え処理を施された後の主信号データに対し
て、ＮＤＦイネーブルの検出やスタッフ要求の検出，送
信ポインタ値の検出などを施すものである。
【００１７】さらに、多重化部１１５は、上述の受信ポ
インタ処理部１１２−ｊ，ＥＳ部１１３−ｊ，送信ポイ
ンタ処理部１１４−ｊにおいてＳＴＳ−１単位にパラレ
ルに処理された主信号（９６パラレルデータ）を元の８
パラのシリアル・データに速度変換（Ｐ／Ｓ変換）して
出力するものであり、アラーム処理部１１６は、受信ポ
インタ処理部１１２−ｊにおいて後述するごとく各チャ
ンネル単位に検出されるＰＡＩＳ，ＬＯＰの遷移情報に
基づいて、外部からの回線種別（ＣＯＮＣ）設定（ＳＴ
Ｓ−１／３ｃ／１２ｃ）応じたアラーム処理を行なうも
のである。
インタ処理部１１２−ｊ，ＥＳ部１１３−ｊ，送信ポイ
ンタ処理部１１４−ｊにおいてＳＴＳ−１単位にパラレ
ルに処理された主信号（９６パラレルデータ）を元の８
パラのシリアル・データに速度変換（Ｐ／Ｓ変換）して
出力するものであり、アラーム処理部１１６は、受信ポ
インタ処理部１１２−ｊにおいて後述するごとく各チャ
ンネル単位に検出されるＰＡＩＳ，ＬＯＰの遷移情報に
基づいて、外部からの回線種別（ＣＯＮＣ）設定（ＳＴ
Ｓ−１／３ｃ／１２ｃ）応じたアラーム処理を行なうも
のである。
【００１８】ＰＡＩＳ送信制御部１１７は、受信ポイン
タ処理部１１２−ｊにおいてチャンネル単位にＰＡＩ
Ｓ，ＬＯＰのいずれかが検出された場合にＰＡＩＳ送出
制御信号を出力し、伝送路フレーム上の受信端で検出さ
れた高次群アラーム〔ＬＯＳ(Loss Of Signal)，ＬＯＦ
(Loss Of Flame) ，ＭＳ(Multiplex Section) −ＡＩＳ
等〕を受信した場合は受信ポインタ処理部１１２−ｊの
状態（ＰＡＩＳ，ＬＯＰ）に関係なく全チャンネルに対
し、ＰＡＩＳ送出制御信号の出力を強制的に行なうもの
である。
タ処理部１１２−ｊにおいてチャンネル単位にＰＡＩ
Ｓ，ＬＯＰのいずれかが検出された場合にＰＡＩＳ送出
制御信号を出力し、伝送路フレーム上の受信端で検出さ
れた高次群アラーム〔ＬＯＳ(Loss Of Signal)，ＬＯＦ
(Loss Of Flame) ，ＭＳ(Multiplex Section) −ＡＩＳ
等〕を受信した場合は受信ポインタ処理部１１２−ｊの
状態（ＰＡＩＳ，ＬＯＰ）に関係なく全チャンネルに対
し、ＰＡＩＳ送出制御信号の出力を強制的に行なうもの
である。
【００１９】上述のごとく構成された多重化装置１０ｉ
では、まず、入力データが分離部１１１において８パラ
→９６パラのＳ／Ｐ変換によりＳＴＳ−１単位のチャン
ネルデータに分離される。分離された１２チャンネル分
のデータは受信ポインタ処理部１１２−ｊでチャンネル
データ（ＳＴＳ−１）単位にアラーム（ＬＯＰ，ＰＡＩ
Ｓ）の検出やポインタ値の検出などを施されたのち、ク
ロック乗り換え部１１３−ｊに主信号データ（主信号，
Ｊ１イネーブル信号）として送出される。
では、まず、入力データが分離部１１１において８パラ
→９６パラのＳ／Ｐ変換によりＳＴＳ−１単位のチャン
ネルデータに分離される。分離された１２チャンネル分
のデータは受信ポインタ処理部１１２−ｊでチャンネル
データ（ＳＴＳ−１）単位にアラーム（ＬＯＰ，ＰＡＩ
Ｓ）の検出やポインタ値の検出などを施されたのち、ク
ロック乗り換え部１１３−ｊに主信号データ（主信号，
Ｊ１イネーブル信号）として送出される。
【００２０】クロック乗り換え部１１３−ｊでは、受信
ポインタ処理部１１２−ｊより入力された主信号とＪ１
イネーブル信号のライン→システム側へのクロック乗り
換えをＳＴＳ−１単位に１２チャンネル分並列（パラレ
ル）に処理し、クロック乗り換え後の主信号データを送
信ポインタ処理部１１４−ｊに送出する。送信ポインタ
処理部１１４−ｊでは、クロック乗り換え部１１３−ｊ
からのクロック乗り換え後の主信号データより、ＳＴＳ
−１単位に、ＮＤＦイネーブル要求の検出やスタッフ要
求の検出，送信ポインタ値の検出などをそれぞれ１２チ
ャンネル分パラレルに行ないポインタ・バイト（Ｈ１，
Ｈ２バイト）の挿入を行なう。
ポインタ処理部１１２−ｊより入力された主信号とＪ１
イネーブル信号のライン→システム側へのクロック乗り
換えをＳＴＳ−１単位に１２チャンネル分並列（パラレ
ル）に処理し、クロック乗り換え後の主信号データを送
信ポインタ処理部１１４−ｊに送出する。送信ポインタ
処理部１１４−ｊでは、クロック乗り換え部１１３−ｊ
からのクロック乗り換え後の主信号データより、ＳＴＳ
−１単位に、ＮＤＦイネーブル要求の検出やスタッフ要
求の検出，送信ポインタ値の検出などをそれぞれ１２チ
ャンネル分パラレルに行ないポインタ・バイト（Ｈ１，
Ｈ２バイト）の挿入を行なう。
【００２１】このとき、受信ポインタ処理部１１２−ｊ
においてＰＡＩＳ，ＬＯＰあるいは伝送フレームの受信
端においてＬＯＳ，ＬＯＦ，ＭＳ−ＡＩＳ等の高次群ア
ラームが検出されている場合は、ＰＡＩＳ送信制御部１
７７の制御により、主信号データが全て“１”に設定さ
れる。そして、上述のごとく受信ポインタ処理部１１２
−ｊ，クロック乗り換え部１１３−ｊ，送信ポインタ処
理部１１４−ｊにおいてそれぞれＳＴＳ−１単位にパラ
レルに処理されたデータは、多重化部１１５で９６パラ
→８パラのＰ／Ｓ変換（６Ｍｂｐｓ→７８Ｍｂｐｓ）を
施されて送出される。
においてＰＡＩＳ，ＬＯＰあるいは伝送フレームの受信
端においてＬＯＳ，ＬＯＦ，ＭＳ−ＡＩＳ等の高次群ア
ラームが検出されている場合は、ＰＡＩＳ送信制御部１
７７の制御により、主信号データが全て“１”に設定さ
れる。そして、上述のごとく受信ポインタ処理部１１２
−ｊ，クロック乗り換え部１１３−ｊ，送信ポインタ処
理部１１４−ｊにおいてそれぞれＳＴＳ−１単位にパラ
レルに処理されたデータは、多重化部１１５で９６パラ
→８パラのＰ／Ｓ変換（６Ｍｂｐｓ→７８Ｍｂｐｓ）を
施されて送出される。
【００２２】つまり、上述の多重化装置１０ｉでは、Ｓ
ＴＳ−１２レベル（あるいはそれ以上のＳＴＳ−Ｎ（Ｎ
＝４８，１９２，・・・）レベルの多重化フレームをパ
スの最小単位であるＳＴＳ−１フレームに分離して、そ
れぞれの受信ポインタ処理，送信ポインタ処理をパラレ
ルに行なうようになっているのである。そして、具体的
に、上述の受信ポインタ処理部１１２−ｊ（受信ポイン
タ処理装置）は、それぞれ図３０に示すように、Ｈ１・
Ｈ２バイト検出部１１８，ポインタ検出部１１９及びポ
インタ値更新部１２０をそなえて構成され、さらに、ポ
インタ検出部１１９が、ＰＡＩＳ検出部１２１，ＬＯＰ
検出部１２２，コンカチネーション（ＣＯＮＣ）検出部
１２３，ＮＤＦイネーブル検出部１２４，ノーマルポイ
ンタ３連続一致検出部１２５，スタッフ検出部１２６お
よびアラーム検出部１２７をそなえて構成されている。
ＴＳ−１２レベル（あるいはそれ以上のＳＴＳ−Ｎ（Ｎ
＝４８，１９２，・・・）レベルの多重化フレームをパ
スの最小単位であるＳＴＳ−１フレームに分離して、そ
れぞれの受信ポインタ処理，送信ポインタ処理をパラレ
ルに行なうようになっているのである。そして、具体的
に、上述の受信ポインタ処理部１１２−ｊ（受信ポイン
タ処理装置）は、それぞれ図３０に示すように、Ｈ１・
Ｈ２バイト検出部１１８，ポインタ検出部１１９及びポ
インタ値更新部１２０をそなえて構成され、さらに、ポ
インタ検出部１１９が、ＰＡＩＳ検出部１２１，ＬＯＰ
検出部１２２，コンカチネーション（ＣＯＮＣ）検出部
１２３，ＮＤＦイネーブル検出部１２４，ノーマルポイ
ンタ３連続一致検出部１２５，スタッフ検出部１２６お
よびアラーム検出部１２７をそなえて構成されている。
【００２３】ここで、Ｈ１・Ｈ２バイト検出部１１８
は、主信号入力データ（チャンネルデータ）からそのチ
ャンネルに対応したポインタ・バイト（Ｈ１，Ｈ２バイ
ト：１６ｂｉｔ）を検出（ラッチ）するものであり、ポ
インタ検出部１１９において、ＰＡＩＳ検出部１２１
は、Ｈ１・Ｈ２バイト検出部１１８で検出されたＨ１，
Ｈ２バイトより上記のＰＡＩＳを検出するものであり、
ＬＯＰ検出部１２２は、Ｈ１，Ｈ２バイトより上記のＬ
ＯＰを検出するものであり、ＣＯＮＣ検出部１２３は、
Ｈ１，Ｈ２バイトより入力チャンネルデータがＳＴＳ−
３ｃ／１２ｃ等のコンカチネーション状態（以下、コン
カチということがある）であること示すコンカチ表示
（ＣＩ）を検出するものである。
は、主信号入力データ（チャンネルデータ）からそのチ
ャンネルに対応したポインタ・バイト（Ｈ１，Ｈ２バイ
ト：１６ｂｉｔ）を検出（ラッチ）するものであり、ポ
インタ検出部１１９において、ＰＡＩＳ検出部１２１
は、Ｈ１・Ｈ２バイト検出部１１８で検出されたＨ１，
Ｈ２バイトより上記のＰＡＩＳを検出するものであり、
ＬＯＰ検出部１２２は、Ｈ１，Ｈ２バイトより上記のＬ
ＯＰを検出するものであり、ＣＯＮＣ検出部１２３は、
Ｈ１，Ｈ２バイトより入力チャンネルデータがＳＴＳ−
３ｃ／１２ｃ等のコンカチネーション状態（以下、コン
カチということがある）であること示すコンカチ表示
（ＣＩ）を検出するものである。
【００２４】また、ＮＤＦイネーブル検出部１２４は、
Ｈ１，Ｈ２バイトより上記のＮＤＦイネーブルを検出す
るものであり、ノーマルポインタ３連続一致検出部１２
５は、Ｈ１，Ｈ２バイトより同じ値のノーマルポインタ
を３フレーム連続して受信したことを検出するものであ
り、スタッフ検出部１２６は、Ｈ１，Ｈ２バイトよりス
タッフ情報（ＩＮＣ／ＤＥＣ）を検出するものである。
Ｈ１，Ｈ２バイトより上記のＮＤＦイネーブルを検出す
るものであり、ノーマルポインタ３連続一致検出部１２
５は、Ｈ１，Ｈ２バイトより同じ値のノーマルポインタ
を３フレーム連続して受信したことを検出するものであ
り、スタッフ検出部１２６は、Ｈ１，Ｈ２バイトよりス
タッフ情報（ＩＮＣ／ＤＥＣ）を検出するものである。
【００２５】さらに、ポインタ値更新部１２０は、上記
のＣＯＮＣ検出部１２３，ＮＤＦイネーブル検出部１２
４，ノーマルポインタ３連続一致検出部１２５及びスタ
ッフ検出部１２６での各検出結果に基づいてアクティブ
ポインタ値の更新処理を行なうものであり、アラーム検
出部１２７は、各検出部１２２〜１２５での各検出結果
に基づいて、ＳＴＳ−１単位のアラーム情報（ＰＡＩＳ
状態，ＬＯＰ状態への遷移情報）を検出するものであ
る。
のＣＯＮＣ検出部１２３，ＮＤＦイネーブル検出部１２
４，ノーマルポインタ３連続一致検出部１２５及びスタ
ッフ検出部１２６での各検出結果に基づいてアクティブ
ポインタ値の更新処理を行なうものであり、アラーム検
出部１２７は、各検出部１２２〜１２５での各検出結果
に基づいて、ＳＴＳ−１単位のアラーム情報（ＰＡＩＳ
状態，ＬＯＰ状態への遷移情報）を検出するものであ
る。
【００２６】このため、具体的に、上述のポインタ検出
部１１９は、例えば図３１に示すように構成される。こ
の図３１において、１２８はＮＤＦビット監視部で、Ｎ
ＤＦ−ｂｉｔ（ポインタ・バイト中の第１〜４ビット）
の監視を行ない、ａｌｌ“１”の検出，“１００１”の
検出，“１００１”と３ビット以上一致時の検出をそれ
ぞれ行なうものであり、１２９はＳＳビット監視部で、
ＳＳビット（ポインタ・バイト中の第５，６ビット）の
監視を行ない、ａｌｌ“１”の検出，ＳＳビット正常受
信の監視を行なうものである。
部１１９は、例えば図３１に示すように構成される。こ
の図３１において、１２８はＮＤＦビット監視部で、Ｎ
ＤＦ−ｂｉｔ（ポインタ・バイト中の第１〜４ビット）
の監視を行ない、ａｌｌ“１”の検出，“１００１”の
検出，“１００１”と３ビット以上一致時の検出をそれ
ぞれ行なうものであり、１２９はＳＳビット監視部で、
ＳＳビット（ポインタ・バイト中の第５，６ビット）の
監視を行ない、ａｌｌ“１”の検出，ＳＳビット正常受
信の監視を行なうものである。
【００２７】また、１３０は１０ビットポインタ監視部
で、１０ビットポインタ値（ポインタ・バイト中の第７
〜１６ビット）を監視するもので、ａ１１“１”の検
出，正常なパス収容位置を示す範囲である“０００”〜
“７８２”（Offset Value inRange)の監視，前フレー
ムまでのアクティブポインタ値との比較結果及びスタッ
フ検出用のＩビット，Ｄビットの監視をそれぞれ行なう
ようになっている。
で、１０ビットポインタ値（ポインタ・バイト中の第７
〜１６ビット）を監視するもので、ａ１１“１”の検
出，正常なパス収容位置を示す範囲である“０００”〜
“７８２”（Offset Value inRange)の監視，前フレー
ムまでのアクティブポインタ値との比較結果及びスタッ
フ検出用のＩビット，Ｄビットの監視をそれぞれ行なう
ようになっている。
【００２８】さらに、１３１は上記の各監視部１２８〜
１３０とともに図３０に示すＰＡＩＳ検出部１２１を構
成するＡＮＤゲートで、各監視部１２８〜１３０の出力
の論理積をとることにより、各出力がａｌｌ“１”とな
りポインタ・バイトがａｌｌ“１”となるとＰＡＩＳ表
示を出力するようになっている。また、１３２は各監視
部１２８〜１３０とともにＣＯＮＣ検出部１２３を構成
するＡＮＤゲートで、各監視部１２８〜１３０の出力の
論理積をとることにより、ＮＤＦビットが“１００
１”，ＳＳビット正常受信，１０ビットポインタ値が全
て“１”の時にコンカチ表示信号を出力するようになっ
ている。
１３０とともに図３０に示すＰＡＩＳ検出部１２１を構
成するＡＮＤゲートで、各監視部１２８〜１３０の出力
の論理積をとることにより、各出力がａｌｌ“１”とな
りポインタ・バイトがａｌｌ“１”となるとＰＡＩＳ表
示を出力するようになっている。また、１３２は各監視
部１２８〜１３０とともにＣＯＮＣ検出部１２３を構成
するＡＮＤゲートで、各監視部１２８〜１３０の出力の
論理積をとることにより、ＮＤＦビットが“１００
１”，ＳＳビット正常受信，１０ビットポインタ値が全
て“１”の時にコンカチ表示信号を出力するようになっ
ている。
【００２９】さらに、１３３は各監視部１２８〜１３０
とともにＮＤＦイネーブル検出部１２４を構成するＡＮ
Ｄゲートで、各監視部１２８〜１３０の出力の論理積を
とることにより、ＮＤＦビットが“１００１”と３ビッ
ト以上一致，ＳＳビット正常受信，１０ビットポインタ
値が正常なパス収容位置を示す範囲内（“０００”〜
“７８２”）の時にＮＤＦイネーブル信号を出力するよ
うになっている。
とともにＮＤＦイネーブル検出部１２４を構成するＡＮ
Ｄゲートで、各監視部１２８〜１３０の出力の論理積を
とることにより、ＮＤＦビットが“１００１”と３ビッ
ト以上一致，ＳＳビット正常受信，１０ビットポインタ
値が正常なパス収容位置を示す範囲内（“０００”〜
“７８２”）の時にＮＤＦイネーブル信号を出力するよ
うになっている。
【００３０】また、１３４は各監視部１２８〜１３０と
ともにノーマルポインタ３連続一致検出部１２５を構成
する１入力反転型のＡＮＤゲートで、ＮＤＦビットが
“１００１”と３ビット以上一致以外，ＳＳビット正常
受信，１０ビットポインタ値が正常なパス収容位置を示
した場合にそれぞれ“Ｈ”パルスを出力するようになっ
ており、後述する３段保護部１３８にこの“Ｈ”パルス
が３フレーム連続して入力されるとノーマルポインタ３
連続一致信号が出力されるようになっている。
ともにノーマルポインタ３連続一致検出部１２５を構成
する１入力反転型のＡＮＤゲートで、ＮＤＦビットが
“１００１”と３ビット以上一致以外，ＳＳビット正常
受信，１０ビットポインタ値が正常なパス収容位置を示
した場合にそれぞれ“Ｈ”パルスを出力するようになっ
ており、後述する３段保護部１３８にこの“Ｈ”パルス
が３フレーム連続して入力されるとノーマルポインタ３
連続一致信号が出力されるようになっている。
【００３１】さらに、１３５は各監視部１２８〜１３０
とともにスタッフ検出部１２６を構成するスタッフ情報
検出部で、１０ビットポインタ値のＩビット／Ｄビット
の反転数に応じてＩＮＣ／ＤＥＣのスタッフ情報を検出
するようになっている。また、１３６〜１３９はそれぞ
れ３段保護部であり、ここでは、１３６がＰＡＩＳ表示
の３フレーム連続受信保護用、１３７がコンカチ表示の
３フレーム連続受信保護用、１３８がノーマルポインタ
表示の３フレーム連続受信保護用、１３９がスタッフ動
作〔回線収容位置の変動（±１）〕後の３フレームスタ
ッフ動作禁止保護用としてそれぞれ用いられている。
とともにスタッフ検出部１２６を構成するスタッフ情報
検出部で、１０ビットポインタ値のＩビット／Ｄビット
の反転数に応じてＩＮＣ／ＤＥＣのスタッフ情報を検出
するようになっている。また、１３６〜１３９はそれぞ
れ３段保護部であり、ここでは、１３６がＰＡＩＳ表示
の３フレーム連続受信保護用、１３７がコンカチ表示の
３フレーム連続受信保護用、１３８がノーマルポインタ
表示の３フレーム連続受信保護用、１３９がスタッフ動
作〔回線収容位置の変動（±１）〕後の３フレームスタ
ッフ動作禁止保護用としてそれぞれ用いられている。
【００３２】具体的に、上記の各３段保護部１３６〜１
３９は、例えば図３２に示すように、２つのＦＦ回路１
５２，１５３および３入力のＡＮＤゲート１５４を用い
て構成され、ＦＦ回路１５２，１５３が１フレーム毎に
動作し検出パルス（ＰＡＩＳ表示，ＣＯＮＣ表示，ノー
マルポインタ表示，スタッフ表示のいずれか）が３フレ
ーム連続して入力されることによって、ＡＮＤゲート１
５４の出力（保護出力）が“Ｈ”となるようになってい
る。
３９は、例えば図３２に示すように、２つのＦＦ回路１
５２，１５３および３入力のＡＮＤゲート１５４を用い
て構成され、ＦＦ回路１５２，１５３が１フレーム毎に
動作し検出パルス（ＰＡＩＳ表示，ＣＯＮＣ表示，ノー
マルポインタ表示，スタッフ表示のいずれか）が３フレ
ーム連続して入力されることによって、ＡＮＤゲート１
５４の出力（保護出力）が“Ｈ”となるようになってい
る。
【００３３】さらに、図３１において１４０，１４１は
それぞれポインタ・バイト上で無効なポインタ表示を示
すインバリッドポインタの検出を行なうＮＯＲゲート
で、ＮＯＲゲート１４０は、ＣＯＮＣ設定時の従属チャ
ンネルに該当するチャンネルについてのインバリッドポ
インタを検出するもので、コンカチ表示，ＰＡＩＳ表示
以外の状態をインバリッドポインタとするようになって
おり、ＮＯＲゲート１４１は、ＣＯＮＣ設定時の先頭チ
ャンネルに該当するチャンネルついてのインバリッドポ
インタを検出するもので、ＰＡＩＳ表示，ノーマルポイ
ンタ表示，スタッフ表示（ＩＮＣ／ＤＥＣ）以外をイン
バリッドポインタとするようになっている。
それぞれポインタ・バイト上で無効なポインタ表示を示
すインバリッドポインタの検出を行なうＮＯＲゲート
で、ＮＯＲゲート１４０は、ＣＯＮＣ設定時の従属チャ
ンネルに該当するチャンネルについてのインバリッドポ
インタを検出するもので、コンカチ表示，ＰＡＩＳ表示
以外の状態をインバリッドポインタとするようになって
おり、ＮＯＲゲート１４１は、ＣＯＮＣ設定時の先頭チ
ャンネルに該当するチャンネルついてのインバリッドポ
インタを検出するもので、ＰＡＩＳ表示，ノーマルポイ
ンタ表示，スタッフ表示（ＩＮＣ／ＤＥＣ）以外をイン
バリッドポインタとするようになっている。
【００３４】また、１４２はセレクタで、上記の各ＮＯ
Ｒゲート１４０，１４１の出力を外部入力であるＣＯＮ
Ｃ設定によって切り替えることにより、先頭／従属チャ
ンネル毎のインバリッドポインタの検出を行なうように
なっていいる。なお、この図３１ではＣＯＮＣ設定信号
が“Ｈ”のとき、従属（ＣＯＮＣ）チャンネル設定を表
す。
Ｒゲート１４０，１４１の出力を外部入力であるＣＯＮ
Ｃ設定によって切り替えることにより、先頭／従属チャ
ンネル毎のインバリッドポインタの検出を行なうように
なっていいる。なお、この図３１ではＣＯＮＣ設定信号
が“Ｈ”のとき、従属（ＣＯＮＣ）チャンネル設定を表
す。
【００３５】さらに、１４４，１４５はそれぞれＬＯＰ
状態（遷移条件）を検出する８段保護部で、８段保護部
１４４ではインバリッドポインタの８連続検出、８段保
護部１４５ではＮＤＦイネーブル（ＮＤＦ−ｂｉｔのみ
監視）の８連続受信の検出をそれぞれ行なうようになっ
ている。そして、ここでは、先頭チャンネル設定時、イ
ンバリッドポインタの８段保護とＮＤＦイネーブル受信
の８段保護のＯＲゲート１４６での論理和結果をＬＯＰ
遷移条件とし、従属チャンネル設定時ではＮＤＦイネー
ブル受信の８段保護は必要でないため、セレクタ１４３
へのＣＯＮＣ設定信号によって“Ｌ”固定出力としてい
る。
状態（遷移条件）を検出する８段保護部で、８段保護部
１４４ではインバリッドポインタの８連続検出、８段保
護部１４５ではＮＤＦイネーブル（ＮＤＦ−ｂｉｔのみ
監視）の８連続受信の検出をそれぞれ行なうようになっ
ている。そして、ここでは、先頭チャンネル設定時、イ
ンバリッドポインタの８段保護とＮＤＦイネーブル受信
の８段保護のＯＲゲート１４６での論理和結果をＬＯＰ
遷移条件とし、従属チャンネル設定時ではＮＤＦイネー
ブル受信の８段保護は必要でないため、セレクタ１４３
へのＣＯＮＣ設定信号によって“Ｌ”固定出力としてい
る。
【００３６】また、１９はＰＡＩＳ，ＬＯＰ状態から通
常（ＮＯＲＭ）状態への遷移条件となるノーマルポイン
タ受信条件のセレクトを行なうセレクタで、先頭チャン
ネル設定時と従属チャンネル設定時とではＮＯＲＭ態へ
の遷移条件が異なるため、先頭チャンネル時はＮＯＲＭ
×３，従属チャンネル時はＣＯＮＣ×３の検出をノーマ
ルポインタ受信条件として選択するようになっている。
常（ＮＯＲＭ）状態への遷移条件となるノーマルポイン
タ受信条件のセレクトを行なうセレクタで、先頭チャン
ネル設定時と従属チャンネル設定時とではＮＯＲＭ態へ
の遷移条件が異なるため、先頭チャンネル時はＮＯＲＭ
×３，従属チャンネル時はＣＯＮＣ×３の検出をノーマ
ルポインタ受信条件として選択するようになっている。
【００３７】さらに、１４８はＮＯＲＭ（ＣＯＮＣ）×
３，ＮＤＦイネーブル，ＬＯＰの論理和をとることによ
り、ＰＡＩＳ状態からＮＯＲＭ（ＣＯＮＣ）状態，ＬＯ
Ｐ状態への遷移（解除）条件を検出する３入力のＯＲゲ
ートであり、１４９はＬＯＰ状態からＮＯＲＭ（ＣＯＮ
Ｃ）状態，ＰＡＩＳ状態への遷移（解除）条件を検出す
る２入力のＯＲゲートである。
３，ＮＤＦイネーブル，ＬＯＰの論理和をとることによ
り、ＰＡＩＳ状態からＮＯＲＭ（ＣＯＮＣ）状態，ＬＯ
Ｐ状態への遷移（解除）条件を検出する３入力のＯＲゲ
ートであり、１４９はＬＯＰ状態からＮＯＲＭ（ＣＯＮ
Ｃ）状態，ＰＡＩＳ状態への遷移（解除）条件を検出す
る２入力のＯＲゲートである。
【００３８】また、１５０，１５１はそれぞれＪＫ−Ｆ
Ｆ（Ｊ−Ｋフリップフロップ）回路で、上記３段保護部
１３６の出力であるＰＡＩＳ遷移条件，８段保護部１４
４，１４５の出力であるＬＯＰ遷移条件，ＯＲゲート１
４８，１４９の出力である各状態解除条件の検出出力よ
り、ＰＡＩＳ，ＬＯＰの各受信状態（ステート）を決定
するようになっている。
Ｆ（Ｊ−Ｋフリップフロップ）回路で、上記３段保護部
１３６の出力であるＰＡＩＳ遷移条件，８段保護部１４
４，１４５の出力であるＬＯＰ遷移条件，ＯＲゲート１
４８，１４９の出力である各状態解除条件の検出出力よ
り、ＰＡＩＳ，ＬＯＰの各受信状態（ステート）を決定
するようになっている。
【００３９】上述の構成により、このポインタ検出部１
９０では、入力伝送フレームのポインタ・バイトに含ま
れるＮＤＦビット，ＳＳビット，１０ビットポインタ値
を監視（検出）することで、自己が担当するチャンネル
データについてのＮＤＦイネーブル，ノーマルポインタ
３連続一致受信，ＰＡＩＳ状態，ＬＯＰ状態などの各検
出処理を正確に行なうことができる。
９０では、入力伝送フレームのポインタ・バイトに含ま
れるＮＤＦビット，ＳＳビット，１０ビットポインタ値
を監視（検出）することで、自己が担当するチャンネル
データについてのＮＤＦイネーブル，ノーマルポインタ
３連続一致受信，ＰＡＩＳ状態，ＬＯＰ状態などの各検
出処理を正確に行なうことができる。
【００４０】次に、図３３は図３０に示すポインタ値更
新部１２０の一例を示すブロック図で、この図３３に示
すように、ポインタ値更新部１２０は、フレーム・カウ
ンタ１５４，オフセット・カウンタ（７８３進カウン
タ）１５５，Ｊ１カウンタ（７８３進カウンタ）１５
６，セレクタ１５７，１６４，ラッチ部１５８，比較部
１５９，デコーダ１６０，ＡＮＤゲート１６１，イネー
ブル制御部１６２および更新タイミング生成部１６３を
そなえて構成されている。
新部１２０の一例を示すブロック図で、この図３３に示
すように、ポインタ値更新部１２０は、フレーム・カウ
ンタ１５４，オフセット・カウンタ（７８３進カウン
タ）１５５，Ｊ１カウンタ（７８３進カウンタ）１５
６，セレクタ１５７，１６４，ラッチ部１５８，比較部
１５９，デコーダ１６０，ＡＮＤゲート１６１，イネー
ブル制御部１６２および更新タイミング生成部１６３を
そなえて構成されている。
【００４１】ここで、オフセット・カウンタ１５４は、
入力データのフレーム・パルスに同期して動作して入力
データのビット数を計数するものであり、オフセット・
カウンタ１５５は、ＳＴＳ−１フレーム内のＳＰＥデー
タ〔ポインタのオフセット数（“０００”〜“７８
２”）〕のビット数を計数するものであり、Ｊ１カウン
タ１５６は、前フレーム回線収容先頭位置（Ｊ１イネー
ブル）から７８３ビット分のカウントを行ない次フレー
ムの先頭位置となるＪ１パルスの位置を計数するもので
ある。なお、これらの各カウンタ１５５，１５６はフレ
ームカウンタ１５４により制御されている。
入力データのフレーム・パルスに同期して動作して入力
データのビット数を計数するものであり、オフセット・
カウンタ１５５は、ＳＴＳ−１フレーム内のＳＰＥデー
タ〔ポインタのオフセット数（“０００”〜“７８
２”）〕のビット数を計数するものであり、Ｊ１カウン
タ１５６は、前フレーム回線収容先頭位置（Ｊ１イネー
ブル）から７８３ビット分のカウントを行ない次フレー
ムの先頭位置となるＪ１パルスの位置を計数するもので
ある。なお、これらの各カウンタ１５５，１５６はフレ
ームカウンタ１５４により制御されている。
【００４２】また、セレクタ１５７は、受信ポインタ値
とオフセットカウンタ１５５のカウンタ値とを選択して
アクティブ・ポインタ値として出力するものであり、ラ
ッチ部１５８は、このセレクタ１５７からのアクティブ
・ポインタ値をラッチするものであり、比較部１５９
は、オフセット・カウンタ１５５のカウンタ値とラッチ
部１５８でラッチされているアクティブ・ポインタ値と
を比較するもので、各値が一致した場合にＪ１パルスを
出力するようになっている。
とオフセットカウンタ１５５のカウンタ値とを選択して
アクティブ・ポインタ値として出力するものであり、ラ
ッチ部１５８は、このセレクタ１５７からのアクティブ
・ポインタ値をラッチするものであり、比較部１５９
は、オフセット・カウンタ１５５のカウンタ値とラッチ
部１５８でラッチされているアクティブ・ポインタ値と
を比較するもので、各値が一致した場合にＪ１パルスを
出力するようになっている。
【００４３】さらに、デコーダ１６０は、アクティブ・
ポインタ値の“７８２”をデコードするものであり、Ａ
ＮＤゲート１６１は、オフセット・カウンタ１５５の出
力，デコーダ１６０の出力および図３１に示すスタッフ
情報検出部１３５で検出されるＩＮＣ表示について論理
積をとるもので、アクティブ・ポインタ値が“７８２”
のときにＩＮＣ表示を受信するとアクティブ・ポインタ
値の更新（“７８２”→“０００”）指示を更新タイミ
ング生成部１６３に与えるようになっている。
ポインタ値の“７８２”をデコードするものであり、Ａ
ＮＤゲート１６１は、オフセット・カウンタ１５５の出
力，デコーダ１６０の出力および図３１に示すスタッフ
情報検出部１３５で検出されるＩＮＣ表示について論理
積をとるもので、アクティブ・ポインタ値が“７８２”
のときにＩＮＣ表示を受信するとアクティブ・ポインタ
値の更新（“７８２”→“０００”）指示を更新タイミ
ング生成部１６３に与えるようになっている。
【００４４】また、イネーブル制御部１６２は、ＩＮＣ
／ＤＥＣ（スタッフ表示）受信時に、前フレームでのＪ
１パルス出力位置に対し“±１”の位相制御を行なうた
めにＪ１カウンタ１５６に対してイネーブル制御を行な
うものであり、更新タイミング生成部１６３は、ラッチ
部１５８へのアクティブ・ポインタ値の書き込み（更新
タイミング）を制御するもので、ＮＤＦイネーブル，ノ
ーマルポインタ表示の３フレーム連続受信時ではそれぞ
れの検出タイミングによって受信ポインタ値がアクティ
ブ・ポインタ値としてラッチ部１５８に書き込こまれ、
ＩＮＣ／ＤＥＣ表示受信時にはＪ１カウンタからのＪ１
パルスのタイミングにより、オフセット・カウンタ１５
５のカウンタ値がアクティブ・ポインタ値として書き込
まれるようになっている。
／ＤＥＣ（スタッフ表示）受信時に、前フレームでのＪ
１パルス出力位置に対し“±１”の位相制御を行なうた
めにＪ１カウンタ１５６に対してイネーブル制御を行な
うものであり、更新タイミング生成部１６３は、ラッチ
部１５８へのアクティブ・ポインタ値の書き込み（更新
タイミング）を制御するもので、ＮＤＦイネーブル，ノ
ーマルポインタ表示の３フレーム連続受信時ではそれぞ
れの検出タイミングによって受信ポインタ値がアクティ
ブ・ポインタ値としてラッチ部１５８に書き込こまれ、
ＩＮＣ／ＤＥＣ表示受信時にはＪ１カウンタからのＪ１
パルスのタイミングにより、オフセット・カウンタ１５
５のカウンタ値がアクティブ・ポインタ値として書き込
まれるようになっている。
【００４５】さらに、セレクタ１６４は、比較部１５９
からのアクティブ・ポインタ値とＪ１カウンタＪ１カウ
ンタ１５６からのＪ１パルスとを選択するもので、スタ
ッフ表示（ＩＮＣ／ＤＥＣ）受信時にＪ１カウンタ１５
６からのＪ１パルスを選択し、それ以外の場合には比較
部１５９からのアクティブ・ポインタ値を選択するよう
になっている。
からのアクティブ・ポインタ値とＪ１カウンタＪ１カウ
ンタ１５６からのＪ１パルスとを選択するもので、スタ
ッフ表示（ＩＮＣ／ＤＥＣ）受信時にＪ１カウンタ１５
６からのＪ１パルスを選択し、それ以外の場合には比較
部１５９からのアクティブ・ポインタ値を選択するよう
になっている。
【００４６】上述の構成により、このポインタ値更新部
１２０では、ＮＤＦイネーブル，ノーマルポインタ表示
の３フレーム連続受信時にはそれぞれの受信（検出）タ
イミングによって受信ポインタ値がアクティブ・ポイン
タ値としてラッチ部１５８に書き込まれ、ＩＮＣ／ＤＥ
Ｃ表示受信時にはＪ１カウンタ１５６で生成されたＪ１
パルスのタイミングに従ってオフセット・カウンタ１５
５のカウンタ値がアクティブ・ポインタ値としてラッチ
部１５８に書き込まれるので、ＩＮＣ／ＤＥＣのスタッ
フ表示を受信した場合においても常に正しいアクティブ
・ポインタ値の更新を行なうことができる。
１２０では、ＮＤＦイネーブル，ノーマルポインタ表示
の３フレーム連続受信時にはそれぞれの受信（検出）タ
イミングによって受信ポインタ値がアクティブ・ポイン
タ値としてラッチ部１５８に書き込まれ、ＩＮＣ／ＤＥ
Ｃ表示受信時にはＪ１カウンタ１５６で生成されたＪ１
パルスのタイミングに従ってオフセット・カウンタ１５
５のカウンタ値がアクティブ・ポインタ値としてラッチ
部１５８に書き込まれるので、ＩＮＣ／ＤＥＣのスタッ
フ表示を受信した場合においても常に正しいアクティブ
・ポインタ値の更新を行なうことができる。
【００４７】
【発明が解決しようとする課題】しかしながら、上述の
受信ポインタ処理部１１２−ｊ（受信ポインタ処理装
置）では、受信データ（ＳＴＳ−１２フレーム）がＳＴ
Ｓ−１／３ｃ／１２ｃのいずれのフレーム構成（回線サ
イズ）となっているかを自動的に判断するような機能を
有しておらず、外部からの固定的な回線サイズ設定（コ
ンカチ設定）によりそのコンカチ設定に応じた受信ポイ
ンタ処理を行なうようになっているので、設定された回
線サイズ以外のデータが入力された場合、正常な受信ポ
インタ処理を行なうことが不可能になってしまうという
課題がある。
受信ポインタ処理部１１２−ｊ（受信ポインタ処理装
置）では、受信データ（ＳＴＳ−１２フレーム）がＳＴ
Ｓ−１／３ｃ／１２ｃのいずれのフレーム構成（回線サ
イズ）となっているかを自動的に判断するような機能を
有しておらず、外部からの固定的な回線サイズ設定（コ
ンカチ設定）によりそのコンカチ設定に応じた受信ポイ
ンタ処理を行なうようになっているので、設定された回
線サイズ以外のデータが入力された場合、正常な受信ポ
インタ処理を行なうことが不可能になってしまうという
課題がある。
【００４８】また、上述の受信ポインタ処理装置では、
多数のチャンネルデータ（ＳＴＳ−１フレーム）が多重
された伝送フレームを分離部１１１にて各チャンネル毎
に分離したのち、各受信ポインタ処理部１１２−ｊにお
いてＳＴＳ−１レベルのビットレートで並列に受信ポイ
ンタ処理を行なうため、チャンネル数分（ＳＴＳ−１２
なら１２チャンネル分）の処理回路が必要となり、装置
規模，消費電力がともに大幅に増大してしまうという課
題もある。
多数のチャンネルデータ（ＳＴＳ−１フレーム）が多重
された伝送フレームを分離部１１１にて各チャンネル毎
に分離したのち、各受信ポインタ処理部１１２−ｊにお
いてＳＴＳ−１レベルのビットレートで並列に受信ポイ
ンタ処理を行なうため、チャンネル数分（ＳＴＳ−１２
なら１２チャンネル分）の処理回路が必要となり、装置
規模，消費電力がともに大幅に増大してしまうという課
題もある。
【００４９】本発明は、このような課題に鑑み創案され
たもので、受信した伝送フレームの回線サイズ（フレー
ム構成）を自動的に識別して、その回線サイズに応じた
受信ポインタ処理を柔軟且つ高速に行なえるようにし
た、受信ポインタ処理装置を提供することを目的とす
る。
たもので、受信した伝送フレームの回線サイズ（フレー
ム構成）を自動的に識別して、その回線サイズに応じた
受信ポインタ処理を柔軟且つ高速に行なえるようにし
た、受信ポインタ処理装置を提供することを目的とす
る。
【００５０】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１はデータを多重した伝
送フレームを受信してその伝送フレームに収容されたチ
ャンネルフレーム毎のデータ先頭を検出するポインタ処
理を行なう受信ポインタ処理装置で、ポインタ処理部２
とフレーム構成識別部３とをそなえて構成されている。
ック図で、この図１において、１はデータを多重した伝
送フレームを受信してその伝送フレームに収容されたチ
ャンネルフレーム毎のデータ先頭を検出するポインタ処
理を行なう受信ポインタ処理装置で、ポインタ処理部２
とフレーム構成識別部３とをそなえて構成されている。
【００５１】ここで、ポインタ処理部２は、上記の伝送
フレームに収容されたチャンネルフレーム毎にデータ先
頭を検出するポインタ処理を行なうものであり、フレー
ム構成識別部３は、このポインタ処理部２でのポインタ
処理結果の状態遷移を上記チャンネルデータ単位で監視
し、その監視結果に基づいて、上記伝送フレームのフレ
ーム構成を識別するものである。
フレームに収容されたチャンネルフレーム毎にデータ先
頭を検出するポインタ処理を行なうものであり、フレー
ム構成識別部３は、このポインタ処理部２でのポインタ
処理結果の状態遷移を上記チャンネルデータ単位で監視
し、その監視結果に基づいて、上記伝送フレームのフレ
ーム構成を識別するものである。
【００５２】上述の構成により、本発明の受信ポインタ
処理装置１では、フレーム構成識別部３により、ポイン
タ処理部２でのポインタ処理結果の状態遷移を上記チャ
ンネルデータ単位で監視し、その監視結果に基づいて、
受信した伝送フレームのフレーム構成を自動的に識別す
ることができるので、受信伝送フレームのフレーム構成
に関わらず、常に、そのフレーム構成に応じた最適な受
信ポインタ処理を柔軟に行なうことができる（請求項
１）。
処理装置１では、フレーム構成識別部３により、ポイン
タ処理部２でのポインタ処理結果の状態遷移を上記チャ
ンネルデータ単位で監視し、その監視結果に基づいて、
受信した伝送フレームのフレーム構成を自動的に識別す
ることができるので、受信伝送フレームのフレーム構成
に関わらず、常に、そのフレーム構成に応じた最適な受
信ポインタ処理を柔軟に行なうことができる（請求項
１）。
【００５３】また、上述のポインタ処理部２は、上記の
ポインタ処理を、受信した伝送フレームの伝送速度に準
じた速度に従ってシリアルに行なうように構成すれば、
受信伝送フレームを収容されているチャンネルフレーム
（以下、「単位フレーム」ともいう）毎に分離すること
なく（伝送フレームの伝送速度をチャンネルフレームの
伝送速度に落とすことなく）ポインタ処理を高速に行な
うことができる（請求項２）。
ポインタ処理を、受信した伝送フレームの伝送速度に準
じた速度に従ってシリアルに行なうように構成すれば、
受信伝送フレームを収容されているチャンネルフレーム
（以下、「単位フレーム」ともいう）毎に分離すること
なく（伝送フレームの伝送速度をチャンネルフレームの
伝送速度に落とすことなく）ポインタ処理を高速に行な
うことができる（請求項２）。
【００５４】さらに、上述のフレーム構成識別部３も、
上記の識別処理を、受信した伝送フレームの伝送速度に
準じた速度に従ってシリアルに行なうように構成すれ
ば、受信伝送フレームを単位フレーム毎に分離すること
なく（伝送フレームの伝送速度を単位フレームの伝送速
度に落とすことなく）識別処理を高速に行なうことがで
きる（請求項３）。
上記の識別処理を、受信した伝送フレームの伝送速度に
準じた速度に従ってシリアルに行なうように構成すれ
ば、受信伝送フレームを単位フレーム毎に分離すること
なく（伝送フレームの伝送速度を単位フレームの伝送速
度に落とすことなく）識別処理を高速に行なうことがで
きる（請求項３）。
【００５５】ところで、具体的に、上述のポインタ処理
部２は、例えば、伝送フレームのポインタ・バイトに含
まれるＮＤＦビット，ＳＳビット，ポインタ値を検出す
るポインタ検出部と、このポインタ検出部での各検出結
果が所定の条件を満たすと、受信した伝送フレームが複
数の単位フレームを連結して構成されたコンカチネーシ
ョン状態であることを検出するコンカチネーション検出
部とをそなえて構成される。
部２は、例えば、伝送フレームのポインタ・バイトに含
まれるＮＤＦビット，ＳＳビット，ポインタ値を検出す
るポインタ検出部と、このポインタ検出部での各検出結
果が所定の条件を満たすと、受信した伝送フレームが複
数の単位フレームを連結して構成されたコンカチネーシ
ョン状態であることを検出するコンカチネーション検出
部とをそなえて構成される。
【００５６】これにより、このポインタ処理部２では、
ポインタ・バイト中のＮＤＦビット，ＳＳビット，ポイ
ンタ値の状態より、少なくとも、受信した伝送フレーム
がそれぞれ独立した複数の単位フレームからなるのか、
複数の単位フレームを連結したコンカチネーション状態
のフレームからなるのかを確実に検出することが可能に
なる（請求項４）。
ポインタ・バイト中のＮＤＦビット，ＳＳビット，ポイ
ンタ値の状態より、少なくとも、受信した伝送フレーム
がそれぞれ独立した複数の単位フレームからなるのか、
複数の単位フレームを連結したコンカチネーション状態
のフレームからなるのかを確実に検出することが可能に
なる（請求項４）。
【００５７】このとき、上記の所定の条件として、ＮＤ
ＦビットがＮＤＦイネーブルを示し、且つ、該ＳＳビッ
トが正常値を示し、且つ、該ポインタ値が全て“１”を
示す状態を検出するようにすれば、極めて簡素な構成
で、上記のコンカチネーション検出部を実現することが
できる（請求項５）。なお、上述のポインタ処理部２
は、少なくとも受信した伝送フレームのポインタ・バイ
トに含まれるＳＳビットを検出するポインタ検出部をそ
なえるとともに、このポインタ検出部が、上記ＳＳビッ
トの検出条件を変更しうるように構成してもよい。
ＦビットがＮＤＦイネーブルを示し、且つ、該ＳＳビッ
トが正常値を示し、且つ、該ポインタ値が全て“１”を
示す状態を検出するようにすれば、極めて簡素な構成
で、上記のコンカチネーション検出部を実現することが
できる（請求項５）。なお、上述のポインタ処理部２
は、少なくとも受信した伝送フレームのポインタ・バイ
トに含まれるＳＳビットを検出するポインタ検出部をそ
なえるとともに、このポインタ検出部が、上記ＳＳビッ
トの検出条件を変更しうるように構成してもよい。
【００５８】これにより、このポインタ処理部２では、
例えば、ＳＳビットの定義（検出条件）が異なる伝送方
式の伝送フレームを受信した場合でも、ＳＳビットの検
出条件をその伝送方式に適したＳＳビットの検出条件に
変更することができるので、伝送方式によらず、常に、
正しいＳＳビットの検出を行なうことができる（請求項
６）。
例えば、ＳＳビットの定義（検出条件）が異なる伝送方
式の伝送フレームを受信した場合でも、ＳＳビットの検
出条件をその伝送方式に適したＳＳビットの検出条件に
変更することができるので、伝送方式によらず、常に、
正しいＳＳビットの検出を行なうことができる（請求項
６）。
【００５９】また、上述のポインタ処理部２は、受信し
た伝送フレームのポインタ・バイトに含まれるＮＤＦビ
ット，ＳＳビット，ポインタ値を検出するポインタ検出
部と、このポインタ検出部での各検出結果に基づいて、
受信したポインタ・バイトが無効なポインタ・バイトで
あることを検出する無効ポインタ検出部とをそなえると
ともに、この無効ポインタ検出部が、伝送フレームの受
信状態，フレーム構成に応じて有効ポインタ・バイトの
検出条件を切り替え、その検出条件を満たさないポイン
タ・バイトを無効なポインタ・バイトとして検出するよ
うに構成してもよい。
た伝送フレームのポインタ・バイトに含まれるＮＤＦビ
ット，ＳＳビット，ポインタ値を検出するポインタ検出
部と、このポインタ検出部での各検出結果に基づいて、
受信したポインタ・バイトが無効なポインタ・バイトで
あることを検出する無効ポインタ検出部とをそなえると
ともに、この無効ポインタ検出部が、伝送フレームの受
信状態，フレーム構成に応じて有効ポインタ・バイトの
検出条件を切り替え、その検出条件を満たさないポイン
タ・バイトを無効なポインタ・バイトとして検出するよ
うに構成してもよい。
【００６０】これにより、このポインタ処理部２では、
伝送フレームの受信状態，フレーム構成に応じて有効に
すべきポインタ・バイトの状態（検出条件）を切り替え
て無効なポインタ・バイトを検出するので、特に、伝送
フレームのフレーム構成に応じた適切な条件下で無効な
ポインタ・バイトを検出することができる（請求項
７）。
伝送フレームの受信状態，フレーム構成に応じて有効に
すべきポインタ・バイトの状態（検出条件）を切り替え
て無効なポインタ・バイトを検出するので、特に、伝送
フレームのフレーム構成に応じた適切な条件下で無効な
ポインタ・バイトを検出することができる（請求項
７）。
【００６１】なお、この場合、上記の無効ポインタ検出
部において無効なポインタ・バイトが所定回数連続して
検出されるとＬＯＰ状態表示を出力する保護部をそなえ
れば、伝送フレームのフレーム構成によらず、常に正し
いＬＯＰ状態表示を出力することが可能になる（請求項
８）。さらに、上述のポインタ処理部２は、受信した伝
送フレームのポインタ・バイトに含まれるＮＤＦビッ
ト，ＳＳビット，ポインタ値を検出するポインタ検出部
と、このポインタ検出部での各検出結果に基づいて、受
信したポインタ・バイトのＡＩＳ状態表示を検出するＡ
ＩＳ検出部とをそなえるとともに、このＡＩＳ検出部に
おいてＡＩＳ状態表示が検出されると、ＡＩＳ状態表示
検出信号をそのまま外部へ出力しうるように構成しても
よい。
部において無効なポインタ・バイトが所定回数連続して
検出されるとＬＯＰ状態表示を出力する保護部をそなえ
れば、伝送フレームのフレーム構成によらず、常に正し
いＬＯＰ状態表示を出力することが可能になる（請求項
８）。さらに、上述のポインタ処理部２は、受信した伝
送フレームのポインタ・バイトに含まれるＮＤＦビッ
ト，ＳＳビット，ポインタ値を検出するポインタ検出部
と、このポインタ検出部での各検出結果に基づいて、受
信したポインタ・バイトのＡＩＳ状態表示を検出するＡ
ＩＳ検出部とをそなえるとともに、このＡＩＳ検出部に
おいてＡＩＳ状態表示が検出されると、ＡＩＳ状態表示
検出信号をそのまま外部へ出力しうるように構成しても
よい。
【００６２】これにより、このポインタ処理部２では、
ＡＩＳ状態表示が検出されると、ＡＩＳ状態表示検出信
号をそのまま外部へ出力することができるので、ＡＩＳ
状態を外部へ高速に通知することができる（請求項
９）。また、上述のポインタ処理部２は、受信した伝送
フレームのポインタ・バイトに含まれるＮＤＦビット，
ＳＳビット，ポインタ値を検出するポインタ検出部と、
このポインタ検出部での検出結果に基づいて、受信した
伝送フレームのポインタ・バイトに含まれるＡＩＳ状態
表示を検出するＡＩＳ検出部をそなえるとともに、受信
した伝送フレームが先頭チャンネルフレームとこの先頭
チャンネルフレームに連結される従属チャンネルフレー
ムとを有して構成されている場合において、上記のＡＩ
Ｓ検出部から伝送フレームのＡＩＳ状態表示を受けてＡ
ＩＳ状態処理を行なっているときに、伝送フレームのポ
インタ・バイトについてのＮＤＦイネーブルを受ける
と、先頭チャンネルフレームと従属チャンネルフレーム
とのＡＩＳ状態をともに解除するように構成してもよ
い。
ＡＩＳ状態表示が検出されると、ＡＩＳ状態表示検出信
号をそのまま外部へ出力することができるので、ＡＩＳ
状態を外部へ高速に通知することができる（請求項
９）。また、上述のポインタ処理部２は、受信した伝送
フレームのポインタ・バイトに含まれるＮＤＦビット，
ＳＳビット，ポインタ値を検出するポインタ検出部と、
このポインタ検出部での検出結果に基づいて、受信した
伝送フレームのポインタ・バイトに含まれるＡＩＳ状態
表示を検出するＡＩＳ検出部をそなえるとともに、受信
した伝送フレームが先頭チャンネルフレームとこの先頭
チャンネルフレームに連結される従属チャンネルフレー
ムとを有して構成されている場合において、上記のＡＩ
Ｓ検出部から伝送フレームのＡＩＳ状態表示を受けてＡ
ＩＳ状態処理を行なっているときに、伝送フレームのポ
インタ・バイトについてのＮＤＦイネーブルを受ける
と、先頭チャンネルフレームと従属チャンネルフレーム
とのＡＩＳ状態をともに解除するように構成してもよ
い。
【００６３】これにより、このポインタ処理部２では、
ＡＩＳ状態処理を行なっているときに、伝送フレームの
ポインタ・バイトについてのＮＤＦイネーブルを受ける
と、受信伝送フレーム内の先頭チャンネルフレームと従
属チャンネルフレームのＡＩＳ状態をともに解除するの
で、ＡＩＳ状態表示が解除されたにも関わらず、連結さ
れて１つのフレームと見なすべきデータ内の一部（従属
チャンネルフレーム）がＡＩＳ状態となったままになる
といった現象を確実に回避することができる（請求項１
０）。
ＡＩＳ状態処理を行なっているときに、伝送フレームの
ポインタ・バイトについてのＮＤＦイネーブルを受ける
と、受信伝送フレーム内の先頭チャンネルフレームと従
属チャンネルフレームのＡＩＳ状態をともに解除するの
で、ＡＩＳ状態表示が解除されたにも関わらず、連結さ
れて１つのフレームと見なすべきデータ内の一部（従属
チャンネルフレーム）がＡＩＳ状態となったままになる
といった現象を確実に回避することができる（請求項１
０）。
【００６４】なお、この場合、上記のポインタ処理部２
は、受信伝送フレームのポインタ・バイトについてのＮ
ＤＦイネーブルを受けると、上記のＡＩＳ検出部から出
力されるＡＩＳ状態表示を無効にするように構成すれ
ば、ＡＩＳ状態表示の受信自体を無効できるので、より
確実に、先頭チャンネルフレームと従属チャンネルフレ
ームのＡＩＳ状態をともに解除することができる（請求
項１１）。
は、受信伝送フレームのポインタ・バイトについてのＮ
ＤＦイネーブルを受けると、上記のＡＩＳ検出部から出
力されるＡＩＳ状態表示を無効にするように構成すれ
ば、ＡＩＳ状態表示の受信自体を無効できるので、より
確実に、先頭チャンネルフレームと従属チャンネルフレ
ームのＡＩＳ状態をともに解除することができる（請求
項１１）。
【００６５】ところで、本受信ポインタ処理装置１は、
ポインタ処理部２が、受信伝送フレームについての高次
群アラーム情報を受けると、強制的に、ＡＩＳ状態遷移
処理を行なうように構成してもよい。これにより、本装
置１では、受信伝送フレームについての高次群アラーム
情報を受けると、アラーム処理とともに受信ポインタ処
理もＡＩＳ状態となるので、ＡＩＳアラーム処理中に受
信ポインタ処理が行なわれてポインタ処理が不安定にな
るといった現象を確実に回避することができる（請求項
１２）。
ポインタ処理部２が、受信伝送フレームについての高次
群アラーム情報を受けると、強制的に、ＡＩＳ状態遷移
処理を行なうように構成してもよい。これにより、本装
置１では、受信伝送フレームについての高次群アラーム
情報を受けると、アラーム処理とともに受信ポインタ処
理もＡＩＳ状態となるので、ＡＩＳアラーム処理中に受
信ポインタ処理が行なわれてポインタ処理が不安定にな
るといった現象を確実に回避することができる（請求項
１２）。
【００６６】また、上述のポインタ処理部２は、伝送フ
レームのポインタ・バイトに含まれるポインタ値の更新
を行なうポインタ値更新部をそなえ、このポインタ値更
新部が、上記ポインタ値の更新処理を受信した伝送フレ
ームの伝送速度に準じた速度に従ってシリアルに行なう
ように構成してもよく、これにより、このポインタ処理
部２では、受信伝送フレームを単位フレーム毎に分離す
ることなく（伝送フレームの伝送速度を単位フレームの
伝送速度に落とすことなく）、ポインタ値の更新処理を
高速に行なうことができる（請求項１３）。
レームのポインタ・バイトに含まれるポインタ値の更新
を行なうポインタ値更新部をそなえ、このポインタ値更
新部が、上記ポインタ値の更新処理を受信した伝送フレ
ームの伝送速度に準じた速度に従ってシリアルに行なう
ように構成してもよく、これにより、このポインタ処理
部２では、受信伝送フレームを単位フレーム毎に分離す
ることなく（伝送フレームの伝送速度を単位フレームの
伝送速度に落とすことなく）、ポインタ値の更新処理を
高速に行なうことができる（請求項１３）。
【００６７】さらに、本受信ポインタ処理装置１は、ポ
インタ処理部２が、伝送フレームのポインタ・バイトを
検出するポインタ検出部をそなえるとともに、フレーム
構成識別部３が、伝送フレームのフレーム構成毎に状態
遷移条件を設定する遷移条件設定部と、上記ポインタ検
出部での検出結果がこの遷移条件設定部における状態遷
移条件を満たすと、その伝送フレームが上記状態遷移条
件に対応するフレーム構成であると判定するフレーム構
成判定部とをそなえるように構成してもよい。
インタ処理部２が、伝送フレームのポインタ・バイトを
検出するポインタ検出部をそなえるとともに、フレーム
構成識別部３が、伝送フレームのフレーム構成毎に状態
遷移条件を設定する遷移条件設定部と、上記ポインタ検
出部での検出結果がこの遷移条件設定部における状態遷
移条件を満たすと、その伝送フレームが上記状態遷移条
件に対応するフレーム構成であると判定するフレーム構
成判定部とをそなえるように構成してもよい。
【００６８】これにより、本装置１では、受信した伝送
フレームが伝送フレームのフレーム構成毎に定められた
状態遷移条件のうちのどの条件を満たすかを判定するこ
とによって、容易に、受信伝送フレームのフレーム構成
を識別することができる（請求項１４）。なお、上記の
フレーム構成判定部は、上記ポインタ検出部での検出結
果が上記遷移条件設定部における第１の状態遷移条件を
満たしていた状態から第２の状態遷移条件を満たすと、
受信した伝送フレームが上記第２の状態遷移条件に対応
するフレーム構成であると判定するとともに、上記第１
の状態遷移条件下での上記判定結果を解除するように構
成してもよい。これにより、このフレーム構成判定部
は、複数の判定結果を重複して発生することがなく、常
に、受信した伝送フレームのフレーム構成を一義的に確
定・判断することができる（請求項１５）。
フレームが伝送フレームのフレーム構成毎に定められた
状態遷移条件のうちのどの条件を満たすかを判定するこ
とによって、容易に、受信伝送フレームのフレーム構成
を識別することができる（請求項１４）。なお、上記の
フレーム構成判定部は、上記ポインタ検出部での検出結
果が上記遷移条件設定部における第１の状態遷移条件を
満たしていた状態から第２の状態遷移条件を満たすと、
受信した伝送フレームが上記第２の状態遷移条件に対応
するフレーム構成であると判定するとともに、上記第１
の状態遷移条件下での上記判定結果を解除するように構
成してもよい。これにより、このフレーム構成判定部
は、複数の判定結果を重複して発生することがなく、常
に、受信した伝送フレームのフレーム構成を一義的に確
定・判断することができる（請求項１５）。
【００６９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図２は本発明の一実施形態として
の受信ポインタ処理装置が適用される多重化装置の要部
の構成を模式的に示すブロック図であるが、この図２に
示す多重化装置４は、例えば図２９により前述した装置
１０ｉ（ｉ＝１〜６）に相当するもので、本実施形態で
は、この図２に示すように、受信ポインタ処理部（受信
ポインタ処理装置）５，クロック乗り換え部６，送信ポ
インタ処理部７，コンカチネーション（ＣＯＮＣ）設定
選択スイッチ部８，ＰＡＩＳ送信制御部９及びパス・ス
ルー制御部１０をそなえて構成されている。
施の形態を説明する。図２は本発明の一実施形態として
の受信ポインタ処理装置が適用される多重化装置の要部
の構成を模式的に示すブロック図であるが、この図２に
示す多重化装置４は、例えば図２９により前述した装置
１０ｉ（ｉ＝１〜６）に相当するもので、本実施形態で
は、この図２に示すように、受信ポインタ処理部（受信
ポインタ処理装置）５，クロック乗り換え部６，送信ポ
インタ処理部７，コンカチネーション（ＣＯＮＣ）設定
選択スイッチ部８，ＰＡＩＳ送信制御部９及びパス・ス
ルー制御部１０をそなえて構成されている。
【００７０】ここで、受信ポインタ処理部５は、受信し
た伝送フレーム（ここでは、例えばＳＴＳ−１２フレー
ムが８パラのシリアルデータ（ビット・レート≒７８Ｍ
ｂｐｓ）として入力されるものとする）に対して、下記
項目〜に示すような受信ポインタ処理を行なうもの
で、本実施形態では、後述するように内部で自動的に識
別されるＣＯＮＣ設定〔回線サイズ＝受信伝送フレーム
のフレーム構成（ＳＴＳ−１／３ｃ／１２ｃ）〕あるい
は外部より固定的に設定されるＣＯＮＣ設定（プロビジ
ョニング設定）のいずれかがＣＯＮＣ設定選択スイッチ
部８により選択されて、そのＣＯＮＣ設定に応じた受信
ポインタ処理が行なわれるようになっている。
た伝送フレーム（ここでは、例えばＳＴＳ−１２フレー
ムが８パラのシリアルデータ（ビット・レート≒７８Ｍ
ｂｐｓ）として入力されるものとする）に対して、下記
項目〜に示すような受信ポインタ処理を行なうもの
で、本実施形態では、後述するように内部で自動的に識
別されるＣＯＮＣ設定〔回線サイズ＝受信伝送フレーム
のフレーム構成（ＳＴＳ−１／３ｃ／１２ｃ）〕あるい
は外部より固定的に設定されるＣＯＮＣ設定（プロビジ
ョニング設定）のいずれかがＣＯＮＣ設定選択スイッチ
部８により選択されて、そのＣＯＮＣ設定に応じた受信
ポインタ処理が行なわれるようになっている。
【００７１】受信伝送フレームに含まれるポインタ・
バイト（Ｈ１，Ｈ２バイト：全１６ビット）より受信伝
送フレームのフレーム構成を自動識別。 上記ポインタ・バイトのＮＤＦ(New Data Flag) ビッ
ト，ＳＳビット，１０ビットポインタ値の検出。 上記ポインタ・バイトよりＰＡＩＳ（Path Alarm Ind
ication Signal) ，ＬＯＰ(Loss Of Pointer) などのア
ラーム検出。
バイト（Ｈ１，Ｈ２バイト：全１６ビット）より受信伝
送フレームのフレーム構成を自動識別。 上記ポインタ・バイトのＮＤＦ(New Data Flag) ビッ
ト，ＳＳビット，１０ビットポインタ値の検出。 上記ポインタ・バイトよりＰＡＩＳ（Path Alarm Ind
ication Signal) ，ＬＯＰ(Loss Of Pointer) などのア
ラーム検出。
【００７２】また、クロック乗り換え部６は、この受信
ポインタ処理部５において受信ポインタ処理を施された
後の主信号データに対してクロック乗り換え〔伝送路
（ライン）→システム側クロックへの乗り換え〕処理を
施すためのもので、本実施形態では、このクロック乗り
換え処理を伝送フレームのバイト処理に相当する伝送速
度（ビット・レート）でシリアルに行なえるようになっ
ている。
ポインタ処理部５において受信ポインタ処理を施された
後の主信号データに対してクロック乗り換え〔伝送路
（ライン）→システム側クロックへの乗り換え〕処理を
施すためのもので、本実施形態では、このクロック乗り
換え処理を伝送フレームのバイト処理に相当する伝送速
度（ビット・レート）でシリアルに行なえるようになっ
ている。
【００７３】具体的に、このクロック乗り換え部６は、
例えば図３に示すように、メモリ部６−１，書き込み制
御部６−２，読み出し制御部６−３及び位相比較（Ｐ
Ｃ）部６−４をそなえて構成されている。ここで、メモ
リ（記憶部）６−１は、受信ポインタ処理後のＳＴＳ−
１２フレームの主信号データを各チャンネル（ｃｈ０１
〜ｃｈ１２）別に所定のアドレスに記憶するもので、こ
こでは、主信号データのコンカチネーション（ＳＴＳ−
３ｃ／１２ｃ）、特にＳＴＳ−３ｃを意識して、全１２
チャンネルを以下に示すように４つのチャンネルグルー
プ〜に分割し、各分割グループ〜毎にチャンネ
ルデータをそれぞれ個別のＲＡＭに記憶するようになっ
ている。
例えば図３に示すように、メモリ部６−１，書き込み制
御部６−２，読み出し制御部６−３及び位相比較（Ｐ
Ｃ）部６−４をそなえて構成されている。ここで、メモ
リ（記憶部）６−１は、受信ポインタ処理後のＳＴＳ−
１２フレームの主信号データを各チャンネル（ｃｈ０１
〜ｃｈ１２）別に所定のアドレスに記憶するもので、こ
こでは、主信号データのコンカチネーション（ＳＴＳ−
３ｃ／１２ｃ）、特にＳＴＳ−３ｃを意識して、全１２
チャンネルを以下に示すように４つのチャンネルグルー
プ〜に分割し、各分割グループ〜毎にチャンネ
ルデータをそれぞれ個別のＲＡＭに記憶するようになっ
ている。
【００７４】・チャンネルグループ＝ｃｈ０１〜ｃｈ
０３ ・チャンネルグループ＝ｃｈ０４〜ｃｈ０６ ・チャンネルグループ＝ｃｈ０７〜ｃｈ０９ ・チャンネルグループ＝ｃｈ１０〜ｃｈ１２ また、書き込み制御部６−２は、このメモリ部６−１へ
のライトアドレスとライトタイミングとを制御するもの
であり、読み出し制御部６−３は、メモリ部６−１への
リードアドレスとリードタイミングとを制御するもの
で、このために、本実施形態では、上述の書き込み制御
部６−２が、ライトカウンタ部６−５と多重化部６−６
とをそなえるとともに、読み出し制御部６−３が、リー
ドカウンタ部６−７と多重化部６−８とをそなえて構成
されている。
０３ ・チャンネルグループ＝ｃｈ０４〜ｃｈ０６ ・チャンネルグループ＝ｃｈ０７〜ｃｈ０９ ・チャンネルグループ＝ｃｈ１０〜ｃｈ１２ また、書き込み制御部６−２は、このメモリ部６−１へ
のライトアドレスとライトタイミングとを制御するもの
であり、読み出し制御部６−３は、メモリ部６−１への
リードアドレスとリードタイミングとを制御するもの
で、このために、本実施形態では、上述の書き込み制御
部６−２が、ライトカウンタ部６−５と多重化部６−６
とをそなえるとともに、読み出し制御部６−３が、リー
ドカウンタ部６−７と多重化部６−８とをそなえて構成
されている。
【００７５】そして、書き込み制御部６−２において、
ライトカウンタ部６−５は、上述のごとく分割されたチ
ャンネルグループ（分割グループ）〜毎に、そのチ
ャンネルグループ〜を構成するチャンネルデータ用
のライトアドレスをシリアルタイミングで生成するもの
であり、多重化部６−６は、このライトカウンタ部６−
５で生成された各チャンネルデータ用のライトアドレス
を時分割多重してメモリ部６−１のライトアドレス入力
（対応するＲＡＭ）へ供給するものである。
ライトカウンタ部６−５は、上述のごとく分割されたチ
ャンネルグループ（分割グループ）〜毎に、そのチ
ャンネルグループ〜を構成するチャンネルデータ用
のライトアドレスをシリアルタイミングで生成するもの
であり、多重化部６−６は、このライトカウンタ部６−
５で生成された各チャンネルデータ用のライトアドレス
を時分割多重してメモリ部６−１のライトアドレス入力
（対応するＲＡＭ）へ供給するものである。
【００７６】一方、読み出し制御部６−３において、リ
ードカウンタ部６−７は、上記のチャンネルグループ
〜毎に、そのチャンネルグループ〜を構成するチ
ャンネルデータ用のリードアドレスをシリアルタイミン
グで生成するものであり、多重化部６−８は、このリー
ドカウンタ部６−７で生成された各チャンネル用のリー
ドアドレスを時分割多重してメモリ６−１のリードアド
レス入力（対応するＲＡＭ）へ供給するものである。
ードカウンタ部６−７は、上記のチャンネルグループ
〜毎に、そのチャンネルグループ〜を構成するチ
ャンネルデータ用のリードアドレスをシリアルタイミン
グで生成するものであり、多重化部６−８は、このリー
ドカウンタ部６−７で生成された各チャンネル用のリー
ドアドレスを時分割多重してメモリ６−１のリードアド
レス入力（対応するＲＡＭ）へ供給するものである。
【００７７】具体的に、上記のライト／リードアドレス
は、それぞれ、ＳＴＳ−１２フレーム内の少なくとも１
チャンネルデータ分だけずれたタイミングで生成される
ようになっており、これにより各チャンネルデータ（Ｒ
ＡＭ）用のライト／リードアドレスをシリアルのタイミ
ング〔ｃｈ１→ｃｈ４→ｃｈ７→ｃｈ１０→ｃｈ２→ｃ
ｈ５→・・・→ｃｈ９→ｃｈ１２）で生成できるように
なっている。
は、それぞれ、ＳＴＳ−１２フレーム内の少なくとも１
チャンネルデータ分だけずれたタイミングで生成される
ようになっており、これにより各チャンネルデータ（Ｒ
ＡＭ）用のライト／リードアドレスをシリアルのタイミ
ング〔ｃｈ１→ｃｈ４→ｃｈ７→ｃｈ１０→ｃｈ２→ｃ
ｈ５→・・・→ｃｈ９→ｃｈ１２）で生成できるように
なっている。
【００７８】なお、上記のライト／リードカウンタ部６
−５，６−７は、それぞれ、受信ポインタ処理において
検出される（ライト側）ペイロード・イネーブル／送信
ポインタ処理において検出される（リード側）ペイロー
ド・イネーブルに従って動作するようになっている。ま
た、位相比較部６−４は、上述の書き込み制御部６−２
で生成されるライトアドレスと読み出し制御部６−７で
生成されるリードアドレスとを比較して、その比較結果
に基づいて、送信ポインタ処理部７のためのスタッフ
（ＩＮＣ／ＤＥＣ）要求信号やＰＣリセット信号を検出
するものである。
−５，６−７は、それぞれ、受信ポインタ処理において
検出される（ライト側）ペイロード・イネーブル／送信
ポインタ処理において検出される（リード側）ペイロー
ド・イネーブルに従って動作するようになっている。ま
た、位相比較部６−４は、上述の書き込み制御部６−２
で生成されるライトアドレスと読み出し制御部６−７で
生成されるリードアドレスとを比較して、その比較結果
に基づいて、送信ポインタ処理部７のためのスタッフ
（ＩＮＣ／ＤＥＣ）要求信号やＰＣリセット信号を検出
するものである。
【００７９】さらに、図２において、送信ポインタ処理
部７は、上述のクロック乗り換え部６においてクロック
乗り換え処理を施された後の主信号データに対して、Ｎ
ＤＦイネーブルの検出やスタッフ要求の検出，送信ポイ
ンタ値の検出などをシリアルに施すもので、本実施形態
では、図３に示すように、ＮＤＦイネーブル検出部７−
１，オフセット値検出部７−２，スタッフ情報保持・解
除部７−３，コンカチ・セレクト部７−４，スタッフ処
理部７−５及びポインタ・バイト挿入部７−６をそなえ
て構成されている。
部７は、上述のクロック乗り換え部６においてクロック
乗り換え処理を施された後の主信号データに対して、Ｎ
ＤＦイネーブルの検出やスタッフ要求の検出，送信ポイ
ンタ値の検出などをシリアルに施すもので、本実施形態
では、図３に示すように、ＮＤＦイネーブル検出部７−
１，オフセット値検出部７−２，スタッフ情報保持・解
除部７−３，コンカチ・セレクト部７−４，スタッフ処
理部７−５及びポインタ・バイト挿入部７−６をそなえ
て構成されている。
【００８０】ここで、ＮＤＦイネーブル検出部７−１
は、上述のクロック乗り換え部６のメモリ部６−１から
読み出されるクロック乗り換え後の主信号データに含ま
れるＪ１イネーブル信号（主信号データの先頭位置情
報）を検出し、そのＪ１イネーブル信号に基づいてＮＤ
Ｆイネーブル信号を生成するものであり、オフセット値
検出部（送信ポインタ値検出部）７−２は、上記のＪ１
イネーブル信号に基づいて主信号データに挿入すべき送
信ポインタ値（オフセット・ポインタ値）を検出するも
のである。
は、上述のクロック乗り換え部６のメモリ部６−１から
読み出されるクロック乗り換え後の主信号データに含ま
れるＪ１イネーブル信号（主信号データの先頭位置情
報）を検出し、そのＪ１イネーブル信号に基づいてＮＤ
Ｆイネーブル信号を生成するものであり、オフセット値
検出部（送信ポインタ値検出部）７−２は、上記のＪ１
イネーブル信号に基づいて主信号データに挿入すべき送
信ポインタ値（オフセット・ポインタ値）を検出するも
のである。
【００８１】なお、本実施形態では、上述のＮＤＦイネ
ーブル検出部７−１が、上記のＪ１イネーブル信号の受
信間隔（検出間隔）を監視してこの受信間隔が一定でな
いとＮＤＦイネーブル信号の送出をマスクするように構
成され、オフセット値検出部７−２は、上記送信ポイン
タ値の検出をシリアルに行なうように構成されている。
ーブル検出部７−１が、上記のＪ１イネーブル信号の受
信間隔（検出間隔）を監視してこの受信間隔が一定でな
いとＮＤＦイネーブル信号の送出をマスクするように構
成され、オフセット値検出部７−２は、上記送信ポイン
タ値の検出をシリアルに行なうように構成されている。
【００８２】また、スタッフ情報保持・解除部７−３
は、クロック乗り換え部６の位相比較部６−４で検出さ
れるスタッフ情報（ＩＮＣ／ＤＥＣ）を保持したり不要
となったスタッフ情報を削除（解除）したりするもので
あり、コンカチ・セレクト部７−４は、上記のスタッフ
情報に基づいて、メモリ部６−１へのライト／リード・
アクセスタイミングを初期化（調整）するためのＰＣリ
セット要求信号を生成するもので、ここでは、主信号デ
ータがＳＴＳ−３ｃ／１２ｃなどのコンカチネーション
状態である場合には、先頭チャンネルデータ（ＳＴＳ−
３ｃではｃｈ０１，ｃｈ０４，ｃｈ０７，ｃｈ１０，Ｓ
ＴＳ−１２ｃではｃｈ０１）についてのライト／リード
・アクセスタイミングに対してのみ、ＰＣリセット要求
信号を生成するようになっている。
は、クロック乗り換え部６の位相比較部６−４で検出さ
れるスタッフ情報（ＩＮＣ／ＤＥＣ）を保持したり不要
となったスタッフ情報を削除（解除）したりするもので
あり、コンカチ・セレクト部７−４は、上記のスタッフ
情報に基づいて、メモリ部６−１へのライト／リード・
アクセスタイミングを初期化（調整）するためのＰＣリ
セット要求信号を生成するもので、ここでは、主信号デ
ータがＳＴＳ−３ｃ／１２ｃなどのコンカチネーション
状態である場合には、先頭チャンネルデータ（ＳＴＳ−
３ｃではｃｈ０１，ｃｈ０４，ｃｈ０７，ｃｈ１０，Ｓ
ＴＳ−１２ｃではｃｈ０１）についてのライト／リード
・アクセスタイミングに対してのみ、ＰＣリセット要求
信号を生成するようになっている。
【００８３】さらに、スタッフ処理部７−５は、スタッ
フ情報保持・解除部７−３に保持されているスタッフ情
報（クロック乗り換え部６でのメモリ部６−１に対する
ライト／リード・アクセスタイミングの位相状態に応じ
て位相比較部６−４より受信されるスタッフ指示信号）
に基づいて、上記のコンカチネーション状態（以下、単
に「コンカチ」ということがある）を考慮しながら、主
信号に挿入すべきポイタ・バイトに対するスタッフ処理
を行なうものである。
フ情報保持・解除部７−３に保持されているスタッフ情
報（クロック乗り換え部６でのメモリ部６−１に対する
ライト／リード・アクセスタイミングの位相状態に応じ
て位相比較部６−４より受信されるスタッフ指示信号）
に基づいて、上記のコンカチネーション状態（以下、単
に「コンカチ」ということがある）を考慮しながら、主
信号に挿入すべきポイタ・バイトに対するスタッフ処理
を行なうものである。
【００８４】また、ポインタ・バイト挿入部７−６は、
上述のＮＤＦイネーブル検出部７−１，オフセット値検
出部７−２およびスタッフ処理部７−５での処理結果に
基づいて、メモリ部６−１より読み出された主信号にポ
インタ・バイトを挿入するものである。なお、このポイ
ンタ・バイト挿入部７−６は、ＰＡＩＳ送出制御指示を
受けたときは主信号を全て“１”にし、パス・スルー制
御部１０によるパス・スルー機能（装置間ＰＡＩＳのト
ランスミッション・ディレイの短縮を目的とした機能）
動作指示を受けたときはポインタ・バイトのみを全て
“１”にするよう挿入処理を行なう。
上述のＮＤＦイネーブル検出部７−１，オフセット値検
出部７−２およびスタッフ処理部７−５での処理結果に
基づいて、メモリ部６−１より読み出された主信号にポ
インタ・バイトを挿入するものである。なお、このポイ
ンタ・バイト挿入部７−６は、ＰＡＩＳ送出制御指示を
受けたときは主信号を全て“１”にし、パス・スルー制
御部１０によるパス・スルー機能（装置間ＰＡＩＳのト
ランスミッション・ディレイの短縮を目的とした機能）
動作指示を受けたときはポインタ・バイトのみを全て
“１”にするよう挿入処理を行なう。
【００８５】さらに、図２において、ＣＯＮＣ設定選択
スイッチ部８は、受信ポインタ処理部５で自動的に識別
されるＣＯＮＣ設定あるいは外部より固定的に設定され
るＣＯＮＣ設定のいずれかを選択するものであり、ＰＡ
ＩＳ送信制御部９は、受信ポインタ処理部５においてＰ
ＡＩＳ表示，ＬＯＰ表示が検出されたときに、その旨を
下流側の装置へ伝達するために上記クロック乗り換え後
の主信号データを全て“１”にするよう送信ポインタ処
理部７を制御するものである。
スイッチ部８は、受信ポインタ処理部５で自動的に識別
されるＣＯＮＣ設定あるいは外部より固定的に設定され
るＣＯＮＣ設定のいずれかを選択するものであり、ＰＡ
ＩＳ送信制御部９は、受信ポインタ処理部５においてＰ
ＡＩＳ表示，ＬＯＰ表示が検出されたときに、その旨を
下流側の装置へ伝達するために上記クロック乗り換え後
の主信号データを全て“１”にするよう送信ポインタ処
理部７を制御するものである。
【００８６】さらに、パス・スルー制御部１０は、パス
・スルー・モードが設定されたときに、パス・スルー・
モード動作指示をＰＡＩＳ送信制御部９に与えるもの
で、パス・スルー・モード設定時には、上述したように
上記クロック乗り換え後の主信号データのポインタ・バ
イトのみを全て“１”にして、即、外部へ出力できるよ
うになっている。
・スルー・モードが設定されたときに、パス・スルー・
モード動作指示をＰＡＩＳ送信制御部９に与えるもの
で、パス・スルー・モード設定時には、上述したように
上記クロック乗り換え後の主信号データのポインタ・バ
イトのみを全て“１”にして、即、外部へ出力できるよ
うになっている。
【００８７】上述のごとく構成された本実施形態におけ
る多重化装置４の動作概要を説明すると以下のようにな
る。すなわち、まず受信ポインタ処理部５では、受信し
た伝送フレーム（ＳＴＳ−１２フレーム）のデータに対
し、内部で自動識別したＣＯＮＣ設定あるいは外部より
固定的に設定されたＣＯＮＣ設定に応じた受信ポインタ
処理を施す。
る多重化装置４の動作概要を説明すると以下のようにな
る。すなわち、まず受信ポインタ処理部５では、受信し
た伝送フレーム（ＳＴＳ−１２フレーム）のデータに対
し、内部で自動識別したＣＯＮＣ設定あるいは外部より
固定的に設定されたＣＯＮＣ設定に応じた受信ポインタ
処理を施す。
【００８８】受信ポインタ処理後の主信号データはクロ
ック乗り換え部６へ出力され、クロック乗り換え部６で
は、書き込み制御部６−２のライトカウンタ部６−５に
おいて、ライト側ペイロード・イネーブル信号（ライン
側の動作クロック）に従って、メモリ部６−１用のライ
トアドレスが上記の各チャンネルグループ〜毎にシ
リアルに生成される。
ック乗り換え部６へ出力され、クロック乗り換え部６で
は、書き込み制御部６−２のライトカウンタ部６−５に
おいて、ライト側ペイロード・イネーブル信号（ライン
側の動作クロック）に従って、メモリ部６−１用のライ
トアドレスが上記の各チャンネルグループ〜毎にシ
リアルに生成される。
【００８９】そして、各ライトアドレスは、多重化部６
−６で多重されてメモリ部６−１のライトアドレス入力
へ直接供給され、これにより、入力主信号データが、各
チャンネルグループ〜毎にチャンネル別に、順次、
メモリ６−１に記憶されてゆく。一方、読み出し制御部
６−３では、リード側ペイロード・イネーブル信号（シ
ステム側のクロック）に従って、リードカウンタ部６−
７において各チャンネルグループ〜毎にシリアルに
リードアドレスが生成され、ライト側と同様に、各リー
ドアドレスは、多重化部６−８で多重されたのちメモリ
部６−１のリードアドレス入力へ直接供給される。これ
により、メモリ部６−１に記憶された主信号データがシ
ステム側のクロックに従い各チャンネルグループ〜
毎にチャンネル別に読み出されて、ライン側→システム
側へのクロック乗り換え処理が行なわれる。
−６で多重されてメモリ部６−１のライトアドレス入力
へ直接供給され、これにより、入力主信号データが、各
チャンネルグループ〜毎にチャンネル別に、順次、
メモリ６−１に記憶されてゆく。一方、読み出し制御部
６−３では、リード側ペイロード・イネーブル信号（シ
ステム側のクロック）に従って、リードカウンタ部６−
７において各チャンネルグループ〜毎にシリアルに
リードアドレスが生成され、ライト側と同様に、各リー
ドアドレスは、多重化部６−８で多重されたのちメモリ
部６−１のリードアドレス入力へ直接供給される。これ
により、メモリ部６−１に記憶された主信号データがシ
ステム側のクロックに従い各チャンネルグループ〜
毎にチャンネル別に読み出されて、ライン側→システム
側へのクロック乗り換え処理が行なわれる。
【００９０】つまり、上述のクロック乗り換え部６で
は、ＳＴＳ−１２の主信号データをＳＴＳ−１毎に分離
することなくクロック乗り換え処理をシリアルに行なう
ことができるのである。さらに、このとき位相比較部６
−４では、上記のライト／リードアドレスを比較するこ
とにより、メモリ部６−１へのライト／リードアクセス
タイミングを監視しており、ＩＮＣ状態を検出すればＩ
ＮＣ要求信号、ＤＥＣ状態を検出すればＤＥＣ要求信号
をそれぞれ送信ポインタ処理部７へ送出する。なお、送
信ポインタ処理部７では、これらのＩＮＣ／ＤＥＣ要求
信号よりメモリ・スリップを検出すると、ＰＣリセット
信号を各ライト／リードカウンタ部６−５，６−７へ送
出する。
は、ＳＴＳ−１２の主信号データをＳＴＳ−１毎に分離
することなくクロック乗り換え処理をシリアルに行なう
ことができるのである。さらに、このとき位相比較部６
−４では、上記のライト／リードアドレスを比較するこ
とにより、メモリ部６−１へのライト／リードアクセス
タイミングを監視しており、ＩＮＣ状態を検出すればＩ
ＮＣ要求信号、ＤＥＣ状態を検出すればＤＥＣ要求信号
をそれぞれ送信ポインタ処理部７へ送出する。なお、送
信ポインタ処理部７では、これらのＩＮＣ／ＤＥＣ要求
信号よりメモリ・スリップを検出すると、ＰＣリセット
信号を各ライト／リードカウンタ部６−５，６−７へ送
出する。
【００９１】そして、送信ポインタ処理部７では、ＮＤ
Ｆイネーブル検出部７−１，オフセット値検出部７−２
において、上述のごとくメモリ部６−１より読み出され
たクロック乗り換え後の主信号データに含まれるＪ１イ
ネーブル信号に基づいて、それぞれ、ＮＤＦイネーブル
信号，送信ポインタ値が検出され、ポインタ・バイト挿
入部７−６へ供給される。ただし、上記のＮＤＦイネー
ブル信号は、Ｊ１イネーブル信号を一定の間隔で受信し
ている場合は検出されない。
Ｆイネーブル検出部７−１，オフセット値検出部７−２
において、上述のごとくメモリ部６−１より読み出され
たクロック乗り換え後の主信号データに含まれるＪ１イ
ネーブル信号に基づいて、それぞれ、ＮＤＦイネーブル
信号，送信ポインタ値が検出され、ポインタ・バイト挿
入部７−６へ供給される。ただし、上記のＮＤＦイネー
ブル信号は、Ｊ１イネーブル信号を一定の間隔で受信し
ている場合は検出されない。
【００９２】ポインタ・バイト挿入部７−６では、これ
らのＮＤＦイネーブル信号，送信ポインタ値とスタッフ
処理部７−５からのスタッフ情報（ＩＮＣ／ＤＥＣ）と
に基づいて、主信号に送信ポインタ・バイトを挿入す
る。ただし、上記のスタッフ情報は、クロック乗り換え
部６の位相比較部６−４からのスタッフ要求に基づき、
主信号データのコンカチ状態を考慮して生成（検出）さ
れる。
らのＮＤＦイネーブル信号，送信ポインタ値とスタッフ
処理部７−５からのスタッフ情報（ＩＮＣ／ＤＥＣ）と
に基づいて、主信号に送信ポインタ・バイトを挿入す
る。ただし、上記のスタッフ情報は、クロック乗り換え
部６の位相比較部６−４からのスタッフ要求に基づき、
主信号データのコンカチ状態を考慮して生成（検出）さ
れる。
【００９３】以下、本実施形態の要部である受信ポイン
タ処理部５についてより詳細に説明する。本実施形態の
要部である受信ポインタ処理部５は、図２に示すよう
に、受信した伝送フレームのポインタ・バイトに対して
各種のポインタ検出処理を施すポインタ処理部１１とし
て、ポインタ検出（監視）部１２，ＡＩＳ表示検出部１
３，コンカチネーション（ＣＯＮＣ）表示検出部１４，
インバリッド（無効）ポインタ(INV-Pointer) 検出部１
５，ＮＤＦイネーブル検出部１６，スタッフ情報検出部
１７，スタッフ禁止保護部１８，ノーマルポインタ値３
連続一致検出部１９，３段保護部２０，２１及び８段保
護部２２をそなえるとともに、アラーム処理部２３，ポ
インタ値更新部２４及びコンカチネーション（ＣＯＮ
Ｃ）判断部２５をそなえて構成されている。
タ処理部５についてより詳細に説明する。本実施形態の
要部である受信ポインタ処理部５は、図２に示すよう
に、受信した伝送フレームのポインタ・バイトに対して
各種のポインタ検出処理を施すポインタ処理部１１とし
て、ポインタ検出（監視）部１２，ＡＩＳ表示検出部１
３，コンカチネーション（ＣＯＮＣ）表示検出部１４，
インバリッド（無効）ポインタ(INV-Pointer) 検出部１
５，ＮＤＦイネーブル検出部１６，スタッフ情報検出部
１７，スタッフ禁止保護部１８，ノーマルポインタ値３
連続一致検出部１９，３段保護部２０，２１及び８段保
護部２２をそなえるとともに、アラーム処理部２３，ポ
インタ値更新部２４及びコンカチネーション（ＣＯＮ
Ｃ）判断部２５をそなえて構成されている。
【００９４】ここで、ポインタ検出部１１は、受信した
伝送フレームのポインタ・バイトに含まれるＮＤＦビッ
ト，ＳＳビット，ポインタ値を検出（監視）するもの
で、本実施形態では、ＮＤＦビットを監視するＮＤＦ監
視部１２Ａと、ＳＳビットを監視するＳＳビット監視部
１２Ｂと、１０ビットポインタ値を監視する１０ビット
ポインタ値監視部１２Ｃとをそなえて構成されている。
なお、上記のＳＳビット監視部１２Ｂは、本実施形態で
は、後述するように、ＳＤＨ／ＳＯＮＥＴの双方に対応
すべくＳＳビットの検出条件を変更できるようになって
いる。
伝送フレームのポインタ・バイトに含まれるＮＤＦビッ
ト，ＳＳビット，ポインタ値を検出（監視）するもの
で、本実施形態では、ＮＤＦビットを監視するＮＤＦ監
視部１２Ａと、ＳＳビットを監視するＳＳビット監視部
１２Ｂと、１０ビットポインタ値を監視する１０ビット
ポインタ値監視部１２Ｃとをそなえて構成されている。
なお、上記のＳＳビット監視部１２Ｂは、本実施形態で
は、後述するように、ＳＤＨ／ＳＯＮＥＴの双方に対応
すべくＳＳビットの検出条件を変更できるようになって
いる。
【００９５】また、ＡＩＳ表示検出部１３は、上記のＮ
ＤＦ監視部１２Ａ，ＳＳビット監視部１２Ｂ，１０ビッ
トポインタ監視部１２Ｃでの各監視結果に基づいて、上
記ポインタ・バイトのＡＩＳ状態を検出するものであ
り、ＣＯＮＣ表示検出部１４は、上記の各監視部１２Ａ
〜１２Ｃの各監視結果が後述するように下記項目〜
に示す各条件を同時に満たすと、受信した伝送フレーム
（ＳＴＳ−１２フレーム）が複数のＳＴＳ−１フレーム
（単位フレーム）を連結して構成されたコンカチネーシ
ョン状態（ＳＴＳ−３ｃ／１２ｃフレーム）であること
を示すコンカチネーション表示（ＣＩ）を検出するもの
である。
ＤＦ監視部１２Ａ，ＳＳビット監視部１２Ｂ，１０ビッ
トポインタ監視部１２Ｃでの各監視結果に基づいて、上
記ポインタ・バイトのＡＩＳ状態を検出するものであ
り、ＣＯＮＣ表示検出部１４は、上記の各監視部１２Ａ
〜１２Ｃの各監視結果が後述するように下記項目〜
に示す各条件を同時に満たすと、受信した伝送フレーム
（ＳＴＳ−１２フレーム）が複数のＳＴＳ−１フレーム
（単位フレーム）を連結して構成されたコンカチネーシ
ョン状態（ＳＴＳ−３ｃ／１２ｃフレーム）であること
を示すコンカチネーション表示（ＣＩ）を検出するもの
である。
【００９６】・ＣＩ検出条件
ポインタ・バイト（全１６ビット）中の第１〜第４ビ
ット（ＮＤＦビット）が“１００１”と３ビット以上一
致 ポインタ・バイト中の第５，第６ビット（ＳＳビッ
ト）が“００”もしくは“Ｄｏｎ’ｔ ｃａｒｅ” ポインタ・バイト中の第７〜第１６ビット（Ｉビット
／Ｄビット／ポインタ値）がａｌｌ“１”表示 つまり、このＣＯＮＣ表示検出部１４は、図１３に示す
ように、ＮＤＦビットの“１００１”をＣＯＮＣ表示の
検出条件とするのではなく、ＮＤＦイネーブルの検出条
件と同じである“１００１”と３ビット以上一致（“１
００１”，“１０００”，“１０１１”，“１１０
１”，“０００１”の５パターンがある）をＣＯＮＣ表
示の検出条件とすることで、コンカチネーション判断部
２５でのＣＯＮＣ設定の自動識別によってパス種別（回
線種別）を遷移させる際の伝送路上のノイズ等によるデ
ータの誤受信を防ぎ、常に正確な、ＣＯＮＣ表示検出を
行なえるようにしている。
ット（ＮＤＦビット）が“１００１”と３ビット以上一
致 ポインタ・バイト中の第５，第６ビット（ＳＳビッ
ト）が“００”もしくは“Ｄｏｎ’ｔ ｃａｒｅ” ポインタ・バイト中の第７〜第１６ビット（Ｉビット
／Ｄビット／ポインタ値）がａｌｌ“１”表示 つまり、このＣＯＮＣ表示検出部１４は、図１３に示す
ように、ＮＤＦビットの“１００１”をＣＯＮＣ表示の
検出条件とするのではなく、ＮＤＦイネーブルの検出条
件と同じである“１００１”と３ビット以上一致（“１
００１”，“１０００”，“１０１１”，“１１０
１”，“０００１”の５パターンがある）をＣＯＮＣ表
示の検出条件とすることで、コンカチネーション判断部
２５でのＣＯＮＣ設定の自動識別によってパス種別（回
線種別）を遷移させる際の伝送路上のノイズ等によるデ
ータの誤受信を防ぎ、常に正確な、ＣＯＮＣ表示検出を
行なえるようにしている。
【００９７】さらに、インバリッドポインタ検出部１５
は、各監視部１２Ａ〜１２Ｃの各監視結果に基づいて、
受信したポインタ・バイトが無効なポインタ・バイトで
あることを検出するもので、ここでは、後に詳述するよ
うに、伝送フレームの受信状態，フレーム構成に応じて
有効ポインタ・バイトの検出条件を切り替え、その検出
条件を満たさないポインタ・バイトを無効なポインタ・
バイトとして検出するようになっている。
は、各監視部１２Ａ〜１２Ｃの各監視結果に基づいて、
受信したポインタ・バイトが無効なポインタ・バイトで
あることを検出するもので、ここでは、後に詳述するよ
うに、伝送フレームの受信状態，フレーム構成に応じて
有効ポインタ・バイトの検出条件を切り替え、その検出
条件を満たさないポインタ・バイトを無効なポインタ・
バイトとして検出するようになっている。
【００９８】また、ＮＤＦイネーブル検出部１６は、各
監視部１２Ａ〜１２Ｃの各監視結果が下記項目〜に
示す各条件を同時に満たすと、受信ポインタ処理部５内
での動作ポインタ値（アクティブ・ポインタ値）をすぐ
に新しいポインタ値に変更するためのＮＤＦイネーブル
を検出するものであり、スタッフ情報検出部１７は、各
監視部１２Ａ〜１２Ｃの各監視結果に基づいて、ＩＮＣ
／ＤＥＣのスタッフ情報を検出するもので、１０ビット
ポインタ値中のＩビット／Ｄビットの反転数に応じてＩ
ＮＣ／ＤＥＣを検出するようになっている。
監視部１２Ａ〜１２Ｃの各監視結果が下記項目〜に
示す各条件を同時に満たすと、受信ポインタ処理部５内
での動作ポインタ値（アクティブ・ポインタ値）をすぐ
に新しいポインタ値に変更するためのＮＤＦイネーブル
を検出するものであり、スタッフ情報検出部１７は、各
監視部１２Ａ〜１２Ｃの各監視結果に基づいて、ＩＮＣ
／ＤＥＣのスタッフ情報を検出するもので、１０ビット
ポインタ値中のＩビット／Ｄビットの反転数に応じてＩ
ＮＣ／ＤＥＣを検出するようになっている。
【００９９】・ＮＤＦイネーブル検出条件
ポインタ・バイト中の第１〜第４ビット（ＮＤＦビッ
ト）が“１００１”の３ビット以上一致 ポインタ・バイト中の第５，第６ビット（ＳＳビッ
ト）が“Ｄｏｎ’ｔ ｃａｒｅ”もしくは“１０”（後
述するモード切替えに対応） ポインタ・バイト中の第７〜第１６ビット（ポインタ
値）が正常なパス収容位置を示す範囲である“０００”
〜“７８２”表示 さらに、スタッフ禁止保護部１８は、スタッフ情報（Ｉ
ＮＣ／ＤＥＣ）送出後の３フレーム間にスタッフ処理を
禁止するための禁止信号をポインタ値更新部２４に供給
するものであり、ノーマルポインタ値３連続一致検出部
１９は、各監視部１２Ａ〜１２Ｃの各監視結果が下記項
目〜に示す各条件を３フレームにわたって同時に満
たすと、ノーマルポインタ表示の３フレーム連続一致検
出信号を出力するものである。
ト）が“１００１”の３ビット以上一致 ポインタ・バイト中の第５，第６ビット（ＳＳビッ
ト）が“Ｄｏｎ’ｔ ｃａｒｅ”もしくは“１０”（後
述するモード切替えに対応） ポインタ・バイト中の第７〜第１６ビット（ポインタ
値）が正常なパス収容位置を示す範囲である“０００”
〜“７８２”表示 さらに、スタッフ禁止保護部１８は、スタッフ情報（Ｉ
ＮＣ／ＤＥＣ）送出後の３フレーム間にスタッフ処理を
禁止するための禁止信号をポインタ値更新部２４に供給
するものであり、ノーマルポインタ値３連続一致検出部
１９は、各監視部１２Ａ〜１２Ｃの各監視結果が下記項
目〜に示す各条件を３フレームにわたって同時に満
たすと、ノーマルポインタ表示の３フレーム連続一致検
出信号を出力するものである。
【０１００】・ノーマルポインタ表示検出条件
ポインタ・バイト中の第１〜第４ビット（ＮＤＦビッ
ト）が“１００１”の３ビット以上一致以外 ポインタ・バイト中の第５，第６ビット（ＳＳビッ
ト）が“Ｄｏｎ’ｔ ｃａｒｅ”もしくは正常値 ポインタ・バイト中の第７〜第１６ビット（ポインタ
値）が正常なパス収容位置を示す範囲である“０００”
〜“７８２”を表示 また、３段保護部２０は、ＡＩＳ検出部１３の出力に対
して３段保護をとるもので、ＡＩＳ検出部１３において
３フレーム連続してＰＡＩＳ表示が検出されるとその旨
（“Ｈ”パルス）がアラーム処理部２３，ＣＯＮＣ判断
部２５へ供給されるようになっている。さらに、３段保
護部２１は、ＣＯＮＣ表示検出部１４の出力に対して３
段保護をとるもので、ＣＯＮＣ表示検出部１４において
３フレーム連続してＣＯＮＣ表示が検出されるとその旨
がアラーム処理部２３，ＣＯＮＣ判断部２５へ供給され
るようになっている。
ト）が“１００１”の３ビット以上一致以外 ポインタ・バイト中の第５，第６ビット（ＳＳビッ
ト）が“Ｄｏｎ’ｔ ｃａｒｅ”もしくは正常値 ポインタ・バイト中の第７〜第１６ビット（ポインタ
値）が正常なパス収容位置を示す範囲である“０００”
〜“７８２”を表示 また、３段保護部２０は、ＡＩＳ検出部１３の出力に対
して３段保護をとるもので、ＡＩＳ検出部１３において
３フレーム連続してＰＡＩＳ表示が検出されるとその旨
（“Ｈ”パルス）がアラーム処理部２３，ＣＯＮＣ判断
部２５へ供給されるようになっている。さらに、３段保
護部２１は、ＣＯＮＣ表示検出部１４の出力に対して３
段保護をとるもので、ＣＯＮＣ表示検出部１４において
３フレーム連続してＣＯＮＣ表示が検出されるとその旨
がアラーム処理部２３，ＣＯＮＣ判断部２５へ供給され
るようになっている。
【０１０１】また、８段保護部２２は、インバリッドポ
インタ検出部１５の出力に対して８段保護をとることに
よりＬＯＰ状態を検出するもので、インバリッドポイン
タ検出部１５において８フレーム連続してインバリッド
ポインタが検出されると、アラーム処理部２３でＰＡＩ
Ｓ状態処理を行なわせるべく、検出したＬＯＰ状態検出
信号がアラーム処理部２３へ供給されるようになってい
る。
インタ検出部１５の出力に対して８段保護をとることに
よりＬＯＰ状態を検出するもので、インバリッドポイン
タ検出部１５において８フレーム連続してインバリッド
ポインタが検出されると、アラーム処理部２３でＰＡＩ
Ｓ状態処理を行なわせるべく、検出したＬＯＰ状態検出
信号がアラーム処理部２３へ供給されるようになってい
る。
【０１０２】さらに、アラーム処理部２３は、上述のポ
インタ処理部１１でのポインタ処理結果（検出結果）に
基づいてアラーム処理を行なうもので、例えば、３段保
護部２０においてＰＡＩＳ表示が３フレーム連続して検
出されるとＰＡＩＳ状態信号を出力し、８段保護部２２
においてＬＯＰ表示が８フレーム連続して検出されると
ＬＯＰ状態信号を出力するといった処理が行なわれるよ
うになっている。
インタ処理部１１でのポインタ処理結果（検出結果）に
基づいてアラーム処理を行なうもので、例えば、３段保
護部２０においてＰＡＩＳ表示が３フレーム連続して検
出されるとＰＡＩＳ状態信号を出力し、８段保護部２２
においてＬＯＰ表示が８フレーム連続して検出されると
ＬＯＰ状態信号を出力するといった処理が行なわれるよ
うになっている。
【０１０３】また、ポインタ値更新部２４は、ＮＤＦイ
ネーブル検出部１６にてＮＤＦイネーブルが検出される
とアクティブ・ポインタ値の更新を行なうものである。
さらに、コンカチネーション判断部（フレーム構成識別
部）２５は、上述のポインタ処理部１１でのポインタ処
理結果に基づいて受信した伝送フレーム（ＳＴＳ−１
２）がＳＴＳ−１／３ｃ／１２ｃのいずれから構成され
ているかというフレーム構成を監視・識別するもので、
本実施形態では後に詳述するように、ＰＡＩＳ表示，Ｃ
ＯＮＣ表示，ノーマルポインタ値３連続一致の各検出結
果に基づいて識別処理が行なわれるようになっている。
ネーブル検出部１６にてＮＤＦイネーブルが検出される
とアクティブ・ポインタ値の更新を行なうものである。
さらに、コンカチネーション判断部（フレーム構成識別
部）２５は、上述のポインタ処理部１１でのポインタ処
理結果に基づいて受信した伝送フレーム（ＳＴＳ−１
２）がＳＴＳ−１／３ｃ／１２ｃのいずれから構成され
ているかというフレーム構成を監視・識別するもので、
本実施形態では後に詳述するように、ＰＡＩＳ表示，Ｃ
ＯＮＣ表示，ノーマルポインタ値３連続一致の各検出結
果に基づいて識別処理が行なわれるようになっている。
【０１０４】上述のごとく構成された本実施形態の受信
ポインタ処理部５では、例えば図４に示すように、ポイ
ンタ処理部１１において受信したＳＴＳ−１２フレーム
の１２チャンネル分のポインタ・バイトより各チャンネ
ル個別にＰＡＩＳ，ＬＯＰ，ＣＩ，ＩＮＣ／ＤＥＣの検
出をＣＯＮＣ設定選択スイッチ部８による設定（コンカ
チネーション判断部２５による自動識別結果あるいはプ
ロビジョニング設定）に応じて行なう。
ポインタ処理部５では、例えば図４に示すように、ポイ
ンタ処理部１１において受信したＳＴＳ−１２フレーム
の１２チャンネル分のポインタ・バイトより各チャンネ
ル個別にＰＡＩＳ，ＬＯＰ，ＣＩ，ＩＮＣ／ＤＥＣの検
出をＣＯＮＣ設定選択スイッチ部８による設定（コンカ
チネーション判断部２５による自動識別結果あるいはプ
ロビジョニング設定）に応じて行なう。
【０１０５】検出された各チャンネルの状態はアラーム
処理部２３に供給され、アラーム処理部２３では、各ポ
インタの状態（ＳＴＳ−１／ＳＴＳ−３ｃ／ＳＴＳ−１
２ｃ）に応じた（ＣＯＮＣ設定選択スイッチ部８による
設定に応じた）アラームの発生処理を行なう。また、こ
のときコンカチネーション判断部２５では、各チャンネ
ルの状態をポインタ処理部１１での処理とは独立して検
出し、受信データのＣＯＮＣ（Concatenation)状態の検
出を行なう。
処理部２３に供給され、アラーム処理部２３では、各ポ
インタの状態（ＳＴＳ−１／ＳＴＳ−３ｃ／ＳＴＳ−１
２ｃ）に応じた（ＣＯＮＣ設定選択スイッチ部８による
設定に応じた）アラームの発生処理を行なう。また、こ
のときコンカチネーション判断部２５では、各チャンネ
ルの状態をポインタ処理部１１での処理とは独立して検
出し、受信データのＣＯＮＣ（Concatenation)状態の検
出を行なう。
【０１０６】つまり、ポインタ処理部１１では、ＣＯＮ
Ｃ設定（ＳＴＳ−１／３ｃ／１２ｃの設定）により各チ
ャンネル個別に先頭チャンネル，従属チャンネルに対応
したポインタ検出を行なっており、コンカチネーション
判断部２５は、このＣＯＮＣ設定に関係なくノーマルポ
インタ表示，ＰＡＩＳ表示，ＬＯＰ表示，ＣＩの検出を
それぞれ行ない、受信１２チャンネルデータのパス種別
の識別を行なう。
Ｃ設定（ＳＴＳ−１／３ｃ／１２ｃの設定）により各チ
ャンネル個別に先頭チャンネル，従属チャンネルに対応
したポインタ検出を行なっており、コンカチネーション
判断部２５は、このＣＯＮＣ設定に関係なくノーマルポ
インタ表示，ＰＡＩＳ表示，ＬＯＰ表示，ＣＩの検出を
それぞれ行ない、受信１２チャンネルデータのパス種別
の識別を行なう。
【０１０７】このように、上述の受信ポインタ処理部５
では、受信した伝送フレーム（ＳＴＳ−１２）のフレー
ム構成（ＳＴＳ−１／３ｃ／１２ｃ）を自動的に識別
し、その識別結果を受信ポインタ処理に反映させるの
で、受信伝送フレームのフレーム構成に関わらず、常
に、そのフレーム構成に応じた最適な受信ポインタ処理
を柔軟に行なうことができる。従って、扱う伝送フレー
ムの大容量化（高速度化）に柔軟に対応することがで
き、本装置５の汎用性の向上に大いに寄与するととも
に、伝送フレーム（回線）の使用効率をも大幅に向上さ
せることができる。
では、受信した伝送フレーム（ＳＴＳ−１２）のフレー
ム構成（ＳＴＳ−１／３ｃ／１２ｃ）を自動的に識別
し、その識別結果を受信ポインタ処理に反映させるの
で、受信伝送フレームのフレーム構成に関わらず、常
に、そのフレーム構成に応じた最適な受信ポインタ処理
を柔軟に行なうことができる。従って、扱う伝送フレー
ムの大容量化（高速度化）に柔軟に対応することがで
き、本装置５の汎用性の向上に大いに寄与するととも
に、伝送フレーム（回線）の使用効率をも大幅に向上さ
せることができる。
【０１０８】ところで、上記のポインタ（検出）処理，
コンカチ判断処理（識別処理）は、本実施形態では、Ｓ
ＴＳ−１レベルのバイト処理に相当するビットレートで
処理せずに、伝送フレーム（ＳＴＳ−１２フレーム）の
ビット・レート（約６２２Ｍｂｐｓ）に準じた速度、具
体的には、回線最大単位（ＳＴＳ−１２レベル）のバイ
ト処理に相当するビット・レート（６２２Ｍｂｐｓ÷８
≒７８Ｍｂｐｓ）上で時分割処理（シリアル処理）を行
なうようになっている。
コンカチ判断処理（識別処理）は、本実施形態では、Ｓ
ＴＳ−１レベルのバイト処理に相当するビットレートで
処理せずに、伝送フレーム（ＳＴＳ−１２フレーム）の
ビット・レート（約６２２Ｍｂｐｓ）に準じた速度、具
体的には、回線最大単位（ＳＴＳ−１２レベル）のバイ
ト処理に相当するビット・レート（６２２Ｍｂｐｓ÷８
≒７８Ｍｂｐｓ）上で時分割処理（シリアル処理）を行
なうようになっている。
【０１０９】図５はこのシリアル処理の概念を説明する
ための図で、この図５において、図２に示すものと同一
符号を付したものはそれぞれ図２により前述したものと
同様のもので、１１Ａはアラーム処理用のポインタ検出
処理（ＰＡＩＳ，ＬＯＰ検出）を行なうポインタ検出処
理機能部、１１Ｂはコンカチ判断処理用のポインタ検出
処理（ＰＡＩＳ，ＬＯＰ検出）を行なうポインタ検出処
理機能部、２６Ａ，２６Ｂは対応するポインタ検出処理
機能部１１Ａ，１１Ｂでのポインタ検出処理結果をラッ
チするラッチ部、２７はポインタ検出処理機能部１１
Ａ，１１Ｂの動作を制御するフレーム・カウンタであ
る。
ための図で、この図５において、図２に示すものと同一
符号を付したものはそれぞれ図２により前述したものと
同様のもので、１１Ａはアラーム処理用のポインタ検出
処理（ＰＡＩＳ，ＬＯＰ検出）を行なうポインタ検出処
理機能部、１１Ｂはコンカチ判断処理用のポインタ検出
処理（ＰＡＩＳ，ＬＯＰ検出）を行なうポインタ検出処
理機能部、２６Ａ，２６Ｂは対応するポインタ検出処理
機能部１１Ａ，１１Ｂでのポインタ検出処理結果をラッ
チするラッチ部、２７はポインタ検出処理機能部１１
Ａ，１１Ｂの動作を制御するフレーム・カウンタであ
る。
【０１１０】なお、図５では、説明の便宜上、ポインタ
検出処理機能部１１Ａ，１１Ｂのようにポインタ検出処
理機能をアラーム処理系とコンカチ判断処理系とに分割
して図示しているが、実際には、ポインタ検出処理機能
部１１Ａが、図２におけるポインタ検出部１２，ＡＩＳ
表示検出部１３，ＣＯＮＣ表示検出部１４，インバリッ
ドポインタ検出部１５などからなる部分に相当し、ポイ
ンタ検出処理機能部１１Ｂが、図２におけるポインタ検
出部１２，ＡＩＳ表示検出部１３，ＣＯＮＣ表示検出部
１４，ノーマルポインタ３連続一致検出部１９などから
なる部分に相当し、各検出部１２〜１４が各検出処理機
能部１１Ａ，１１Ｂに対して共通化されているものと考
える。
検出処理機能部１１Ａ，１１Ｂのようにポインタ検出処
理機能をアラーム処理系とコンカチ判断処理系とに分割
して図示しているが、実際には、ポインタ検出処理機能
部１１Ａが、図２におけるポインタ検出部１２，ＡＩＳ
表示検出部１３，ＣＯＮＣ表示検出部１４，インバリッ
ドポインタ検出部１５などからなる部分に相当し、ポイ
ンタ検出処理機能部１１Ｂが、図２におけるポインタ検
出部１２，ＡＩＳ表示検出部１３，ＣＯＮＣ表示検出部
１４，ノーマルポインタ３連続一致検出部１９などから
なる部分に相当し、各検出部１２〜１４が各検出処理機
能部１１Ａ，１１Ｂに対して共通化されているものと考
える。
【０１１１】これにより、本受信ポインタ処理部５で
は、フレーム・カウンタ２７が入力シリアルデータ（８
パラ）の先頭位置を示す入力フレーム・パルスに従って
動作（カウント・アップ）し、ＳＴＳ−１フレーム毎に
“Ｈ”となるチャンネル・タイミング・パルスを生成す
る。すると、ポインタ検出処理機能部１１Ａは、このチ
ャンネル・タイミング・パルスに従い、ＰＡＩＳ表示，
ＬＯＰ表示の検出処理をＣＯＮＣ設定選択スイッチ部８
からのＣＯＮＣ設定に応じてＳＴＳ−１フレーム（チャ
ンネル）単位にシリアルに行なう。
は、フレーム・カウンタ２７が入力シリアルデータ（８
パラ）の先頭位置を示す入力フレーム・パルスに従って
動作（カウント・アップ）し、ＳＴＳ−１フレーム毎に
“Ｈ”となるチャンネル・タイミング・パルスを生成す
る。すると、ポインタ検出処理機能部１１Ａは、このチ
ャンネル・タイミング・パルスに従い、ＰＡＩＳ表示，
ＬＯＰ表示の検出処理をＣＯＮＣ設定選択スイッチ部８
からのＣＯＮＣ設定に応じてＳＴＳ−１フレーム（チャ
ンネル）単位にシリアルに行なう。
【０１１２】そして、このポインタ検出処理機能部１１
Ａでの１２チャンネル分の処理結果（ＰＡＩＳ表示，Ｌ
ＯＰ表示）は、上記のチャンネル・タイミング・パルス
に従って順次ラッチ部２６Ａにチャンネル単位にラッチ
される。ラッチされたＰＡＩＳ表示，ＬＯＰ表示データ
はアラーム処理部２３へ供給され、アラーム処理部２３
では、このＰＡＩＳ表示，ＬＯＰ表示データに基づき、
ＣＯＮＣ設定（ＳＴＳ−１２ｃ／３ｃ／１）に応じたア
ラーム検出を行なう。
Ａでの１２チャンネル分の処理結果（ＰＡＩＳ表示，Ｌ
ＯＰ表示）は、上記のチャンネル・タイミング・パルス
に従って順次ラッチ部２６Ａにチャンネル単位にラッチ
される。ラッチされたＰＡＩＳ表示，ＬＯＰ表示データ
はアラーム処理部２３へ供給され、アラーム処理部２３
では、このＰＡＩＳ表示，ＬＯＰ表示データに基づき、
ＣＯＮＣ設定（ＳＴＳ−１２ｃ／３ｃ／１）に応じたア
ラーム検出を行なう。
【０１１３】一方、このとき、ポインタ検出処理機能部
１１Ａも、同様に、フレーム・カウンタ２７からのチャ
ンネル・タイミング・パルスに従い、ＰＡＩＳ表示，Ｌ
ＯＰ表示検出処理をＳＴＳ−１フレーム単位にシリアル
に行なうが、このポインタ検出処理機能部１１Ａは、Ｃ
ＯＮＣ設定に影響されずにポインタ検出処理を行なう。
１１Ａも、同様に、フレーム・カウンタ２７からのチャ
ンネル・タイミング・パルスに従い、ＰＡＩＳ表示，Ｌ
ＯＰ表示検出処理をＳＴＳ−１フレーム単位にシリアル
に行なうが、このポインタ検出処理機能部１１Ａは、Ｃ
ＯＮＣ設定に影響されずにポインタ検出処理を行なう。
【０１１４】このポインタ検出処理機能部１１Ａにおい
て検出されたデータは、同様に、上記のチャンネル・タ
イミング・パルスに従って順次チャンネル単位にラッチ
部２６Ｂにラッチされる。コンカチネーション判断部２
５は、このラッチ部２６Ｂでラッチされたデータを基に
ＳＴＳ−１２ｃ／３ｃ／１の受信パス状態（フレーム構
成）の判断をシリアルに行なう。
て検出されたデータは、同様に、上記のチャンネル・タ
イミング・パルスに従って順次チャンネル単位にラッチ
部２６Ｂにラッチされる。コンカチネーション判断部２
５は、このラッチ部２６Ｂでラッチされたデータを基に
ＳＴＳ−１２ｃ／３ｃ／１の受信パス状態（フレーム構
成）の判断をシリアルに行なう。
【０１１５】このように上述の受信ポインタ処理部５で
は、ポインタ検出処理，コンカチ判断処理を、受信した
伝送フレーム（ＳＴＳ１２フレーム）のバイト処理に相
当するビット・レート上でシリアルに行なうので、受信
伝送フレームを単位フレーム（ＳＴＳ−１）毎に分離す
ることなく〔入力伝送フレームのビット・レート（７８
Ｍｂｐｓ）をＳＴＳ−１フレームのバイト処理に相当す
るビット・レート（６Ｍｂｐｓ）に落とすことなく〕、
ポインタ検出処理，コンカチ判断処理を高速に行なうこ
とができる。従って、本装置５の規模を大幅に縮小する
ことができるとともに、その消費電力も大幅に削減する
ことができる。
は、ポインタ検出処理，コンカチ判断処理を、受信した
伝送フレーム（ＳＴＳ１２フレーム）のバイト処理に相
当するビット・レート上でシリアルに行なうので、受信
伝送フレームを単位フレーム（ＳＴＳ−１）毎に分離す
ることなく〔入力伝送フレームのビット・レート（７８
Ｍｂｐｓ）をＳＴＳ−１フレームのバイト処理に相当す
るビット・レート（６Ｍｂｐｓ）に落とすことなく〕、
ポインタ検出処理，コンカチ判断処理を高速に行なうこ
とができる。従って、本装置５の規模を大幅に縮小する
ことができるとともに、その消費電力も大幅に削減する
ことができる。
【０１１６】図６は上述のポインタ処理部１１の詳細構
成を示すブロック図で、この図６にいて、図２に示すも
のと同一符号を付した部分はそれぞれ図２により前述し
たものと同様のものであるが、ここでは、この図６に示
すように、ＰＡＩＳ表示検出部１３，ＣＯＮＣ表示検出
部１４，ＮＤＦイネーブル検出１６がそれぞれ各監視部
１２Ａ〜１２Ｃの各出力の論理積をとるＡＮＤゲート１
３Ａ，１４Ａ，１６Ａを用いて上述の検出機能が実現さ
れている。
成を示すブロック図で、この図６にいて、図２に示すも
のと同一符号を付した部分はそれぞれ図２により前述し
たものと同様のものであるが、ここでは、この図６に示
すように、ＰＡＩＳ表示検出部１３，ＣＯＮＣ表示検出
部１４，ＮＤＦイネーブル検出１６がそれぞれ各監視部
１２Ａ〜１２Ｃの各出力の論理積をとるＡＮＤゲート１
３Ａ，１４Ａ，１６Ａを用いて上述の検出機能が実現さ
れている。
【０１１７】また、インバリッドポインタ検出部１５が
５入力中４入力反転型のＡＮＤゲート１５Ａ，５入力中
３入力反転型のＡＮＤゲート１５Ｂ，全入力反転型のＡ
ＮＤゲート１５Ｃ，４入力中２入力反転型のＡＮＤゲー
ト１５Ｄ及び４入力ＯＲゲート１５Ｅを用いて上述のイ
ンバリッドポインタ検出機能が実現され、ノーマルポイ
ンタ３連続一致検出部１９が３入力中１入力反転型のＡ
ＮＤゲート１９Ａと３段保護部１９Ｂとを用いて上述の
ノーマルポインタ表示の３フレーム連続一致受信検出機
能が実現されている。
５入力中４入力反転型のＡＮＤゲート１５Ａ，５入力中
３入力反転型のＡＮＤゲート１５Ｂ，全入力反転型のＡ
ＮＤゲート１５Ｃ，４入力中２入力反転型のＡＮＤゲー
ト１５Ｄ及び４入力ＯＲゲート１５Ｅを用いて上述のイ
ンバリッドポインタ検出機能が実現され、ノーマルポイ
ンタ３連続一致検出部１９が３入力中１入力反転型のＡ
ＮＤゲート１９Ａと３段保護部１９Ｂとを用いて上述の
ノーマルポインタ表示の３フレーム連続一致受信検出機
能が実現されている。
【０１１８】なお、上述の各保護部１８，１９Ｂ，２０
〜２２は、本実施形態では、それぞれシリアル処理を円
滑に行なうために、後述するようにＲＡＭを用いて実現
されている。さらに、この図６において、２８，３３，
３４はそれぞれ２入力ＡＮＤゲート、２９は４入力ＯＲ
ゲート、３０はＮＡＮＤゲート、３１，３２はそれぞれ
２入力中１入力反転型のＡＮＤゲート、３５は３入力中
１入力反転型のＡＮＤゲート、３６は５入力ＯＲゲー
ト、３７は３入力ＯＲゲート、３８，４０はそれぞれＪ
Ｋ−ＦＦ回路，３９は先頭チャンネル・ラッチ部であ
る。
〜２２は、本実施形態では、それぞれシリアル処理を円
滑に行なうために、後述するようにＲＡＭを用いて実現
されている。さらに、この図６において、２８，３３，
３４はそれぞれ２入力ＡＮＤゲート、２９は４入力ＯＲ
ゲート、３０はＮＡＮＤゲート、３１，３２はそれぞれ
２入力中１入力反転型のＡＮＤゲート、３５は３入力中
１入力反転型のＡＮＤゲート、３６は５入力ＯＲゲー
ト、３７は３入力ＯＲゲート、３８，４０はそれぞれＪ
Ｋ−ＦＦ回路，３９は先頭チャンネル・ラッチ部であ
る。
【０１１９】ここで、ＰＡＩＳ表示検出部１３を構成す
るＡＮＤゲート１３Ａは、ＮＤＦビットのＡＬＬ“１”
表示，ＳＳビットのＡＬＬ“１”表示，１０ビットポイ
ンタ値のＡＬＬ“１”表示がそれぞれ監視部１２Ａ〜１
２Ｃにおいて同時に検出されポインタ・バイトのＡＬＬ
“１”が検出されると、ＰＡＩＳ表示検出信号（“Ｈ”
パルス）を出力するものである。
るＡＮＤゲート１３Ａは、ＮＤＦビットのＡＬＬ“１”
表示，ＳＳビットのＡＬＬ“１”表示，１０ビットポイ
ンタ値のＡＬＬ“１”表示がそれぞれ監視部１２Ａ〜１
２Ｃにおいて同時に検出されポインタ・バイトのＡＬＬ
“１”が検出されると、ＰＡＩＳ表示検出信号（“Ｈ”
パルス）を出力するものである。
【０１２０】また、ＣＯＮＣ表示検出部１４を構成する
ＡＮＤゲート１４Ａは、ＮＤＦビットの“１００１”の
うちの３ビット以上一致，ＳＳビットの“００”表示
〔もしくは後述するモード切替えにより無効（監視しな
い：“Ｄｏｎ’ｔ ｃａｒｅ”〕，１０ビットポインタ
値のＡＬＬ“１”表示がそれぞれ監視部１２Ａ〜１２Ｃ
において同時に検出されると、ＣＯＮＣ表示（ＣＩ）検
出信号（“Ｈ”パルス）を出力するものである。
ＡＮＤゲート１４Ａは、ＮＤＦビットの“１００１”の
うちの３ビット以上一致，ＳＳビットの“００”表示
〔もしくは後述するモード切替えにより無効（監視しな
い：“Ｄｏｎ’ｔ ｃａｒｅ”〕，１０ビットポインタ
値のＡＬＬ“１”表示がそれぞれ監視部１２Ａ〜１２Ｃ
において同時に検出されると、ＣＯＮＣ表示（ＣＩ）検
出信号（“Ｈ”パルス）を出力するものである。
【０１２１】さらに、ＮＤＦイネーブル検出部１６を構
成するＡＮＤゲート１６Ａは、ＮＤＦビットの“１００
１”のうちの３ビット以上一致，ＳＳビットの“００”
表示（もしくはモード切替えにより“Ｄｏｎ’ｔ ｃａ
ｒｅ”），１０ビットポインタ値の正常値範囲（“００
０”〜“７８２”）表示がそれぞれ監視部１２Ａ〜１２
Ｃにおいて同時に検出されると、ＮＤＦイネーブル検出
信号（“Ｈ”パルス）を出力するものである。
成するＡＮＤゲート１６Ａは、ＮＤＦビットの“１００
１”のうちの３ビット以上一致，ＳＳビットの“００”
表示（もしくはモード切替えにより“Ｄｏｎ’ｔ ｃａ
ｒｅ”），１０ビットポインタ値の正常値範囲（“００
０”〜“７８２”）表示がそれぞれ監視部１２Ａ〜１２
Ｃにおいて同時に検出されると、ＮＤＦイネーブル検出
信号（“Ｈ”パルス）を出力するものである。
【０１２２】なお、このＡＮＤゲート１６Ａの出力（Ｎ
ＤＦイネーブル検出信号）はＡＮＤゲート２８において
ＣＯＮＣ設定信号（先頭チャンネル処理時：“Ｈ”，従
属チャンネル処理時：“Ｌ”）と論理積がとられ、先頭
チャンネル処理時にのみＮＤＦイネーブル検出信号が有
効となるようになっている。ただし、先頭チャンネルと
は、ＳＴＳ−１ではｃｈ０１〜ｃｈ１２であり、ＳＴＳ
−３ｃではｃｈ０１，ｃｈ０４，ｃｈ０７，ｃｈ１０で
あり、ＳＴＳ−１２ｃではｃｈ０１である。
ＤＦイネーブル検出信号）はＡＮＤゲート２８において
ＣＯＮＣ設定信号（先頭チャンネル処理時：“Ｈ”，従
属チャンネル処理時：“Ｌ”）と論理積がとられ、先頭
チャンネル処理時にのみＮＤＦイネーブル検出信号が有
効となるようになっている。ただし、先頭チャンネルと
は、ＳＴＳ−１ではｃｈ０１〜ｃｈ１２であり、ＳＴＳ
−３ｃではｃｈ０１，ｃｈ０４，ｃｈ０７，ｃｈ１０で
あり、ＳＴＳ−１２ｃではｃｈ０１である。
【０１２３】また、ノーマルポインタ３連続一致検出部
１９において、ＡＮＤゲート１９Ａは、ＮＤＦビットの
“１００１”のうちの３ビット以上一致以外，ＳＳビッ
トの正常値（“１０”もしくは“００”）表示（もしく
はモード切替えにより“Ｄｏｎ’ｔ ｃａｒｅ”），１
０ビットポインタ値の正常値範囲（“０００”〜“７８
２”）表示がそれぞれ監視部１２Ａ〜１２Ｃにおいて同
時に検出されると、ノーマルポインタ表示検出信号
（“Ｈ”パルス）を出力するものであり、３段保護部１
９Ｂは、このＡＮＤゲート１９Ａよりノーマルポインタ
表示検出信号（“Ｈ”パルス）を３回連続して受信する
とノーマルポインタ３連続一致検出信号を出力するもの
である。
１９において、ＡＮＤゲート１９Ａは、ＮＤＦビットの
“１００１”のうちの３ビット以上一致以外，ＳＳビッ
トの正常値（“１０”もしくは“００”）表示（もしく
はモード切替えにより“Ｄｏｎ’ｔ ｃａｒｅ”），１
０ビットポインタ値の正常値範囲（“０００”〜“７８
２”）表示がそれぞれ監視部１２Ａ〜１２Ｃにおいて同
時に検出されると、ノーマルポインタ表示検出信号
（“Ｈ”パルス）を出力するものであり、３段保護部１
９Ｂは、このＡＮＤゲート１９Ａよりノーマルポインタ
表示検出信号（“Ｈ”パルス）を３回連続して受信する
とノーマルポインタ３連続一致検出信号を出力するもの
である。
【０１２４】なお、この３段保護部１９Ｂの出力（ノー
マルポインタ３連続一致検出信号）は、ＯＲゲート２９
においてアクティブ・ポインタ値一致検出信号（１０ビ
ットポインタ値監視部１２Ｃで検出），スタッフ情報
（ＩＮＣ／ＤＥＣ）と論理和がとられ、ノーマルポイン
タ表示検出信号，アクティブ・ポインタ値一致検出信
号，スタッフ情報（ＩＮＣ／ＤＥＣ）が全て“Ｌ”であ
るとＮＡＮＤゲート３０において判定された場合にのみ
有効となるようになっている。
マルポインタ３連続一致検出信号）は、ＯＲゲート２９
においてアクティブ・ポインタ値一致検出信号（１０ビ
ットポインタ値監視部１２Ｃで検出），スタッフ情報
（ＩＮＣ／ＤＥＣ）と論理和がとられ、ノーマルポイン
タ表示検出信号，アクティブ・ポインタ値一致検出信
号，スタッフ情報（ＩＮＣ／ＤＥＣ）が全て“Ｌ”であ
るとＮＡＮＤゲート３０において判定された場合にのみ
有効となるようになっている。
【０１２５】また、インバリッドポインタ検出部１５に
おいて、ＡＮＤゲート１５Ａは、下記項目（１）〜
（５）に示す各信号についての論理和をとることによ
り、ＰＡＩＳ状態での従属チャンネルについてのポイン
タ・バイトがＮＤＦイネーブル表示，ＰＡＩＳ表示，Ｃ
ＯＮＣ表示のいずれでもない状態（そのポインタ・バイ
トを無効にすべき状態）を検出するものである。
おいて、ＡＮＤゲート１５Ａは、下記項目（１）〜
（５）に示す各信号についての論理和をとることによ
り、ＰＡＩＳ状態での従属チャンネルについてのポイン
タ・バイトがＮＤＦイネーブル表示，ＰＡＩＳ表示，Ｃ
ＯＮＣ表示のいずれでもない状態（そのポインタ・バイ
トを無効にすべき状態）を検出するものである。
【０１２６】（１）先頭チャンネルについてのＮＤＦイ
ネーブル検出信号（先頭チャンネル・ラッチ部３９でラ
ッチされている）の反転信号 （２）ＰＡＩＳ表示検出信号の反転信号 （３）ＣＯＮＣ設定信号の反転信号 （４）３連続ＣＯＮＣ表示検出信号（３×ＣＯＮＣ−ｉ
ｎｄ）の反転信号 （５）ＰＡＩＳ状態信号 また、ＡＮＤゲート１５Ｂは、下記項目（６）〜（１
０）に示す各信号についての論理和をとることにより、
ＰＡＩＳ状態での先頭チャンネルについてのポインタ・
バイトがノーマルポインタ表示，ＮＤＦイネーブル表
示，ＰＡＩＳ表示のいずれでもない状態（そのポインタ
・バイトを無効にすべき状態）を検出するものである。
ネーブル検出信号（先頭チャンネル・ラッチ部３９でラ
ッチされている）の反転信号 （２）ＰＡＩＳ表示検出信号の反転信号 （３）ＣＯＮＣ設定信号の反転信号 （４）３連続ＣＯＮＣ表示検出信号（３×ＣＯＮＣ−ｉ
ｎｄ）の反転信号 （５）ＰＡＩＳ状態信号 また、ＡＮＤゲート１５Ｂは、下記項目（６）〜（１
０）に示す各信号についての論理和をとることにより、
ＰＡＩＳ状態での先頭チャンネルについてのポインタ・
バイトがノーマルポインタ表示，ＮＤＦイネーブル表
示，ＰＡＩＳ表示のいずれでもない状態（そのポインタ
・バイトを無効にすべき状態）を検出するものである。
【０１２７】（６）ノーマルポインタ３連続一致検出信
号の反転信号 （７）ＮＤＦイネーブル検出信号（ＡＮＤゲート２８の
出力）の反転信号 （８）ＰＡＩＳ表示検出信号の反転信号 （９）ＣＯＮＣ設定信号 （１０）ＰＡＩＳ状態信号 さらに、ＡＮＤゲート１５Ｃは、下記項目（１１）〜
（１４）に示す各信号についての論理和をとることによ
り、ＰＡＩＳ状態以外（ノーマル状態）での従属チャン
ネルについてのポインタ・バイトがＣＯＮＣ表示，ＰＡ
ＩＳ表示のいずれでもない状態（そのポインタ・バイト
を無効にすべき状態）を検出するものである。
号の反転信号 （７）ＮＤＦイネーブル検出信号（ＡＮＤゲート２８の
出力）の反転信号 （８）ＰＡＩＳ表示検出信号の反転信号 （９）ＣＯＮＣ設定信号 （１０）ＰＡＩＳ状態信号 さらに、ＡＮＤゲート１５Ｃは、下記項目（１１）〜
（１４）に示す各信号についての論理和をとることによ
り、ＰＡＩＳ状態以外（ノーマル状態）での従属チャン
ネルについてのポインタ・バイトがＣＯＮＣ表示，ＰＡ
ＩＳ表示のいずれでもない状態（そのポインタ・バイト
を無効にすべき状態）を検出するものである。
【０１２８】（１１）ＣＯＮＣ表示検出信号の反転信号
（１２）３連続ＰＡＩＳ表示検出信号（３×ＰＡＩＳ−
ｉｎｄ） （１３）ＣＯＮＣ設定信号の反転信号 （１４）ＰＡＩＳ状態信号の反転信号 また、ＡＮＤゲート１５Ｄは、下記項目（１５）〜（１
８）に示す各信号についての論理和をとることにより、
ＰＡＩＳ状態以外（ノーマル状態）での先頭チャンネル
についてのポインタ・バイトがノーマルポインタ表示，
スタッフ（ＩＮＣ／ＤＥＣ）表示，ＰＡＩＳ表示のいず
れでもない状態（そのポインタ・バイトを無効にすべき
状態）を検出するものである。
ｉｎｄ） （１３）ＣＯＮＣ設定信号の反転信号 （１４）ＰＡＩＳ状態信号の反転信号 また、ＡＮＤゲート１５Ｄは、下記項目（１５）〜（１
８）に示す各信号についての論理和をとることにより、
ＰＡＩＳ状態以外（ノーマル状態）での先頭チャンネル
についてのポインタ・バイトがノーマルポインタ表示，
スタッフ（ＩＮＣ／ＤＥＣ）表示，ＰＡＩＳ表示のいず
れでもない状態（そのポインタ・バイトを無効にすべき
状態）を検出するものである。
【０１２９】（１５）ノーマルポインタ表示信号，スタ
ッフ表示信号（ＮＡＮＤゲート３０の出力） （１６）３連続ＰＡＩＳ表示検出信号（３×ＰＡＩＳ−
ｉｎｄ） （１７）ＣＯＮＣ設定信号 （１８）ＰＡＩＳ状態信号の反転信号 さらに、ＯＲゲート１５Ｅは、上述の各ＡＮＤゲート１
５Ａ〜１５Ｄの各出力についての論理和をとることによ
り、受信したポインタ・バイトが無効であることを表す
インバリッド・ポインタ検出信号を生成するものであ
る。
ッフ表示信号（ＮＡＮＤゲート３０の出力） （１６）３連続ＰＡＩＳ表示検出信号（３×ＰＡＩＳ−
ｉｎｄ） （１７）ＣＯＮＣ設定信号 （１８）ＰＡＩＳ状態信号の反転信号 さらに、ＯＲゲート１５Ｅは、上述の各ＡＮＤゲート１
５Ａ〜１５Ｄの各出力についての論理和をとることによ
り、受信したポインタ・バイトが無効であることを表す
インバリッド・ポインタ検出信号を生成するものであ
る。
【０１３０】これにより、このインバリッドポインタ検
出部１５では、ポインタ・バイト上で無効なポインタ表
示を示すインバリッドポインタの検出（識別）の際、回
線状態（ノーマル／ＰＡＩＳ／ＣＯＮＣ）によって識別
条件を切り替え、下記項目（１９）〜（２１）に示すよ
うに、各回線状態における有効ポインタ以外のポインタ
表示をインバリッドポインタと検出する。
出部１５では、ポインタ・バイト上で無効なポインタ表
示を示すインバリッドポインタの検出（識別）の際、回
線状態（ノーマル／ＰＡＩＳ／ＣＯＮＣ）によって識別
条件を切り替え、下記項目（１９）〜（２１）に示すよ
うに、各回線状態における有効ポインタ以外のポインタ
表示をインバリッドポインタと検出する。
【０１３１】（１９）ＰＡＩＳ状態時・・・受信ポイン
タ・バイトがＡＬＬ“１”以外になっているとき （２０）ノーマル状態時・・・ＣＯＮＣ設定時の先頭チ
ャンネルに該当する受信ポインタ・バイトがポインタ値
の継続／更新／変動（±１）を示すノーマルポインタ表
示／ＮＤＦイネーブル表示／スタッフ表示以外となって
いるとき （２１）ノーマル状態時・・・ＣＯＮＣ設定時の従属チ
ャンネルに該当する受信ポインタ・バイトがＣＯＮＣ表
示以外となっているとき つまり、このインバリッドポインタ検出部１５は、例え
ば図７に示すように、ＰＡＩＳ状態下，ＣＯＮＣ状態
下，ノーマル（ＮＯＲＭ）状態下での各インバリッドポ
インタ検出機能部１５−１〜１５−３を有し、ＰＡＩＳ
状態（先頭／従属チャンネル），ＣＯＮＣ状態（従属チ
ャンネル），ＮＯＲＭ状態（先頭チャンネル）の各現状
態に応じて、その出力（検出条件）がセレクタ（ＳＥ
Ｌ）１５−６によって切り替えられることにより、各現
状態に応じたインバリッドポインタの検出を行なえるよ
うになっているのである。なお、この図７において、符
号１５−５で示すものはＯＲゲートである。
タ・バイトがＡＬＬ“１”以外になっているとき （２０）ノーマル状態時・・・ＣＯＮＣ設定時の先頭チ
ャンネルに該当する受信ポインタ・バイトがポインタ値
の継続／更新／変動（±１）を示すノーマルポインタ表
示／ＮＤＦイネーブル表示／スタッフ表示以外となって
いるとき （２１）ノーマル状態時・・・ＣＯＮＣ設定時の従属チ
ャンネルに該当する受信ポインタ・バイトがＣＯＮＣ表
示以外となっているとき つまり、このインバリッドポインタ検出部１５は、例え
ば図７に示すように、ＰＡＩＳ状態下，ＣＯＮＣ状態
下，ノーマル（ＮＯＲＭ）状態下での各インバリッドポ
インタ検出機能部１５−１〜１５−３を有し、ＰＡＩＳ
状態（先頭／従属チャンネル），ＣＯＮＣ状態（従属チ
ャンネル），ＮＯＲＭ状態（先頭チャンネル）の各現状
態に応じて、その出力（検出条件）がセレクタ（ＳＥ
Ｌ）１５−６によって切り替えられることにより、各現
状態に応じたインバリッドポインタの検出を行なえるよ
うになっているのである。なお、この図７において、符
号１５−５で示すものはＯＲゲートである。
【０１３２】この図７に示すインバリッドポインタ検出
部１５の動作は次のようになる。すなわち、検出機能部
１５−１では、ＰＡＩＳ状態時でのインバリッドポイン
タ識別条件であるＰＡＩＳ表示以外受信時の検出を行な
い、検出機能部１５−２では、ＣＯＮＣコンカチ設定時
に従属チャンネルに該当するＳＴＳ−１フレーム（チャ
ンネルデータ）のインバリッドポインタ識別条件である
ＣＯＮＣ表示以外受信時の検出を行ない、検出機能部１
５−３では、ノーマル状態時の無効ポインタ識別条件で
あるノーマルポインタ，ＮＤＦイネーブル，ＩＮＣ／Ｄ
ＥＣ状態表示以外の検出を行なう。
部１５の動作は次のようになる。すなわち、検出機能部
１５−１では、ＰＡＩＳ状態時でのインバリッドポイン
タ識別条件であるＰＡＩＳ表示以外受信時の検出を行な
い、検出機能部１５−２では、ＣＯＮＣコンカチ設定時
に従属チャンネルに該当するＳＴＳ−１フレーム（チャ
ンネルデータ）のインバリッドポインタ識別条件である
ＣＯＮＣ表示以外受信時の検出を行ない、検出機能部１
５−３では、ノーマル状態時の無効ポインタ識別条件で
あるノーマルポインタ，ＮＤＦイネーブル，ＩＮＣ／Ｄ
ＥＣ状態表示以外の検出を行なう。
【０１３３】各検出機能部１５−１〜１５−３で検出さ
れたインバリッドポインタ情報は、セレクタ１５−６で
受信回線状態（NORM,PAIS)によって選択出力され回線状
態（現状態）に対応したインバリッドポインタ表示受信
の検出を行なう。なお、このインバリッドポインタ表示
受信検出が８フレーム連続すると８段保護部２２の出力
がＬＯＰ遷移条件となる。
れたインバリッドポインタ情報は、セレクタ１５−６で
受信回線状態（NORM,PAIS)によって選択出力され回線状
態（現状態）に対応したインバリッドポインタ表示受信
の検出を行なう。なお、このインバリッドポインタ表示
受信検出が８フレーム連続すると８段保護部２２の出力
がＬＯＰ遷移条件となる。
【０１３４】また、このインバリッドポインタ検出部１
５では、ノーマル状態において、ＣＯＮＣ設定時の先頭
チャンネルに該当するポインタ・バイト中のＮＤＦビッ
トの“１００１”との３ビット以上一致（ＮＤＦイネー
ブル検出条件）が８フレーム連続して受信された場合も
インバリッドポインタの検出条件となるので、ＯＲゲー
ト１５−５で検出機能部１５−３の出力とＮＤＦイネー
ブル検出部１６の出力との論理和をとるようにしてい
る。
５では、ノーマル状態において、ＣＯＮＣ設定時の先頭
チャンネルに該当するポインタ・バイト中のＮＤＦビッ
トの“１００１”との３ビット以上一致（ＮＤＦイネー
ブル検出条件）が８フレーム連続して受信された場合も
インバリッドポインタの検出条件となるので、ＯＲゲー
ト１５−５で検出機能部１５−３の出力とＮＤＦイネー
ブル検出部１６の出力との論理和をとるようにしてい
る。
【０１３５】このように、上述のインバリッドポインタ
検出部１５では、受信回線状態（NORM,PAIS)，ＣＯＮＣ
設定（フレーム構成）に応じて有効にすべきポインタの
状態（検出条件）を切り替えて無効なポインタ・バイト
を検出することによって、受信伝送フレームのＰＡＩＳ
状態，ＣＯＮＣ設定（フレーム構成）に応じた適切な条
件下でインバリッドポインタを検出することができる、
従って、常に正しいインバリッドポインタの検出を行な
うことができ、本装置５の信頼性の向上に大いに寄与す
る。
検出部１５では、受信回線状態（NORM,PAIS)，ＣＯＮＣ
設定（フレーム構成）に応じて有効にすべきポインタの
状態（検出条件）を切り替えて無効なポインタ・バイト
を検出することによって、受信伝送フレームのＰＡＩＳ
状態，ＣＯＮＣ設定（フレーム構成）に応じた適切な条
件下でインバリッドポインタを検出することができる、
従って、常に正しいインバリッドポインタの検出を行な
うことができ、本装置５の信頼性の向上に大いに寄与す
る。
【０１３６】さらに、図６において、ＡＮＤゲート３２
は、３段保護部２１の出力（ＣＯＮＣ表示検出信号が３
フレーム連続した場合に“Ｈ”となる）をＣＯＮＣ設定
信号により従属チャンネル処理時にのみ有効にするため
のものであり、ＡＮＤゲート３３は、ＡＮＤゲート２８
の出力（先頭チャンネルについてのＮＤＦイネーブル検
出信号が“Ｈ”となったときに“Ｈ”となる）をＰＡＩ
Ｓ状態時にのみ有効にするためのものである。
は、３段保護部２１の出力（ＣＯＮＣ表示検出信号が３
フレーム連続した場合に“Ｈ”となる）をＣＯＮＣ設定
信号により従属チャンネル処理時にのみ有効にするため
のものであり、ＡＮＤゲート３３は、ＡＮＤゲート２８
の出力（先頭チャンネルについてのＮＤＦイネーブル検
出信号が“Ｈ”となったときに“Ｈ”となる）をＰＡＩ
Ｓ状態時にのみ有効にするためのものである。
【０１３７】また、ＡＮＤゲート３４は、ノーマルポイ
ンタ３連続一致検出信号をＣＯＮＣ設定信号により先頭
チャンネル処理時にのみ有効にするためのものであり、
ＡＮＤゲート３５は、先頭チャンネル・ラッチ部３９に
おいてラッチされている先頭チャンネルについてのＮＤ
Ｆイネーブル検出信号を、ＣＯＮＣ設定信号，ＰＡＩＳ
状態信号により、ＰＡＩＳ状態時で且つ従属チャンネル
処理時にのみ有効にするためのものである。
ンタ３連続一致検出信号をＣＯＮＣ設定信号により先頭
チャンネル処理時にのみ有効にするためのものであり、
ＡＮＤゲート３５は、先頭チャンネル・ラッチ部３９に
おいてラッチされている先頭チャンネルについてのＮＤ
Ｆイネーブル検出信号を、ＣＯＮＣ設定信号，ＰＡＩＳ
状態信号により、ＰＡＩＳ状態時で且つ従属チャンネル
処理時にのみ有効にするためのものである。
【０１３８】さらに、ＡＮＤゲート３１は、ＰＡＩＳ表
示検出用の３段保護部２０の出力とこのＡＮＤゲート３
５の反転出力との論理積をとることにより、３連続ＰＡ
ＩＳ表示検出信号を有効にするためのものであり、ＯＲ
ゲート３６は、上述の各ＡＮＤゲート３２〜３５，８段
保護部２２の各出力について論理和をとることにより、
下記に示す５種類の信号のいずれかが有効となったとき
に“Ｈ”パルスを生成するもので、その出力がＪＫ−Ｆ
Ｆ回路３８のＫ入力に接続されている。
示検出用の３段保護部２０の出力とこのＡＮＤゲート３
５の反転出力との論理積をとることにより、３連続ＰＡ
ＩＳ表示検出信号を有効にするためのものであり、ＯＲ
ゲート３６は、上述の各ＡＮＤゲート３２〜３５，８段
保護部２２の各出力について論理和をとることにより、
下記に示す５種類の信号のいずれかが有効となったとき
に“Ｈ”パルスを生成するもので、その出力がＪＫ−Ｆ
Ｆ回路３８のＫ入力に接続されている。
【０１３９】・ＣＯＮＣ表示検出信号
・先頭チャンネルについてのＮＤＦイネーブル検出信号
・ノーマルポインタ３連続一致検出信号
・前回の先頭チャンネルについてのＮＤＦイネーブル検
出信号 ・ＬＯＰ検出信号 また、ＯＲゲート３７は、ＡＮＤゲート３１，３２，３
４の各出力について論理和をとることにより、下記に示
す３種類の信号のいずれかが有効となったときに“Ｈ”
パルスを生成するもので、その出力がＪＫ−ＦＦ回路４
０のＫ入力に接続されている。
出信号 ・ＬＯＰ検出信号 また、ＯＲゲート３７は、ＡＮＤゲート３１，３２，３
４の各出力について論理和をとることにより、下記に示
す３種類の信号のいずれかが有効となったときに“Ｈ”
パルスを生成するもので、その出力がＪＫ−ＦＦ回路４
０のＫ入力に接続されている。
【０１４０】・（３連続）ＰＡＩＳ表示検出信号
・ＣＯＮＣ表示検出信号
・ノーマルポインタ３連続一致検出信号
さらに、ＪＫ−ＦＦ回路３８は、ＰＡＩＳ表示検出部１
３（ＡＮＤゲート１３Ａ），３段保護部２０，ＡＮＤゲ
ート３１を通じて（３連続）ＰＡＩＳ表示検出信号が検
出されるとそのＰＡＩＳ表示検出信号をＪ入力より保持
するもので、Ｋ入力が“Ｈ”（上記ＯＲゲート３６の出
力が“Ｈ”）となった時点で、保持している情報（ＰＡ
ＩＳ表示検出信号）がＰＡＩＳ状態信号として出力され
るようになっている。
３（ＡＮＤゲート１３Ａ），３段保護部２０，ＡＮＤゲ
ート３１を通じて（３連続）ＰＡＩＳ表示検出信号が検
出されるとそのＰＡＩＳ表示検出信号をＪ入力より保持
するもので、Ｋ入力が“Ｈ”（上記ＯＲゲート３６の出
力が“Ｈ”）となった時点で、保持している情報（ＰＡ
ＩＳ表示検出信号）がＰＡＩＳ状態信号として出力され
るようになっている。
【０１４１】また、先頭チャンネル・ラッチ部３９は、
ＮＤＦイネーブル検出部１６（ＡＮＤゲート１６Ａ），
ＡＮＤゲート２８，ＡＮＤゲート３３を通じて検出され
た先頭チャンネルについてのＮＤＦイネーブル検出信号
をラッチするもので、ラッチした情報（信号）は上述の
インバリッドポインタ検出部１５のＡＮＤゲート１５Ａ
の１入力として供給されるようになっている。
ＮＤＦイネーブル検出部１６（ＡＮＤゲート１６Ａ），
ＡＮＤゲート２８，ＡＮＤゲート３３を通じて検出され
た先頭チャンネルについてのＮＤＦイネーブル検出信号
をラッチするもので、ラッチした情報（信号）は上述の
インバリッドポインタ検出部１５のＡＮＤゲート１５Ａ
の１入力として供給されるようになっている。
【０１４２】さらに、ＪＫ−ＦＦ回路４０は、インバリ
ッドポインタ検出部１５，８段保護部２２を通じてＬＯ
Ｐ検出信号が検出されるとそのＬＯＰ検出信号をＪ入力
より保持するもので、Ｋ入力が“Ｈ”（上記ＯＲゲート
３７の出力が“Ｈ”）となった時点で、保持している情
報（ＬＯＰ検出信号）がＬＯＰ状態信号として出力すさ
れるようになっている。
ッドポインタ検出部１５，８段保護部２２を通じてＬＯ
Ｐ検出信号が検出されるとそのＬＯＰ検出信号をＪ入力
より保持するもので、Ｋ入力が“Ｈ”（上記ＯＲゲート
３７の出力が“Ｈ”）となった時点で、保持している情
報（ＬＯＰ検出信号）がＬＯＰ状態信号として出力すさ
れるようになっている。
【０１４３】上述のごとく構成されたポインタ処理部１
１では、受信伝送フレーム（ＳＴＳ−１２フレーム）に
対する各種のポインタ検出処理（ＰＡＩＳ表示，ＣＯＮ
Ｃ表示，ＮＤＦイネーブル，ノーマルポインタ表示，ス
タッフ表示など）が、８パラのシリアルデータで入力さ
れるＳＴＳ−１２データを各チャンネル（ＳＴＳ−１フ
レーム：９６パラレルデータ）に分離することなくシリ
アルに行なわれる。
１では、受信伝送フレーム（ＳＴＳ−１２フレーム）に
対する各種のポインタ検出処理（ＰＡＩＳ表示，ＣＯＮ
Ｃ表示，ＮＤＦイネーブル，ノーマルポインタ表示，ス
タッフ表示など）が、８パラのシリアルデータで入力さ
れるＳＴＳ−１２データを各チャンネル（ＳＴＳ−１フ
レーム：９６パラレルデータ）に分離することなくシリ
アルに行なわれる。
【０１４４】このため、上記の各保護部１９Ｂ，２０〜
２２には、それぞれ、ノーマルポインタ表示検出信号，
ＰＡＩＳ表示検出信号，ＣＯＮＣ表示検出信号，インバ
リッドポインタ検出信号，スタッフ情報を各チャンネル
単位に記憶できるようにＲＡＭが使用されている。以
下、これらの各保護部１９Ｂ，２０〜２２の構成につい
て詳述する。
２２には、それぞれ、ノーマルポインタ表示検出信号，
ＰＡＩＳ表示検出信号，ＣＯＮＣ表示検出信号，インバ
リッドポインタ検出信号，スタッフ情報を各チャンネル
単位に記憶できるようにＲＡＭが使用されている。以
下、これらの各保護部１９Ｂ，２０〜２２の構成につい
て詳述する。
【０１４５】図８は上述のＰＡＩＳ表示検出用の３段保
護部２０及びＣＯＮＣ表示検出用の３段保護部２１の詳
細構成を示すブロック図で、この図８に示すように、本
実施形態の３段保護部２０，２１は、それぞれ、ＲＡＭ
４１（ＲＡＭ１），ＡＮＤゲート４２，４３を用いて構
成されている。ここで、ＲＡＭ４１には、例えば図９
（ａ）に示すように、１１ビット構成のものが使用され
ており、ビット番号“１０”，“０９”にＰＡＩＳ表示
検出信号、ビット番号“０８”，“０７”にＣＯＮＣ表
示検出信号、ビット番号“０６”，“０５”にノーマル
ポインタ３連続一致検出信号、ビット番号“０４”〜
“０２”にＬＯＰ検出信号、ビット番号“０１”，“０
０”にスタッフ禁止信号をそれぞれ格納（保持）できる
ようになっている。つまり、このＲＡＭ４１は、使用す
るビット番号の設定を変更することにより、１つのＲＡ
Ｍ４１で上記５種類の信号（情報）の全てに対応できる
ようになっている。ただし、各信号はそれぞれＳＴＳ−
１フレーム（チャンネル）単位に別のアドレス領域に順
次保持されるようになっている。
護部２０及びＣＯＮＣ表示検出用の３段保護部２１の詳
細構成を示すブロック図で、この図８に示すように、本
実施形態の３段保護部２０，２１は、それぞれ、ＲＡＭ
４１（ＲＡＭ１），ＡＮＤゲート４２，４３を用いて構
成されている。ここで、ＲＡＭ４１には、例えば図９
（ａ）に示すように、１１ビット構成のものが使用され
ており、ビット番号“１０”，“０９”にＰＡＩＳ表示
検出信号、ビット番号“０８”，“０７”にＣＯＮＣ表
示検出信号、ビット番号“０６”，“０５”にノーマル
ポインタ３連続一致検出信号、ビット番号“０４”〜
“０２”にＬＯＰ検出信号、ビット番号“０１”，“０
０”にスタッフ禁止信号をそれぞれ格納（保持）できる
ようになっている。つまり、このＲＡＭ４１は、使用す
るビット番号の設定を変更することにより、１つのＲＡ
Ｍ４１で上記５種類の信号（情報）の全てに対応できる
ようになっている。ただし、各信号はそれぞれＳＴＳ−
１フレーム（チャンネル）単位に別のアドレス領域に順
次保持されるようになっている。
【０１４６】また、上記のＡＮＤゲート４２は、ＰＡＩ
Ｓ表示検出部１３（ＣＯＮＣ表示検出部１４）で検出さ
れる現フレームのＰＡＩＳ（ＣＯＮＣ）表示検出信号
（保護情報）と、ＲＡＭ４１のビット番号“１０”に保
持されている前フレームのＰＡＩＳ（ＣＯＮＣ）表示検
出信号との論理積をとるもので、両信号が一致した時点
でＰＡＩＳ（ＣＯＮＣ）表示検出信号が２フレーム連続
して受信されたことになり、その情報（信号）がＲＡＭ
４１のビット番号“０９”に保持されるようになってい
る。
Ｓ表示検出部１３（ＣＯＮＣ表示検出部１４）で検出さ
れる現フレームのＰＡＩＳ（ＣＯＮＣ）表示検出信号
（保護情報）と、ＲＡＭ４１のビット番号“１０”に保
持されている前フレームのＰＡＩＳ（ＣＯＮＣ）表示検
出信号との論理積をとるもので、両信号が一致した時点
でＰＡＩＳ（ＣＯＮＣ）表示検出信号が２フレーム連続
して受信されたことになり、その情報（信号）がＲＡＭ
４１のビット番号“０９”に保持されるようになってい
る。
【０１４７】さらに、ＡＮＤゲート４３は、現フレーム
のＰＡＩＳ表示検出信号と、ＲＡＭ４１のビット番号
“０９”に保持されている信号との論理積をとるもの
で、両信号が一致した時点でＰＡＩＳ（ＣＯＮＣ）表示
検出信号が３フレーム連続して受信されたことになり、
３連続ＰＡＩＳ（ＣＯＮＣ）表示検出信号が出力される
ようになっている。
のＰＡＩＳ表示検出信号と、ＲＡＭ４１のビット番号
“０９”に保持されている信号との論理積をとるもの
で、両信号が一致した時点でＰＡＩＳ（ＣＯＮＣ）表示
検出信号が３フレーム連続して受信されたことになり、
３連続ＰＡＩＳ（ＣＯＮＣ）表示検出信号が出力される
ようになっている。
【０１４８】なお、ＲＡＭ４１の出力は前フレームのＰ
ＡＩＳ保護情報として、保護部２０（２１）に入力され
るＰＡＩＳ表示検出信号と同一タイミングで出力され、
ＲＡＭ４１への入力は出力後に行なわれるようになって
いる。上述のごとく構成された３段保護部２０（２１）
の動作は以下のようになる。ただし、以下では、ＰＡＩ
Ｓ表示の３段保護について説明する。
ＡＩＳ保護情報として、保護部２０（２１）に入力され
るＰＡＩＳ表示検出信号と同一タイミングで出力され、
ＲＡＭ４１への入力は出力後に行なわれるようになって
いる。上述のごとく構成された３段保護部２０（２１）
の動作は以下のようになる。ただし、以下では、ＰＡＩ
Ｓ表示の３段保護について説明する。
【０１４９】まず、ＲＡＭ１の初期状態時はａｌｌ
“０”状態で、ＰＡＩＳ表示検出信号が受信されると、
ＲＡＭ４１のビット番号“１０”（ｌ１０）に“１”が
書き込まれ、２フレーム連続受信で、ＲＡＭ４１のビッ
ト番号“１０”（Ａ１０）の出力と受信ＰＡＩＳ表示検
出信号とのＡＮＤゲート４２での論理積による“１”が
ＲＡＭ４１のビット番号“０９”（ｌ９）に書き込まれ
る。
“０”状態で、ＰＡＩＳ表示検出信号が受信されると、
ＲＡＭ４１のビット番号“１０”（ｌ１０）に“１”が
書き込まれ、２フレーム連続受信で、ＲＡＭ４１のビッ
ト番号“１０”（Ａ１０）の出力と受信ＰＡＩＳ表示検
出信号とのＡＮＤゲート４２での論理積による“１”が
ＲＡＭ４１のビット番号“０９”（ｌ９）に書き込まれ
る。
【０１５０】さらに、３フレーム連続受信で現フレーム
のＰＡＩＳ表示検出信号と前フレームまでの受信状態を
示すＲＡＭ４１のビット番号“０９”（Ａ９）の出力と
の論理積がＡＮＤゲート４３でとられ、両信号が一致
（“Ｈ”）すれば３段保護出力として“Ｈ”パルスが出
力される。つまり、上述の３段保護部２０（２１）で
は、各チャンネル毎に、前フレームのＰＡＩＳ（ＣＯＮ
Ｃ）表示検出信号をＲＡＭ４１より読み出しながら現フ
レームのＰＡＩＳ（ＣＯＮＣ）表示検出信号との比較を
行なうことにより、ＰＡＩＳ（ＣＯＮＣ）表示検出信号
の３フレーム連続受信検出を各チャンネル共通でシリア
ルに行なうのである。
のＰＡＩＳ表示検出信号と前フレームまでの受信状態を
示すＲＡＭ４１のビット番号“０９”（Ａ９）の出力と
の論理積がＡＮＤゲート４３でとられ、両信号が一致
（“Ｈ”）すれば３段保護出力として“Ｈ”パルスが出
力される。つまり、上述の３段保護部２０（２１）で
は、各チャンネル毎に、前フレームのＰＡＩＳ（ＣＯＮ
Ｃ）表示検出信号をＲＡＭ４１より読み出しながら現フ
レームのＰＡＩＳ（ＣＯＮＣ）表示検出信号との比較を
行なうことにより、ＰＡＩＳ（ＣＯＮＣ）表示検出信号
の３フレーム連続受信検出を各チャンネル共通でシリア
ルに行なうのである。
【０１５１】従って、例えば図３２に示すような回路を
１２チャンネル分そなえる必要がなく、また、保護段数
に応じた数のＦＦ回路をそなえる必要がないので、その
構成が極めて簡素になり、本装置５の装置規模，消費電
力の大幅削減に大いに寄与する。また、上記のシリアル
処理は、ＳＴＳ−１２データのバイト処理に相当するビ
ット・レート（７８Ｍｂｐｓ）で高速に行なうことがで
きるので、本装置５の処理能力の大幅向上にも大いに寄
与する。
１２チャンネル分そなえる必要がなく、また、保護段数
に応じた数のＦＦ回路をそなえる必要がないので、その
構成が極めて簡素になり、本装置５の装置規模，消費電
力の大幅削減に大いに寄与する。また、上記のシリアル
処理は、ＳＴＳ−１２データのバイト処理に相当するビ
ット・レート（７８Ｍｂｐｓ）で高速に行なうことがで
きるので、本装置５の処理能力の大幅向上にも大いに寄
与する。
【０１５２】次に、図１０は上述のノーマルポインタ３
連続一致検出用の３段保護部１９Ｂの詳細構成を示すブ
ロック図であるが、この図１０に示すように、本実施形
態の３段保護部１９Ｂは、ＲＡＭ４１，ＲＡＭ４４（Ｒ
ＡＭ２），比較部４５，ＡＮＤゲート４６，４７とを用
いて構成されている。ここで、ＲＡＭ４１は、図８，図
９（ａ）により上述したものと同様のものであるが、こ
こでは、保持する保護情報がノーマルポインタ表示であ
るため、使用するビット番号が“０６”，“０５”に設
定されている。また、ＲＡＭ４２は、受信した１０ビッ
トポインタ値を保持するもので、このために、例えば図
９（ｂ）に示すような１０ビット構成のものが使用され
ている。なお、このＲＡＭ４２も、ＳＴＳ−１フレーム
（チャンネル）単位に別のアドレス領域にポインタ値を
順次保持するようになっている。
連続一致検出用の３段保護部１９Ｂの詳細構成を示すブ
ロック図であるが、この図１０に示すように、本実施形
態の３段保護部１９Ｂは、ＲＡＭ４１，ＲＡＭ４４（Ｒ
ＡＭ２），比較部４５，ＡＮＤゲート４６，４７とを用
いて構成されている。ここで、ＲＡＭ４１は、図８，図
９（ａ）により上述したものと同様のものであるが、こ
こでは、保持する保護情報がノーマルポインタ表示であ
るため、使用するビット番号が“０６”，“０５”に設
定されている。また、ＲＡＭ４２は、受信した１０ビッ
トポインタ値を保持するもので、このために、例えば図
９（ｂ）に示すような１０ビット構成のものが使用され
ている。なお、このＲＡＭ４２も、ＳＴＳ−１フレーム
（チャンネル）単位に別のアドレス領域にポインタ値を
順次保持するようになっている。
【０１５３】さらに、比較部４５は、現フレームの受信
１０ビットポインタ値（Ａ）とＲＡＭ４４に保持されて
いる前フレームの受信１０ビットポインタ値（Ｂ）とを
比較するもので、両ポインタ値が一致（Ａ＝Ｂ）すると
“Ｈ”パルスがＡＮＤゲート４６に供給されるようにな
っている。また、ＡＮＤゲート４６は、ＡＮＤゲート１
９Ａ（図６参照）で検出されるノーマルポインタ表示検
出信号と、ＲＡＭ４１のビット番号“０５”に保持され
ている情報（前フレームのノーマルポインタ表示検出信
号）とを比較し、両信号が一致し（“Ｈ”となり）、且
つ、比較部４５より現フレームと前フレームの受信１０
ビットポインタ値が一致している旨の信号（“Ｈ”パル
ス）を受けると、２フレーム連続してノーマルポインタ
表示が検出されたことを示す２段保護情報をＲＡＭ４１
のビット番号“０６”に書き込むものである。
１０ビットポインタ値（Ａ）とＲＡＭ４４に保持されて
いる前フレームの受信１０ビットポインタ値（Ｂ）とを
比較するもので、両ポインタ値が一致（Ａ＝Ｂ）すると
“Ｈ”パルスがＡＮＤゲート４６に供給されるようにな
っている。また、ＡＮＤゲート４６は、ＡＮＤゲート１
９Ａ（図６参照）で検出されるノーマルポインタ表示検
出信号と、ＲＡＭ４１のビット番号“０５”に保持され
ている情報（前フレームのノーマルポインタ表示検出信
号）とを比較し、両信号が一致し（“Ｈ”となり）、且
つ、比較部４５より現フレームと前フレームの受信１０
ビットポインタ値が一致している旨の信号（“Ｈ”パル
ス）を受けると、２フレーム連続してノーマルポインタ
表示が検出されたことを示す２段保護情報をＲＡＭ４１
のビット番号“０６”に書き込むものである。
【０１５４】さらに、ＡＮＤゲート４７は、このＡＮＤ
ゲートの出力情報とＲＡＭ４１のビット番号“０６”に
保持されている情報（２段保護情報）との論理積をとる
もので、この出力がノーマルポインタ値３連続一致検出
信号となる。上述の構成により、この３段保護部１９Ｂ
では、ＲＡＭ４４，比較部４５によって受信ポインタ値
の保持，次フレームの受信ポインタ値との比較を行な
い、両ポインタ値が一致している間、ＲＡＭ４１，ＡＮ
Ｄゲート４６，４７によって、上述の３段保護部２０
（２１）と同様に、各チャンネル毎に、前フレームのノ
ーマルポインタ表示検出信号をＲＡＭ４１より読み出し
ながら現フレームのノーマルポインタ表示検出信号との
比較を行なうことで、ノーマルポインタ３連続一致検出
を各チャンネル共通でシリアルに行なう。
ゲートの出力情報とＲＡＭ４１のビット番号“０６”に
保持されている情報（２段保護情報）との論理積をとる
もので、この出力がノーマルポインタ値３連続一致検出
信号となる。上述の構成により、この３段保護部１９Ｂ
では、ＲＡＭ４４，比較部４５によって受信ポインタ値
の保持，次フレームの受信ポインタ値との比較を行な
い、両ポインタ値が一致している間、ＲＡＭ４１，ＡＮ
Ｄゲート４６，４７によって、上述の３段保護部２０
（２１）と同様に、各チャンネル毎に、前フレームのノ
ーマルポインタ表示検出信号をＲＡＭ４１より読み出し
ながら現フレームのノーマルポインタ表示検出信号との
比較を行なうことで、ノーマルポインタ３連続一致検出
を各チャンネル共通でシリアルに行なう。
【０１５５】従って、この場合も、本装置５の装置規
模，消費電力の大幅削減に大いに寄与するとともに、本
装置５の処理能力の向上にも大いに寄与する。次に、図
１１は上述のＬＯＰ検出用の８段保護部２２の詳細構成
を示すブロック図であるが、この図１１に示すように、
本実施形態の８段保護部２２は、ＲＡＭ４１，ＡＮＤゲ
ート４８，５３〜５５，加算器（３ビットアダー）４
９，ＯＲゲート５０〜５２を用いて構成されている。
模，消費電力の大幅削減に大いに寄与するとともに、本
装置５の処理能力の向上にも大いに寄与する。次に、図
１１は上述のＬＯＰ検出用の８段保護部２２の詳細構成
を示すブロック図であるが、この図１１に示すように、
本実施形態の８段保護部２２は、ＲＡＭ４１，ＡＮＤゲ
ート４８，５３〜５５，加算器（３ビットアダー）４
９，ＯＲゲート５０〜５２を用いて構成されている。
【０１５６】ここで、ＲＡＭ４１は、図８，図９（ａ）
により上述したものと同様のものであるが、ここでは、
ＬＯＰ検出用として使用するビット番号が“０４”〜
“０２”に設定されている。また、ＡＮＤゲート４８
は、ＲＡＭ４１のビット番号“０４”〜“０２”にそれ
ぞれ保持されている３ビットの保護段数情報について論
理積をとるもので、上記３ビットがＡＬＬ“１”となっ
た時点で“Ｈ”パルスを各ＯＲゲートに５０〜５２に出
力することで、この状態（ＡＬＬ“１”）を維持するよ
うになっている。
により上述したものと同様のものであるが、ここでは、
ＬＯＰ検出用として使用するビット番号が“０４”〜
“０２”に設定されている。また、ＡＮＤゲート４８
は、ＲＡＭ４１のビット番号“０４”〜“０２”にそれ
ぞれ保持されている３ビットの保護段数情報について論
理積をとるもので、上記３ビットがＡＬＬ“１”となっ
た時点で“Ｈ”パルスを各ＯＲゲートに５０〜５２に出
力することで、この状態（ＡＬＬ“１”）を維持するよ
うになっている。
【０１５７】さらに、加算器４９は、上記３ビットの保
護段数情報に“１”を加算するものであり、ＯＲゲート
５０〜５２は、それぞれ、この加算器４９の出力とＡＮ
Ｄゲート４８の出力との論理和をとるもので、上記３ビ
ットがＡＬＬ“１”となるまで、順次、３ビット分の各
出力で“０００”〜“１１１”の値をカウントするよう
になっている。
護段数情報に“１”を加算するものであり、ＯＲゲート
５０〜５２は、それぞれ、この加算器４９の出力とＡＮ
Ｄゲート４８の出力との論理和をとるもので、上記３ビ
ットがＡＬＬ“１”となるまで、順次、３ビット分の各
出力で“０００”〜“１１１”の値をカウントするよう
になっている。
【０１５８】また、ＡＮＤゲート５３〜５５は、それぞ
れ、現フレームのインバリッドポインタ検出信号(INV-P
oint) と対応するＯＲゲート５０〜５５の出力との論理
積をとるもので、インバリッドポインタ検出信号が連続
して受信される毎に各出力が有効となり、各ＯＲゲート
５０〜５２の出力（カウント値）がＲＡＭ４１のビット
番号“０４”〜“０２”に書き込まれるようになってい
る。
れ、現フレームのインバリッドポインタ検出信号(INV-P
oint) と対応するＯＲゲート５０〜５５の出力との論理
積をとるもので、インバリッドポインタ検出信号が連続
して受信される毎に各出力が有効となり、各ＯＲゲート
５０〜５２の出力（カウント値）がＲＡＭ４１のビット
番号“０４”〜“０２”に書き込まれるようになってい
る。
【０１５９】ＡＮＤゲート５６は、受信するインバリッ
ドポインタ検出信号を、ＲＡＭ４１の出力３ビットがＡ
ＬＬ“１”となったときに有効にしてＬＯＰ検出信号と
して出力するためのものである。上述の構成により、こ
の８段保護部２２では、インバリッドポインタ検出信号
が連続して受信される度に、加算器４９によりＲＡＭ４
１に書き込まれる３ビットの値が初期値“０００”から
順次カウント・アップされる。そして、７フレーム連続
してインバリッドポインタ検出信号が受信されると、Ｒ
ＡＭ４１の出力３ビットがＡＬＬ“１”となり、ＡＮＤ
ゲート５６が出力可能状態となる。
ドポインタ検出信号を、ＲＡＭ４１の出力３ビットがＡ
ＬＬ“１”となったときに有効にしてＬＯＰ検出信号と
して出力するためのものである。上述の構成により、こ
の８段保護部２２では、インバリッドポインタ検出信号
が連続して受信される度に、加算器４９によりＲＡＭ４
１に書き込まれる３ビットの値が初期値“０００”から
順次カウント・アップされる。そして、７フレーム連続
してインバリッドポインタ検出信号が受信されると、Ｒ
ＡＭ４１の出力３ビットがＡＬＬ“１”となり、ＡＮＤ
ゲート５６が出力可能状態となる。
【０１６０】この状態で、さらに次フレームでインバリ
ッドポインタ検出信号が受信され、計８フレーム連続し
てインバリッドポインタ検出信号が受信されると、ＡＮ
Ｄゲート５６よりＬＯＰ検出信号（８段保護結果）が出
力される。なお、上記の処理も各チャンネル共通でシリ
アルに行なわれる。従って、この場合も、本装置５の装
置規模，消費電力の大幅削減に大いに寄与するととも
に、本装置５の処理能力の向上にも大いに寄与する。
ッドポインタ検出信号が受信され、計８フレーム連続し
てインバリッドポインタ検出信号が受信されると、ＡＮ
Ｄゲート５６よりＬＯＰ検出信号（８段保護結果）が出
力される。なお、上記の処理も各チャンネル共通でシリ
アルに行なわれる。従って、この場合も、本装置５の装
置規模，消費電力の大幅削減に大いに寄与するととも
に、本装置５の処理能力の向上にも大いに寄与する。
【０１６１】次に、図１２は上述のスタッフ禁止保護部
１８の詳細構成を示すブロック図であるが、この図１２
に示すように、本実施形態のスタッフ禁止保護部１８
は、ＲＡＭ４１，ＡＮＤゲート５７，加算器（２ビット
アダー）５８，ＯＲゲート５９，６０，１入力反転型の
ＡＮＤゲート６１，６２を用いて構成されている。ここ
で、ＲＡＭ４１は、図８，図９（ａ）により上述したも
のと同様のものであるが、ここでは、スタッフ禁止保護
用として使用するビット番号が“０１”，“００”に設
定されている。また、ＡＮＤゲート５７は、ＲＡＭ４１
のビット番号“０１”〜“００”にそれぞれ保持されて
いる２ビットの保護段数情報のいずれかが“０”のとき
にスタッフ禁止信号（“Ｌ”パルス）を出力するもので
ある。
１８の詳細構成を示すブロック図であるが、この図１２
に示すように、本実施形態のスタッフ禁止保護部１８
は、ＲＡＭ４１，ＡＮＤゲート５７，加算器（２ビット
アダー）５８，ＯＲゲート５９，６０，１入力反転型の
ＡＮＤゲート６１，６２を用いて構成されている。ここ
で、ＲＡＭ４１は、図８，図９（ａ）により上述したも
のと同様のものであるが、ここでは、スタッフ禁止保護
用として使用するビット番号が“０１”，“００”に設
定されている。また、ＡＮＤゲート５７は、ＲＡＭ４１
のビット番号“０１”〜“００”にそれぞれ保持されて
いる２ビットの保護段数情報のいずれかが“０”のとき
にスタッフ禁止信号（“Ｌ”パルス）を出力するもので
ある。
【０１６２】さらに、加算器５８は、上記２ビットの保
護段数情報に“１”を加算するものであり、ＯＲゲート
５９，６０は、それぞれ、この加算器５８の出力とＡＮ
Ｄゲート５７の出力との論理和をとるもので、上記２ビ
ットがＡＬＬ“１”となるまで、順次、２ビット分の各
出力で“００”〜“１１”の値をカウントするようにな
っている。
護段数情報に“１”を加算するものであり、ＯＲゲート
５９，６０は、それぞれ、この加算器５８の出力とＡＮ
Ｄゲート５７の出力との論理和をとるもので、上記２ビ
ットがＡＬＬ“１”となるまで、順次、２ビット分の各
出力で“００”〜“１１”の値をカウントするようにな
っている。
【０１６３】また、ＡＮＤゲート５３〜５５は、それぞ
れ、スタッフ情報（ＩＮＣ／ＤＥＣ）の反転信号と対応
するＯＲゲート５９，６０の出力との論理積をとるもの
で、スタッフ情報が受信されないときに、ＯＲゲート５
９，６０の出力がそれぞれＲＡＭ４１の対応するビット
番号“０１”，“００”に書き込まれるようになってい
る。
れ、スタッフ情報（ＩＮＣ／ＤＥＣ）の反転信号と対応
するＯＲゲート５９，６０の出力との論理積をとるもの
で、スタッフ情報が受信されないときに、ＯＲゲート５
９，６０の出力がそれぞれＲＡＭ４１の対応するビット
番号“０１”，“００”に書き込まれるようになってい
る。
【０１６４】上述の構成により、このスタッフ禁止保護
部１８では、スタッフ情報受信時（ＩＮＣ／ＤＥＣ表示
受信時）にＲＡＭ４１の２ビットをＡＮＤゲート６１，
６２の出力により“００”にし、受信フレームが進むに
つれて、加算器５８によりＲＡＭ４１の２ビットをカウ
ント・アップする。そして、ＲＡＭ４１の２ビットのう
ちいずれかが“０”となるとＡＮＤゲート５７の出力が
“Ｌ”となり、スタッフ禁止信号が出力され、ＲＡＭ４
１の２ビットがＡＬＬ“１”になった時点でＡＮＤゲー
ト５７の出力が“Ｈ”となりスタッフ禁止信号の出力解
除を行なう。なお、上記の処理も各チャンネル共通でシ
リアルに行なわれる。
部１８では、スタッフ情報受信時（ＩＮＣ／ＤＥＣ表示
受信時）にＲＡＭ４１の２ビットをＡＮＤゲート６１，
６２の出力により“００”にし、受信フレームが進むに
つれて、加算器５８によりＲＡＭ４１の２ビットをカウ
ント・アップする。そして、ＲＡＭ４１の２ビットのう
ちいずれかが“０”となるとＡＮＤゲート５７の出力が
“Ｌ”となり、スタッフ禁止信号が出力され、ＲＡＭ４
１の２ビットがＡＬＬ“１”になった時点でＡＮＤゲー
ト５７の出力が“Ｈ”となりスタッフ禁止信号の出力解
除を行なう。なお、上記の処理も各チャンネル共通でシ
リアルに行なわれる。
【０１６５】従って、この場合も、本装置５の装置規
模，消費電力の大幅削減に大いに寄与するとともに、本
装置５の処理能力の向上にも大いに寄与する。次に、図
１４は上述のＳＳビット監視部１２Ｂの詳細構成を示す
ブロック図であるが、この図１４に示すように、本実施
形態のＳＳビット監視部１２Ｂは、ＳＳビットラッチ部
１２Ｂ−１，デコーダ１２Ｂ−２，１２Ｂ−３，ＯＲゲ
ート１２Ｂ−４，１２Ｂ−５を用いて構成されている。
模，消費電力の大幅削減に大いに寄与するとともに、本
装置５の処理能力の向上にも大いに寄与する。次に、図
１４は上述のＳＳビット監視部１２Ｂの詳細構成を示す
ブロック図であるが、この図１４に示すように、本実施
形態のＳＳビット監視部１２Ｂは、ＳＳビットラッチ部
１２Ｂ−１，デコーダ１２Ｂ−２，１２Ｂ−３，ＯＲゲ
ート１２Ｂ−４，１２Ｂ−５を用いて構成されている。
【０１６６】ここで、ＳＳビットラッチ部１２Ｂ−１
は、受信ポインタ・バイト中のＳＳビット（第５，第６
ビット）をラッチするものであり、デコーダ１２Ｂ−２
は、このＳＳビットラッチ部１２Ｂ−１でラッチされた
ＳＳビットの“１０”をデコードすることにより、ＳＳ
ビット＝“１０”を検出するものであり、デコーダ１２
Ｂ−２は、ＳＳビットラッチ部１２Ｂ−１でラッチされ
たＳＳビットの“００”をデコードすることにより、Ｓ
Ｓビット＝“００”を検出するものである。
は、受信ポインタ・バイト中のＳＳビット（第５，第６
ビット）をラッチするものであり、デコーダ１２Ｂ−２
は、このＳＳビットラッチ部１２Ｂ−１でラッチされた
ＳＳビットの“１０”をデコードすることにより、ＳＳ
ビット＝“１０”を検出するものであり、デコーダ１２
Ｂ−２は、ＳＳビットラッチ部１２Ｂ−１でラッチされ
たＳＳビットの“００”をデコードすることにより、Ｓ
Ｓビット＝“００”を検出するものである。
【０１６７】また、ＯＲゲート１２Ｂ−４，１２Ｂ−５
は、それぞれ、下記表１に示すように規定される検出条
件設定信号（ＣＮＴ設定信号），ＳＳビット有効／無効
設定信号（ＣＡＲ設定信号）に応じて、対応するデコー
ダ１２Ｂ−２，１２Ｂ−３の出力を有効／無効にするこ
とによって、先頭／従属チャンネルについてのＳＳビッ
トの検出条件を、ＳＳビットを監視する／しない（“Ｄ
ｏｎ’ｔ ｃａｒｅ”）という条件を含めた形で切り替
えるためのものである。
は、それぞれ、下記表１に示すように規定される検出条
件設定信号（ＣＮＴ設定信号），ＳＳビット有効／無効
設定信号（ＣＡＲ設定信号）に応じて、対応するデコー
ダ１２Ｂ−２，１２Ｂ−３の出力を有効／無効にするこ
とによって、先頭／従属チャンネルについてのＳＳビッ
トの検出条件を、ＳＳビットを監視する／しない（“Ｄ
ｏｎ’ｔ ｃａｒｅ”）という条件を含めた形で切り替
えるためのものである。
【０１６８】
【表１】
【０１６９】ただし、ＣＡＲ：ＳＳビット有効／無効設
定，ＣＮＴ：検出条件設定，“＊＊”：“Ｄｏｎ’ｔ
ｃａｒｅ”である。つまり、このＳＳビット監視部１２
Ｂは、ＳＳビットの正常受信値の検出条件を上記のＣＮ
Ｔ，ＣＡＲ設定信号により変更することにより、ＳＳビ
ット＝“１０”，ＳＳビット＝“００”，ＳＳビット＝
“Ｄｏｎ’ｔ ｃａｒｅ”の検出を可能とし、ＣＯＮＣ
設定に対応した先頭チャンネル，従属チャンネルの受信
状態の検証を行なえるようになっている。
定，ＣＮＴ：検出条件設定，“＊＊”：“Ｄｏｎ’ｔ
ｃａｒｅ”である。つまり、このＳＳビット監視部１２
Ｂは、ＳＳビットの正常受信値の検出条件を上記のＣＮ
Ｔ，ＣＡＲ設定信号により変更することにより、ＳＳビ
ット＝“１０”，ＳＳビット＝“００”，ＳＳビット＝
“Ｄｏｎ’ｔ ｃａｒｅ”の検出を可能とし、ＣＯＮＣ
設定に対応した先頭チャンネル，従属チャンネルの受信
状態の検証を行なえるようになっている。
【０１７０】これにより、本ＳＳビット監視部１２Ｂ
は、ＳＯＮＥＴとは異なるネットワークにおけるＳＳビ
ットの監視方式にも対応でき、例えば、ＳＳビットの正
常受信を先頭チャンネル＝“Ｄｏｎ’ｔ ｃａｒｅ”，
従属チャンネル＝“００”受信時としている本ＳＯＮＥ
Ｔに対し、先頭チャンネル＝“１０”，従属チャンネル
＝“Ｄｏｎ’ｔ ｃａｒｅ”でＳＳビットの正常受信と
しているＣＥＰＴと呼ばれる伝送方式にも適用すること
が可能となる。
は、ＳＯＮＥＴとは異なるネットワークにおけるＳＳビ
ットの監視方式にも対応でき、例えば、ＳＳビットの正
常受信を先頭チャンネル＝“Ｄｏｎ’ｔ ｃａｒｅ”，
従属チャンネル＝“００”受信時としている本ＳＯＮＥ
Ｔに対し、先頭チャンネル＝“１０”，従属チャンネル
＝“Ｄｏｎ’ｔ ｃａｒｅ”でＳＳビットの正常受信と
しているＣＥＰＴと呼ばれる伝送方式にも適用すること
が可能となる。
【０１７１】このように、本実施形態におけるＳＳビッ
ト監視部１２Ｂでは、ＳＳビットの検出条件を、ＣＮ
Ｔ，ＣＡＲ設定信号によって、その伝送方式（ＳＯＮＥ
Ｔ／ＣＥＰＴなど）に適したＳＳビットの検出条件に変
更することにより、伝送方式によらず、常に、正しいＳ
Ｓビットの検出を行なうことができ、本装置５の汎用性
の向上に大いに寄与する。
ト監視部１２Ｂでは、ＳＳビットの検出条件を、ＣＮ
Ｔ，ＣＡＲ設定信号によって、その伝送方式（ＳＯＮＥ
Ｔ／ＣＥＰＴなど）に適したＳＳビットの検出条件に変
更することにより、伝送方式によらず、常に、正しいＳ
Ｓビットの検出を行なうことができ、本装置５の汎用性
の向上に大いに寄与する。
【０１７２】次に、図１５は上述のパス・スルー制御部
１０に着目した構成を示すブロック図で、この図１５に
おいて、図２に示す符号と同一符号を付した部分はそれ
ぞれ図２により前述したものと同様のものであるが、こ
こでは、パス・スルー制御部１０がＡＮＤゲート１０Ａ
を有し、アラーム処理部２３がＪＫ−ＦＦ回路２３Ａを
有して構成されているものとする。
１０に着目した構成を示すブロック図で、この図１５に
おいて、図２に示す符号と同一符号を付した部分はそれ
ぞれ図２により前述したものと同様のものであるが、こ
こでは、パス・スルー制御部１０がＡＮＤゲート１０Ａ
を有し、アラーム処理部２３がＪＫ−ＦＦ回路２３Ａを
有して構成されているものとする。
【０１７３】ここで、パス・スルー制御部１０のＡＮＤ
ゲート１０Ａは、上記のパス・スルー・モード設定信号
とＰＡＩＳ表示検出部１３の出力との論理積をとること
により、パス・スルー・モード設定時（“Ｈ”パルス入
力時）にＰＡＩＳ表示検出部１３でＰＡＩＳ表示が検出
されると、そのＰＡＩＳ表示をＰＡＩＳ送信制御部９へ
通知するものである。
ゲート１０Ａは、上記のパス・スルー・モード設定信号
とＰＡＩＳ表示検出部１３の出力との論理積をとること
により、パス・スルー・モード設定時（“Ｈ”パルス入
力時）にＰＡＩＳ表示検出部１３でＰＡＩＳ表示が検出
されると、そのＰＡＩＳ表示をＰＡＩＳ送信制御部９へ
通知するものである。
【０１７４】また、アラーム処理部２３のＪＫ−ＦＦ回
路２３Ａは、ＰＡＩＳ表示が解除されるまで３段保護部
２０からの３連続ＰＡＩＳ表示検出信号を保持すること
により、そのＰＡＩＳ表示をＰＡＩＳ送信制御部９へ通
知するものである。上述の構成により、本受信ポインタ
処理部５では、ＰＡＩＳ検出部１３，３段保護部２０に
より、通常の遷移条件となるＰＡＩＳ表示の検出，３段
保護が行なわれ、その３段保護情報がアラーム処理部２
３のＪＫ−ＦＦ回路２３Ａに遷移条件として入力され
る。この結果、ＰＡＩＳ送出要求がＰＡＩＳ送信制御部
９へ出力され、ＰＡＩＳ送信制御部９は、主信号に対す
るＰＡＩＳ表示処理を行なう。
路２３Ａは、ＰＡＩＳ表示が解除されるまで３段保護部
２０からの３連続ＰＡＩＳ表示検出信号を保持すること
により、そのＰＡＩＳ表示をＰＡＩＳ送信制御部９へ通
知するものである。上述の構成により、本受信ポインタ
処理部５では、ＰＡＩＳ検出部１３，３段保護部２０に
より、通常の遷移条件となるＰＡＩＳ表示の検出，３段
保護が行なわれ、その３段保護情報がアラーム処理部２
３のＪＫ−ＦＦ回路２３Ａに遷移条件として入力され
る。この結果、ＰＡＩＳ送出要求がＰＡＩＳ送信制御部
９へ出力され、ＰＡＩＳ送信制御部９は、主信号に対す
るＰＡＩＳ表示処理を行なう。
【０１７５】このとき、パス・スルー・モード設定信号
がパス・スルー制御部１０に入力されている場合は、Ｐ
ＡＩＳ表示検出部１３から出力されるＰＡＩＳ表示検出
信号がＡＮＤゲート１０Ａで有効となるので、ポインタ
乗り換え後の主信号に対しポインタ・バイトのみＰＡＩ
Ｓ表示として送出する要求がＰＡＩＳ送信制御部９へ送
出され、この結果、ＰＡＩＳ送信制御部９は、ポインタ
・バイトに対してのみＰＡＩＳ表示処理を行なう。
がパス・スルー制御部１０に入力されている場合は、Ｐ
ＡＩＳ表示検出部１３から出力されるＰＡＩＳ表示検出
信号がＡＮＤゲート１０Ａで有効となるので、ポインタ
乗り換え後の主信号に対しポインタ・バイトのみＰＡＩ
Ｓ表示として送出する要求がＰＡＩＳ送信制御部９へ送
出され、この結果、ＰＡＩＳ送信制御部９は、ポインタ
・バイトに対してのみＰＡＩＳ表示処理を行なう。
【０１７６】なお、このパス・スルー・モード設定によ
るＰＡＩＳ表示送出処理は、受信ポインタ処理部５での
遷移状態に関係なく、ＰＡＩＳ表示受信（検出）時には
送信ポインタ処理部７（ＰＡＩＳ送信制御部９）へＰＡ
ＩＳ送出要求が出力される。また、このパス・スルー・
モード設定によるＰＡＩＳ表示送出処理は、回線サイズ
設定がＳＴＳ−３ｃ／ＳＴＳ−１２ｃに設定されるコン
カチにも対応しており、ＰＡＩＳ表示受信時には、先頭
チャンネル，従属チャンネル個別に送信ポインタ処理部
７（ＰＡＩＳ送信制御部９）へＰＡＩＳ送出要求が出力
される。
るＰＡＩＳ表示送出処理は、受信ポインタ処理部５での
遷移状態に関係なく、ＰＡＩＳ表示受信（検出）時には
送信ポインタ処理部７（ＰＡＩＳ送信制御部９）へＰＡ
ＩＳ送出要求が出力される。また、このパス・スルー・
モード設定によるＰＡＩＳ表示送出処理は、回線サイズ
設定がＳＴＳ−３ｃ／ＳＴＳ−１２ｃに設定されるコン
カチにも対応しており、ＰＡＩＳ表示受信時には、先頭
チャンネル，従属チャンネル個別に送信ポインタ処理部
７（ＰＡＩＳ送信制御部９）へＰＡＩＳ送出要求が出力
される。
【０１７７】このように、上述の受信ポインタ処理部５
は、ＰＡＩＳ表示検出部１３においてＰＡＩＳ表示が検
出されると、ＰＡＩＳ送出要求（ＰＡＩＳ状態表示検出
信号）をそのまま外部へ出力しうるようになっているの
で、検出したＰＡＩＳ表示を外部へ高速に通知すること
ができ、ＳＯＮＥＴ伝送網全体の保守・運用上の信頼性
向上にも大いに寄与する。
は、ＰＡＩＳ表示検出部１３においてＰＡＩＳ表示が検
出されると、ＰＡＩＳ送出要求（ＰＡＩＳ状態表示検出
信号）をそのまま外部へ出力しうるようになっているの
で、検出したＰＡＩＳ表示を外部へ高速に通知すること
ができ、ＳＯＮＥＴ伝送網全体の保守・運用上の信頼性
向上にも大いに寄与する。
【０１７８】次に、図１６（ａ），図１６（ｂ）はそれ
ぞれ上述のポインタ処理部１１での受信ポインタ検出に
おける従属チャンネルの状態遷移を説明するための図で
ある。ここで、ポインタ処理部１１では、上述したよう
にＣＯＮＣ設定によって先頭チャンネルと従属チャンネ
ルの２種類の遷移が必要であるが、本実施形態では、従
属チャンネル設定時にこれらの図１６（ａ），図１６
（ｂ）に示すような状態遷移を行なっている。
ぞれ上述のポインタ処理部１１での受信ポインタ検出に
おける従属チャンネルの状態遷移を説明するための図で
ある。ここで、ポインタ処理部１１では、上述したよう
にＣＯＮＣ設定によって先頭チャンネルと従属チャンネ
ルの２種類の遷移が必要であるが、本実施形態では、従
属チャンネル設定時にこれらの図１６（ａ），図１６
（ｂ）に示すような状態遷移を行なっている。
【０１７９】つまり、本実施形態では、図１６（ａ），
図１６（ｂ）中にで示すＰＡＩＳからＣＯＮＣへの遷
移条件を新たに加えることにより、ＰＡＩＳ状態にある
場合に、回線種別（ＣＯＮＣ設定）がＳＴＳ−１２ｃ／
３ｃであるときの先頭チャンネルに該当するＳＴＳ−１
単位のポインタ検出処理において、ＮＤＦイネーブルが
検出されると、従属チャンネルの受信状態に関係なくＣ
ＯＮＣ状態に遷移するようになっている。
図１６（ｂ）中にで示すＰＡＩＳからＣＯＮＣへの遷
移条件を新たに加えることにより、ＰＡＩＳ状態にある
場合に、回線種別（ＣＯＮＣ設定）がＳＴＳ−１２ｃ／
３ｃであるときの先頭チャンネルに該当するＳＴＳ−１
単位のポインタ検出処理において、ＮＤＦイネーブルが
検出されると、従属チャンネルの受信状態に関係なくＣ
ＯＮＣ状態に遷移するようになっている。
【０１８０】図１７はこのような状態遷移処理に着目し
たポインタ処理部１１の構成を示すブロック図で、この
図１７において、図６に示す符号と同一符号を付した部
分はそれぞれ図６により前述したものに相当するもので
あり、３６′は図６に示すＯＲゲート３６に相当するＯ
Ｒゲート、６３は回線種別（ＣＯＮＣ設定）がＳＴＳ−
１２ｃ／３ｃにある場合の先頭チャンネルに該当するＳ
ＴＳ−１データについてのＮＤＦイネーブルを検出する
先頭チャンネルＮＤＦイネーブル検出部で、図６により
前述したＮＤＦイネーブル検出部１９，ＡＮＤゲート２
８，３３からなる部分に相当する。そして、６４は１入
力反転型のＡＮＤゲートで、ＰＡＩＳ状態時に先頭チャ
ンネルＮＤＦイネーブル検出部６３で先頭チャンネルに
ついてのＮＤＦイネーブルが検出されると、その反転信
号によりＰＡＩＳ表示検出部１３で検出されたＰＡＩＳ
表示検出信号をマスクするようになっている。
たポインタ処理部１１の構成を示すブロック図で、この
図１７において、図６に示す符号と同一符号を付した部
分はそれぞれ図６により前述したものに相当するもので
あり、３６′は図６に示すＯＲゲート３６に相当するＯ
Ｒゲート、６３は回線種別（ＣＯＮＣ設定）がＳＴＳ−
１２ｃ／３ｃにある場合の先頭チャンネルに該当するＳ
ＴＳ−１データについてのＮＤＦイネーブルを検出する
先頭チャンネルＮＤＦイネーブル検出部で、図６により
前述したＮＤＦイネーブル検出部１９，ＡＮＤゲート２
８，３３からなる部分に相当する。そして、６４は１入
力反転型のＡＮＤゲートで、ＰＡＩＳ状態時に先頭チャ
ンネルＮＤＦイネーブル検出部６３で先頭チャンネルに
ついてのＮＤＦイネーブルが検出されると、その反転信
号によりＰＡＩＳ表示検出部１３で検出されたＰＡＩＳ
表示検出信号をマスクするようになっている。
【０１８１】これにより、本ポインタ処理部１１では、
通常時に、ＰＡＩＳ表示検出部１３，３段保護部２０を
通じて３フレーム連続してＰＡＩＳ表示検出信号が検出
されると、ＪＫ−ＦＦ回路３８よりＰＡＩＳ状態信号が
出力されＰＡＩＳ状態となる。この状態で、例えば、Ｃ
ＯＮＣ表示検出部１４，３段保護部２１（あるいはイン
バリッドポインタ検出部１５，８段保護部２２）を通じ
てＣＯＮＣ表示（あるいはインバリッドポインタ）が３
フレーム（あるいは８フレーム）連続して検出される
と、その検出信号がＯＲゲート３６′を通じてＪＫ−Ｆ
Ｆ回路３８のＫ入力に供給され、この結果、ＪＫ−ＦＦ
回路３８の保持情報がクリアされＰＡＩＳ状態が解除さ
れる。
通常時に、ＰＡＩＳ表示検出部１３，３段保護部２０を
通じて３フレーム連続してＰＡＩＳ表示検出信号が検出
されると、ＪＫ−ＦＦ回路３８よりＰＡＩＳ状態信号が
出力されＰＡＩＳ状態となる。この状態で、例えば、Ｃ
ＯＮＣ表示検出部１４，３段保護部２１（あるいはイン
バリッドポインタ検出部１５，８段保護部２２）を通じ
てＣＯＮＣ表示（あるいはインバリッドポインタ）が３
フレーム（あるいは８フレーム）連続して検出される
と、その検出信号がＯＲゲート３６′を通じてＪＫ−Ｆ
Ｆ回路３８のＫ入力に供給され、この結果、ＪＫ−ＦＦ
回路３８の保持情報がクリアされＰＡＩＳ状態が解除さ
れる。
【０１８２】また、先頭チャンネルＮＤＦイネーブル検
出部６３で先頭チャンネルについてのＮＤＦイネーブル
が検出された場合も、ＯＲゲート３６′を通じてＪＫ−
ＦＦ回路３８の保持情報がクリアされてＰＡＩＳ状態が
解除されるとともに、この場合は、ＡＮＤゲート６４に
よりＰＡＩＳ表示検出信号がマスクされて３段保護部２
０に対する保護カウントのクリアが行なわれる。
出部６３で先頭チャンネルについてのＮＤＦイネーブル
が検出された場合も、ＯＲゲート３６′を通じてＪＫ−
ＦＦ回路３８の保持情報がクリアされてＰＡＩＳ状態が
解除されるとともに、この場合は、ＡＮＤゲート６４に
よりＰＡＩＳ表示検出信号がマスクされて３段保護部２
０に対する保護カウントのクリアが行なわれる。
【０１８３】つまり、本受信ポインタ処理部５は、受信
伝送フレームが先頭チャンネルとこの先頭チャンネルに
連結される従属チャンネルとを有して構成されている場
合において、ＰＡＩＳ状態処理を行なっているときに、
ＮＤＦイネーブルを受けると、先頭チャンネルと従属チ
ャンネルとのＰＡＩＳ状態をともに解除するようになっ
ているのである。
伝送フレームが先頭チャンネルとこの先頭チャンネルに
連結される従属チャンネルとを有して構成されている場
合において、ＰＡＩＳ状態処理を行なっているときに、
ＮＤＦイネーブルを受けると、先頭チャンネルと従属チ
ャンネルとのＰＡＩＳ状態をともに解除するようになっ
ているのである。
【０１８４】従って、ＡＩＳ状態表示が解除されたにも
関わらず、１つのフレームと見なすべきデータ内の一部
（従属チャンネル）がＡＩＳ状態となったままになると
いった現象を確実に回避することができ、伝送フレーム
のフレーム構成（ＣＯＮＣ設定）に関わらず常に正しい
ＰＡＩＳ状態処理を行なうことができ、さらに本装置５
の信頼性が向上する。
関わらず、１つのフレームと見なすべきデータ内の一部
（従属チャンネル）がＡＩＳ状態となったままになると
いった現象を確実に回避することができ、伝送フレーム
のフレーム構成（ＣＯＮＣ設定）に関わらず常に正しい
ＰＡＩＳ状態処理を行なうことができ、さらに本装置５
の信頼性が向上する。
【０１８５】また、このとき、ＮＤＦイネーブルを受け
ると、ＡＮＤゲート６４により、ＰＡＩＳ表示検出部１
３から出力されるＰＡＩＳ表示検出信号を無効にして、
ＰＡＩＳ状態表示の受信自体を無効にするので、より確
実に、先頭チャンネルと従属チャンネルのＰＡＩＳ状態
をともに解除することができ、より正確に上記のＰＡＩ
Ｓ状態処理を行なうことができる。
ると、ＡＮＤゲート６４により、ＰＡＩＳ表示検出部１
３から出力されるＰＡＩＳ表示検出信号を無効にして、
ＰＡＩＳ状態表示の受信自体を無効にするので、より確
実に、先頭チャンネルと従属チャンネルのＰＡＩＳ状態
をともに解除することができ、より正確に上記のＰＡＩ
Ｓ状態処理を行なうことができる。
【０１８６】次に、図１８は高次群アラーム処理機能に
着目した受信ポインタ処理部５の構成を示すブロック図
で、この図１８において、図２に示す符号と同一符号を
付した部分はそれぞれ図２により前述したものに相当す
る部分であるが、ここでは、送信ポインタ処理部７がポ
インタ・バイト挿入部７−６としてポインタ挿入部７１
とＰＡＩＳ生成部７２とを有し、ＰＡＩＳ送信制御部９
がＰＡＩＳ状態信号，ＬＯＰ状態信号の論理和をとるＯ
Ｒゲート９−１を有しているものとする。
着目した受信ポインタ処理部５の構成を示すブロック図
で、この図１８において、図２に示す符号と同一符号を
付した部分はそれぞれ図２により前述したものに相当す
る部分であるが、ここでは、送信ポインタ処理部７がポ
インタ・バイト挿入部７−６としてポインタ挿入部７１
とＰＡＩＳ生成部７２とを有し、ＰＡＩＳ送信制御部９
がＰＡＩＳ状態信号，ＬＯＰ状態信号の論理和をとるＯ
Ｒゲート９−１を有しているものとする。
【０１８７】そして、この図１８に示す受信ポインタ処
理部５では、ポインタ処理部１１，アラーム処理部２３
を通じて検出されたＰＡＩＳ状態信号，ＬＯＰ状態信号
は、ＰＡＩＳ送信制御部９のＯＲゲート９−１より送信
ポインタ処理部７へ出力される。送信ポインタ処理７で
は、受信したＰＡＩＳ状態信号，ＬＯＰ状態信号に基づ
いて、ポインタ挿入部７１，ＰＡＩＳ生成部７２によ
り、クロック乗り換え部６にてクロック乗り換え処理を
施された後の主信号データをＰＡＩＳ状態に変換する。
理部５では、ポインタ処理部１１，アラーム処理部２３
を通じて検出されたＰＡＩＳ状態信号，ＬＯＰ状態信号
は、ＰＡＩＳ送信制御部９のＯＲゲート９−１より送信
ポインタ処理部７へ出力される。送信ポインタ処理７で
は、受信したＰＡＩＳ状態信号，ＬＯＰ状態信号に基づ
いて、ポインタ挿入部７１，ＰＡＩＳ生成部７２によ
り、クロック乗り換え部６にてクロック乗り換え処理を
施された後の主信号データをＰＡＩＳ状態に変換する。
【０１８８】伝送路フレーム上の受信端で検出されるＬ
ＯＳ，ＬＯＦ，ＭＳ−ＡＩＳなどの高次群アラーム受信
時においても、上記の処理と同様に、送信ポインタ処理
部７においてＰＡＩＳ送出処理が行なわれるが、本実施
形態では、高次群アラームの受信により、受信ポインタ
処理部５のポインタ処理部１１での処理状態を非同期リ
セット等の制御動作により強制的にＰＡＩＳ状態に遷移
させてＰＡＩＳ送出制御を行なうようにしている。
ＯＳ，ＬＯＦ，ＭＳ−ＡＩＳなどの高次群アラーム受信
時においても、上記の処理と同様に、送信ポインタ処理
部７においてＰＡＩＳ送出処理が行なわれるが、本実施
形態では、高次群アラームの受信により、受信ポインタ
処理部５のポインタ処理部１１での処理状態を非同期リ
セット等の制御動作により強制的にＰＡＩＳ状態に遷移
させてＰＡＩＳ送出制御を行なうようにしている。
【０１８９】図１９はこのような高次群アラーム処理機
能に着目したポインタ処理部１１の構成を示すブロック
図であるが、この図１９において、図６に示す符号と同
一符号を付した部分はそれぞれ図６により前述した部分
に相当し、７３はＦＦ回路、７４，７５はそれぞれＯＲ
ゲート、７６，８０はそれぞれＡＮＤゲート、７７，８
１はそれぞれラッチ部（ＦＦ回路）、７８，７９はそれ
ぞれ１入力反転型のＡＮＤゲートである。
能に着目したポインタ処理部１１の構成を示すブロック
図であるが、この図１９において、図６に示す符号と同
一符号を付した部分はそれぞれ図６により前述した部分
に相当し、７３はＦＦ回路、７４，７５はそれぞれＯＲ
ゲート、７６，８０はそれぞれＡＮＤゲート、７７，８
１はそれぞれラッチ部（ＦＦ回路）、７８，７９はそれ
ぞれ１入力反転型のＡＮＤゲートである。
【０１９０】ここで、ＦＦ回路７３は、受信した高次群
アラーム情報をフレーム周期のラッチ・パルス（ポイン
タ・バイトの受信周期とは異なるタイミング）に従って
ラッチするものであり、ＯＲゲート７４は、このＦＦ回
路７３でラッチされた高次群アラーム情報とＰＡＩＳ表
示検出部１３の出力との論理和をとるものであり、ＯＲ
ゲート７５は、３段保護部２０の出力とＦＦ回路７３の
出力との論理和をとるものである。
アラーム情報をフレーム周期のラッチ・パルス（ポイン
タ・バイトの受信周期とは異なるタイミング）に従って
ラッチするものであり、ＯＲゲート７４は、このＦＦ回
路７３でラッチされた高次群アラーム情報とＰＡＩＳ表
示検出部１３の出力との論理和をとるものであり、ＯＲ
ゲート７５は、３段保護部２０の出力とＦＦ回路７３の
出力との論理和をとるものである。
【０１９１】また、ＡＮＤゲート７６は、ＰＡＩＳ表示
検出部１３の出力とＯＲゲート７５の出力との論理積を
とるものであり、ラッチ部７７は、図６に示すＪＫ−Ｆ
Ｆ回路３８に相当し、ＡＮＤゲート７６の出力（ＰＡＩ
Ｓ表示検出信号）をラッチするもので、ここでは、高次
群アラーム情報の受信により強制的（非同期）にＰＡＩ
Ｓ表示検出信号がラッチ（ＳＥＴ）されるようになって
いる。
検出部１３の出力とＯＲゲート７５の出力との論理積を
とるものであり、ラッチ部７７は、図６に示すＪＫ−Ｆ
Ｆ回路３８に相当し、ＡＮＤゲート７６の出力（ＰＡＩ
Ｓ表示検出信号）をラッチするもので、ここでは、高次
群アラーム情報の受信により強制的（非同期）にＰＡＩ
Ｓ表示検出信号がラッチ（ＳＥＴ）されるようになって
いる。
【０１９２】さらに、ＡＮＤゲート７８は、ノーマルポ
インタ表示検出信号（ノーマルポインタ３連続一致検出
部１９で検出），ＬＯＰ検出信号（インバリッドポイン
タ検出部１５，８段保護部２２を通じて検出）またはＣ
ＯＮＣ表示検出信号（ＣＯＮＣ表示検出部１４で検出）
とＦＦ回路７３の反転出力との論理積をとるもので、高
次群アラーム情報が受信されないときにのみ上記３種の
検出信号が有効になるようになっている。
インタ表示検出信号（ノーマルポインタ３連続一致検出
部１９で検出），ＬＯＰ検出信号（インバリッドポイン
タ検出部１５，８段保護部２２を通じて検出）またはＣ
ＯＮＣ表示検出信号（ＣＯＮＣ表示検出部１４で検出）
とＦＦ回路７３の反転出力との論理積をとるもので、高
次群アラーム情報が受信されないときにのみ上記３種の
検出信号が有効になるようになっている。
【０１９３】また、ＡＮＤゲート７９は、上記の各検出
信号に対して３段または８段保護をとった後の信号とＦ
Ｆ回路７３の反転出力との論理積をとるもので、この出
力もやはり高次群アラーム情報が受信されないときにの
み有効になるようになっている。さらに、ＡＮＤゲート
８０は、上記のノーマルポインタ表示検出信号，ＬＯＰ
検出信号またはＣＯＮＣ表示検出信号とＡＮＤゲート７
９との論理積をとることにより、高次群アラーム情報が
受信されないときにのみノーマルポインタ表示検出信
号，ＬＯＰ検出信号またはＣＯＮＣ表示検出信号を有効
にするものである。
信号に対して３段または８段保護をとった後の信号とＦ
Ｆ回路７３の反転出力との論理積をとるもので、この出
力もやはり高次群アラーム情報が受信されないときにの
み有効になるようになっている。さらに、ＡＮＤゲート
８０は、上記のノーマルポインタ表示検出信号，ＬＯＰ
検出信号またはＣＯＮＣ表示検出信号とＡＮＤゲート７
９との論理積をとることにより、高次群アラーム情報が
受信されないときにのみノーマルポインタ表示検出信
号，ＬＯＰ検出信号またはＣＯＮＣ表示検出信号を有効
にするものである。
【０１９４】また、ラッチ部８１は、図６に示すＪＫ−
ＦＦ回路４０に相当し、有効となったＬＯＰ検出信号を
ラッチするもので、ここでは、高次群アラーム情報の受
信により強制的にラッチしているＬＯＰ検出信号がリセ
ットされるようになっている。上述のごとく構成された
ポインタ処理部１１では、高次群アラーム受信時には、
ラッチ部７７に対し非同期セットが行なわれるととも
に、ラッチ部８１に対し非同期リセットが行なわれて、
強制的に、ＰＡＩＳ状態に遷移する。このとき、ＦＦ回
路７３では、受信した高次群アラーム情報をフレーム周
期のラッチ・パルス（ポインタ・バイトと異なったタイ
ミング）によりラッチしており、このラッチしたアラー
ム情報により３段保護部２０に対する同期セット，ＰＡ
ＩＳ以外の保護部１９Ｂ，２１，２２に対する同期リセ
ットがそれぞれ行なわれている。
ＦＦ回路４０に相当し、有効となったＬＯＰ検出信号を
ラッチするもので、ここでは、高次群アラーム情報の受
信により強制的にラッチしているＬＯＰ検出信号がリセ
ットされるようになっている。上述のごとく構成された
ポインタ処理部１１では、高次群アラーム受信時には、
ラッチ部７７に対し非同期セットが行なわれるととも
に、ラッチ部８１に対し非同期リセットが行なわれて、
強制的に、ＰＡＩＳ状態に遷移する。このとき、ＦＦ回
路７３では、受信した高次群アラーム情報をフレーム周
期のラッチ・パルス（ポインタ・バイトと異なったタイ
ミング）によりラッチしており、このラッチしたアラー
ム情報により３段保護部２０に対する同期セット，ＰＡ
ＩＳ以外の保護部１９Ｂ，２１，２２に対する同期リセ
ットがそれぞれ行なわれている。
【０１９５】具体的には、高次群アラーム受信時、ＰＡ
ＩＳ用の３段保護部２０には、前方のＯＲゲート７４に
より強制的に“Ｈ”パルスが入力され（書き込まれ）、
ＰＡＩＳ用以外の保護部１９Ｂ，２１，２２には前方の
ＡＮＤゲート７８により強制的に“Ｌ”パルスが入力さ
れる。そして、後方のＯＲゲート７５により３段保護部
２０の出力は“Ｈ”に固定され、ＡＮＤゲート７９によ
り保護部１９Ｂ，２１，２２の出力は“Ｌ”に固定さ
れ、これにより、後方のラッチ部７７，８１への誤情報
の伝搬が防止される。
ＩＳ用の３段保護部２０には、前方のＯＲゲート７４に
より強制的に“Ｈ”パルスが入力され（書き込まれ）、
ＰＡＩＳ用以外の保護部１９Ｂ，２１，２２には前方の
ＡＮＤゲート７８により強制的に“Ｌ”パルスが入力さ
れる。そして、後方のＯＲゲート７５により３段保護部
２０の出力は“Ｈ”に固定され、ＡＮＤゲート７９によ
り保護部１９Ｂ，２１，２２の出力は“Ｌ”に固定さ
れ、これにより、後方のラッチ部７７，８１への誤情報
の伝搬が防止される。
【０１９６】つまり、上述の受信ポインタ処理部５は、
ポインタ処理部１１が、受信伝送フレームについての高
次群アラーム情報を受けると、強制的に、ＰＡＩＳ状態
への遷移処理を行ない受信ポインタ処理をＰＡＩＳ受信
状態と同等の状態にするようになっているのである。従
って、アラーム処理とともに受信ポインタ処理もＰＡＩ
Ｓ状態とすることができるので、ＰＡＩＳアラーム処理
中に受信ポインタ処理が行なわれてポインタ処理が不安
定になるといった現象を確実に回避することができ、本
装置５の信頼性を大幅に向上できる。
ポインタ処理部１１が、受信伝送フレームについての高
次群アラーム情報を受けると、強制的に、ＰＡＩＳ状態
への遷移処理を行ない受信ポインタ処理をＰＡＩＳ受信
状態と同等の状態にするようになっているのである。従
って、アラーム処理とともに受信ポインタ処理もＰＡＩ
Ｓ状態とすることができるので、ＰＡＩＳアラーム処理
中に受信ポインタ処理が行なわれてポインタ処理が不安
定になるといった現象を確実に回避することができ、本
装置５の信頼性を大幅に向上できる。
【０１９７】なお、上述の高次群アラーム処理機能は、
各保護部１９Ｂ，２０〜２２がＲＡＭ等の非同期セッ
ト，リセットを有しない回路を用いて構成されている場
合に非常に有効である。次に、図２０は図２により前述
したポインタ値更新部２４の詳細構成を示すブロック図
であるが、この図２０に示すように、本実施形態のポイ
ンタ値更新部２４は、フレーム・カウンタ２４−１，ア
クティブ・ポインタ・ラッチ部２４−２，セレクタ（Ｓ
ＥＬ）２４−３，２４−４，加減算部（±１）２４−
５，アクティブ・ポインタ値制御部２４−６をそなえて
構成されている。
各保護部１９Ｂ，２０〜２２がＲＡＭ等の非同期セッ
ト，リセットを有しない回路を用いて構成されている場
合に非常に有効である。次に、図２０は図２により前述
したポインタ値更新部２４の詳細構成を示すブロック図
であるが、この図２０に示すように、本実施形態のポイ
ンタ値更新部２４は、フレーム・カウンタ２４−１，ア
クティブ・ポインタ・ラッチ部２４−２，セレクタ（Ｓ
ＥＬ）２４−３，２４−４，加減算部（±１）２４−
５，アクティブ・ポインタ値制御部２４−６をそなえて
構成されている。
【０１９８】ここで、フレーム・カウンタ２４−１は、
入力フレーム・パルスに同期して動作するデータ計数カ
ウンタで、アクティブ・ポインタ・ラッチ部２４−２用
のアクティブ・ポインタ値の更新タイミング・パルスを
一定間隔で出力するようになっている。なお、このタイ
ミング・パルスはフレーム・データ上のポインタ・バイ
トの後方に位置したフレーム周期のパルスである。
入力フレーム・パルスに同期して動作するデータ計数カ
ウンタで、アクティブ・ポインタ・ラッチ部２４−２用
のアクティブ・ポインタ値の更新タイミング・パルスを
一定間隔で出力するようになっている。なお、このタイ
ミング・パルスはフレーム・データ上のポインタ・バイ
トの後方に位置したフレーム周期のパルスである。
【０１９９】また、アクティブ・ポインタ・ラッチ部２
４−２は、セレクタ２４−３で選択されたポインタ値を
アクティブ・ポインタ値として各チャンネル（ＳＴＳ−
１フレーム）単位にラッチするものであり、セレクタ２
４−３は、前フレームまでのアクティブ・ポインタ値を
±１したポインタ値と受信ポインタ値とを選択するもの
で、ＩＮＣ／ＤＥＣ表示を受信した場合は加減算部２４
−５により前フレームまでのアクティブ・ポインタ値に
±１されたデータが選ばれ、ノーマルポインタ３連続一
致受信時又はＮＤＦイネーブル受信時には受信ポインタ
値が選ばれるようになっている。
４−２は、セレクタ２４−３で選択されたポインタ値を
アクティブ・ポインタ値として各チャンネル（ＳＴＳ−
１フレーム）単位にラッチするものであり、セレクタ２
４−３は、前フレームまでのアクティブ・ポインタ値を
±１したポインタ値と受信ポインタ値とを選択するもの
で、ＩＮＣ／ＤＥＣ表示を受信した場合は加減算部２４
−５により前フレームまでのアクティブ・ポインタ値に
±１されたデータが選ばれ、ノーマルポインタ３連続一
致受信時又はＮＤＦイネーブル受信時には受信ポインタ
値が選ばれるようになっている。
【０２００】さらに、セレクタ２４−４は、加減算部２
４−５からのデータとアクティブ・ポインタ値制御部２
４−６からのデータ“０”，“７８２”とを選択するも
のでで、現アクティブ・ポインタ値が“７８２”でＩＮ
Ｃ表示を受信すると制御部２４−６からのデータ“０”
が新アクティブ・ポインタ値として選択され、現アクテ
ィブ・ポインタ値が“０”でＤＥＣ表示を受信すると制
御部２４−６からのデータ“７８２”が新アクティブ・
ポインタ値として選択されるようになっている。
４−５からのデータとアクティブ・ポインタ値制御部２
４−６からのデータ“０”，“７８２”とを選択するも
のでで、現アクティブ・ポインタ値が“７８２”でＩＮ
Ｃ表示を受信すると制御部２４−６からのデータ“０”
が新アクティブ・ポインタ値として選択され、現アクテ
ィブ・ポインタ値が“０”でＤＥＣ表示を受信すると制
御部２４−６からのデータ“７８２”が新アクティブ・
ポインタ値として選択されるようになっている。
【０２０１】このため、上述の制御部２４−６は、この
図２０に示すように、デコーダ２４−７，２４−９，Ａ
ＮＤゲート２４−８，２４−１０を用いて構成され、ア
クティブ・ポインタ・ラッチ部２４−２から読み出され
た前フレームのアクティブ・ポインタ値の“７８２”が
デコーダ２４−７でデコードされたときに、ＩＮＣ表示
を受信すると、ＡＮＤゲート２４−８よりデータ“０”
が出力され、前フレームのアクティブ・ポインタ値の
“０”がデコーダ２４−９でデコードされたときに、Ｄ
ＥＣ表示を受信すると、ＡＮＤゲート２４−１０よりデ
ータ“７８２”が出力されるようになっている。
図２０に示すように、デコーダ２４−７，２４−９，Ａ
ＮＤゲート２４−８，２４−１０を用いて構成され、ア
クティブ・ポインタ・ラッチ部２４−２から読み出され
た前フレームのアクティブ・ポインタ値の“７８２”が
デコーダ２４−７でデコードされたときに、ＩＮＣ表示
を受信すると、ＡＮＤゲート２４−８よりデータ“０”
が出力され、前フレームのアクティブ・ポインタ値の
“０”がデコーダ２４−９でデコードされたときに、Ｄ
ＥＣ表示を受信すると、ＡＮＤゲート２４−１０よりデ
ータ“７８２”が出力されるようになっている。
【０２０２】上述の構成により、本実施形態のポインタ
値更新部２４では、ＩＮＣ／ＤＥＣ表示を受信時のアク
ティブ・ポインタ値の変動制御（±１），ノーマルポイ
ンタ３連続一致受信時のアクティブ・ポインタ値の継続
制御（受信ポインタ値を選択），ＩＮＣ／ＤＥＣ表示受
信時のアクティブ・ポインタ値の“７８２”→“０”／
“０”→“７８２”の更新制御などを各チャンネル共通
にシリアルに行なうことができる。
値更新部２４では、ＩＮＣ／ＤＥＣ表示を受信時のアク
ティブ・ポインタ値の変動制御（±１），ノーマルポイ
ンタ３連続一致受信時のアクティブ・ポインタ値の継続
制御（受信ポインタ値を選択），ＩＮＣ／ＤＥＣ表示受
信時のアクティブ・ポインタ値の“７８２”→“０”／
“０”→“７８２”の更新制御などを各チャンネル共通
にシリアルに行なうことができる。
【０２０３】このように、アクティブ・ポインタ値の更
新処理を、受信した伝送フレーム（８パラのＳＴＳ−１
２シリアルデータ）の伝送速度（７８Ｍｂｐｓ）のまま
シリアルに行なうことができるので、受信伝送フレーム
をＳＴＳ−１フレーム毎に分離することなく、アクティ
ブ・ポインタ値の更新処理を高速に行なうことができ、
本装置５の処理能力を大幅に向上できる。
新処理を、受信した伝送フレーム（８パラのＳＴＳ−１
２シリアルデータ）の伝送速度（７８Ｍｂｐｓ）のまま
シリアルに行なうことができるので、受信伝送フレーム
をＳＴＳ−１フレーム毎に分離することなく、アクティ
ブ・ポインタ値の更新処理を高速に行なうことができ、
本装置５の処理能力を大幅に向上できる。
【０２０４】また、例えば、図３３に示したポインタ値
更新部１２０のようにオフセット・カウンタ１５５，更
新タイミング生成部１６３などを必要としないので、シ
リアル・ポインタ処理構成でのアクティブ・ポインタ値
更新回路が小規模で実現できる。次に、図２１は図２に
より前述したＣＯＮＣ判断部２５の構成を示すブロック
図であるが、この図２１に示すように、本実施形態のＣ
ＯＮＣ判断部２５は、ＳＴＳ−１２ｃ用遷移条件検出部
２５−１，ＳＴＳ−３ｃ用遷移条件検出部２５−２，Ｓ
ＴＳ−１用遷移条件検出部２５−３およびＣＯＮＣ判定
部２５−４をそなえて構成されている。
更新部１２０のようにオフセット・カウンタ１５５，更
新タイミング生成部１６３などを必要としないので、シ
リアル・ポインタ処理構成でのアクティブ・ポインタ値
更新回路が小規模で実現できる。次に、図２１は図２に
より前述したＣＯＮＣ判断部２５の構成を示すブロック
図であるが、この図２１に示すように、本実施形態のＣ
ＯＮＣ判断部２５は、ＳＴＳ−１２ｃ用遷移条件検出部
２５−１，ＳＴＳ−３ｃ用遷移条件検出部２５−２，Ｓ
ＴＳ−１用遷移条件検出部２５−３およびＣＯＮＣ判定
部２５−４をそなえて構成されている。
【０２０５】ここで、上記の各検出部（識別条件設定
部）２５−１〜２５−３は、受信した伝送フレーム（Ｓ
ＴＳ−１２）のフレーム構成毎に識別条件（遷移条件）
が設定されたものであり、ＣＯＮＣ判定部（フレーム構
成判定部）２５−４は、ポインタ処理部１１での各種ポ
インタ検出結果が上記の検出部２５−１〜２５−３にお
ける識別条件を満たすと、受信した伝送フレームが上記
識別条件に対応するフレーム構成（ＳＴＳ−１／３ｃ／
１２ｃ）であると判定するもので、本実施形態では、受
信伝送フレームが上記の遷移条件を満たすか否かを、ノ
ーマルポインタ３連続一致，ＬＯＰ，ＰＡＩＳ表示，Ｃ
ＯＮＣ表示の各検出状態に基づいて判断するようになっ
ている。
部）２５−１〜２５−３は、受信した伝送フレーム（Ｓ
ＴＳ−１２）のフレーム構成毎に識別条件（遷移条件）
が設定されたものであり、ＣＯＮＣ判定部（フレーム構
成判定部）２５−４は、ポインタ処理部１１での各種ポ
インタ検出結果が上記の検出部２５−１〜２５−３にお
ける識別条件を満たすと、受信した伝送フレームが上記
識別条件に対応するフレーム構成（ＳＴＳ−１／３ｃ／
１２ｃ）であると判定するもので、本実施形態では、受
信伝送フレームが上記の遷移条件を満たすか否かを、ノ
ーマルポインタ３連続一致，ＬＯＰ，ＰＡＩＳ表示，Ｃ
ＯＮＣ表示の各検出状態に基づいて判断するようになっ
ている。
【０２０６】以下、上記の遷移条件について詳述する。
図２２（ａ），図２２（ｂ）はそれぞれ回線サイズ（フ
レーム構成）識別処理を説明するための状態遷移図で、
ここでは、受信したＳＴＳ−１２フレーム内の１２チャ
ンネル・データのパス種別の識別を行なうコンカチ状態
遷移について説明する。
図２２（ａ），図２２（ｂ）はそれぞれ回線サイズ（フ
レーム構成）識別処理を説明するための状態遷移図で、
ここでは、受信したＳＴＳ−１２フレーム内の１２チャ
ンネル・データのパス種別の識別を行なうコンカチ状態
遷移について説明する。
【０２０７】まず、１２×ＳＴＳ−１容量のコンカチ識
別処理においては、図２２（ａ）に示すようにＳＴＳ−
１２ｃ，ＳＴＳ−３ｃ，ＳＴＳ−１の３つの状態が存在
可能となり、それぞれ各状態への遷移条件がある。ここ
で、図２２（ａ）中に矢印〜で示す遷移条件〜
について説明する。 遷移条件：ＳＴＳ−３ｃ／ＳＴＳ−１状態からＳＴＳ
−１２ｃ状態への遷移を示し、ＳＴＳ−１２フレーム内
の全１２チャンネル中の先頭チャンネルに該当するＳＴ
Ｓ−１レベルのポインタ検出処理においてノーマルポイ
ンタ３連続一致受信状態を満たし、従属チャンネルであ
る残り１１チャンネルがコンカチ表示の３フレーム連続
受信状態を満たした場合にＳＴＳ−１２ｃ状態へ遷移す
る。
別処理においては、図２２（ａ）に示すようにＳＴＳ−
１２ｃ，ＳＴＳ−３ｃ，ＳＴＳ−１の３つの状態が存在
可能となり、それぞれ各状態への遷移条件がある。ここ
で、図２２（ａ）中に矢印〜で示す遷移条件〜
について説明する。 遷移条件：ＳＴＳ−３ｃ／ＳＴＳ−１状態からＳＴＳ
−１２ｃ状態への遷移を示し、ＳＴＳ−１２フレーム内
の全１２チャンネル中の先頭チャンネルに該当するＳＴ
Ｓ−１レベルのポインタ検出処理においてノーマルポイ
ンタ３連続一致受信状態を満たし、従属チャンネルであ
る残り１１チャンネルがコンカチ表示の３フレーム連続
受信状態を満たした場合にＳＴＳ−１２ｃ状態へ遷移す
る。
【０２０８】遷移条件：ＳＴＳ−１状態からＳＴＳ−
３ｃ状態への遷移を示し、全１２チャンネル中に収容可
能な４×ＳＴＳ−３ｃに該当するＳＴＳ−３ｃグループ
（３×ＳＴＳ−１）を対象とし、各グループ毎にＳＴＳ
−１レベル単位の検出結果により判断処理を行なう。先
頭チャンネルがノーマルポインタ３連続一致受信状態を
満たし、従属の２チャンネルがコンカチ表示の３フレー
ム連続受信状態を満たした場合にＳＴＳ−３ｃ状態に遷
移する。ただし、上記遷移条件とこの遷移条件を同
時に満たした場合は、上記遷移条件が優先されこの遷
移条件は無効とする。
３ｃ状態への遷移を示し、全１２チャンネル中に収容可
能な４×ＳＴＳ−３ｃに該当するＳＴＳ−３ｃグループ
（３×ＳＴＳ−１）を対象とし、各グループ毎にＳＴＳ
−１レベル単位の検出結果により判断処理を行なう。先
頭チャンネルがノーマルポインタ３連続一致受信状態を
満たし、従属の２チャンネルがコンカチ表示の３フレー
ム連続受信状態を満たした場合にＳＴＳ−３ｃ状態に遷
移する。ただし、上記遷移条件とこの遷移条件を同
時に満たした場合は、上記遷移条件が優先されこの遷
移条件は無効とする。
【０２０９】遷移条件：ＳＴＳ−３ｃ状態からＳＴＳ
−１状態への遷移を示し、ＳＴＳ−３ｃの各グループ独
立に監視を行ない、ＳＴＳ−３ｃグループ内の全チャン
ネル（３チャンネル）にコンカチ表示受信状態以外のポ
インタ状態（ＮＯＲＭ，ＰＡＩＳ，ＬＯＰ）になった場
合にＳＴＳ−１状態へ遷移する。ただし、全チャンネル
（３チャンネル）がＰＡＩＳ状態（ＰＡＩＳ，ＰＡＩ
Ｓ，ＰＡＩＳ）の場合、ＳＴＳ−１状態への遷移とは考
えられないため、本遷移条件からは除外する。
−１状態への遷移を示し、ＳＴＳ−３ｃの各グループ独
立に監視を行ない、ＳＴＳ−３ｃグループ内の全チャン
ネル（３チャンネル）にコンカチ表示受信状態以外のポ
インタ状態（ＮＯＲＭ，ＰＡＩＳ，ＬＯＰ）になった場
合にＳＴＳ−１状態へ遷移する。ただし、全チャンネル
（３チャンネル）がＰＡＩＳ状態（ＰＡＩＳ，ＰＡＩ
Ｓ，ＰＡＩＳ）の場合、ＳＴＳ−１状態への遷移とは考
えられないため、本遷移条件からは除外する。
【０２１０】遷移条件：ＳＴＳ−１２ｃ状態からＳＴ
Ｓ−３ｃ，ＳＴＳ−１状態、またはＳＴＳ−３ｃ，ＳＴ
Ｓ−１の混在状態への遷移を示し、ＳＴＳ−１２ｃ状態
時に上記の遷移条件または遷移条件が１つ以上検出
された場合にＳＴＳ−３ｃ，ＳＴＳ−１の各状態に遷移
する。１つ以上のＳＴＳ−３ｃグループで上記遷移条件
が検出された場合、この遷移条件を満足しない他の
チャンネルはＳＴＳ−１状態に遷移する。
Ｓ−３ｃ，ＳＴＳ−１状態、またはＳＴＳ−３ｃ，ＳＴ
Ｓ−１の混在状態への遷移を示し、ＳＴＳ−１２ｃ状態
時に上記の遷移条件または遷移条件が１つ以上検出
された場合にＳＴＳ−３ｃ，ＳＴＳ−１の各状態に遷移
する。１つ以上のＳＴＳ−３ｃグループで上記遷移条件
が検出された場合、この遷移条件を満足しない他の
チャンネルはＳＴＳ−１状態に遷移する。
【０２１１】ただし、ＳＴＳ−１２ｃグループ内のＳＴ
Ｓ−３ｃの先頭グループ（ｃｈ０１〜ｃｈ０３）から上
記遷移条件が検出された場合に、他の３グループが上
記の遷移条件または遷移条件のいずれも満たしてい
ないと誤りである可能性の方が高いので遷移しない（つ
まり、遷移条件と遷移条件が同時に満たされた場
合、遷移条件が優先される）。なお、図２２（ｂ）は
上記の各遷移条件〜をまとめたものである。
Ｓ−３ｃの先頭グループ（ｃｈ０１〜ｃｈ０３）から上
記遷移条件が検出された場合に、他の３グループが上
記の遷移条件または遷移条件のいずれも満たしてい
ないと誤りである可能性の方が高いので遷移しない（つ
まり、遷移条件と遷移条件が同時に満たされた場
合、遷移条件が優先される）。なお、図２２（ｂ）は
上記の各遷移条件〜をまとめたものである。
【０２１２】そして、上述のＣＯＮＣ判断部２５では、
ポインタ処理部１１において１２チャンネル独立に検出
されるＮＯＲＭ表示，ＰＡＩＳ表示，ＣＯＮＣ表示と、
これらのＮＯＲＭ表示，ＰＡＩＳ表示，ＣＯＮＣ表示に
基づいて検出されるＬＯＰとに基づいて、ＣＯＮＣ判断
が行なわれる。具体的に、ポインタ処理部１１では、図
２３に示すように、ＮＤＦビット監視部１２Ａ，ＳＳビ
ット監視部１２Ｂ，１０ビットポインタ値監視１２Ｃの
各検出結果よりＰＡＩＳ，ＣＯＮＣ，ＮＯＲＭのポイン
タ状態検出を行なう。ＰＡＩＳ表示検出１３，３段保護
部２０では、ＰＡＩＳ表示を３フレーム連続して受信し
た場合にＰＡＩＳ状態とみなす。ＣＯＮＣ表示検出部１
４，３段保護部２１では、コンカチ表示の３フレーム連
続受信状態を満たした場合にＣＯＮＣ状態とみなす。
ポインタ処理部１１において１２チャンネル独立に検出
されるＮＯＲＭ表示，ＰＡＩＳ表示，ＣＯＮＣ表示と、
これらのＮＯＲＭ表示，ＰＡＩＳ表示，ＣＯＮＣ表示に
基づいて検出されるＬＯＰとに基づいて、ＣＯＮＣ判断
が行なわれる。具体的に、ポインタ処理部１１では、図
２３に示すように、ＮＤＦビット監視部１２Ａ，ＳＳビ
ット監視部１２Ｂ，１０ビットポインタ値監視１２Ｃの
各検出結果よりＰＡＩＳ，ＣＯＮＣ，ＮＯＲＭのポイン
タ状態検出を行なう。ＰＡＩＳ表示検出１３，３段保護
部２０では、ＰＡＩＳ表示を３フレーム連続して受信し
た場合にＰＡＩＳ状態とみなす。ＣＯＮＣ表示検出部１
４，３段保護部２１では、コンカチ表示の３フレーム連
続受信状態を満たした場合にＣＯＮＣ状態とみなす。
【０２１３】ノーマルポインタ表示検出部（ＡＮＤゲー
ト）１９Ａ，３段保護部１９Ｂでは、ノーマルポインタ
表示の３フレーム連続受信状態を満たした場合にＮＯＲ
Ｍ状態とみなす。そして、本実施形態では、ポインタ・
バイト上ＰＡＩＳ表示，ノーマルポインタ表示，ＣＯＮ
Ｃ表示のいずれでもない状態を８フレーム連続受信した
場合にコンカチ処理上ＬＯＰ状態とみなすために、ＣＯ
ＮＣ判断部２５がＬＯＰ検出部２５−５をそなえてい
る。
ト）１９Ａ，３段保護部１９Ｂでは、ノーマルポインタ
表示の３フレーム連続受信状態を満たした場合にＮＯＲ
Ｍ状態とみなす。そして、本実施形態では、ポインタ・
バイト上ＰＡＩＳ表示，ノーマルポインタ表示，ＣＯＮ
Ｃ表示のいずれでもない状態を８フレーム連続受信した
場合にコンカチ処理上ＬＯＰ状態とみなすために、ＣＯ
ＮＣ判断部２５がＬＯＰ検出部２５−５をそなえてい
る。
【０２１４】このＬＯＰ検出部２５−５は、例えば図２
８に示すように、３入力のＮＯＲゲート２５−６と８段
保護部２５−７とを用いて構成され、受信ポインタに対
しＰＡＩＳ（ＰＡＩＳ表示を３フレーム連続受信），Ｃ
ＯＮＣ（ＣＩ表示を３フレーム連続受信），ＮＯＲＭ
（ノーマルポインタ表示を３連続受信）以外の受信状態
を８フレーム連続して検出した場合にＬＯＰ検出信号が
出力されるようになっている。
８に示すように、３入力のＮＯＲゲート２５−６と８段
保護部２５−７とを用いて構成され、受信ポインタに対
しＰＡＩＳ（ＰＡＩＳ表示を３フレーム連続受信），Ｃ
ＯＮＣ（ＣＩ表示を３フレーム連続受信），ＮＯＲＭ
（ノーマルポインタ表示を３連続受信）以外の受信状態
を８フレーム連続して検出した場合にＬＯＰ検出信号が
出力されるようになっている。
【０２１５】そして、具体的に、上述の遷移条件検出部
２５−１は、ＳＴＳ−１２ｃへの遷移条件を検出するた
めに、例えば図２４に示すように１２入力のＡＮＤゲー
ト８２を用いて構成され、このＡＮＤゲート８２にて、
先頭チャンネル（ｃｈ０１）のＮＯＲＭ状態受信と従属
チャンネル（ｃｈ０２〜ｃｈ１２）のＣＯＮＣ状態受信
との論理積をとることにより、ＳＴＳ−１２ｃへの遷移
条件（Ｓ１２Ｃ）を検出するようになっている。
２５−１は、ＳＴＳ−１２ｃへの遷移条件を検出するた
めに、例えば図２４に示すように１２入力のＡＮＤゲー
ト８２を用いて構成され、このＡＮＤゲート８２にて、
先頭チャンネル（ｃｈ０１）のＮＯＲＭ状態受信と従属
チャンネル（ｃｈ０２〜ｃｈ１２）のＣＯＮＣ状態受信
との論理積をとることにより、ＳＴＳ−１２ｃへの遷移
条件（Ｓ１２Ｃ）を検出するようになっている。
【０２１６】また、上述の遷移条件検出部２５−２は、
ＳＴＳ−３ｃへの遷移条件を検出するために、図２５に
示すように、４つのＡＮＤゲート８３Ａ〜８３Ｄを用い
て構成され、ＳＴＳ−１２内におけるＳＴＳ−３ｃグル
ープの先頭チャンネル（ｃｈ０１，ｃｈ０４，ｃｈ０
７，ｃｈ１０）のＮＯＲＭ状態受信と従属チャンネルの
ＣＯＮＣ状態受信の論理積により、各ＳＴＳ−３ｃグル
ープ個別にＳＴＳ−３ｃへの遷移条件（Ｓ３Ｃ１，Ｓ３
Ｃ２，Ｓ３Ｃ３，Ｓ３Ｃ４）の検出を行なうようになっ
ている。
ＳＴＳ−３ｃへの遷移条件を検出するために、図２５に
示すように、４つのＡＮＤゲート８３Ａ〜８３Ｄを用い
て構成され、ＳＴＳ−１２内におけるＳＴＳ−３ｃグル
ープの先頭チャンネル（ｃｈ０１，ｃｈ０４，ｃｈ０
７，ｃｈ１０）のＮＯＲＭ状態受信と従属チャンネルの
ＣＯＮＣ状態受信の論理積により、各ＳＴＳ−３ｃグル
ープ個別にＳＴＳ−３ｃへの遷移条件（Ｓ３Ｃ１，Ｓ３
Ｃ２，Ｓ３Ｃ３，Ｓ３Ｃ４）の検出を行なうようになっ
ている。
【０２１７】さらに、上述の遷移条件検出部２５−３
は、ＳＴＳ−１への遷移条件を検出するために、図２６
に示すように、ＯＲゲート８４Ａ〜８４Ｃ，８５Ａ〜８
５Ｃ，８６Ａ〜８６Ｃ，８７Ａ〜８７Ｃ，ＮＡＮＤゲー
ト８４Ｄ〜８７Ｄ，ＡＮＤゲート８４Ｅ〜８７Ｅを用い
て構成され、ＯＲゲート８４Ａ〜８７ＡによりＳＴＳ−
３ｃグループの先頭チャンネルに該当するチャンネル
（ｃｈ０１，ｃｈ０４，ｃｈ０７，ｃｈ１０）のＣＯＮ
Ｃ表示状態以外の検出を行ない、ＯＲゲート８４Ｂ〜８
７Ｂ，８４Ｃ〜８７Ｃにより同じく従属チャンネルのＣ
ＯＮＣ表示状態以外の検出を行ない、これらの結果から
ＳＴＳ−３ｃグループ単位にＡＮＤゲート８４Ｅ〜８７
Ｅにより全チャンネルにＣＯＮＣ表示状態が存在しない
とするＳＴＳ−１遷移条件（Ｓ１Ｘ１，Ｓ１Ｘ２，Ｓ１
Ｘ３，Ｓ１Ｘ４）の検出を行なうようになっている。
は、ＳＴＳ−１への遷移条件を検出するために、図２６
に示すように、ＯＲゲート８４Ａ〜８４Ｃ，８５Ａ〜８
５Ｃ，８６Ａ〜８６Ｃ，８７Ａ〜８７Ｃ，ＮＡＮＤゲー
ト８４Ｄ〜８７Ｄ，ＡＮＤゲート８４Ｅ〜８７Ｅを用い
て構成され、ＯＲゲート８４Ａ〜８７ＡによりＳＴＳ−
３ｃグループの先頭チャンネルに該当するチャンネル
（ｃｈ０１，ｃｈ０４，ｃｈ０７，ｃｈ１０）のＣＯＮ
Ｃ表示状態以外の検出を行ない、ＯＲゲート８４Ｂ〜８
７Ｂ，８４Ｃ〜８７Ｃにより同じく従属チャンネルのＣ
ＯＮＣ表示状態以外の検出を行ない、これらの結果から
ＳＴＳ−３ｃグループ単位にＡＮＤゲート８４Ｅ〜８７
Ｅにより全チャンネルにＣＯＮＣ表示状態が存在しない
とするＳＴＳ−１遷移条件（Ｓ１Ｘ１，Ｓ１Ｘ２，Ｓ１
Ｘ３，Ｓ１Ｘ４）の検出を行なうようになっている。
【０２１８】ただし、ＳＴＳ−３ｃグループ内の全チャ
ンネルがＰＡＩＳ受信状態の場合ＳＴＳ−１状態への遷
移を無効とするため、ＮＡＮＤゲート８４Ｄ〜８７Ｄに
より全チャンネルのＰＡＩＳ受信状態を検出し、ＡＮＤ
ゲート８４Ｅ〜８７Ｅで出力制御を行なっている。そし
て、上述のＣＯＮＣ判定部２５−４は、図２７に示すよ
うに、ＯＲゲート８８Ａ〜８８Ｃ，１入力反転型のＡＮ
Ｄゲート８９Ａ〜８９Ｃ，９０Ａ〜９０Ｃ，９２Ａ，Ｊ
Ｋ−ＦＦ回路９１Ａ〜９１Ｃを用いて構成され、上記の
各設定部２５−１〜２５−３で検出された各状態への制
御信号から前記の遷移条件〜に沿って、現受信ポイ
ンタの状態を検出し、受信ＳＴＳ−１２フレームのフレ
ーム構成を識別する。なお、ＡＮＤゲート９２ＡはＳＴ
Ｓ−１２ｃとＳＴＳ−３ｃの同時検出時にＳＴＳ−１２
ｃ遷移条件を優先する制御（ＳＴＳ−３ｃ識別信号のマ
スク）を行なっている。
ンネルがＰＡＩＳ受信状態の場合ＳＴＳ−１状態への遷
移を無効とするため、ＮＡＮＤゲート８４Ｄ〜８７Ｄに
より全チャンネルのＰＡＩＳ受信状態を検出し、ＡＮＤ
ゲート８４Ｅ〜８７Ｅで出力制御を行なっている。そし
て、上述のＣＯＮＣ判定部２５−４は、図２７に示すよ
うに、ＯＲゲート８８Ａ〜８８Ｃ，１入力反転型のＡＮ
Ｄゲート８９Ａ〜８９Ｃ，９０Ａ〜９０Ｃ，９２Ａ，Ｊ
Ｋ−ＦＦ回路９１Ａ〜９１Ｃを用いて構成され、上記の
各設定部２５−１〜２５−３で検出された各状態への制
御信号から前記の遷移条件〜に沿って、現受信ポイ
ンタの状態を検出し、受信ＳＴＳ−１２フレームのフレ
ーム構成を識別する。なお、ＡＮＤゲート９２ＡはＳＴ
Ｓ−１２ｃとＳＴＳ−３ｃの同時検出時にＳＴＳ−１２
ｃ遷移条件を優先する制御（ＳＴＳ−３ｃ識別信号のマ
スク）を行なっている。
【０２１９】このように、上述のＣＯＮＣ判断部２５で
は、ＣＯＮＣ判定部２５−４が、受信した伝送フレーム
が各遷移条件検出部２５−１〜２５−３での遷移条件検
出結果に基づいて、どの遷移条件を満たすかを判定する
ことによって、容易に、受信伝送フレームのフレーム構
成を識別するので、常に正確な受信伝送フレームのフレ
ーム構成の自動識別を実現することができる。
は、ＣＯＮＣ判定部２５−４が、受信した伝送フレーム
が各遷移条件検出部２５−１〜２５−３での遷移条件検
出結果に基づいて、どの遷移条件を満たすかを判定する
ことによって、容易に、受信伝送フレームのフレーム構
成を識別するので、常に正確な受信伝送フレームのフレ
ーム構成の自動識別を実現することができる。
【０２２０】なお、上記のＣＯＮＣ判定部２５−４で
は、４×（ＳＴＳ−３ｃ）／４×（３×ＳＴＳ−１）中
にいずれか１つでも遷移条件を満たした場合にＳＴＳ−
１２ｃ状態を解除し、１×ＳＴＳ−１２ｃ／１×（３×
ＳＴＳ−１）のうちいずれか一方が遷移条件を満たした
場合にＳＴＳ−３ｃ状態を解除する。また、３×（ＳＴ
Ｓ−３ｃ）／４×（３×ＳＴＳ−１）中のいずれか１つ
でも遷移条件を満たした場合もＳＴＳ−１２ｃ状態を解
除する。
は、４×（ＳＴＳ−３ｃ）／４×（３×ＳＴＳ−１）中
にいずれか１つでも遷移条件を満たした場合にＳＴＳ−
１２ｃ状態を解除し、１×ＳＴＳ−１２ｃ／１×（３×
ＳＴＳ−１）のうちいずれか一方が遷移条件を満たした
場合にＳＴＳ−３ｃ状態を解除する。また、３×（ＳＴ
Ｓ−３ｃ）／４×（３×ＳＴＳ−１）中のいずれか１つ
でも遷移条件を満たした場合もＳＴＳ−１２ｃ状態を解
除する。
【０２２１】つまり、ＣＯＮＣ判定部２５−４は、遷移
条件検出部２５−１〜２５−３における第１の識別条件
を満たしていた状態から第２の識別条件を満たすと、受
信した伝送フレームが上記第２の識別条件に対応するフ
レーム構成であると判定するとともに、上記第１の識別
条件下での上記判定結果を解除するようになっている。
条件検出部２５−１〜２５−３における第１の識別条件
を満たしていた状態から第２の識別条件を満たすと、受
信した伝送フレームが上記第２の識別条件に対応するフ
レーム構成であると判定するとともに、上記第１の識別
条件下での上記判定結果を解除するようになっている。
【０２２２】従って、複数の判定結果が重複して発生す
ることがなく、常に、受信した伝送フレームのフレーム
構成を一義的に確定・判断することができ、識別処理の
信頼性を大幅に向上できる。以上のように、本実施形態
の受信ポインタ処理部５によれば、外部設定のみであっ
た回線サイズ設定によるポインタ検出処理とは異なり、
受信したポインタ値による回線サイズの自動識別によ
り、接続される回線サイズに変化が生じた場合において
も、各サイズ（ＳＴＳ−１２ｃ／ＳＴＳ−３ｃ／ＳＴＳ
−１）に対応した正確なポインタ検出が可能である。
ることがなく、常に、受信した伝送フレームのフレーム
構成を一義的に確定・判断することができ、識別処理の
信頼性を大幅に向上できる。以上のように、本実施形態
の受信ポインタ処理部５によれば、外部設定のみであっ
た回線サイズ設定によるポインタ検出処理とは異なり、
受信したポインタ値による回線サイズの自動識別によ
り、接続される回線サイズに変化が生じた場合において
も、各サイズ（ＳＴＳ−１２ｃ／ＳＴＳ−３ｃ／ＳＴＳ
−１）に対応した正確なポインタ検出が可能である。
【０２２３】また、入力データのビット・レート上で時
分割処理（シリアル処理）を行なうことにより、回線規
模の縮小，低消費電力化を図れ、回路の簡略化が可能で
ある。さらに、回線種別（サイズ）がコンカチ（ＳＴＳ
−１２ｃ／ＳＴＳ−３ｃレベル等）状態である入力デー
タに対する回線状態の遷移条件において、通常のＳＴＳ
−１レベルの遷移条件による状態遷移と同等の状態遷移
を実現している。
分割処理（シリアル処理）を行なうことにより、回線規
模の縮小，低消費電力化を図れ、回路の簡略化が可能で
ある。さらに、回線種別（サイズ）がコンカチ（ＳＴＳ
−１２ｃ／ＳＴＳ−３ｃレベル等）状態である入力デー
タに対する回線状態の遷移条件において、通常のＳＴＳ
−１レベルの遷移条件による状態遷移と同等の状態遷移
を実現している。
【０２２４】
【発明の効果】以上詳述したように、本発明の受信ポイ
ンタ処理装置によれば、ポインタ処理部でのポインタ処
理結果の状態遷移をチャンネルフレーム単位で監視し、
その監視結果に基づいて、受信した伝送フレームのフレ
ーム構成を自動的に識別するので、受信伝送フレームの
フレーム構成に関わらず、常に、そのフレーム構成に応
じた最適な受信ポインタ処理を柔軟に行なうことができ
る。従って、扱う伝送フレームの大容量化（高速度化）
に柔軟に対応することができ、本装置の汎用性の向上に
大いに寄与するとともに、伝送フレーム（回線）の使用
効率をも大幅に向上させることができる（請求項１）。
ンタ処理装置によれば、ポインタ処理部でのポインタ処
理結果の状態遷移をチャンネルフレーム単位で監視し、
その監視結果に基づいて、受信した伝送フレームのフレ
ーム構成を自動的に識別するので、受信伝送フレームの
フレーム構成に関わらず、常に、そのフレーム構成に応
じた最適な受信ポインタ処理を柔軟に行なうことができ
る。従って、扱う伝送フレームの大容量化（高速度化）
に柔軟に対応することができ、本装置の汎用性の向上に
大いに寄与するとともに、伝送フレーム（回線）の使用
効率をも大幅に向上させることができる（請求項１）。
【０２２５】また、このとき、上記のポインタ処理を、
受信した伝送フレームの伝送速度に準じた速度に従って
シリアルに行なうようにすれば、受信伝送フレームを収
容しているチャンネルフレーム（単位フレーム）毎に分
離することなく（伝送フレームの伝送速度をチャンネル
フレームの伝送速度に落とすことなく）ポインタ処理を
高速に行なうことができるので、本装置の規模を大幅に
縮小することができるとともに、その消費電力も大幅に
削減することができる（請求項２）。
受信した伝送フレームの伝送速度に準じた速度に従って
シリアルに行なうようにすれば、受信伝送フレームを収
容しているチャンネルフレーム（単位フレーム）毎に分
離することなく（伝送フレームの伝送速度をチャンネル
フレームの伝送速度に落とすことなく）ポインタ処理を
高速に行なうことができるので、本装置の規模を大幅に
縮小することができるとともに、その消費電力も大幅に
削減することができる（請求項２）。
【０２２６】さらに、上記の識別処理も、受信した伝送
フレームの伝送速度に準じた速度に従ってシリアルに行
なうように構成すれば、やはり、受信伝送フレームを単
位フレーム毎に分離することなく、その伝送フレームの
フレーム構成の識別処理を高速に行なうことができるの
で、本装置の装置規模，消費電力の削減に大いに寄与す
る（請求項３）。
フレームの伝送速度に準じた速度に従ってシリアルに行
なうように構成すれば、やはり、受信伝送フレームを単
位フレーム毎に分離することなく、その伝送フレームの
フレーム構成の識別処理を高速に行なうことができるの
で、本装置の装置規模，消費電力の削減に大いに寄与す
る（請求項３）。
【０２２７】ところで、上記のポインタ処理では、ポイ
ンタ・バイト中のＮＤＦビット，ＳＳビット，ポインタ
値の状態より、少なくとも、受信した伝送フレームがそ
れぞれ独立した複数の単位フレームからなるのか、複数
の単位フレームを連結したコンカチネーション状態のフ
レームからなるのかを確実に検出することが可能である
ので、伝送フレームのコンカチネーション状態に対する
検出精度を大幅に向上させることができる（請求項
４）。
ンタ・バイト中のＮＤＦビット，ＳＳビット，ポインタ
値の状態より、少なくとも、受信した伝送フレームがそ
れぞれ独立した複数の単位フレームからなるのか、複数
の単位フレームを連結したコンカチネーション状態のフ
レームからなるのかを確実に検出することが可能である
ので、伝送フレームのコンカチネーション状態に対する
検出精度を大幅に向上させることができる（請求項
４）。
【０２２８】特に、ＮＤＦビットがＮＤＦイネーブルを
示し、且つ、該ＳＳビットが正常値を示し、且つ、該ポ
インタ値が全て“１”を示す状態を伝送フレームのコン
カチネーション状態として検出するようにすれば、極め
て簡素な構成で、上記のコンカチネーション検出処理を
実現することができるとともに、ＮＤＦイネーブルを検
出条件としていることから、伝送路上のノイズなどによ
る伝送フレームの誤受信を確実に回避して、常に正確
に、上記コンカチネーション状態の検出を行なうことが
できる（請求項５）。
示し、且つ、該ＳＳビットが正常値を示し、且つ、該ポ
インタ値が全て“１”を示す状態を伝送フレームのコン
カチネーション状態として検出するようにすれば、極め
て簡素な構成で、上記のコンカチネーション検出処理を
実現することができるとともに、ＮＤＦイネーブルを検
出条件としていることから、伝送路上のノイズなどによ
る伝送フレームの誤受信を確実に回避して、常に正確
に、上記コンカチネーション状態の検出を行なうことが
できる（請求項５）。
【０２２９】なお、上述のポインタ処理では、ＳＳビッ
トの定義（検出条件）が異なる伝送方式の伝送フレーム
を受信した場合でも、ＳＳビットの検出条件をその伝送
方式に適したＳＳビットの検出条件に変更することによ
り、伝送方式によらず、常に、正しいＳＳビットの検出
を行なうことができるので、本装置の汎用性のさらなる
向上に大いに寄与する（請求項６）。
トの定義（検出条件）が異なる伝送方式の伝送フレーム
を受信した場合でも、ＳＳビットの検出条件をその伝送
方式に適したＳＳビットの検出条件に変更することによ
り、伝送方式によらず、常に、正しいＳＳビットの検出
を行なうことができるので、本装置の汎用性のさらなる
向上に大いに寄与する（請求項６）。
【０２３０】また、上述のポインタ処理部では、伝送フ
レームの受信状態，フレーム構成に応じて有効にすべき
ポインタ・バイトの状態（検出条件）を切り替えて無効
なポインタ・バイトを検出することによって、特に、伝
送フレームのフレーム構成に応じた適切な条件下で無効
なポインタ・バイトを検出することができるので、常に
正しい無効ポインタ・バイトの検出を行なうことがで
き、本装置の信頼性の向上に大いに寄与する（請求項
７）。
レームの受信状態，フレーム構成に応じて有効にすべき
ポインタ・バイトの状態（検出条件）を切り替えて無効
なポインタ・バイトを検出することによって、特に、伝
送フレームのフレーム構成に応じた適切な条件下で無効
なポインタ・バイトを検出することができるので、常に
正しい無効ポインタ・バイトの検出を行なうことがで
き、本装置の信頼性の向上に大いに寄与する（請求項
７）。
【０２３１】なお、この場合、上記の無効ポインタ検出
部において無効なポインタ・バイトが所定回数連続して
検出されるとＬＯＰ状態表示を出力する保護部をそなえ
れば、伝送フレームのフレーム構成によらず、常に正し
いＬＯＰ状態表示を出力することが可能になるので、本
装置のさらなる信頼性の向上に寄与する（請求項８）。
部において無効なポインタ・バイトが所定回数連続して
検出されるとＬＯＰ状態表示を出力する保護部をそなえ
れば、伝送フレームのフレーム構成によらず、常に正し
いＬＯＰ状態表示を出力することが可能になるので、本
装置のさらなる信頼性の向上に寄与する（請求項８）。
【０２３２】さらに、上述のポインタ処理では、ＡＩＳ
状態表示が検出されると、そのＡＩＳ状態のポインタ・
バイトをそのまま外部へ出力することができるので、Ａ
ＩＳ状態を外部へ高速に通知することができ、ＳＤＨ伝
送網全体の保守・運用上の信頼性向上にも大いに寄与す
る（請求項９）。また、上述のポインタ処理では、ＡＩ
Ｓ状態処理を行なっているときに、伝送フレームのポイ
ンタ・バイトについてのＮＤＦイネーブルを受けると、
受信伝送フレーム内の先頭チャンネルフレームと従属チ
ャンネルフレームのＡＩＳ状態をともに解除するように
すれば、ＡＩＳ状態表示が解除されたにも関わらず、連
結されて１つのフレームと見なすべきデータ内の一部
（従属チャンネルフレーム）がＡＩＳ状態となったまま
になるといった現象を確実に回避することができるの
で、伝送フレームのフレーム構成に関わらず常に正しい
ＡＩＳ状態処理を行なうことができ、さらに本装置の信
頼性を向上することができる（請求項１０）。
状態表示が検出されると、そのＡＩＳ状態のポインタ・
バイトをそのまま外部へ出力することができるので、Ａ
ＩＳ状態を外部へ高速に通知することができ、ＳＤＨ伝
送網全体の保守・運用上の信頼性向上にも大いに寄与す
る（請求項９）。また、上述のポインタ処理では、ＡＩ
Ｓ状態処理を行なっているときに、伝送フレームのポイ
ンタ・バイトについてのＮＤＦイネーブルを受けると、
受信伝送フレーム内の先頭チャンネルフレームと従属チ
ャンネルフレームのＡＩＳ状態をともに解除するように
すれば、ＡＩＳ状態表示が解除されたにも関わらず、連
結されて１つのフレームと見なすべきデータ内の一部
（従属チャンネルフレーム）がＡＩＳ状態となったまま
になるといった現象を確実に回避することができるの
で、伝送フレームのフレーム構成に関わらず常に正しい
ＡＩＳ状態処理を行なうことができ、さらに本装置の信
頼性を向上することができる（請求項１０）。
【０２３３】なお、上述のように受信伝送フレームのポ
インタ・バイトについてのＮＤＦイネーブルを受ける
と、上記のＡＩＳ検出部から出力されるＡＩＳ状態表示
を無効にするようにすれば、ＡＩＳ状態表示の受信自体
を無効にできるので、より確実に、先頭フレームと従属
フレームのＡＩＳ状態をともに解除することができ、よ
り正確に上記のＡＩＳ状態処理を行なうことができる
（請求項１１）。
インタ・バイトについてのＮＤＦイネーブルを受ける
と、上記のＡＩＳ検出部から出力されるＡＩＳ状態表示
を無効にするようにすれば、ＡＩＳ状態表示の受信自体
を無効にできるので、より確実に、先頭フレームと従属
フレームのＡＩＳ状態をともに解除することができ、よ
り正確に上記のＡＩＳ状態処理を行なうことができる
（請求項１１）。
【０２３４】ところで、本受信ポインタ処理装置では、
受信伝送フレームについての高次群アラーム情報を受け
ると、アラーム処理とともに受信ポインタ処理もＡＩＳ
状態とすることができるので、ＡＩＳアラーム処理中に
受信ポインタ処理が行なわれてポインタ処理が不安定に
なるといった現象を確実に回避することができ、この場
合も、本装置の信頼性を大幅に向上できる（請求項１
２）。
受信伝送フレームについての高次群アラーム情報を受け
ると、アラーム処理とともに受信ポインタ処理もＡＩＳ
状態とすることができるので、ＡＩＳアラーム処理中に
受信ポインタ処理が行なわれてポインタ処理が不安定に
なるといった現象を確実に回避することができ、この場
合も、本装置の信頼性を大幅に向上できる（請求項１
２）。
【０２３５】また、上述のポインタ処理では、ポインタ
値の更新処理を受信した伝送フレームの伝送速度に準じ
た速度に従ってシリアルに行なうようにすれば、受信伝
送フレームを単位フレーム毎に分離することなく（伝送
フレームの伝送速度を単位フレームの伝送速度に落とす
ことなく）、ポインタ値の更新処理を高速に行なうこと
ができるので、本装置の処理能力を大幅に向上できる
（請求項１３）。
値の更新処理を受信した伝送フレームの伝送速度に準じ
た速度に従ってシリアルに行なうようにすれば、受信伝
送フレームを単位フレーム毎に分離することなく（伝送
フレームの伝送速度を単位フレームの伝送速度に落とす
ことなく）、ポインタ値の更新処理を高速に行なうこと
ができるので、本装置の処理能力を大幅に向上できる
（請求項１３）。
【０２３６】さらに、本受信ポインタ処理装置では、フ
レーム構成識別部において、フレーム構成判定部が受信
した伝送フレームが遷移条件設定部に伝送フレームのフ
レーム構成毎に設定された状態遷移条件のうちのどの条
件を満たすかを判定することによって、容易に、受信伝
送フレームのフレーム構成を識別するので、常に正確な
受信伝送フレームのフレーム構成の自動識別を実現する
ことができる（請求項１４）。
レーム構成識別部において、フレーム構成判定部が受信
した伝送フレームが遷移条件設定部に伝送フレームのフ
レーム構成毎に設定された状態遷移条件のうちのどの条
件を満たすかを判定することによって、容易に、受信伝
送フレームのフレーム構成を識別するので、常に正確な
受信伝送フレームのフレーム構成の自動識別を実現する
ことができる（請求項１４）。
【０２３７】なお、上記のフレーム構成判定部では、ポ
インタ検出結果が上記遷移条件設定部における第１の状
態遷移条件を満たしていた状態から第２の状態遷移条件
を満たすと、受信した伝送フレームが上記第２の状態遷
移条件に対応するフレーム構成であると判定するととも
に、上記第１の状態遷移条件下での上記判定結果を解除
するようにすれば、複数の判定結果を重複して発生する
ことがなく、常に、受信した伝送フレームのフレーム構
成を一義的に確定・判断することができるので、この識
別処理の信頼性を大幅に向上できる（請求項１５）。
インタ検出結果が上記遷移条件設定部における第１の状
態遷移条件を満たしていた状態から第２の状態遷移条件
を満たすと、受信した伝送フレームが上記第２の状態遷
移条件に対応するフレーム構成であると判定するととも
に、上記第１の状態遷移条件下での上記判定結果を解除
するようにすれば、複数の判定結果を重複して発生する
ことがなく、常に、受信した伝送フレームのフレーム構
成を一義的に確定・判断することができるので、この識
別処理の信頼性を大幅に向上できる（請求項１５）。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施形態としての受信ポインタ処理
装置が適用される多重化装置の要部の構成を模式的に示
すブロック図である。
装置が適用される多重化装置の要部の構成を模式的に示
すブロック図である。
【図３】本実施形態にかかるクロック乗り換え部，送信
ポインタ処理部の構成を示すブロック図である。
ポインタ処理部の構成を示すブロック図である。
【図４】本実施形態における受信ポインタ処理部の動作
概要を説明するための図である。
概要を説明するための図である。
【図５】本実施形態における受信ポインタ処理部のシリ
アル処理の概念を説明するための図である。
アル処理の概念を説明するための図である。
【図６】本実施形態におけるポインタ処理部の詳細構成
を示すブロック図である。
を示すブロック図である。
【図７】本実施形態におけるインバリッドポインタ検出
部の詳細構成を示すブロック図である。
部の詳細構成を示すブロック図である。
【図８】本実施形態におけるＰＡＩＳ表示検出用の３段
保護部及びＣＯＮＣ表示検出用の３段保護部の詳細構成
を示すブロック図である。
保護部及びＣＯＮＣ表示検出用の３段保護部の詳細構成
を示すブロック図である。
【図９】（ａ），（ｂ）はそれぞれ本実施形態における
ＲＡＭのビット構成を示す図である。
ＲＡＭのビット構成を示す図である。
【図１０】本実施形態におけるノーマルポインタ３連続
一致検出用の３段保護部の詳細構成を示すブロック図で
ある。
一致検出用の３段保護部の詳細構成を示すブロック図で
ある。
【図１１】本実施形態におけるＬＯＰ検出用の８段保護
部の詳細構成を示すブロック図である。
部の詳細構成を示すブロック図である。
【図１２】本実施形態におけるスタッフ禁止保護部の詳
細構成を示すブロック図である。
細構成を示すブロック図である。
【図１３】本実施形態におけるＣＯＮＣ表示検出部での
検出条件を説明するための図である。
検出条件を説明するための図である。
【図１４】本実施形態におけるＳＳビット監視部の詳細
構成を示すブロック図である。
構成を示すブロック図である。
【図１５】本実施形態におけるパス・スルー制御部に着
目した構成を示すブロック図である。
目した構成を示すブロック図である。
【図１６】（ａ），（ｂ）はそれぞれ本実施形態のポイ
ンタ処理部での受信ポインタ検出における従属チャンネ
ルの状態遷移を説明するための図である。
ンタ処理部での受信ポインタ検出における従属チャンネ
ルの状態遷移を説明するための図である。
【図１７】本実施形態における状態遷移処理に着目した
ポインタ処理部の構成を示すブロック図である。
ポインタ処理部の構成を示すブロック図である。
【図１８】本実施形態における高次群アラーム処理機能
に着目した受信ポインタ処理部の構成を示すブロック図
である。
に着目した受信ポインタ処理部の構成を示すブロック図
である。
【図１９】本実施形態における高次群アラーム処理機能
に着目したポインタ処理部の構成を示すブロック図であ
る。
に着目したポインタ処理部の構成を示すブロック図であ
る。
【図２０】本実施形態におけるポインタ値更新部の詳細
構成を示すブロック図である。
構成を示すブロック図である。
【図２１】本実施形態におけるＣＯＮＣ判断部の構成を
示すブロック図である。
示すブロック図である。
【図２２】（ａ），（ｂ）はそれぞれ本実施形態におけ
る回線サイズ（フレーム構成）識別処理を説明するため
の状態遷移図である。
る回線サイズ（フレーム構成）識別処理を説明するため
の状態遷移図である。
【図２３】本実施形態におけるＣＯＮＣ判断処理時のポ
インタ処理を説明するための図でえる。
インタ処理を説明するための図でえる。
【図２４】本実施形態における遷移条件検出部の詳細構
成を示すブロック図である。
成を示すブロック図である。
【図２５】本実施形態における遷移条件検出部の詳細構
成を示すブロック図である。
成を示すブロック図である。
【図２６】本実施形態における遷移条件検出部の詳細構
成を示すブロック図である。
成を示すブロック図である。
【図２７】本実施形態におけるＣＯＮＣ判定部の詳細構
成を示すブロック図である。
成を示すブロック図である。
【図２８】本実施形態におけるＬＯＰ検出部の構成を示
すブロック図である。
すブロック図である。
【図２９】代表的なＳＯＮＥＴ（ＳＤＨ）伝送網の一例
を示す図である。
を示す図である。
【図３０】ポインタ処理機能に着目した多重化装置の要
部の構成例を示すブロック図である。
部の構成例を示すブロック図である。
【図３１】ポインタ検出部の要部の一例を示すブロック
図である。
図である。
【図３２】３段保護部の一例を示すブロック図である。
【図３３】ポインタ値更新部の一例を示すブロック図で
ある。
ある。
１，５ 受信ポインタ処理装置（受信ポインタ処理部）
２，１１ ポインタ処理部
３ フレーム構成識別部
４ 多重化装置
６ クロック乗り換え部
６−１ メモリ部
６−２ 書き込み制御部
６−３ 読み出し制御部
６−４ 位相比較（ＰＣ）
６−５ ライトカウンタ部
６−６，６−８ 多重化部
６−７ リードカウンタ部
７ 送信ポインタ処理部
７−１ ＮＤＦイネーブル検出部
７−２ オフセット値検出部
７−３ スタッフ情報保持・削除部
７−４ コンカチ・セレクト部
７−５ スタッフ処理部
７−６ ポインタ・バイト挿入部
８ コンカチネーション（ＣＯＮＣ）設定選択スイッチ
部 ９ ＰＡＩＳ送信制御部 ９−１，１２Ｂ−４，１２Ｂ−５，１５Ｅ，１５−５，
２９，３６，３６′，３７，５０〜５２，５９，６０，
７４，７５，８４Ａ〜８４Ｃ，８５Ａ〜８５Ｃ，８６Ａ
〜８６Ｃ，８７Ａ〜８７Ｃ，８８Ａ〜８８Ｃ ＯＲゲー
ト １０ パス・スルー制御部 １０Ａ，１３Ａ〜１５Ａ，１５Ｂ〜１５Ｄ，１６Ａ，１
９Ａ，２４−８，２４−１０，２８，３１〜３５，４
２，４３，４６〜４８，５３〜５７，６１，６２，６
４，７６，７８〜８０，８２，８３Ａ〜８３Ｄ，８４Ｅ
〜８７Ｅ，８９Ａ〜８９Ｃ，９０Ａ〜９０Ｃ，９２Ａ
ＡＮＤゲート １１Ａ，１１Ｂ ポインタ検出処理機能部 １２ ポインタ検出（監視）部 １２Ａ ＮＤＦビット監視部 １２Ｂ ＳＳビット監視部 １２Ｂ−１ ＳＳビットラッチ部 １２Ｂ−２，１２Ｂ−３，２４−７，２４−９ デコー
ダ １２Ｃ １０ビットポインタ値監視部 １３ ＡＩＳ表示検出部 １４ コンカチネーション（ＣＯＮＣ）表示検出部 １５ インバリッド（無効）ポインタ(INV-Pointer) 検
出部 １５−１〜１５−３ インバリッドポインタ検出機能部 １５−６，２４−３，２４−４ セレクタ（ＳＥＬ） １６ ＮＤＦイネーブル検出部 １７ スタッフ情報検出部 １８ スタッフ禁止保護部 １９ ノーマルポインタ値３連続一致検出部 ２０，２１ ３段保護部 ２２，２５−７ ８段保護部 ２３ アラーム処理部 ２３Ａ，３８，４０，７７，８１，９１Ａ〜９１Ｃ Ｊ
Ｋ−ＦＦ回路 ２４ ポインタ値更新部 ２４−１，２７ フレーム・カウンタ ２４−２ アクティブ・ポインタ・ラッチ部 ２４−５ 加減算部（±１） ２４−６ アクティブ・ポインタ値制御部 ２５ コンカチネーション（ＣＯＮＣ）判断部（フレー
ム構成識別部） ２５−１〜２５−３ 遷移条件検出部（識別条件設定
部） ２５−４ ＣＯＮＣ判定部（フレーム構成判定部） ２５−５ ＬＯＰ検出部 ２５−６ ＮＯＲゲート ２６Ａ，２６Ｂ ラッチ部 ３０，８４Ｄ〜８７Ｄ ＮＡＮＤゲート ３９ 先頭チャンネル・ラッチ部 ４１，４４ ＲＡＭ ４５ 比較部 ４９ 加算器（３ビットアダー） ５８ 加算器（２ビットアダー） ６３ 先頭チャンネルＮＤＦイネーブル検出部 ７１ ポインタ挿入部 ７２ ＰＡＩＳ生成部 ７３ ＦＦ回路
部 ９ ＰＡＩＳ送信制御部 ９−１，１２Ｂ−４，１２Ｂ−５，１５Ｅ，１５−５，
２９，３６，３６′，３７，５０〜５２，５９，６０，
７４，７５，８４Ａ〜８４Ｃ，８５Ａ〜８５Ｃ，８６Ａ
〜８６Ｃ，８７Ａ〜８７Ｃ，８８Ａ〜８８Ｃ ＯＲゲー
ト １０ パス・スルー制御部 １０Ａ，１３Ａ〜１５Ａ，１５Ｂ〜１５Ｄ，１６Ａ，１
９Ａ，２４−８，２４−１０，２８，３１〜３５，４
２，４３，４６〜４８，５３〜５７，６１，６２，６
４，７６，７８〜８０，８２，８３Ａ〜８３Ｄ，８４Ｅ
〜８７Ｅ，８９Ａ〜８９Ｃ，９０Ａ〜９０Ｃ，９２Ａ
ＡＮＤゲート １１Ａ，１１Ｂ ポインタ検出処理機能部 １２ ポインタ検出（監視）部 １２Ａ ＮＤＦビット監視部 １２Ｂ ＳＳビット監視部 １２Ｂ−１ ＳＳビットラッチ部 １２Ｂ−２，１２Ｂ−３，２４−７，２４−９ デコー
ダ １２Ｃ １０ビットポインタ値監視部 １３ ＡＩＳ表示検出部 １４ コンカチネーション（ＣＯＮＣ）表示検出部 １５ インバリッド（無効）ポインタ(INV-Pointer) 検
出部 １５−１〜１５−３ インバリッドポインタ検出機能部 １５−６，２４−３，２４−４ セレクタ（ＳＥＬ） １６ ＮＤＦイネーブル検出部 １７ スタッフ情報検出部 １８ スタッフ禁止保護部 １９ ノーマルポインタ値３連続一致検出部 ２０，２１ ３段保護部 ２２，２５−７ ８段保護部 ２３ アラーム処理部 ２３Ａ，３８，４０，７７，８１，９１Ａ〜９１Ｃ Ｊ
Ｋ−ＦＦ回路 ２４ ポインタ値更新部 ２４−１，２７ フレーム・カウンタ ２４−２ アクティブ・ポインタ・ラッチ部 ２４−５ 加減算部（±１） ２４−６ アクティブ・ポインタ値制御部 ２５ コンカチネーション（ＣＯＮＣ）判断部（フレー
ム構成識別部） ２５−１〜２５−３ 遷移条件検出部（識別条件設定
部） ２５−４ ＣＯＮＣ判定部（フレーム構成判定部） ２５−５ ＬＯＰ検出部 ２５−６ ＮＯＲゲート ２６Ａ，２６Ｂ ラッチ部 ３０，８４Ｄ〜８７Ｄ ＮＡＮＤゲート ３９ 先頭チャンネル・ラッチ部 ４１，４４ ＲＡＭ ４５ 比較部 ４９ 加算器（３ビットアダー） ５８ 加算器（２ビットアダー） ６３ 先頭チャンネルＮＤＦイネーブル検出部 ７１ ポインタ挿入部 ７２ ＰＡＩＳ生成部 ７３ ＦＦ回路
フロントページの続き
(72)発明者 谷口 充己
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(72)発明者 高津 和央
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(56)参考文献 特開 平８−293847（ＪＰ，Ａ)
特開 平８−79231（ＪＰ，Ａ)
特開 平５−235885（ＪＰ，Ａ)
特開 平５−336066（ＪＰ，Ａ)
特開 平６−268621（ＪＰ，Ａ)
特開 平６−350555（ＪＰ，Ａ)
特開 平７−107061（ＪＰ，Ａ)
特開 平７−162389（ＪＰ，Ａ)
特開 平８−51406（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04J 3/00
H04J 3/08
H04L 12/42
Claims (15)
- 【請求項１】 データを多重した伝送フレームを受信し
て該伝送フレームに収容されたチャンネルフレーム毎の
データ先頭を検出するポインタ処理を行なう受信ポイン
タ処理装置において、 該伝送フレームに収容されたチャンネルフレーム毎にデ
ータ先頭を検出するポインタ処理を行なうポインタ処理
部と、 該ポインタ処理部でのポインタ処理結果の状態遷移を該
チャンネルフレーム単位で監視し、その監視結果に基づ
いて、該伝送フレームのフレーム構成を識別するフレー
ム構成識別部とが設けられていることを特徴とする、受
信ポインタ処理装置。 - 【請求項２】 該ポインタ処理部が、 上記のポインタ処理を、該伝送フレームの伝送速度に準
じた速度に従ってシリアルに行なうように構成されてい
ることを特徴とする、請求項１記載の受信ポインタ処理
装置。 - 【請求項３】 該フレーム構成識別部が、 上記の識別処理を、該伝送フレームの伝送速度に準じた
速度に従ってシリアルに行なうように構成されているこ
とを特徴とする、請求項１記載の受信ポインタ処理装
置。 - 【請求項４】 該ポインタ処理部が、 該伝送フレームのポインタ・バイトに含まれるＮＤＦビ
ット，ＳＳビット，ポインタ値を検出するポインタ検出
部と、 該ポインタ検出部での各検出結果が所定の条件を満たす
と、該伝送フレームが複数のチャンネルフレームを連結
して構成されたコンカチネーション状態であることを検
出するコンカチネーション検出部とをそなえて構成され
ていることを特徴とする、請求項１記載の受信ポインタ
処理装置。 - 【請求項５】 該コンカチネーション検出部が、 該所定の条件として、該ＮＤＦビットがＮＤＦイネーブ
ルを示し、且つ、該ＳＳビットが正常値を示し、且つ、
該ポインタ値が全て“１”を示す状態を検出するように
構成されていることを特徴とする、請求項４記載の受信
ポインタ処理装置。 - 【請求項６】 該ポインタ処理部が、 少なくとも上記の伝送フレームのポインタ・バイトに含
まれるＳＳビットを検出するポインタ検出部をそなえる
とともに、 該ポインタ検出部が、 該ＳＳビットの検出条件を変更しうるように構成されて
いることを特徴とする、請求項１記載の受信ポインタ処
理装置。 - 【請求項７】 該ポインタ処理部が、 該伝送フレームのポインタ・バイトに含まれるＮＤＦビ
ット，ＳＳビット，ポインタ値を検出するポインタ検出
部と、 該ポインタ検出部での各検出結果に基づいて、該ポイン
タ・バイトが無効なポインタ・バイトであることを検出
する無効ポインタ検出部とをそなえるとともに、 該無効ポインタ検出部が、 該伝送フレームの受信状態，フレーム構成に応じて有効
ポインタ・バイトの検出条件を切り替え、該検出条件を
満たさないポインタ・バイトを無効なポインタ・バイト
として検出するように構成されていることを特徴とす
る、請求項１記載の受信ポインタ処理装置。 - 【請求項８】 該無効ポインタ検出部において該無効ポ
インタ・バイトが所定回数連続して検出されるとＬＯＰ
状態表示を出力する保護部をそなえて構成されているこ
とを特徴とする、請求項７記載の受信ポインタ処理装
置。 - 【請求項９】 該ポインタ処理部が、 該伝送フレームのポインタ・バイトに含まれるＮＤＦビ
ット，ＳＳビット，ポインタ値を検出するポインタ検出
部と、 該ポインタ検出部での各検出結果に基づいて、該ポイン
タ・バイトのＡＩＳ状態表示を検出するＡＩＳ検出部と
をそなえるとともに、 該ＡＩＳ検出部において該ＡＩＳ状態表示が検出される
と、ＡＩＳ状態表示信号をそのまま外部へ出力しうるよ
うに構成されていることを特徴とする、請求項１記載の
受信ポインタ処理装置。 - 【請求項１０】 該ポインタ処理部が、 該伝送フレームのポインタ・バイトに含まれるＮＤＦビ
ット，ＳＳビット，ポインタ値を検出するポインタ検出
部と、 該ポインタ検出部での検出結果に基づいて、該伝送フレ
ームのポインタ・バイトに含まれるＡＩＳ状態表示を検
出するＡＩＳ検出部をそなえるとともに、 該伝送フレームが先頭チャンネルフレームと該先頭チャ
ンネルフレームに連結される従属チャンネルフレームと
を有して構成されている場合において、該ＡＩＳ検出部
から該伝送フレームのＡＩＳ状態表示を受けてＡＩＳ状
態処理を行なっているときに、該伝送フレームのポイン
タ・バイトについてのＮＤＦイネーブルを受けると、該
先頭チャンネルフレームと該従属チャンネルフレームと
の該ＡＩＳ状態をともに解除するように構成されている
ことを特徴とする、請求項１記載の受信ポインタ処理装
置。 - 【請求項１１】 該ポインタ処理部が、 該伝送フレームのポインタ・バイトについてのＮＤＦイ
ネーブルを受けると、該ＡＩＳ検出部から出力される該
ＡＩＳ状態表示を無効にするように構成されていること
を特徴とする、請求項１０記載の受信ポインタ処理装
置。 - 【請求項１２】 該ポインタ処理部が、 該伝送フレームについての高次群アラーム情報を受ける
と、強制的に、ＡＩＳ状態遷移処理を行なうように構成
されていることを特徴とする、請求項１記載の受信ポイ
ンタ処理装置。 - 【請求項１３】 該ポインタ処理部が、 該伝送フレームのポインタ・バイトに含まれるポインタ
値の更新を行なうポインタ値更新部をそなえ、 該ポインタ値更新部が、 上記ポインタ値の更新処理を該伝送フレームの伝送速度
に準じた速度に従ってシリアルに行なうように構成され
ていることを特徴とする、請求項１記載の受信ポインタ
処理装置。 - 【請求項１４】 該ポインタ処理部が、 該伝送フレームのポインタ・バイトを検出するポインタ
検出部をそなえるとともに、 該フレーム構成識別部が、 該伝送フレームのフレーム構成毎に状態遷移条件を設定
する遷移条件設定部と、 該ポインタ検出部での検出結果が該遷移条件設定部にお
ける上記状態遷移条件を満たすと、該伝送フレームが上
記状態遷移条件に対応するフレーム構成であると判定す
るフレーム構成判定部とをそなえて構成されていること
を特徴とする、請求項１記載の受信ポインタ処理装置。 - 【請求項１５】 該フレーム構成判定部が、 該ポインタ検出部での検出結果が該遷移条件設定部にお
ける第１の状態遷移条件を満たしていた状態から第２の
状態遷移条件を満たすと、該伝送フレームが上記第２の
状態遷移条件に対応するフレーム構成であると判定する
とともに、上記第１の状態遷移条件下での上記判定結果
を解除するように構成されていることを特徴とする、請
求項１４記載の受信ポインタ処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32058296A JP3425046B2 (ja) | 1996-11-29 | 1996-11-29 | 受信ポインタ処理装置 |
| CA002210839A CA2210839C (en) | 1996-11-29 | 1997-07-18 | Reception pointer processing apparatus in sdh transmission system |
| US08/897,295 US6118795A (en) | 1996-11-29 | 1997-07-21 | Reception pointer processing apparatus in SDH transmission system |
| CNB971184348A CN100353706C (zh) | 1996-11-29 | 1997-09-11 | 同步数字系列传输系统中接收指针处理装置 |
| US09/615,188 US7359316B1 (en) | 1996-11-29 | 2000-07-13 | Reception pointer processing apparatus in SDH transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32058296A JP3425046B2 (ja) | 1996-11-29 | 1996-11-29 | 受信ポインタ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163999A JPH10163999A (ja) | 1998-06-19 |
| JP3425046B2 true JP3425046B2 (ja) | 2003-07-07 |
Family
ID=18123037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32058296A Expired - Lifetime JP3425046B2 (ja) | 1996-11-29 | 1996-11-29 | 受信ポインタ処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6118795A (ja) |
| JP (1) | JP3425046B2 (ja) |
| CN (1) | CN100353706C (ja) |
| CA (1) | CA2210839C (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3663253B2 (ja) * | 1996-05-31 | 2005-06-22 | 株式会社日立コミュニケーションテクノロジー | 多重化伝送装置 |
| US6094440A (en) * | 1996-07-05 | 2000-07-25 | Hitachi, Ltd. | Multiplex type transmitting apparatus |
| GB9718831D0 (en) * | 1997-09-05 | 1997-11-12 | Plessey Telecomm | Data transmission in an sdh network |
| JP2000049731A (ja) * | 1998-07-28 | 2000-02-18 | Fujitsu Ltd | Ｓｄｈ伝送システム及びｓｄｈ伝送装置並びにｓｄｈ伝送システムにおける回線切り替え制御方法 |
| US6765928B1 (en) * | 1998-09-02 | 2004-07-20 | Cisco Technology, Inc. | Method and apparatus for transceiving multiple services data simultaneously over SONET/SDH |
| JP3884956B2 (ja) * | 1999-05-28 | 2007-02-21 | 富士通株式会社 | Ｓｄｈ伝送装置 |
| US7016357B1 (en) * | 1999-10-26 | 2006-03-21 | Ciena Corporation | Methods and apparatus for arbitrary concatenation in a switch |
| JP2001203661A (ja) * | 2000-01-19 | 2001-07-27 | Anritsu Corp | Ｓｄｈ信号のチャネルポインタ解析装置 |
| US7065103B1 (en) * | 2000-04-19 | 2006-06-20 | Nortel Networks Limited | Hyper-concatenation across multiple parallel channels |
| US6973041B1 (en) * | 2000-06-15 | 2005-12-06 | Cisco Technology, Inc. | Path AIS insertion for concatenated payloads across multiple processors |
| AU2001290570A1 (en) * | 2000-08-23 | 2002-03-04 | Geyser Networks, Inc. | System and method of nxsts-1 bandwidth sharing and ring protection |
| US6965619B2 (en) * | 2000-12-04 | 2005-11-15 | Ciena Corporation | Flexible multiplexer/demultiplexer and method for transport of optical line data to a wide/metro area link |
| US6826201B2 (en) | 2000-12-19 | 2004-11-30 | Nortel Networks Limited | Multiplexing SONET /SDH data streams using independent encoding schemes |
| JP3779543B2 (ja) * | 2000-12-20 | 2006-05-31 | 株式会社日立コミュニケーションテクノロジー | 伝送装置におけるパスサイズ制御方法及びオペレーションシステム |
| JP2002261719A (ja) * | 2001-03-02 | 2002-09-13 | Fujitsu Ltd | 伝送方法及びその装置 |
| EP1249953A1 (en) * | 2001-04-12 | 2002-10-16 | Agilent Technologies, Inc. (a Delaware corporation) | Method and apparatus for identifying hierarchical data structures |
| US6580731B1 (en) * | 2001-05-18 | 2003-06-17 | Network Elements, Inc. | Multi-stage SONET overhead processing |
| US7075953B2 (en) * | 2001-07-30 | 2006-07-11 | Network-Elements, Inc. | Programmable SONET framing |
| CA2420151C (en) * | 2002-03-01 | 2006-05-09 | Nippon Telegraph And Telephone Corporation | Hitless switching system and transmission apparatus |
| CN1301599C (zh) * | 2002-06-04 | 2007-02-21 | 中兴通讯股份有限公司 | 上支路信号复帧与指针定位的方法 |
| US20050169167A1 (en) * | 2002-11-29 | 2005-08-04 | Hideaki Tazawa | Line format setting method and communication apparatus using the line format setting method |
| US20040148437A1 (en) * | 2002-12-12 | 2004-07-29 | Koji Tanonaka | Synchronous network establishing method and apparatus |
| US7417985B1 (en) * | 2003-01-30 | 2008-08-26 | Pmc-Sierra, Inc. | Egress selection switch architecture with power management |
| EP1524788B1 (en) * | 2003-10-14 | 2008-07-09 | Alcatel Lucent | Enhanced management of pointer processing in case of concatenated payload in SDH and SONET frames |
| US20060285542A1 (en) * | 2005-06-20 | 2006-12-21 | Futurewei Technologies, Inc. | Method and system for automatically providing and adjusting optical channel concatenation |
| JP4699913B2 (ja) * | 2006-02-14 | 2011-06-15 | 富士通株式会社 | 無瞬断切り替え装置 |
| WO2011068553A1 (en) * | 2009-12-01 | 2011-06-09 | Qualcomm Incorporated | Method and apparatus of processing synchronization shift commands in td-scdma uplink synchronization |
| CN104935405B (zh) * | 2015-05-06 | 2018-08-10 | 天津市德力电子仪器有限公司 | 一种适用于ds-1帧接收侧解析的方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03114329A (ja) * | 1989-09-28 | 1991-05-15 | Fujitsu Ltd | 非同期装置におけるスルーパス方法 |
| JPH05183530A (ja) * | 1991-06-06 | 1993-07-23 | Fujitsu Ltd | 同期ペイロードポインタ処理方式 |
| JPH05167551A (ja) * | 1991-12-18 | 1993-07-02 | Fujitsu Ltd | 同期通信システムにおけるポインターの付け替え方式 |
| US5717693A (en) * | 1992-05-21 | 1998-02-10 | Alcatel Network Systems, Inc. | Sonet payload pointer processing and architecture |
| US5872780A (en) * | 1992-05-21 | 1999-02-16 | Alcatel Network Systems, Inc. | Sonet data transfer protocol between facility interfaces and cross-connect |
| FI90486C (fi) * | 1992-06-03 | 1999-08-11 | Nokia Telecommunications Oy | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä suoritettavan elastisen puskuroinnin toteuttamiseksi |
| FI90485C (fi) * | 1992-06-03 | 1999-08-11 | Nokia Telecommunications Oy | Menetelmä osoittimia sisältävien kehysrakenteiden purkamiseksi ja muodostamiseksi |
| JP3081406B2 (ja) * | 1993-04-26 | 2000-08-28 | 株式会社日立製作所 | ポインタ受信異常判定方法 |
| JP2502263B2 (ja) | 1993-06-18 | 1996-05-29 | 日本電気株式会社 | エラ―検出方式 |
| JPH07107061A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | Ａｕポインタ処理方式 |
| US5526344A (en) * | 1994-04-15 | 1996-06-11 | Dsc Communications Corporation | Multi-service switch for a telecommunications network |
| US5461622A (en) * | 1994-06-14 | 1995-10-24 | Bell Communications Research, Inc. | Method and apparatus for using SONET overheat to align multiple inverse multiplexed data streams |
| JP3161911B2 (ja) | 1994-08-03 | 2001-04-25 | 富士通株式会社 | 回線切替方法及び回線切替装置 |
| JP3412922B2 (ja) | 1994-09-02 | 2003-06-03 | 富士通株式会社 | 同期ディジタルハイアラーキに基づくオーバヘッド終端及びポインタ処理装置 |
| JPH08293847A (ja) | 1995-02-24 | 1996-11-05 | Toshiba Corp | 通信制御装置、通信制御方法及び通信制御システム |
| US5563890A (en) * | 1995-06-14 | 1996-10-08 | National Semiconductor Corporation | SONET/SDH pointer justification gap elimination circuit |
| US5751720A (en) * | 1995-06-28 | 1998-05-12 | Nippon Telegraph And Telephone Corporation | Pointer processor and pointer processing scheme for SDH/SONET transmission system |
| US6041043A (en) * | 1996-10-25 | 2000-03-21 | Tektronix, Inc. | SONET path/ATM physical layer transmit/receive processor |
-
1996
- 1996-11-29 JP JP32058296A patent/JP3425046B2/ja not_active Expired - Lifetime
-
1997
- 1997-07-18 CA CA002210839A patent/CA2210839C/en not_active Expired - Fee Related
- 1997-07-21 US US08/897,295 patent/US6118795A/en not_active Expired - Lifetime
- 1997-09-11 CN CNB971184348A patent/CN100353706C/zh not_active Expired - Fee Related
-
2000
- 2000-07-13 US US09/615,188 patent/US7359316B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2210839A1 (en) | 1998-05-29 |
| US7359316B1 (en) | 2008-04-15 |
| CN100353706C (zh) | 2007-12-05 |
| JPH10163999A (ja) | 1998-06-19 |
| CA2210839C (en) | 2001-07-03 |
| CN1184387A (zh) | 1998-06-10 |
| US6118795A (en) | 2000-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3425046B2 (ja) | 受信ポインタ処理装置 | |
| US5265096A (en) | Sonet alarm indication signal transmission method and apparatus | |
| US5136587A (en) | Digital signal multiplexing apparatus and demultiplexing apparatus | |
| JPH0993305A (ja) | Ｓｄｈ／ｓｏｎｅｔ相互接続用インターフェース装置 | |
| JP3796393B2 (ja) | 伝送装置 | |
| US6094440A (en) | Multiplex type transmitting apparatus | |
| KR19980014261A (ko) | 에스티엠(stm) 기반 에이티엠(atm) 셀 물리계층 처리회로 | |
| JP2000022652A (ja) | バーチャルコンカチチャネル管理方法及びこれに用いられる伝送装置 | |
| US8068518B2 (en) | Method and device for virtual concatenation transmission | |
| US5490142A (en) | VT group optical extension interface and VT group optical extension format method | |
| CA1331639C (en) | Process for coupling and uncoupling signals into and out of the sub-areas of supplementary signals of transport modules of a synchronous digital signal hierarchy | |
| JP2723699B2 (ja) | Ｔｕ−３ポインター付替処理方式 | |
| GB2346783A (en) | Reframer and loss of frame (LOF) check apparatus for a digital hierarchy signal | |
| JPH0693669B2 (ja) | 非同期１３９２６４―ｋビット／秒―信号を１５５５２０―ｋビツト／秒―信号に挿入させるための方法 | |
| JPH1028102A (ja) | Ｓｄｈ伝送方式におけるポインタ処理装置 | |
| US7305014B2 (en) | Synchronous system bus | |
| US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
| US6208648B1 (en) | Network element and input/output device for a synchronous transmission system | |
| US5574719A (en) | Transmission system | |
| KR100271311B1 (ko) | 광가입자 전송장치에서의 관리단위신호에 대한 관리단위 포인터및 계위단위 포인터 처리장치 | |
| EP0999667A2 (en) | Method and circuit for improving the pointer processing in synchronous digital hierarchy (SDH) transmission frames | |
| US8380871B1 (en) | Efficient delayed overhead processing techniques | |
| CN117155523B (zh) | 基于fpga的多速率数据定帧装置及方法 | |
| US20060039416A1 (en) | Time multiplexed SONET line processing | |
| KR100332414B1 (ko) | 동기식 디지털 계위 상의 가상콘테이너 매퍼 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |