JP3796393B2 - 伝送装置 - Google Patents
伝送装置 Download PDFInfo
- Publication number
- JP3796393B2 JP3796393B2 JP2000158295A JP2000158295A JP3796393B2 JP 3796393 B2 JP3796393 B2 JP 3796393B2 JP 2000158295 A JP2000158295 A JP 2000158295A JP 2000158295 A JP2000158295 A JP 2000158295A JP 3796393 B2 JP3796393 B2 JP 3796393B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- blsr
- sts
- information
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
- H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は第１、第２の方向に伝送可能なリング(BLSR)状のネットワークを構成する伝送装置に係わり、特に、各伝送方向にワーキング帯域及びプロテクション帯域が割り当てられた伝送路を介して入力する各チャンネルの信号をクロスコネクトして送出し、伝送路障害に際して信号をプロテクション帯域を用いて逆方向にループバックして救済(BLSRによる救済)する伝送装置に関する。
【０００２】
【従来の技術】
通信量の増大により大容量伝送可能な光通信を利用した同期光通信網SONET
(Synchronous Optical Network)が普及してきている。かかる同期光通信網SONETではSTS-N(N：整数)のフレームフォーマットにしたがってユーザデータを多重伝送する。図１２は51.84MbpsのSTS-1のフレーム構成図であり、全体として9×90 (bytes/125μs)を有し、3×9 bytesのオーバヘッドOH、87×9 bytesのSTSペイロードSTS-1 SPEで構成され、ペイロードにおける9 bytesはパスオーバヘッドPOHで、残りの86×9 bytesに複数チャンネルのVT(Virtual Tributary)パケットが多重される。同期光通信網SONETでは上記STS-1の他に、フレームフォーマットしてSTS-3(155.52Mbps)、STS-12(622.08Mbps)、STS-48(2.488Gbps)などがあり、光伝送路により適宜使用できるようになっている。
【０００３】
(a) VT構成
VTパケットは図１３（ａ）〜（ｄ）に示すようにVT1.5, VT2, VT3, VT6の4つのタイプがある。VT1.5は27 bytes(=3×9)でパケットを構成し、１つのVTチャンネルのビットレートは1.728Mbps(=27×8/125 Mbps)である。VT2は36bytes(=4×9)でパケットを構成し、１つのVTチャンネルのビットレートは2.304Mbps(=36×8/125 Mbps)である。VT3は54bytes(=6×9)でパケットを構成し、１つのVTチャンネルのビットレートは3.456Mbps(=54×8/125 Mbps)である。VT6は108bytes(=12×9)でパケットを構成し、１つのVTチャンネルのビットレートは6.912Mbps(=108×8/125 Mbps)である。
【０００４】
(b) STS-1 SPEにおけるVT1.5パケットのマッピング
図１４はVT-structured STS-1 SPEにおけるVT1.5パケットのマッピング説明図であり、第1列はパスオーバヘッドPOH、第30列、第59列はオール"1"の固定スタッフ(Fixed Stuff)で、これらによりペイロードSTS-1 SPEは28列の3つの領域に区分されている。各領域の28列には順次1-1,2-1,3-1,4-1,5-1,6-1,7-1,1-2,2-2,...7-4が付されており、第1チャンネルのVT1.5パケットは第2、31、60列に配置され、第2チャンネルのVT1.5パケットは第3、32、61列に配置され、以下同様に第28チャンネルのVT1.5パケットは第29、58、87列に配置される。
【０００５】
4つのVT-structured STS-1 SPE(フレーム)により500μs構成のVT super frame(マルチフレーム)が定義される。VT superframeを構成する各フレーム(STS-1 SPE)の先頭位置(第１行第2列〜第29列位置)には、図１５に示すようにV1,V2 bytes(VTペイロードポインタ)、V3 byte (ポインタアクションバイト)、V4 byte(未定義バイト)がそれぞれ配列され、残りがVT SPEとなる。図１６（ａ）はVTスーパフレームの全体の構成図であり、V1〜V4バイトと1チャンネルあたり26バイトのVT SPEで構成されている。VT SPEは図１６（ｂ）に示すように4バイトのVTパスオーバヘッドVT POH(V5, J2, Z6 and Z7)と1チャンネルあたり25バイトのVT Payload で構成されている。VTパスオーバヘッドのうちV5 byteはVT SPEの先頭バイトであり、その位置はVTペイロードポインタV1,V2により指示される。尚、V5バイトはエラーチェック(error checking)、信号ラベル(signal label)、パス状態(path status)を示すもので、BIP-2(Bit Interleaved Parity-2)のパリティ結果を含んでいる。
【０００６】
(c) リング構成
同期光通信網SONETのネットワーク構成として信頼性確保の観点から伝送装置をリング状に接続したリング構成が知られている。リング構成によれば、伝送路障害が発生しても代替伝送路を介して伝送を継続することができ、伝送の信頼性を向上することができる。図１７はリング接続可能なADM(Add/Drop Mux)伝送装置の概略構成図、図１８はリング構成説明図である。
ADM伝送装置はMUX(多重)機能とAdd/Drop 機能を備えた端局装置であり、(1) STSレベルでのクロスコネクト機能、(2) VTレベルでのクロスコネクト機能、(3) トリビュタリー側に対するadd/drop機能を有している。例えば、ラインインタフェース(LIF)1a,1bは、高次群信号（例えばOC-12の光信号）をそれぞれEAST側及びWEST側の光伝送路より受信して電気信号に変換すると共にオーバヘッド情報に基づいた処理を行い、デマルチプレクサ(DMUX)2a,2bは高次群信号を低次群信号（例えばSTS-1の電気信号）に分離し、STS/VT クロスコネクト部3はSTSレベルでスイッチングし、マルチプレクサ(MUX)4a,4bはスイッチング後のSTS-1信号を多重して高次群信号にし、ラインインタフェース(LIF)5a,5bは該高次群信号にオーバヘッドを付加して光信号に変換してWEST側及びEAST側の光伝送路に送出する。
【０００７】
又、STS/VT クロスコネクト部3はトリビュタリーインタフェース6a,6b..からMUX/DMUX 7a,7b..を介して挿入(Add)されたSTS-1信号をSTSレベルでスイッチングしてEAST方向あるいはWEST方向に送出すると共に、EAST側あるいはWEST側の伝送路から受信した信号をトリビュタリー側にドロップし、MUX/DMUX 7a,7b..を介して所定速度のVT信号に分離し、トリビュタリーインタフェース6a,6b..よりトリビュタリー側に送出する。更に、STS/VT クロスコネクト部3はVTレベルでのクロスコネクトスイッチを内蔵しており、所定のSTS-1信号をVTチャンネルに分解し、VTレベルでスイッチングすると共に、スイッチング後のVT信号を多重してSTS信号にし,該STS信号にSTSレベルのクロスコネクト処理を施して所定の伝送路に送出する。EAST側及びWEST側の伝送路は共にworking帯域(working channel)とプロテクション帯域(protection channel)が割り当てられており、通常伝送装置はワーキング帯域を用いて信号の伝送を行う。
【０００８】
(d) 伝送路障害時におけるプロテクション
リング構成では図１８に示すように、図１７のADM装置10a〜10dをリング状に接続し、所定の伝送路に障害が発生したり、品質が劣化すれば、該伝送路を通らない方向に信号を伝送し、これにより通信を継続して信頼性、品質を確保する。
図１９はSONETリングネットワークにおける伝送路切替方式の１つであるUPSR（Unidirectional Path Switched Ring）の説明図で、リングを構成する同期多重伝送路上の送信ノードＡから２方向に信号を送出し、受信ノードＣでとちらか一方を選択することによりパスの切り替え／切り戻しを行う。図１９（ａ）において、ノードＡは入力信号を、(1)ノードＤを介してノードＣに至るルートと、(2) ノードＢを介してノードＣに至るルートの２方向に送出し、ノードＣは通常はノードＤを介して到来する信号を選択する。この通常選択されるルートをデフォルトパスという。デフォルトパスを介した通信中に図１（ｂ）に示すように、ノードＡ→ノードＤ間の伝送路に障害が発生して通信ができなくなると、ノードＣはノードＢを介して到来する信号を選択することにより通信を継続する。このように通常選択されないが、デフォルトパスの障害時に選択されるパスを非デフォルトパスといい、また、上記のパスの切換を行う機能部分をパスプロテクションスイッチという。
【０００９】
図２０はSONETリングネットワークにおけるBLSR（Bidirectional Line Switch Ring）による救済説明図であり、通常はworking Channelを用いて通信を行ない、伝送路に障害が発生した時protection channelを使用して通信を救済する。例えば、OC-12の場合、伝送路にはEAST方向及びWEST方向にSTS-1レベルで12チャンネルが存在し、そのうち1〜6チャンネルがworking channel、7〜12チャンネルが protection channelとなっている。図２０（ａ）において、ノードＡはトリビュタリー側から入力した信号をworking channelを使用してEAST側にノードＤを介してノードＣに送出する。かかる通信中に、ノードＡ、ノードＤ間の伝送路に障害が発生すると、ノードＡはEAST側にノードＤを介して通信ができなくなる。そこで、図２０（ｂ）に示すようにprotection channelを使用してWEST側にノードＢ→ノードＣ→ノードＤまで送り、ノードＤでループバックしてノードＣに信号を送出する。又、図２０（ｃ）において、ノードＢはworking channelを使用して信号をEAST側よりノードＡを介してノードＤに送出している。かかる通信中に、ノードＡ、ノードＤ間の伝送路に障害が発生すると、ノードＡはEAST側から到来する信号をprotection channelを使用してWEST側にループバックしてノードＢ、ノードＣを介してノードＤに送出する。
【００１０】
(e) ADM機能を備えた伝送装置
図２１はADM機能を備えた伝送装置(VTクロスコネクト装置)のより詳細な構成例であり、STSクロスコネクト及びVTクロスコネクトを行なうクロスコネクト部分を詳細に示している。伝送装置10は、STSクロスコネクト部10A、VTクロスコネクト部20A、入力側のINF部301〜30n、出力側のINF部401〜40nで構成されている。
STSクロスコネクト部10AはSTS信号のクロスコネクトを行ない、VTクロスコネクト部20AはVT信号のクロスコネクトを行ない、入力側の回線INF部301〜302はEAST/WEST側の光伝送路から入力する光信号を電気信号に変換すると共にSTS終端処理を行い、トリビュタリーINF部303〜30nはトリビュタリー側から入力する低次群信号をSTS信号に多重して送出し、出力側の回線INF部401〜402はSTSクロスコネクト部から出力するSTS信号を光信号に変換すると共にオーバヘッドを付加して EAST/WEST側光伝送路に送出し、トリビュタリーINF部403〜40nはSTS信号を低次群信号に分離してトリビュタリー側へ送出する。
【００１１】
STSクロスコネクト部10Aは、(1) STSレベルでクロスコネクトを行なうSTS信号回線切り替え部(STS TSI部) 11, 12、(2) STS終端処理を行ってSTS信号をVT信号に分解するSTS終端部14、(3) UPSRによるパスプロテクションを行なうSTSパスプロテクションSW部(STS PSW部)15、(4) VTレベルでクロスコネクトしたVT信号を多重して得られるSTS信号をSTSレベルでクロスコネクトするSTS信号回線切り替え部(STS TSI部)13、(5) STS TSI部11とSTS TSI部13でクロスコネクトされたSTS信号の一方を選択するセレクタ部(SEL部)16を有している。
VTクロスコネクト部20Aは、(1) VTチャンネル毎にスケルチ処理を行なうVT SQL部) 21、(2) VTレベルのクロスコネクトを行なうVT信号回線切り替え部(VT TSI部 22、(3) パスプロテクション切換を行なうVTパスプロテクションSW部(VT PSW部)23を有している。スケルチ処理とはBLSRで救済できない障害が所定のVTチャンネルに発生した時、該VTチャンネルへ障害通知信号(スケルチ判定結果)を挿入することである。
【００１２】
INF部301〜30nから入力された信号は分岐ポイント24で2つに分岐し、それぞれ STS TSI 11, 12に入力する。STS TSI 11はINF部301〜30nから入力するSTS信号のうちVTレベルでのクロスコネクトが不要なSTS信号をSTSレベルでクロスコネクトし、STS PSW部15を介してSEL部16に入力し、SEL部は所定のSTS信号を選択してINF部401〜40nに入力する。一方、STS TSI 12はINF部301〜30nから入力するSTS信号のうちVTレベルでのクロスコネクトが必要なSTS信号のみをSTSレベルでクロスコネクトし、しかる後、STS終端部14はクロスコネクトされたSTS信号に対してSTS終端処理を行い、得られたVTチャンネル毎の信号(VT信号)をVTクロスコネクト20Aに入力する。VTクロスコネクト20Aにおいて、VT SQL部21はVTスケルチ処理を行い、VT TSI部はVTレベルでクロスコネクトしてVT PSW部23を介して図示しない多重部(STS MUX部)に入力し、多重部でVT信号を多重してSTS信号にしてSTS TSI部13に入力する。STS TSI部13は入力されたSTS信号をSTSレベルでクロスコネクトし、 SEL部16に入力し、SEL部は所定のSTS信号を選択してINF部401〜40nに入力する。VT SQL部21 はスケルチ処理を行ない、BLSRによる救済不可能な障害が発生した時、VTチャンネル毎にVT信号にAIS(Alarm Indication Signal)を挿入するためのスケルチ処理を行なう。
【００１３】
(f) スケルチ
図２２はVTスケルチの説明図であり、EAST方向（EAST側入力)及びWEST方向(WEST側入力)のBLSR構成を示している。EAST方向及びWEST方向においてBLSRは現用チャネル(working channel)と予備チャンネル(protection channel)を有している。図２２(a)では、所定VTチャンネルの信号(VT信号)がノードＡから入り、ノードＤを通過してノードＢから出ていることが示されている。又、各ノードには着目ノードＢのノードIDを0としEAST方向に0より昇順に1,2,3が付与されている。各ノードはVTチャンネル毎に、VTスケルチを行なうかどうか(AIS信号を挿入するかどうか)の判定を行なう際に使用するスケルチテーブル（図２２(b))を備え、該テーブルにはEAST方向及びWEST方向における接続先ノードIDが記録される。すなわち、テーブルのEast側には着目ノードに対して物理的に決まってEAST側の入力ノードが設定され、WEST側には着目ノードに対して物理的に決まってWEST側の入力ノードが設定される。図２２(a)の例では着目ノードＢのEAST側に入力してDropされるVTチャンネルのSource Node はノードＡ(ID=2)である。したがって、該VTチャンネルのスケルチテーブルのEAST side欄にノードID＝2が設定される。なお、WEST側からの入力がないためWEST side欄には0が設定される。ここで、ポイントＥ、Ｆにおいて障害が発生すると、ノードＢはVTチャンネル上でFar End Node IDとしてノードID=2を検出できなくなるため、救済不可能な障害が発生したものとして該VTチャンネルに対してスケルチを実行する。すなわち、該VTチャンネルにVTパスAISを挿入する。
【００１４】
図２３は、図２１におけるVT SQL部21の従来技術による構成図である。スケルチテーブル設定部50は、各STSチャネルSTS ch1〜STS chN(501〜50N)毎に28 VTチャンネル分のレジスタ(VT1〜VT28)を有し、制御部(μ-COM)57は各レジスタへデータ(スケルチテーブル)を設定する。SQL判定部521〜52Nは各STSチャンネル毎にそれぞれ28 VTチャンネル分の判定部を備え、28×N個の各VTチャンネル毎にFar End Node IDとスケルチテーブルに設定されているノードIDを比較し、VTスケルチを実行するかどうかの判定を行ない、ラッチ部541〜54Nは28×Nの各VTチャンネルの判定結果を保持し、スケルチ挿入部56は該当VTチャンネルに対してVTパスAISを挿入する。EAST,WEST方向の伝送路毎にFar End Node ID (接続されているノードの中でデータ伝送可能な最も遠いノードのID)がオーバヘッドより判明するから、SQL判定部521〜52Nは該Far End Node IDと各VTチャンネルのスケルチテーブルに設定されているノードIDとを比較し、(1) Far End Node IDがノードIDと等しいか大きければ救済不可能な障害が発生していないと判定し、(2) Far End Node IDがノードIDより小さければ救済不可能な障害が発生していると判定し、該当VTチャンネルにVTパスAISを挿入する。例えば、図２２(a)の例においてポイントＥ、Ｆで障害が発生していると、ノードＢにおけるEAST側のFar End Node IDはノードＤのID=1となり、設定ノードID(=2)>Far End Node ID(=1)となるため、該当VTチャンネルに対してスケルチを実行する。
【００１５】
(g) BLSR情報、NUT情報
スケルチはBLSR(Bidirectional Line Switch Ring)による救済が不可能となったVTチャンネルにAISを挿入するものである。このため、BLSR救済の対象外であるVTチャンネルに対してスケルチ処理を行う必要がない。換言すれば、BLSRを介して入力するSTSチャンネルにマッピングされているVTチャンネルに対してのみスケルチ処理を行えば良く、BLSRを介して入力しないSTSチャンネル(トリビュタリー側から入力するSTSチャンネル)にマッピングされているVTチャンネルについてはスケルチ処理を行う必要はない。そこで、従来はSTS TSI 12（図２１参照）によるSTSクロスコネクト後のN個の全STSチャンネルについて、BLSR救済対象であるか否を示す情報(BLSR情報)を設定し、BLSR救済対象のVTチャンネルについてのみスケルチ処理を行うようにしている。
【００１６】
又、BLSR救済対象のSTSチャンネルであってもBLSRのAutomatic Protection
Switchの手法を用いないSTSチャンネルがある。例えば、UPSRなど別の救済方法で救済したい場合、あるいは、protection channelをwork channelと同等に使用し、障害が発生してもBLSR救済をしない場合である。かかるSTSチャンネル(トラヒック)にマッピングされたVTチャンネルについてはスケルチ処理を行う必要がなく、このトラヒックをNUT(non-preemptible unprotected traffic)という。このため、従来はSTS TSI 12（図２１参照）によるSTSクロスコネクト後のN個の全STSチャンネルについて、NUT channelであるか否を示すNUT情報を設定し、 BLSR救済対象channelで、かつ、NUT channel として設定されていないSTSチャンネル(トラヒック)のVTチャンネルについてのみスケルチ処理を行うようにしている。すなわち、BLSR救済対象channelであってもNUT channelであればスケルチ処理を行わない。
【００１７】
図２４はBLSR情報設定部とNUT情報設定部を備えたスケルチ処理部の全体の構成図であり、図２３と同一部分には同一符号を付している。P/S変換部531〜53Nはラッチ541〜54Nのそれぞれに記憶された28 VTチャンネルのスケルチ判定結果をシリアルに変換して出力するもの、多重部55は各P/S変換部531〜53Nから出力するN×28個のスケルチ判定結果を多重してスケルチ挿入部56に入力し、スケルチ判定結果をVTチャンネル信号に挿入するものである。
BLSR情報設定部61はN個のSTSチャンネルのそれぞれのレジスタ611〜61Nに対してBLSR情報を設定し、NUT情報設定部62はN個のSTSチャンネルのそれぞれのレジスタ621〜62Nに対してNUT情報を設定する。BLSR判定部63は全STSチャンネルのそれぞれについてBLSR情報とNUT情報を用いてスケルチ処理を行うか否かを判断し、スケルチ処理を行なわないSTSチャンネルに応じたラッチ541〜54Nにクリア信号(マスク信号)CLRを出力し、スケルチ処理を行う必要があるSTSチャンネルに応じたラッチ回路541〜54Nにのみスケルチ判定結果をラッチさせる。
【００１８】
(h) Activate 処理
VTスケルチ判定結果を監視し、スケルチモニター情報を要求によりCPUへ通知する必要がある。このため、図２５に示すように多重部55にActivate 処理部64を接続し、N×28個の全VTチャンネルのスケルチ判定結果を監視するようにしている。Activate 処理部64は、N×28個の全VTチャンネルのスケルチ判定結果を保持するスケルチモニタ情報保持部64aと、全VTチャンネルのそれぞれについて設定時間以上継続してスケルチ状態(救済不可能状態)になったか監視するタイマー部64bを有している。すなわち、Activate 処理部64は図２６に示すようにスケルチ判定結果SQLが設定時間ｔs以上継続してハイレベルの時、CPUに見せる情報 SQLCOMをハイレベルにし、スケルチ判定結果SQLがローレベルになると直ちに情報SQLCOMをローレベルにする。
【００１９】
図２７はActivate処理部の構成図であり、N×28個の全VTチャンネルのスケルチ判定結果(生情報)HWtを記憶する記憶部65a、生情報HWtの変化情報Δ(t,t-1)を演算するEOR回路65b、N×28個の全VTチャンネルの変化情報Δ(t,t-1)を記憶するラッチ部65c、CPUに見せる情報SWtを図２８の論理表にしたがって演算して出力するハードウェア部65d、前サンプリング時におけるN×28個の全VTチャンネルのSWtを記憶する記憶部65eを有している。
【００２０】
(i) サービスセレクタ情報
VT回線切換部(VT TSI) 22(図２１参照）後のVTプロテクションスイッチ部(VT PSW 23)のセレクタを、サービスセレクタ(Service Selector)として使用するか、USPRのPath 選択スイッチとして使用するかを設定する必要がある。
図２９はセレクタをService Selectorとして使用する場合の説明図である。 BLSR Ringは、最大16ノードまで拡張できるがそれ以上のノード数を収容する為には、図２９に示すように2以上のBLSR Ring を構築し、それらを相互接続する必要がある。Service Selector (SS)は、このリングシステム間の相互接続におけるVTレベルでの救済を実現する。すなわち、一方のリングのService Selector (SS)は、他方のリングより直接DropされてくるInset側と同一リング内のSecondary Nodeから入力されてくるThrough側の信号についてVTレベルの救済を行う目的でVT channel単位のPath切り換えを行う。例えば、BLSR Ring R1のノードＡから送出されたVT信号はInset側とThrough側を介してBLSR Ring R2のサービスセレクタSS2に入力する。サービスセレクタSS2は通常Through側より入力するVT信号を選択してノードＡ′に送出する。かかる状態において、Ｆ点で伝送路障害が発生すると、サービスセレクタSS2は以後Insert側より入力するVT信号を選択してノードＡ′に送出し通信を継続する。
【００２１】
図３０はセレクタをUPSRのPath 選択スイッチとして使用する場合の説明図であり、セレクタ76にはEAST側(デフォルト側)とWEST側(非デフォルト側)より信号が入力するが、セレクタ76はPSW制御部75の制御で通常デフォルト側の信号77を選択して出力する。デフォルト側のALM検出部70と非デフォルト側のALM検出部71は入力信号よりデフォルト側、非デフォルト側のアラームを検出してALMレジスタ72にセットすると共に、PSW制御部75にアラームの発生を通知する。したがって、デフォルト側での通信中にデフォルト側ALM検出部70がアラームを検出すると、PSW制御部75の制御によりセレクタ76は非デフォルト側からの信号を選択して通信を継続する。障害によりデフォルトパスから非デフォルトパスに切り替えられた後、デフォルトパスが障害から回復すると、WTR制御レジスタ74に設定されているWTR(Wate To Restore)時間経過後に元のデフォルトパスに切り戻す。WTR制御レジスタ74には、CPU 73からWTR時間が設定される。
【００２２】
図３１はスケルチ処理部の後段にサービスセレクタ情報設定部を配列した構成図であり、図２４と同一部分には同一符号を付しており、スケルチ挿入部56にVT信号回線切り替え部(VT TSI)22、VTプロテクションスイッチ部(VT PSW)23が順に接続されている。サービスセレクタ情報設定部66はN×28個の全VTチャンネルについて、 VTプロテクションスイッチ部(VT PSW)23のセレクタを、Service Selectorとして使用するか、UPSRのPath 選択スイッチとして使用するかを設定し、P/S変換部67は設定されたサービスセレクタ情報をVTチャンネルに同期して順次読み出してVTプロテクションスイッチ部(VT PSW)23に入力し、VTプロテクションスイッチ部(VT PSW)23はサービスセレクタ情報に基づいてservice selectorあるいはUPSRパススイッチとして選択動作を実行する。
【００２３】
(j) 2つのVT交換部間の同期制御
VT交換およびATM交換の共存を可能とするために、VT/ATM交換部用に2スロット備え、適宜VT交換部とATM交換部を差し替えて使用可能としたADM装置がある。これは、ATMレベルの交換をしたいユーザ、VTレベルでの交換をしたいユーザ、 ATM/VT両方の交換をしたいユーザがいるからである。VTレベルのみの交換をするには、各スロットにVT交換パッケージを挿入し、2つのVT交換部間でそれぞれに割り当てられたVTチャンネル信号(VT信号)の受け渡しが必要になり、このため両VT交換部におけるVT信号の位相差を吸収する必要がある。
【００２４】
図３２はVT交換部81,82間でVTチャンネル信号(VT信号)の受け渡しを行う構成図であり、STS交換部(STS TSI)80から出力するSTS信号が半分づつそれぞれVT交換部81,82に入力する(DATA1,DATA2)。VT交換部81,82は同一の構成を備え、VTポインタ付け替え部81a,82a、エラスティックメモリ(ES部)81b,82b、VT回線切換部81c、82c、PSW/SS部 81d,82d、マルチフレームタイミング生成部81e、82eを備えている。VT回線切替え部81c,82cの前段に設けられたエラスティックメモリ81b,82bは、2つのVT交換部のデータ間の位相差を吸収するものである。2つのVT交換部81,82間でVTポインタ付け替え後のVTチャンネル信号を互いに送受し、授受データをエラスティックメモリ(ES部)81b,82bに記憶し、しかる後、エラスティックメモリ(ES部)81b,82bよりマルチフレームタイミングで読み出すことにより両VT交換部81,82のデータ間の位相差を吸収する。
【００２５】
【発明が解決しようとする課題】
(a) 第1の問題点
従来、VTアクセスを行なうSTS信号(VT-accessed STSs)を任意に選択するADM装置では、NUT情報設定のために図２４に示すようにSTS-1チャンネル数分(=Nチャンネル分)のNUT情報設定用のレジスタ621〜62Nを用意している。しかし、Nチャンネル全てのSTS信号がBLSRより入力しなければ(Nチャンネル全てがBLSR救済対象チャンネルでなければ)、無駄なレジスタを用意しておくことになり、非効率的な構成となる。例えば、ADM装置がSTS-1信号を最大N(=192)チャンネル分クロスコネクトする場合において、BLSRのEAST、WEST方向の最大伝送レートがOC-48であれば、96個のSTS-1チャンネルにNUT情報を設定すれば良く、N(=192)個のレジスタを用意する必要はない。
【００２６】
又、NUTチャンネルであるか否かの設定はLINE側インタフェースにおいて、 East側のWorkingチャンネル、East側のProtectionチャンネル、West側のWorkingチャンネル、West側のProtectionチャンネルの4種類チャンネルを1セットにして設定されている。例えばOC-48であれば、EAST側におけるSTS-1のWorking チャンネル #1-24に設定されたNUT情報は、EAST側のProtectionチャンネル #25-48、West側のWorkingチャンネル #1-24、West側のProtection チャンネル #25-48に設定されるNUT情報と同じである。従って、24(=96/4)個のEAST側working channelについてのみNUT情報を設定すれば良い。また、Enhance NUTをサポートしている場合は、(Enhance NUTとは、Working チャンネルとProtection チャンネルを個別に指定可能とするNUT)East側のWorkingチャンネルとWest側のWorkingチャンネルの2種類を1セットにして設定されている。従って、48(=96/2)個のEast側Working channel及びEast側Protection channelについてのみNUT情報を設定すれば良い。それにも係らず従来は、任意に選択されたVT-accessed STSsがLINE側インタフェースにおけるチャンネルとリンクされていないために、4種類の全チャンネル(=192)にNUT情報を個別に設定させており、回路効率が良くないという欠点があった。
【００２７】
(b) 第2の問題点
従来、BSLR救済対象のSTS-1チャンネルを識別する為に、図２４に示すように装置の最大のSTS-1チャンネル数分(Nチャンネル分)のBLSR情報設定用のレジスタ611〜61Nを用意している。しかし、BLSR情報は、装置のLINE側インタフェースにおいてLINE単位に一義的に決まる情報であり、STS単位に入れ換えた後のSTS-1チャンネル毎にBLSR情報を持たせることは、無駄なレジスタを用意しておくことになり、非効率的な構成となっていた。例えば、BLSRが収容可能な最大のSTS-1チャンネル数をn(OC-n)とすれば、EAST/WEST方向及びWork/Protectionそれぞれに共通にn/2個のBLSR情報設定用のレジスタを設けるだけで良く、OC-48であれば24個のレジスタを設けるだけで良い。。
また、従来は図２４に示すように、BLSRトラヒックを識別する為にBLSR情報とNUT情報との論理をとるBLSR判定回路631〜63N、このBLSR判定結果を用いてVTスケルチ判定結果をマスク処理するマスク処理回路(ラッチ回路)541〜54Nがそれぞれ、装置の最大STS-1チャンネル数分(Nチャンネル分)必要であり、非効率的な回路構成となっていた。
【００２８】
(c) 第3の問題点
従来、VT-accessed STSsを任意に選択した場合のVTスケルチ・モニター情報を CPUへ通知するために、図２５に示すように装置の最大VTアクセス処理容量に相当する VTチャンネル数分(N×28チャンネル数分)のスケルチモニタ情報保持部が必要であった。しかし、Nチャンネル全てのSTS信号がBLSRより入力しなければ、すなわち、Nチャンネル全てがBLSR救済対象チャンネルでなければ、無駄なレジスタを用意しておくことになり、非効率的な構成となっていた。又、全てのVT-accessed STSsがBLSRより入力する場合でも、スケルチ挿入対象とならないプロテクションチャンネル分に相当する無駄なスケルチモニタ情報保持部を用意しておくことになり、非効率的な構成となっていた。
【００２９】
(d) 第4の問題点
従来、VT-accessed STSsを任意に選択した場合、VTパス・プロテクションスイッチ部(VT PSW)をVT サービスセレクタ(Service Selector)として動作させるか、(2) UPSRのパス選択スイッチとして動作させるかは、Service Selector情報(SS情報)により設定されている。すなわち、最大VTアクセス処理量であるN×28 VTチャンネルそれぞれにSS情報設定用のレジスタをSS情報設定部66に用意し(図３１）、各レジスタに所定のVTチャンネルのSS情報を設定する。そして、主信号のシリアル処理に合わせてSS情報をSS情報設定部66より直列的に読み出してVTパス・プロテクションスイッチ部に渡す。これにより、VTパス・プロテクションスイッチ部は、VTチャンネル毎にSS情報に基づいてVT Service SelectorあるいはUPSRのパス選択スイッチとして動作する。
【００３０】
ところで、VTパス・プロテクションスイッチ部(VT PSW)は、BLSR救済対象のSTS-1チャンネルに収容されているVTチャンネルに対してのみVT サービスセレクタとして動作し、それ以外のVTチャンネルに対してはUPSRのパス選択スイッチとして動作すれば良い。これは、SS情報がBLSR情報とNUT情報とから判断可能であることを意味している。それにも係わらず、従来は、VTパス・プロテクションスイッチ部がVT回線切替え後に位置するため、NUT情報やBLSR情報の設定に関係無く別個にSS情報設定用レジスタを設けるものであった。このため、レジスタの重複により、回路効率が良くないという問題があった
【００３１】
(e) 第5の問題点
VT交換およびATM交換の共存を可能とするために、ADM装置にVT/ATM交換部を2スロット分用意し、VT交換部とATM交換部を差し替え可能な構成としている。かかるADM装置においてVT交換のみを行なう場合、図３２に示すように各VT交換部に割り当てられたVTチャンネル信号(VT信号)を相互に送受する必要がある。この為に2つのVT交換部間でVTポインタ付け替え後のデータを受渡し、回線切替え前の位置に設けたエラスティックメモリに記憶し、マルチフレームタイミングに同期して読み出すことにより2つのVT交換部のデータ間の位相差を吸収するようにしている。しかし、各VT交換部は独立したマルチフレームタイミングを基にVTポインタ付け替えを行なっているため、2つのVT交換部のVTポインタ付け替え後のデータ間の位相差が非常に大きくなり、この位相差を吸収するためには非常に大きな容量のエラスティックメモリを用意する必要があることから、回路効率が良くないという問題があった。
【００３２】
以上より、本発明の目的は、NUT情報設定用のレジスタを削減して装置の小型化を図ることである。
本発明の別の目的は、BLSR情報設定用のレジスタ、BLSR判定回路およびVTスケルチのマスク処理回路を削減して装置の小型化を図ることである。
本発明の別の目的は、Activate処理に必要なチャンネル数を削減してスケルチモニタ情報保持用のレジスタ数を削減して装置の小型化を図ることである。
本発明の別の目的は、既存のService Selector設定レジスタを削除することによって装置の小型化を図ることである。
【００３３】
【課題を解決するための手段】
本発明では、BLSRが収容可能な最大STS-1チャンネル数をnとすれば、n/4チャンネル数分、すなわち、East側Workingチャンネル分のみのNUT情報設定用のレジスタを用意し、該レジスタにEast側WorkingチャンネルのNUT情報を設定し、該NUT情報を、EAST側Workingチャンネル、EAST側Protectionチャンネル、WEST側Workingチャンネル、WEST側ProtectionチャンネルのNUT情報として共用する。また、Enhance NUTをサポートする場合は、n/2チャンネル数分、すなわちEast側WorkingチャンネルとEast側Protectionチャンネル分のみのNUT情報設定用レジスタを用意し、該レジスタにEast側WorkingチャンネルのNUT情報とEast側ProtectionチャンネルのNUT情報を設定し、該East側WorkingチャンネルのNUT情報をEast側/West側WorkingチャンネルのNUT情報として共用し、該East側ProtectionチャンネルのNUT情報をEast側/West側ProtectionチャンネルのNUT情報として共用する。このようにすれば、NUT情報設定用のレジスタを削減して装置の小型化を図ることができる。
【００３４】
本発明では、BLSRに収容されたSTSチャンネル(BLSR救済対象チャンネル)のNUT情報とBLSRのオペレーティング・レート(STS-12,STS-48など)を示す BLSRタイプ設定情報とを使用してBLSR判定を行なう。このようにすれば、BLSR情報設定用のレジスタを削減でき、しかも、BLSR判定処理チャンネル数が少なくなってBLSR判定回路およびVTスケルチのマスク処理回路を削減でき、装置の小型化を図ることができる。
【００３５】
本発明では、BLSR救済対象チャンネルに収容されたVTチャンネルのVTスケルチ判定結果にActivate処理を行ない、Activate後のVTスケルチ判定結果を主信号のSTS回線設定情報を利用してSTS単位でクロスコネクトしてCPUに通知する。このようにすれば、BLSRに収容されたSTS-1のチャンネル数分のスケルチモニタ情報を保持するだけで良く、Activate処理チャンネル数を削減でき装置の小型化が可能になる。
【００３６】
本発明では、スケルチマスクに使用する為のチャンネル毎のBLSR判定結果を主信号のSTS及びVT回線設定情報に基づいてクロスコネクトすることによって、VTパス・プロテクションスイッチ部をVT Service Selectorとして動作させるか否を示すSS情報に発生する。このようにすれば、既存のService Selector設定レジスタを削除でき、装置の小型化が可能になる。
【００３９】
【発明の実施の形態】
（Ａ）本発明のADM装置
（ａ）構成
図１は本発明のADM機能を備えた伝送装置(VTクロスコネクト装置)の全体の構成図で、STSクロスコネクト部100、VTクロスコネクト部200、入力側のINF部300、出力側のINF部400で構成されている。
STSクロスコネクト部100はSTS信号のクロスコネクトを行ない、VTクロスコネクト部200はスケルチ処理を行うと共にVT信号のクロスコネクトを行なう。入力側のLINE終端部3001〜3002はリング構成のEAST/WEST側光伝送路5001,5002から入力する光信号を電気信号に変換すると共にSTS終端処理を行い、トリビュタリー終端部3003〜300nはトリビュタリー側から入力するDS1などの低次群信号をVT信号に変換し、VT信号を多重してSTS信号にして送出する。出力側のSONET/SDHトランスポート部4001はSTSクロスコネクト部から入力するSTS信号を光信号に変換すると共にオーバヘッドを付加してEAST/WEST側光伝送路に送出し、STM収容部4002はSTS信号をVT信号に分解し、更にDS1などの低次群信号にしてトリビュタリー側へ送出する。
【００４０】
STSクロスコネクト部100は、(1) STSレベルでクロスコネクトを行なうSTS信号回線切替部111, 112、(2) STS終端処理を行ってSTS信号をVT信号に分離するSTS終端部113、(3) STSパスプロテクションを行なうSTSパスプロテクションSW部(STS Path Protection Switch 部)114、(4) VTレベルでクロスコネクトしたVT信号を多重してSTS信号にするSTS多重部(STS MUX部)115、(5) STS多重部から出力する STS信号をSTSレベルでクロスコネクトするSTS信号回線切替部116、(6) STS信号回線切替部111とSTS信号回線切替部116でクロスコネクトされたSTS信号の一方を選択するセレクタ(SEL部)16を有している。
【００４１】
VTクロスコネクト部200は、(1) VTスケルチ制御を行なうVT SQL制御部 211、 (2) スケルチ結果を挿入するVT SQL挿入部212、(3) VTレベルのクロスコネクトを行なうVT信号回線切替部 213、(4) VT service selector あるいはUPSRによるパスプロテクションSWとして動作するVTパスプロテクションSW部214、(5) 主信号のSTSレベルでの回線切替情報(STSクロスコネクト情報)を保持するSTSクロスコネクト情報保持部(ACM1)215、(6) 主信号のVTレベルでの回線切替情報(VTクロスコネクト情報)を保持するVTクロスコネクト情報保持部(ACM2)216、(7) NUT情報及びBLSR情報よりBSLRにより救済すべきVTチャンネルを判別して出力するBLSR救済チャンネル識別部217、(8) VTスケルチ判定結果を監視し、要求によりCPUへ通知するVTスケルチモニター/通知部218、(9) BLSR救済チャンネル情報(BLSR判定結果情報)に基づいて、VTパスプロテクションSW 214をservice selectorとして使用するか否かのSS情報を発生するSS情報発生部219を有している。
【００４２】
VT SQL制御部 211は、BLSRのEast側Workingチャンネルに収容されたVTチャンネルそれぞれにスケルチテーブルを設定するスケルチテーブル設定部221、East側Workingチャンネルに収容されたVTチャンネルそれぞれについてスケルチ判定を行うスケルチ判定部222、VTチャンネル毎のスケルチ結果をラッチするラッチ部223、ラッチ部223よりVTチャンネルのスケルチ結果を並列/直列変換しながら直列的に読み出すP/S部224、主信号データのSTSクロスコネクト情報(回線切替情報)に従ってスケルチ結果を入れ替えてVT SQL挿入部212に入力するセレクタ部225を有している。
BLSR救済チャンネル識別部217は、BLSRのEast側WorkingチャンネルがNUTチャンネルであるかを示すNUT情報が設定されるNUT情報設定用レジスタ231、BLSRのオペレーティングレート(OC-12,OC-48など)を示すBLSR TYPEを設定するBLSRタイプ設定部232、NUT情報とBSLR TYPEに基づいてBSLRにより救済するSTSチャンネル(BLSR救済チャンネル)を判定して、VT SQL制御部211とSS情報発生部219に出力するBSLR判定部233を有している。VT SQL制御部211のラッチ部223はBLSR救済チャンネル(スケルチ判定対象チャンネル)のスケルチ判定結果を記憶し、救済する必要がないSTSチャンネルのスケルチ判定結果をマスクして記憶しない。
【００４３】
VTスケルチモニター/通知部218は、BLSR救済チャンネルのスケルチ判定結果を主信号データの回線設定情報（クロスコネクト情報）に基づいて入れ替える前に、該スケルチ判定結果についてactivate処理を行うactivate処理部241、activate処理後のスケルチ判定結果を主信号データのSTS回線設定情報に基づいて入れ替えて出力するセレクタ242、入替え後のスケルチ判定結果をCPUに送信するインタフェース処理を行うμ-COM INF部243を有している。
SS情報発生部219は、BLSR救済チャンネル識別部217のBSLR判定部233から出力するBLSR判定結果（BLSRに収容されたSTS-1チャンネルをBLSRにより救済するか否かを示す情報）を主信号データのSTS回線設定情報に基づいて入れ替えるセレクタ251、入れ替えられたBLSR救済チャンネルのそれぞれに収容されたVTチャンネルをVTレベルでの回線切替情報に基づいて入れ替え、入替え後のVTチャンネルに対してはservice selectorとして動作するようにVTパスプロテクションSW部214に指示するセレクタ252を有している。
【００４４】
（ｂ）動作
LINE終端部3001〜3002およびTRIB終端部3003〜300nは、回線側および加入者側から送られてきた信号をLINE終端またはパス終端し、終端後の信号を分岐してSTS回線切り替え部111,112に渡す。
STS回線切替え部111は、回線側及び加入者側から送られて来たSTS信号のうちパススルーさせるSTS信号(VTレベルのクロスコネクトしないSTS信号)を選択して回線切替えを行ない、STSパス・プロテクションスイッチ部114は、STSレベルの信号救済の為にパス・プロテクションスイッチ又はService Selector SWとして動作する。
【００４５】
STS回線切替え部112は、回線側及び加入者側から送られて来たSTS信号からVTレベルでのクロスコネクトするSTS信号(VT-accessed STSs)を任意に選択する。 VT-accessed STSsの選択は、STSクロスコネクト情報保持部(ACM1)215からの選択情報に従って実行する。STSパス終端部113はVT-accessed STSsとして選択されたSTS信号にSTSパスの終端処理を施してVT信号に分解し、スケルチ挿入部212は該当するVTチャンネルに対してVT Squelch(スケルチ判定結果)を挿入する。VT回線切替え部213は、VTクロスコネクト情報保持部(ACM2)216からのVT回線設定情報に従ってVTチャンネル単位に回線切替えを行ない、VTパス・プロテクションスイッチ部214は、VT信号のパス・プロテクションスイッチ又はService Selector SWとして動作する。STS MUX部115はVT処理後のVT信号を多重してSTS信号にしてSTS信号回線切替部116に入力し、STS回線切替え部116は再びSTSレベルの回線切替えを行なう。
【００４６】
2:1選択部117は、STSパススルー側のSTS信号とVT-accessed STSs側の信号とのどちらを装置の外に出力するかを選択する。選択されたSTS信号は、SONET/SDHトランスポート部4001およびSTM収容部4002において装置間インタフェース信号に変換された後、回線側及び加入者(トリビュタリー)側に出力される。
VT SQL制御部211の中のスケルチテーブル設定部221は、CPU等から予め設定されたスケルチテーブルを格納する。SQL判定部222は設定されたスケルチテーブルと、障害時にネットワーク上の他の装置から送られてくるFar End Node IDとを用いてスケルチを実行するか否かを判定する。Latch部223は、スケルチ判定部222での判定結果を保持し、P/S部224はLatchされたSQL判定結果情報をSTS単位で直列に読み出し、セレクタ225はSTSクロスコネクト情報保持部(ACM1)215からの回線設定情報に従ってSQL判定結果情報を選択して主信号のVTチャンネルにリンクする。
【００４７】
また、NUT情報設定用レジスタ部231は、CPU等から予め設定されたNUT情報を格納し、BLSR Type設定部232は、CPU等から設定されたBLSRのオペレーティング・レートを示すBLSR Type情報を格納し、BLSR判定部233は設定されたNUT情報とBLSR Type情報とを用いてBLSRトラヒック(BLSR救済対象チャンネル)であるか否かを判定する。NUT情報設定部231およびBLSR判定部233は、BLSRの伝送路に割り当てられているEast側Workingチャンネル分のみ用意されており、BLSR判定結果はVT SQL制御部211のLatch部223に入力され、VT スケルチのマスク情報として使用される。
【００４８】
また、SS情報発生部219のセレクタ251は、STSクロスコネクト情報保持部(ACM1)215に保持されているSTS回線設定情報に従ったタイミングで各BLSR判定結果を選択して出力する。これにより、BLSR判定結果のSTSレベルでのチャンネル入れ替えが行われ、VT回線切替え前の各主信号のVTチャンネルにリンクされる。更に、セレクタ252は、VTチャンネルにリンクされたBLSR判定結果をVTクロスコネクト情報保持部(ACM2)216に記憶されたVTクロスコネクト情報に従ったタイミングで選択して出力する。これにより、BLSR判定結果のVTレベルでのチャンネル入替えが行われ、VTレベルの回線切替え後の主信号のVTチャンネルにリンクする。この入れ換え後のBLSR判定結果情報は、VTパス・プロテクションスイッチ部214に渡される。VTパス・プロテクションスイッチ部214は、入力し他BLSR判定結果をService Selector情報として使用し、BLSRトラヒック(BLSR救済対象チャンネル)であるVTチャンネルに対してService Selector SWとして動作し、他のトラヒックに対してはUPSRのパス選択スイッチとして動作する。
【００４９】
（Ｂ）スケルチ処理
図２はスケルチ処理に関係する部分の構成図であり、図1と同一部分には同一符号を付している。
ADM装置に接続するBLSR Ringのタイプは予め決められており、例えば(1)OC-48の BLSR Ring、(2) OC-12のBLSR Ring#1、(3) OC-12のBLSR Ring#2がADM装置に接続可能である。又、各タイプのBLSRをADM装置に挿入するスロットは予め決まっており、図３(a)に示すように、(1) OC-12 BLSR Ring#1であればスロット1がEAST側、スロット2がWEST側になり、(2) OC-12 BLSR Ring#2であればスロット9がEAST側、スロット16がWEST側になり、(3) OC-48 BLSR Ringであれば、図３(b)に示すように、スロット1,9がEAST側、スロット2,16がWEST側になる。
【００５０】
OC-48あるいはOC-12のBLSR Ringに収容されたSTSチャンネル(救済対象チャンネル)はNUTチャンネルでなければ、BLSRによる救済チャネルである。又、OC-48であれば、EAST側のSTS-1 #1〜#24がworking channel、STS-1 #25〜#48がprotection channel、WEST側のSTS-1 #1〜#24がworking channel、STS-1 #25〜#48がprotection channelとなる。そして、図４に示すようにNUT情報によりEAST側STS-1#1〜#3がNUT channelであると設定されると、EAST側STS-1 #25〜#27及びWEST側STS-1 #1〜#3,STS-1 #25〜#27もNUT channelになる。以上はOC-48の場合であるがOC-12の場合も同様である。
【００５１】
以上から、BLSRタイプがOC-12 Ring #1あるいはOC-12 Ring #2であればEAST側working channel STS-1 #1〜#6にNUT情報を設定すればよく、BLSRタイプがOC-48 Ring であればEAST側working channel STS-1 #1〜#24にNUT情報を設定すればよい。このため、図２のNUT情報設定部231には、トータル36個のNUT情報を設定するためのレジスタを設け、OC-12 Ring #1及びOC-12 Ring #2のEAST側working channel #1〜#6のNUT情報、OC-48 RingのEAST側working channel #1〜#24のNUT情報を設定する。実際には、図５に示すように16ビットレジスタを4つ設け、それぞれに各BLSR TypeのNUT情報を設定する。
【００５２】
又、BLSR TYPE 設定部232には、BLSR TYPE(OC-12 Ring #1,OC-12 Ring #2, OC-48 Ringの別)を設定する。図６はBLSR TYPEの設定例であり、3ビットでBLSR TYPEを設定する。なお、2ビットでBLSR TYPEを設定することもできる。
BLSR判定部233はBLSR TypeとNUT情報に基づいてBLSR救済チャネルを決定し、BLSR救済チャネル情報(BLSR判定結果)を36-24変換部234に入力し、36-24変換部234は24個のBLSR判定結果を出力する。BSLR TYPEはOC-12 Ring #1,OC-12 Ring #2, OC-48 Ringの3種類であり、STS-1救済対象チャンネルの最大数は24チャンネルである。このため36-24変換部234は24個のBLSR判定結果を出力する。
【００５３】
スケルチ処理対象のSTSチャンネルは、BSLRに収容されているSTSチャンネル( BLSR救済対象チャンネル)のうちNUTチャンネルでないチャンネル(BLSR救済対象チャンネル)で、最大数は24チャンネルである。このため、スケルチテーブル設定部221は、STSチャンネルch1〜ch24のそれぞれのVTチャンネルVT1〜VT28に対応してスケルチテーブル2211〜221M (M=24)を備え、μ-COMより各テーブルに対応するVTチャンネルの接続先情報(EAST側及びWEST側における接続先ノードID)を記録する。なお、STSチャンネルch1〜ch24はBLSR救済対象チャンネルをSTS信号回線切替部112でクロスコネクトする前のチャンネルである。
【００５４】
SQL判定部2221〜222M(M=24)はそれぞれ28 VTチャンネル分の判定部を備え、28×M個の各VTチャンネル毎にFar End Node IDとスケルチテーブルに設定されているノードIDを比較し、VTスケルチを実行するかどうかの判定を行なう。ラッチ部2231〜223MはBLSR判定結果に基づいてBLSR救済チャンネルのスケルチ判定結果をラッチし、救済対象外のチャンネルのスケルチ判定結果はマスクしてラッチしない。P/S変換部2241〜224Mはラッチ2231〜223Mのそれぞれに記憶された28 VTチャンネルのスケルチ判定結果をシリアルに変換して出力し、セレクタ225はSTSクロスコネクト情報保持部(ACM1)215に記憶されているSTSクロスコネクト情報に基づいてch1〜ch24に応じたEAST側working/protection channel及びWEST側working/protection channelのタイミングでP/S変換部2241〜224Mからシリアルに出力するスケルチ判定結果を選択し、スケルチ挿入部212に入力する。スケルチ挿入部212は入力するスケルチ判定結果を該当するEAST側working/protection channel及びWEST側working/protection channelのVT信号に挿入する。
【００５５】
以上要約すると、図中の左上から入力されるDataは、VT-accessed STSsとして選択されたSTS信号をVT信号に分解した信号であり、スケルチ挿入部212において、該当するVTチャンネルに対してVTスケルチ判定結果が挿入される。
スケルチテーブル設定部221は、CPU等から設定されたスケルチテーブルを格納するものであり、スケルチ判定部222は設定されたスケルチテーブルと障害時にネットワーク上の他の装置から送られてくるFar End Node IDとを用いてスケルチを実行するか否かを判定するものであり、Latch部223は、スケルチ判定部222での判定結果を保持しておくものである。Latchされた情報はP/S部224からSTS単位に直列に出力され、セレクタ225においてSTSクロスコネクト情報保持部(ACM1)215からの回線設定情報に従って選択される。スケルチ挿入部212はは、セレクタ225より送られてくるスケルチ判定結果を対応するVTチャンネルの主信号に挿入する。
【００５６】
また、NUT情報設定部231は、CPU等から設定されたNUT情報を格納するものであり、NUT情報はBLSRで使用されるEast側Workingチャンネル分のみ用意されている。図２では、OC-48BLSR構成またはOC-12BLSR×2構成に対応する装置の例として、OC-12BLSR用の6チャネル×2とOC-48BLSR用の24チャンネル分のNUT情報を持たせている。
BLSR Type設定部232は、CPU等から設定されたBLSRのオペレーティング・レートを示すBLSR Type情報を格納するものである。BLSR判定部233は、設定されたNUT情報とBLSR Type情報とを用いて、East側Workingチャンネルに当たるチャンネルが実際にBLSRトラヒック(BLSR救済チャンネル)であるか否かを判定するものである。このBLSR判定結果は、OC-48 BLSR用とOC-12BLSR用とが存在するので、BLSR Type情報に基づいて36→24変換部234においてどちらか片方が選択され、VT スケルチ判定結果をマスク処理するためにLatch部223に渡される。
【００５７】
以上のように、本発明によれば、BLSRで使用されるEast側Workingチャンネル分のみNUT情報用レジスタを用意するだけでよいため、NUT情報設定部のレジスタを削減することが可能となり、回路の削減とCPUの処理負荷の軽減が可能となる。装置の最大VTアクセス処理容量を10Gbps(=192 STS-1チャンネル)とすれば、従来のNUT情報設定用レジスタの個数(N)と本発明でのレジスタ個数(M)との比較を図７(a)に示す。
又、本発明によれば、BLSRに収容されたチャンネル(BSLR救済対象チャンネル)にリンクしたNUT情報とBLSRのオペレーティング・レートを示すBLSR Type設定情報とを使用してBLSR判定を行なうことができる。このため、BLSR設定用レジスタを削減することが可能となり、加えて、BLSR判定処理チャンネル数を削減でき、BLSR判定回路およびVTスケルチのマスク処理回路を削減することが可能となる。装置の最大VTアクセス処理容量を10Gbps(=192 STS-1チャンネル)とすれば、従来のBLSR情報設定用レジスタ個数(N)と本発明でのBLSR Typeレジスタ個数(L)との比較を図７（b)に示す。
【００５８】
（Ｃ）VTスケルチモニタ及び通知処理
図８は本発明のVT SQL制御部にVTスケルチモニタ/通知部を接続した構成図であり、図１及び図２と同一部分には同一符号を付している。
ADM装置ではVTスケルチ判定結果を監視し、要求によりCPUへ通知する必要がある。このため、スケルチ判定結果を主信号データのSTS回線設定情報に基づいて入れ替える前に、P/S変換部224よりVTスケルチモニター/通知部218に入力し、ここでBLSR救済チャンネルのスケルチ結果を監視する。
VTスケルチモニター/通知部218は、スケルチ判定結果についてactivate処理を行うactivate処理部241、activate処理後のスケルチ判定結果を主信号データの STS回線設定情報に基づいて入れ替えるセレクタ242、入替え後のスケルチ判定結果をCPUに送信するインタフェース処理を行うμ-COM INF部243を有している。
【００５９】
Activate 処理部241は、BLSR救済対象チャンネルにおける全VTチャンネル(M×28、M=24)のスケルチ判定結果を保持するスケルチモニタ情報保持部241aと、M×28の全VTチャンネルについて設定時間以上継続してスケルチ状態(救済不可能状態)になったか監視するタイマー部241bを有している。Activate 処理部241の動作は図２６〜図２８の従来例と同じである。異なる点は、ADM装置が処理可能なSTSチャンネル数をN(=192)とすれば従来例のActivate処理部がN×28の全VTチャンネルに対してスケルチ結果を監視処理を行うが、本発明ではBLSR救済対象チャンネル数をM(=24)とすればM×28のVTチャンネルに対してスケルチ結果を監視すれば良い点である。
【００６０】
Activate処理部241は、P/S変換部224からSTS単位で直列的に読出される各VTチャンネルにおけるSQL判定結果の連続性をActivateタイマーにより監視するActivate処理を行なう。BLSR救済対象チャンネルにリンクしたM×28個のVTチャンネルのスケルチ判定結果がActivate処理対象となり、スケルチモニタ情報保持部241a、Activateタイマー241bはM×28チャンネル分用意されている。なお、図８では VT1.5を例にとり、STS-1チャンネルに28VTチャンネルがリンクしている場合を示している。
セレクタ242は、主信号データのSTS回線設定情報に基づいてch1〜chM(M=24)に応じたEAST側working/protection channel及びWEST側working/protection channelのタイミングでActivate処理後のSQL判定結果を選択して出力する、これにより、Activate処理後のSQL判定結果のSTSレベルでのチャンネル入替えが行われ、μ-COM INF 243は入れ換え後のSquelch Monitor情報をCPUからの要求に応じて適宜通知する。
【００６１】
以上本発明によれば、BLSR救済対象チャンネルにリンクしたVTスケルチ判定結果にクロスコネクト前にActivate処理を施し、Activate処理後のVTスケルチ判定結果を主信号のSTS回線設定情報を利用して入れ換えてCPUに通知するようにしたから、Active処理チャンネル数を削減することが可能となる。たとえば、装置の最大VTアクセス処理容量を10Gbps(=192 STS-1チャンネル)とした場合の従来のActivate処理チャンネル数(N×VT)と本発明での処理チャンネル数(M×VT)との比較を図７(c)に示す。
【００６２】
（Ｄ）SS情報の発生制御
図９は本発明のSS情報発生部をBLSR救済チャンネル識別部に接続した構成図であり、図１及び図２と同一部分には同一符号を付している。
VT回線切換部213の後段のVTプロテクションスイッチ部213に含まれるセレクタ(図示せず)を、サービスセレクタ(Service Selector)として動作させるか、USPRのPath 選択スイッチとして動作させるかを設定する必要がある。いずれで動作させるかは、BLSR救済チャンネルに収容されているVTチャンネルに対してサービスセレクタ(Service Selector)として動作させ、他のVTチャンネルに対してはUSPRのPath 選択スイッチとして動作させるように設定すれば良い。
そこで、本発明のSS情報発生部219は、BLSR救済チャンネルを特定するBLSR判定情報を用いてSS情報(service selector情報)を発生し、このSS情報によりVT Service Selectorとして動作するか、USPRのPath 選択スイッチとして動作するかをVTプロテクションスイッチ部213に設定する。
【００６３】
SS情報発生部219は、BLSR救済チャンネル識別部217から出力するBLSR判定結果（BLSRに収容されたSTS-1チャンネルをBLSRにより救済するか否かを示す情報）を主信号データのSTS回線設定情報に基づいて入れ替えるセレクタ251、入れ替えられたBLSR救済チャンネルのそれぞれに収容されたVTチャンネルをVTレベルでの回線切替情報に基づいて入れ替え、入替え後のVTチャンネルに対してはservice selectorとして動作するようにVTパスプロテクションSW部214に指示するセレクタ252を有している。
【００６４】
セレクタ251は、STSクロスコネクト情報保持部(ACM1)215に保持されているSTS回線設定情報に従ったタイミングで各BLSR判定結果を選択して出力する。これにより、BLSR判定結果のSTSレベルでのチャンネル入替えが行われ、STS回線切替後の主信号のVTチャンネルにリンクされる。更に、セレクタ252は、VTチャンネルにリンクされたBLSR判定結果をVTクロスコネクト情報保持部(ACM2)216に記憶されたVTクロスコネクト情報に従ったタイミングで選択して出力する。これにより、BLSR判定結果のVTレベルでのチャンネル入替えが行われ、VTレベルの回線切替え後の主信号のVTチャンネルにリンクする。この入れ換え後のBLSR判定結果情報は、VTパス・プロテクションスイッチ部214に渡される。VTパス・プロテクションスイッチ部214は、入力したBLSR判定結果をVT Service Selector情報として使用し、 BLSRトラヒック(BLSR救済チャンネル)であるVTチャンネルに対してVTService Selector SWとして動作し、他のトラヒックに対してはUPSRのパス選択スイッチとして動作する。
【００６５】
以上本発明によれば、VTパスプロテクションスイッチ部をVT Service Selectorとして動作させるか否かを設定するために従来必要とされいたレジスタ(N×28チャンネル分)を削除することが可能となり、回路の削減とCPUの処理負荷の軽減が可能となる。
【００６６】
（Ｅ）VT交換部間の位相差制御
VT交換およびATM交換の共存を可能とするために、VT/ATM交換部用に2スロット備え、適宜VT交換部とATM交換部を差し替えて使用可能としたADM装置がある。かかるADM装置でVT交換のみを行う場合、各スロットにVT交換パッケージを挿入し、2つのVT交換部間でVTチャンネル信号(VT信号)の入れ換えを行う。このVT信号の入替えのために両VT交換部におけるVT信号の位相差を吸収する必要がある。
図１０は位相差を吸収するための構成を備えた本発明のダブルVT交換部の構成図であり、2つのVT交換部300,400は略同一の構成を備えている。本発明では、2つのVT交換部300, 400におけるVTマルチフレームタイミングを合わせ込み、このマルチフレームタイミングを基準として各VT交換部にてVTポインタ付け替えを行なう。これにより、２つのVT交換部300, 400のデータ間の位相差を最小限に抑えつつ位相差を吸収する。
【００６７】
また、本発明では、2つのVT交換部300,400におけるマルチフレームタイミング位置を合わせ込むために、マスターとなるVT交換部300はスレーブとなるVT交換部400に基準マルチフレームのタイミングを示すパルスを渡す。この基準マルチフレームタイミングパルスは、マスターとなるVT交換部300におけるマルチフレームのタイミングから1/2フレーム(=62.5μs)前の位置を示すDuty 50%幅のタイミングパルスである。スレーブとなるVT交換部400は、このDuty50%幅の基準マルチタイミングパルスの保護を取ったものを基準タイミングとする。これにより、単発ノイズの影響を受けずにより確実にマルチフレームタイミングを合わせ込むことが可能になる。
【００６８】
図１０において、図中の右側から入力される基準タイミングパルスは、STS交換部に回路が集中することを避けるためにSTS交換部より分配される125μs周期の基準タイミングパルスである。
ES部（エラステイックメモリ部）301,401はSTS交換部から分配された基準タイミングパルスをVT交換部内の78MHzのマスタークロックに乗せ替えるものである。フレームタイミング生成部302,402は、クロック乗せ替え後のフレームタイミングについて125μs周期の3段保護をとった後、このフレームタイミングを基にフレームタイミングカウンタ(図示せず)を回し、VT交換部内の125μs周期のフレームタイミングパルスF1,F2(図１１参照)を生成する。マスターとなるVT交換部内のマルチフレームタイミング生成部303は、自VT交換部300にて生成されたフレームタイミングパルスF1を基に自走カウンタにてマルチフレームタイミングパルスMF1(500μs周期)を生成する。しかる後、マルチフレームタイミング生成部303はスレーブとなるVT交換部400に対してマルチフレームタイミングの1/2フレーム(=62.5μs)前を示すDuty 50%の基準タイミングパルスMFT(500μs周期)とそれに同期したクロックとを出力する。
【００６９】
スレーブVT交換部400において、保護部404はマスターVT交換部300から入力された基準マルチタイミングパルスMFT(Duty50%,500μs周期)を0.1μs周期でサンプリングし、サンプリング値の連続性を監視し(3回サンプリング値がハイレベルであるか監視し)、3回同値であった場合のみ、基準マルチフレームタイミングパルスMFTを取り込む。
マルチフレーム生成部403では、マスターVT交換部300から取り込んだ基準マルチフレームタイミングパルスMFTを基準として、基準タイミングパルス位置から最初に来る自VT交換部内フレーム生成部402において生成されたフレームタイミングパルスF2の位置をマルチフレームタイミングMF2として生成する。こうすることにより、2つのVT交換部におけるマルチフレームタイミングMF1,MF2の位置が一致する。
【００７０】
一方、図中の左上から入力されるDataは、前段のSTS交換部(図示せず)においてVT-accessed STSsとして選択された最大10GBps容量(192 STS-1チャンネル分)のSTS信号である。この10GbpsのSTS信号は例えばSTS-12信号を16チャンネル多重した形態を有し、STS-12の16チャンネルを8チャンネルずつ分けてVT交換部300とVT交換部400に入力する。
VT交換部内のSTSパス終端部305 (405)は、入力された最大5Gbps容量のSTS信号にSTSパス終端処理を施してSTS-SPE信号に分解する。VTポインタ受信部306(406)は、STS-SPE信号から受信VTポインタ値を抽出してVT信号に分解する。VTポインタ付け替え部307(407)は、受信したVT信号のV5バイト位置を揃える為にマルチフレームタイミングを基準にしてポインタ値を付け替える。
【００７１】
ポインタ付け替え後のVT信号は、自VT交換部内のVT回線切替え部308 (408)と、もう片方のVT交換部内のVT回線切替え部408 (308)に渡される。ここで、もう片方のVT交換部400 (300)に出力される信号は、インタフェース信号数を減らすために、STS MUX部309(409)にてSTS-12信号フォーマットに多重されてから出力される。このSTS信号を受信するもう片方のVT交換部400 (300)ではSTS DMUX部 410 (310)がSTS-12信号をVT信号にDMUXしてからVT回線切替え部408 (308)に入力する。
【００７２】
PSWトリガーALM検出部311(411)は、VTパス・プロテクション・スイッチまたはVT Service SelectorスイッチのトリガーALMとなるVTレベルのアラームALMを検出するものであり、LOP-V,AIS-V検出部312 (412)は、LOP-VとAIS-Vを検出するものであり、検出したトリガーALM情報とLOP-VまたはAIS-V検出情報は、自VT交換部内のVT回線切替え部308 (408)と、もう片方のVT交換部内のVT回線切替え部408(308)に渡される。
VT回線切替え部308(408)は、自VT交換部300(400)内で生成されたVT信号とトリガーALM情報およびLOP-VまたはAIS-V検出情報と、もう片方のVT交換部400(300)から送られてきたVT信号とトリガーALM情報およびLOP-VまたはAIS-V検出情報とについて、VTレベルの回線切替えを行なう。すなわち、自VT交換部300(400)で処理した5Gbps容量分と、もう片方のVT交換部400(300)で処理した5Gbps容量分とを合わせた5376 VTチャンネル信号を2688 VTチャンネルにVT回線切替えを行なって出力する。
【００７３】
PSW or SS部313(413)では、回線替え後のトリガーALM情報に従ってVT信号およびLOP-VまたはAIS-V検出情報に対してVTパス・プロテクション・スイッチ動作またはVT Service Selectorスイッチ動作を実行する。
POH挿入部314(414)は、VT信号をSTS信号にmappingする際にSTSパス・オーバーヘッドバイトにPOH情報を挿入するもので、C2 ByteにPDI-Pコードを挿入する機能を有するPDI-P送出部315(415)を有している。PDI-P送出部315(415)は、STS信号にmappingするVT信号の障害チャンネル数をカウントし、STS信号のC2 Byteに PDI-Pコードを挿入するものである。障害チャンネル数の算出はLOP-VまたはAIS-V情報をカウントアップすることにより行う。
STS MUX部316(416)は、STS信号のセクション・ライン・オーバヘッドByteにセクションオーバヘッド/ラインオーバヘッド情報を挿入するもので STS MUX部よりSTS-12フォーマット形態でSTS信号が送出される。
【００７４】
以上、2つのVT交換部におけるVTマルチフレームタイミングを合わせ込み、このマルチフレームタイミングを基準として各VT交換部にてVTポインタ付け替えを行なうから、２つのVT交換部のデータ間の位相差を最小限に抑えることができる。このため、従来必要とされていたエラスティックメモリを除去することができる。又、マスタVT交換部から入力する基準マルチフレームタイミングパルスを厳格に識別することにより、マスタ/スレーブVT交換部において単発ノイズの影響を受けずにより確実にマルチフレームタイミングを合わせ込ことが可能となる。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【００７５】
【発明の効果】
以上本発明によれば、BLSRで使用されるEast側Workingチャンネル分のみNUT情報用レジスタを用意するだけでよいため、NUT情報設定部のレジスタを削減することが可能となり、回路の削減とCPUの処理負荷の軽減が可能となる。
又、本発明によれば、BLSRに収容されているチャンネル(BSLR救済対象チャンネル)にリンクしたNUT情報とBLSRのオペレーティング・レートを示すBLSR Type設定情報とを使用してBLSR判定を行なうことができる。このため、BLSR設定用レジスタを削減することが可能となり、加えて、BLSR判定処理チャンネル数を削減でき、BLSR判定回路およびVTスケルチのマスク処理回路を削減することが可能となる。
【００７６】
又、本発明によれば、BLSR救済対象チャンネルのVTスケルチ判定結果をクロスコネクトする前にActivate処理を施し、Activate処理後のVTスケルチ判定結果を主信号のSTS回線設定情報を利用して入れ換えてCPUに通知するようにしたから、Active処理チャンネル数を削減することが可能となる。
又、本発明によれば、BLSR救済チャンネルを示すBLSR判定結果を、主信号データの回線設定情報(STSおよびVT)を利用して入れ替えてVTパス・プロテクションスイッチ部に渡すことにより、SS情報設定用のレジスタ(N×VTチャンネル分)を削除することができ、回路の削減とCPUの処理負荷の軽減が可能となる。
【図面の簡単な説明】
【図１】本発明のADM装置の全体構成図である。
【図２】スケルチ処理に関係する部分の構成図である。
【図３】 BLSRタイプとスロットの関係説明図である。
【図４】 NUT情報とNUT channelの対応説明図である。
【図５】 NUT情報の設定例である。
【図６】 BLSR Typeの設定例である。
【図７】本発明と従来装置の回路規模の比較例を示す図表である。
【図８】本発明のVT SQL制御部にActivate処理部を接続した構成図である。
【図９】 BLSR救済チャンネル識別部にSS情報発生部を接続した構成図である。
【図１０】本発明のダブルVT交換部の構成図である。
【図１１】各タイミングパルスのタイムチャートである。
【図１２】 STS-1フレームフォーマットである。
【図１３】各種VT構成図である。
【図１４】 STS-1 SPE構成図である。
【図１５】 500μsスーパフレームのSTS-1 SPE構成図である。
【図１６】 VTスーパフレーム構成図である。
【図１７】 ADM装置の概略構成図である。
【図１８】リング構成図である。
【図１９】 SONETにおけるUPSRを説明するための図である。
【図２０】 SONETにおけるBLSRを説明するための図である。
【図２１】伝送装置のシステム構成を示すブロック図である。
【図２２】 VTスケルチの概念を説明するための図である。
【図２３】 VTスケルチ処理部の構成図である。
【図２４】 BLSR情報設定部とNUT情報設定部を備えたスケルチ処理部の全体の構成図である。
【図２５】スケルチ処理部にActivate処理部を接続した構成図である。
【図２６】スケルチモニタ説明図である。
【図２７】アクチベート処理部である。
【図２８】ハードウェアの論理演算説明図である。
【図２９】 VT-PSWのセレクタをサービスセレクタSSとして使用する場合の説明図である。
【図３０】 VT-PSWのセレクタをUSPRのパス選択スイッチとして使用する場合の説明図である。
【図３１】スケルチ処理部の後段にサービスセレクタ情報設定部を配置した構成図である。
【図３２】 VT交換部間でVT信号の入れ換えを行う構成図である。
【符号の説明】
100・・STSクロスコネクト部
200・・VTクロスコネクト部
300・・入力側のINF部
211・・VT・・SQL制御部
212・・VT・・SQL挿入部
213・・VT信号回線切替部
214・・VTパスプロテクションSW部
215・・STSクロスコネクト情報保持部(ACM1)
216・・VTクロスコネクト情報保持部(ACM2)
217・・BLSR救済チャンネル識別部
218・・VTスケルチモニター/通知部
219・・SS情報発生部
221・・スケルチテーブル設定部
222・・スケルチ判定部
223・・ラッチ部
224・・P/S部
225・・セレクタ部
231・・NUT情報設定用レジスタ
232・・BLSRタイプ設定部
233・・BSLR判定部
【発明の属する技術分野】
本発明は第１、第２の方向に伝送可能なリング(BLSR)状のネットワークを構成する伝送装置に係わり、特に、各伝送方向にワーキング帯域及びプロテクション帯域が割り当てられた伝送路を介して入力する各チャンネルの信号をクロスコネクトして送出し、伝送路障害に際して信号をプロテクション帯域を用いて逆方向にループバックして救済(BLSRによる救済)する伝送装置に関する。
【０００２】
【従来の技術】
通信量の増大により大容量伝送可能な光通信を利用した同期光通信網SONET
(Synchronous Optical Network)が普及してきている。かかる同期光通信網SONETではSTS-N(N：整数)のフレームフォーマットにしたがってユーザデータを多重伝送する。図１２は51.84MbpsのSTS-1のフレーム構成図であり、全体として9×90 (bytes/125μs)を有し、3×9 bytesのオーバヘッドOH、87×9 bytesのSTSペイロードSTS-1 SPEで構成され、ペイロードにおける9 bytesはパスオーバヘッドPOHで、残りの86×9 bytesに複数チャンネルのVT(Virtual Tributary)パケットが多重される。同期光通信網SONETでは上記STS-1の他に、フレームフォーマットしてSTS-3(155.52Mbps)、STS-12(622.08Mbps)、STS-48(2.488Gbps)などがあり、光伝送路により適宜使用できるようになっている。
【０００３】
(a) VT構成
VTパケットは図１３（ａ）〜（ｄ）に示すようにVT1.5, VT2, VT3, VT6の4つのタイプがある。VT1.5は27 bytes(=3×9)でパケットを構成し、１つのVTチャンネルのビットレートは1.728Mbps(=27×8/125 Mbps)である。VT2は36bytes(=4×9)でパケットを構成し、１つのVTチャンネルのビットレートは2.304Mbps(=36×8/125 Mbps)である。VT3は54bytes(=6×9)でパケットを構成し、１つのVTチャンネルのビットレートは3.456Mbps(=54×8/125 Mbps)である。VT6は108bytes(=12×9)でパケットを構成し、１つのVTチャンネルのビットレートは6.912Mbps(=108×8/125 Mbps)である。
【０００４】
(b) STS-1 SPEにおけるVT1.5パケットのマッピング
図１４はVT-structured STS-1 SPEにおけるVT1.5パケットのマッピング説明図であり、第1列はパスオーバヘッドPOH、第30列、第59列はオール"1"の固定スタッフ(Fixed Stuff)で、これらによりペイロードSTS-1 SPEは28列の3つの領域に区分されている。各領域の28列には順次1-1,2-1,3-1,4-1,5-1,6-1,7-1,1-2,2-2,...7-4が付されており、第1チャンネルのVT1.5パケットは第2、31、60列に配置され、第2チャンネルのVT1.5パケットは第3、32、61列に配置され、以下同様に第28チャンネルのVT1.5パケットは第29、58、87列に配置される。
【０００５】
4つのVT-structured STS-1 SPE(フレーム)により500μs構成のVT super frame(マルチフレーム)が定義される。VT superframeを構成する各フレーム(STS-1 SPE)の先頭位置(第１行第2列〜第29列位置)には、図１５に示すようにV1,V2 bytes(VTペイロードポインタ)、V3 byte (ポインタアクションバイト)、V4 byte(未定義バイト)がそれぞれ配列され、残りがVT SPEとなる。図１６（ａ）はVTスーパフレームの全体の構成図であり、V1〜V4バイトと1チャンネルあたり26バイトのVT SPEで構成されている。VT SPEは図１６（ｂ）に示すように4バイトのVTパスオーバヘッドVT POH(V5, J2, Z6 and Z7)と1チャンネルあたり25バイトのVT Payload で構成されている。VTパスオーバヘッドのうちV5 byteはVT SPEの先頭バイトであり、その位置はVTペイロードポインタV1,V2により指示される。尚、V5バイトはエラーチェック(error checking)、信号ラベル(signal label)、パス状態(path status)を示すもので、BIP-2(Bit Interleaved Parity-2)のパリティ結果を含んでいる。
【０００６】
(c) リング構成
同期光通信網SONETのネットワーク構成として信頼性確保の観点から伝送装置をリング状に接続したリング構成が知られている。リング構成によれば、伝送路障害が発生しても代替伝送路を介して伝送を継続することができ、伝送の信頼性を向上することができる。図１７はリング接続可能なADM(Add/Drop Mux)伝送装置の概略構成図、図１８はリング構成説明図である。
ADM伝送装置はMUX(多重)機能とAdd/Drop 機能を備えた端局装置であり、(1) STSレベルでのクロスコネクト機能、(2) VTレベルでのクロスコネクト機能、(3) トリビュタリー側に対するadd/drop機能を有している。例えば、ラインインタフェース(LIF)1a,1bは、高次群信号（例えばOC-12の光信号）をそれぞれEAST側及びWEST側の光伝送路より受信して電気信号に変換すると共にオーバヘッド情報に基づいた処理を行い、デマルチプレクサ(DMUX)2a,2bは高次群信号を低次群信号（例えばSTS-1の電気信号）に分離し、STS/VT クロスコネクト部3はSTSレベルでスイッチングし、マルチプレクサ(MUX)4a,4bはスイッチング後のSTS-1信号を多重して高次群信号にし、ラインインタフェース(LIF)5a,5bは該高次群信号にオーバヘッドを付加して光信号に変換してWEST側及びEAST側の光伝送路に送出する。
【０００７】
又、STS/VT クロスコネクト部3はトリビュタリーインタフェース6a,6b..からMUX/DMUX 7a,7b..を介して挿入(Add)されたSTS-1信号をSTSレベルでスイッチングしてEAST方向あるいはWEST方向に送出すると共に、EAST側あるいはWEST側の伝送路から受信した信号をトリビュタリー側にドロップし、MUX/DMUX 7a,7b..を介して所定速度のVT信号に分離し、トリビュタリーインタフェース6a,6b..よりトリビュタリー側に送出する。更に、STS/VT クロスコネクト部3はVTレベルでのクロスコネクトスイッチを内蔵しており、所定のSTS-1信号をVTチャンネルに分解し、VTレベルでスイッチングすると共に、スイッチング後のVT信号を多重してSTS信号にし,該STS信号にSTSレベルのクロスコネクト処理を施して所定の伝送路に送出する。EAST側及びWEST側の伝送路は共にworking帯域(working channel)とプロテクション帯域(protection channel)が割り当てられており、通常伝送装置はワーキング帯域を用いて信号の伝送を行う。
【０００８】
(d) 伝送路障害時におけるプロテクション
リング構成では図１８に示すように、図１７のADM装置10a〜10dをリング状に接続し、所定の伝送路に障害が発生したり、品質が劣化すれば、該伝送路を通らない方向に信号を伝送し、これにより通信を継続して信頼性、品質を確保する。
図１９はSONETリングネットワークにおける伝送路切替方式の１つであるUPSR（Unidirectional Path Switched Ring）の説明図で、リングを構成する同期多重伝送路上の送信ノードＡから２方向に信号を送出し、受信ノードＣでとちらか一方を選択することによりパスの切り替え／切り戻しを行う。図１９（ａ）において、ノードＡは入力信号を、(1)ノードＤを介してノードＣに至るルートと、(2) ノードＢを介してノードＣに至るルートの２方向に送出し、ノードＣは通常はノードＤを介して到来する信号を選択する。この通常選択されるルートをデフォルトパスという。デフォルトパスを介した通信中に図１（ｂ）に示すように、ノードＡ→ノードＤ間の伝送路に障害が発生して通信ができなくなると、ノードＣはノードＢを介して到来する信号を選択することにより通信を継続する。このように通常選択されないが、デフォルトパスの障害時に選択されるパスを非デフォルトパスといい、また、上記のパスの切換を行う機能部分をパスプロテクションスイッチという。
【０００９】
図２０はSONETリングネットワークにおけるBLSR（Bidirectional Line Switch Ring）による救済説明図であり、通常はworking Channelを用いて通信を行ない、伝送路に障害が発生した時protection channelを使用して通信を救済する。例えば、OC-12の場合、伝送路にはEAST方向及びWEST方向にSTS-1レベルで12チャンネルが存在し、そのうち1〜6チャンネルがworking channel、7〜12チャンネルが protection channelとなっている。図２０（ａ）において、ノードＡはトリビュタリー側から入力した信号をworking channelを使用してEAST側にノードＤを介してノードＣに送出する。かかる通信中に、ノードＡ、ノードＤ間の伝送路に障害が発生すると、ノードＡはEAST側にノードＤを介して通信ができなくなる。そこで、図２０（ｂ）に示すようにprotection channelを使用してWEST側にノードＢ→ノードＣ→ノードＤまで送り、ノードＤでループバックしてノードＣに信号を送出する。又、図２０（ｃ）において、ノードＢはworking channelを使用して信号をEAST側よりノードＡを介してノードＤに送出している。かかる通信中に、ノードＡ、ノードＤ間の伝送路に障害が発生すると、ノードＡはEAST側から到来する信号をprotection channelを使用してWEST側にループバックしてノードＢ、ノードＣを介してノードＤに送出する。
【００１０】
(e) ADM機能を備えた伝送装置
図２１はADM機能を備えた伝送装置(VTクロスコネクト装置)のより詳細な構成例であり、STSクロスコネクト及びVTクロスコネクトを行なうクロスコネクト部分を詳細に示している。伝送装置10は、STSクロスコネクト部10A、VTクロスコネクト部20A、入力側のINF部301〜30n、出力側のINF部401〜40nで構成されている。
STSクロスコネクト部10AはSTS信号のクロスコネクトを行ない、VTクロスコネクト部20AはVT信号のクロスコネクトを行ない、入力側の回線INF部301〜302はEAST/WEST側の光伝送路から入力する光信号を電気信号に変換すると共にSTS終端処理を行い、トリビュタリーINF部303〜30nはトリビュタリー側から入力する低次群信号をSTS信号に多重して送出し、出力側の回線INF部401〜402はSTSクロスコネクト部から出力するSTS信号を光信号に変換すると共にオーバヘッドを付加して EAST/WEST側光伝送路に送出し、トリビュタリーINF部403〜40nはSTS信号を低次群信号に分離してトリビュタリー側へ送出する。
【００１１】
STSクロスコネクト部10Aは、(1) STSレベルでクロスコネクトを行なうSTS信号回線切り替え部(STS TSI部) 11, 12、(2) STS終端処理を行ってSTS信号をVT信号に分解するSTS終端部14、(3) UPSRによるパスプロテクションを行なうSTSパスプロテクションSW部(STS PSW部)15、(4) VTレベルでクロスコネクトしたVT信号を多重して得られるSTS信号をSTSレベルでクロスコネクトするSTS信号回線切り替え部(STS TSI部)13、(5) STS TSI部11とSTS TSI部13でクロスコネクトされたSTS信号の一方を選択するセレクタ部(SEL部)16を有している。
VTクロスコネクト部20Aは、(1) VTチャンネル毎にスケルチ処理を行なうVT SQL部) 21、(2) VTレベルのクロスコネクトを行なうVT信号回線切り替え部(VT TSI部 22、(3) パスプロテクション切換を行なうVTパスプロテクションSW部(VT PSW部)23を有している。スケルチ処理とはBLSRで救済できない障害が所定のVTチャンネルに発生した時、該VTチャンネルへ障害通知信号(スケルチ判定結果)を挿入することである。
【００１２】
INF部301〜30nから入力された信号は分岐ポイント24で2つに分岐し、それぞれ STS TSI 11, 12に入力する。STS TSI 11はINF部301〜30nから入力するSTS信号のうちVTレベルでのクロスコネクトが不要なSTS信号をSTSレベルでクロスコネクトし、STS PSW部15を介してSEL部16に入力し、SEL部は所定のSTS信号を選択してINF部401〜40nに入力する。一方、STS TSI 12はINF部301〜30nから入力するSTS信号のうちVTレベルでのクロスコネクトが必要なSTS信号のみをSTSレベルでクロスコネクトし、しかる後、STS終端部14はクロスコネクトされたSTS信号に対してSTS終端処理を行い、得られたVTチャンネル毎の信号(VT信号)をVTクロスコネクト20Aに入力する。VTクロスコネクト20Aにおいて、VT SQL部21はVTスケルチ処理を行い、VT TSI部はVTレベルでクロスコネクトしてVT PSW部23を介して図示しない多重部(STS MUX部)に入力し、多重部でVT信号を多重してSTS信号にしてSTS TSI部13に入力する。STS TSI部13は入力されたSTS信号をSTSレベルでクロスコネクトし、 SEL部16に入力し、SEL部は所定のSTS信号を選択してINF部401〜40nに入力する。VT SQL部21 はスケルチ処理を行ない、BLSRによる救済不可能な障害が発生した時、VTチャンネル毎にVT信号にAIS(Alarm Indication Signal)を挿入するためのスケルチ処理を行なう。
【００１３】
(f) スケルチ
図２２はVTスケルチの説明図であり、EAST方向（EAST側入力)及びWEST方向(WEST側入力)のBLSR構成を示している。EAST方向及びWEST方向においてBLSRは現用チャネル(working channel)と予備チャンネル(protection channel)を有している。図２２(a)では、所定VTチャンネルの信号(VT信号)がノードＡから入り、ノードＤを通過してノードＢから出ていることが示されている。又、各ノードには着目ノードＢのノードIDを0としEAST方向に0より昇順に1,2,3が付与されている。各ノードはVTチャンネル毎に、VTスケルチを行なうかどうか(AIS信号を挿入するかどうか)の判定を行なう際に使用するスケルチテーブル（図２２(b))を備え、該テーブルにはEAST方向及びWEST方向における接続先ノードIDが記録される。すなわち、テーブルのEast側には着目ノードに対して物理的に決まってEAST側の入力ノードが設定され、WEST側には着目ノードに対して物理的に決まってWEST側の入力ノードが設定される。図２２(a)の例では着目ノードＢのEAST側に入力してDropされるVTチャンネルのSource Node はノードＡ(ID=2)である。したがって、該VTチャンネルのスケルチテーブルのEAST side欄にノードID＝2が設定される。なお、WEST側からの入力がないためWEST side欄には0が設定される。ここで、ポイントＥ、Ｆにおいて障害が発生すると、ノードＢはVTチャンネル上でFar End Node IDとしてノードID=2を検出できなくなるため、救済不可能な障害が発生したものとして該VTチャンネルに対してスケルチを実行する。すなわち、該VTチャンネルにVTパスAISを挿入する。
【００１４】
図２３は、図２１におけるVT SQL部21の従来技術による構成図である。スケルチテーブル設定部50は、各STSチャネルSTS ch1〜STS chN(501〜50N)毎に28 VTチャンネル分のレジスタ(VT1〜VT28)を有し、制御部(μ-COM)57は各レジスタへデータ(スケルチテーブル)を設定する。SQL判定部521〜52Nは各STSチャンネル毎にそれぞれ28 VTチャンネル分の判定部を備え、28×N個の各VTチャンネル毎にFar End Node IDとスケルチテーブルに設定されているノードIDを比較し、VTスケルチを実行するかどうかの判定を行ない、ラッチ部541〜54Nは28×Nの各VTチャンネルの判定結果を保持し、スケルチ挿入部56は該当VTチャンネルに対してVTパスAISを挿入する。EAST,WEST方向の伝送路毎にFar End Node ID (接続されているノードの中でデータ伝送可能な最も遠いノードのID)がオーバヘッドより判明するから、SQL判定部521〜52Nは該Far End Node IDと各VTチャンネルのスケルチテーブルに設定されているノードIDとを比較し、(1) Far End Node IDがノードIDと等しいか大きければ救済不可能な障害が発生していないと判定し、(2) Far End Node IDがノードIDより小さければ救済不可能な障害が発生していると判定し、該当VTチャンネルにVTパスAISを挿入する。例えば、図２２(a)の例においてポイントＥ、Ｆで障害が発生していると、ノードＢにおけるEAST側のFar End Node IDはノードＤのID=1となり、設定ノードID(=2)>Far End Node ID(=1)となるため、該当VTチャンネルに対してスケルチを実行する。
【００１５】
(g) BLSR情報、NUT情報
スケルチはBLSR(Bidirectional Line Switch Ring)による救済が不可能となったVTチャンネルにAISを挿入するものである。このため、BLSR救済の対象外であるVTチャンネルに対してスケルチ処理を行う必要がない。換言すれば、BLSRを介して入力するSTSチャンネルにマッピングされているVTチャンネルに対してのみスケルチ処理を行えば良く、BLSRを介して入力しないSTSチャンネル(トリビュタリー側から入力するSTSチャンネル)にマッピングされているVTチャンネルについてはスケルチ処理を行う必要はない。そこで、従来はSTS TSI 12（図２１参照）によるSTSクロスコネクト後のN個の全STSチャンネルについて、BLSR救済対象であるか否を示す情報(BLSR情報)を設定し、BLSR救済対象のVTチャンネルについてのみスケルチ処理を行うようにしている。
【００１６】
又、BLSR救済対象のSTSチャンネルであってもBLSRのAutomatic Protection
Switchの手法を用いないSTSチャンネルがある。例えば、UPSRなど別の救済方法で救済したい場合、あるいは、protection channelをwork channelと同等に使用し、障害が発生してもBLSR救済をしない場合である。かかるSTSチャンネル(トラヒック)にマッピングされたVTチャンネルについてはスケルチ処理を行う必要がなく、このトラヒックをNUT(non-preemptible unprotected traffic)という。このため、従来はSTS TSI 12（図２１参照）によるSTSクロスコネクト後のN個の全STSチャンネルについて、NUT channelであるか否を示すNUT情報を設定し、 BLSR救済対象channelで、かつ、NUT channel として設定されていないSTSチャンネル(トラヒック)のVTチャンネルについてのみスケルチ処理を行うようにしている。すなわち、BLSR救済対象channelであってもNUT channelであればスケルチ処理を行わない。
【００１７】
図２４はBLSR情報設定部とNUT情報設定部を備えたスケルチ処理部の全体の構成図であり、図２３と同一部分には同一符号を付している。P/S変換部531〜53Nはラッチ541〜54Nのそれぞれに記憶された28 VTチャンネルのスケルチ判定結果をシリアルに変換して出力するもの、多重部55は各P/S変換部531〜53Nから出力するN×28個のスケルチ判定結果を多重してスケルチ挿入部56に入力し、スケルチ判定結果をVTチャンネル信号に挿入するものである。
BLSR情報設定部61はN個のSTSチャンネルのそれぞれのレジスタ611〜61Nに対してBLSR情報を設定し、NUT情報設定部62はN個のSTSチャンネルのそれぞれのレジスタ621〜62Nに対してNUT情報を設定する。BLSR判定部63は全STSチャンネルのそれぞれについてBLSR情報とNUT情報を用いてスケルチ処理を行うか否かを判断し、スケルチ処理を行なわないSTSチャンネルに応じたラッチ541〜54Nにクリア信号(マスク信号)CLRを出力し、スケルチ処理を行う必要があるSTSチャンネルに応じたラッチ回路541〜54Nにのみスケルチ判定結果をラッチさせる。
【００１８】
(h) Activate 処理
VTスケルチ判定結果を監視し、スケルチモニター情報を要求によりCPUへ通知する必要がある。このため、図２５に示すように多重部55にActivate 処理部64を接続し、N×28個の全VTチャンネルのスケルチ判定結果を監視するようにしている。Activate 処理部64は、N×28個の全VTチャンネルのスケルチ判定結果を保持するスケルチモニタ情報保持部64aと、全VTチャンネルのそれぞれについて設定時間以上継続してスケルチ状態(救済不可能状態)になったか監視するタイマー部64bを有している。すなわち、Activate 処理部64は図２６に示すようにスケルチ判定結果SQLが設定時間ｔs以上継続してハイレベルの時、CPUに見せる情報 SQLCOMをハイレベルにし、スケルチ判定結果SQLがローレベルになると直ちに情報SQLCOMをローレベルにする。
【００１９】
図２７はActivate処理部の構成図であり、N×28個の全VTチャンネルのスケルチ判定結果(生情報)HWtを記憶する記憶部65a、生情報HWtの変化情報Δ(t,t-1)を演算するEOR回路65b、N×28個の全VTチャンネルの変化情報Δ(t,t-1)を記憶するラッチ部65c、CPUに見せる情報SWtを図２８の論理表にしたがって演算して出力するハードウェア部65d、前サンプリング時におけるN×28個の全VTチャンネルのSWtを記憶する記憶部65eを有している。
【００２０】
(i) サービスセレクタ情報
VT回線切換部(VT TSI) 22(図２１参照）後のVTプロテクションスイッチ部(VT PSW 23)のセレクタを、サービスセレクタ(Service Selector)として使用するか、USPRのPath 選択スイッチとして使用するかを設定する必要がある。
図２９はセレクタをService Selectorとして使用する場合の説明図である。 BLSR Ringは、最大16ノードまで拡張できるがそれ以上のノード数を収容する為には、図２９に示すように2以上のBLSR Ring を構築し、それらを相互接続する必要がある。Service Selector (SS)は、このリングシステム間の相互接続におけるVTレベルでの救済を実現する。すなわち、一方のリングのService Selector (SS)は、他方のリングより直接DropされてくるInset側と同一リング内のSecondary Nodeから入力されてくるThrough側の信号についてVTレベルの救済を行う目的でVT channel単位のPath切り換えを行う。例えば、BLSR Ring R1のノードＡから送出されたVT信号はInset側とThrough側を介してBLSR Ring R2のサービスセレクタSS2に入力する。サービスセレクタSS2は通常Through側より入力するVT信号を選択してノードＡ′に送出する。かかる状態において、Ｆ点で伝送路障害が発生すると、サービスセレクタSS2は以後Insert側より入力するVT信号を選択してノードＡ′に送出し通信を継続する。
【００２１】
図３０はセレクタをUPSRのPath 選択スイッチとして使用する場合の説明図であり、セレクタ76にはEAST側(デフォルト側)とWEST側(非デフォルト側)より信号が入力するが、セレクタ76はPSW制御部75の制御で通常デフォルト側の信号77を選択して出力する。デフォルト側のALM検出部70と非デフォルト側のALM検出部71は入力信号よりデフォルト側、非デフォルト側のアラームを検出してALMレジスタ72にセットすると共に、PSW制御部75にアラームの発生を通知する。したがって、デフォルト側での通信中にデフォルト側ALM検出部70がアラームを検出すると、PSW制御部75の制御によりセレクタ76は非デフォルト側からの信号を選択して通信を継続する。障害によりデフォルトパスから非デフォルトパスに切り替えられた後、デフォルトパスが障害から回復すると、WTR制御レジスタ74に設定されているWTR(Wate To Restore)時間経過後に元のデフォルトパスに切り戻す。WTR制御レジスタ74には、CPU 73からWTR時間が設定される。
【００２２】
図３１はスケルチ処理部の後段にサービスセレクタ情報設定部を配列した構成図であり、図２４と同一部分には同一符号を付しており、スケルチ挿入部56にVT信号回線切り替え部(VT TSI)22、VTプロテクションスイッチ部(VT PSW)23が順に接続されている。サービスセレクタ情報設定部66はN×28個の全VTチャンネルについて、 VTプロテクションスイッチ部(VT PSW)23のセレクタを、Service Selectorとして使用するか、UPSRのPath 選択スイッチとして使用するかを設定し、P/S変換部67は設定されたサービスセレクタ情報をVTチャンネルに同期して順次読み出してVTプロテクションスイッチ部(VT PSW)23に入力し、VTプロテクションスイッチ部(VT PSW)23はサービスセレクタ情報に基づいてservice selectorあるいはUPSRパススイッチとして選択動作を実行する。
【００２３】
(j) 2つのVT交換部間の同期制御
VT交換およびATM交換の共存を可能とするために、VT/ATM交換部用に2スロット備え、適宜VT交換部とATM交換部を差し替えて使用可能としたADM装置がある。これは、ATMレベルの交換をしたいユーザ、VTレベルでの交換をしたいユーザ、 ATM/VT両方の交換をしたいユーザがいるからである。VTレベルのみの交換をするには、各スロットにVT交換パッケージを挿入し、2つのVT交換部間でそれぞれに割り当てられたVTチャンネル信号(VT信号)の受け渡しが必要になり、このため両VT交換部におけるVT信号の位相差を吸収する必要がある。
【００２４】
図３２はVT交換部81,82間でVTチャンネル信号(VT信号)の受け渡しを行う構成図であり、STS交換部(STS TSI)80から出力するSTS信号が半分づつそれぞれVT交換部81,82に入力する(DATA1,DATA2)。VT交換部81,82は同一の構成を備え、VTポインタ付け替え部81a,82a、エラスティックメモリ(ES部)81b,82b、VT回線切換部81c、82c、PSW/SS部 81d,82d、マルチフレームタイミング生成部81e、82eを備えている。VT回線切替え部81c,82cの前段に設けられたエラスティックメモリ81b,82bは、2つのVT交換部のデータ間の位相差を吸収するものである。2つのVT交換部81,82間でVTポインタ付け替え後のVTチャンネル信号を互いに送受し、授受データをエラスティックメモリ(ES部)81b,82bに記憶し、しかる後、エラスティックメモリ(ES部)81b,82bよりマルチフレームタイミングで読み出すことにより両VT交換部81,82のデータ間の位相差を吸収する。
【００２５】
【発明が解決しようとする課題】
(a) 第1の問題点
従来、VTアクセスを行なうSTS信号(VT-accessed STSs)を任意に選択するADM装置では、NUT情報設定のために図２４に示すようにSTS-1チャンネル数分(=Nチャンネル分)のNUT情報設定用のレジスタ621〜62Nを用意している。しかし、Nチャンネル全てのSTS信号がBLSRより入力しなければ(Nチャンネル全てがBLSR救済対象チャンネルでなければ)、無駄なレジスタを用意しておくことになり、非効率的な構成となる。例えば、ADM装置がSTS-1信号を最大N(=192)チャンネル分クロスコネクトする場合において、BLSRのEAST、WEST方向の最大伝送レートがOC-48であれば、96個のSTS-1チャンネルにNUT情報を設定すれば良く、N(=192)個のレジスタを用意する必要はない。
【００２６】
又、NUTチャンネルであるか否かの設定はLINE側インタフェースにおいて、 East側のWorkingチャンネル、East側のProtectionチャンネル、West側のWorkingチャンネル、West側のProtectionチャンネルの4種類チャンネルを1セットにして設定されている。例えばOC-48であれば、EAST側におけるSTS-1のWorking チャンネル #1-24に設定されたNUT情報は、EAST側のProtectionチャンネル #25-48、West側のWorkingチャンネル #1-24、West側のProtection チャンネル #25-48に設定されるNUT情報と同じである。従って、24(=96/4)個のEAST側working channelについてのみNUT情報を設定すれば良い。また、Enhance NUTをサポートしている場合は、(Enhance NUTとは、Working チャンネルとProtection チャンネルを個別に指定可能とするNUT)East側のWorkingチャンネルとWest側のWorkingチャンネルの2種類を1セットにして設定されている。従って、48(=96/2)個のEast側Working channel及びEast側Protection channelについてのみNUT情報を設定すれば良い。それにも係らず従来は、任意に選択されたVT-accessed STSsがLINE側インタフェースにおけるチャンネルとリンクされていないために、4種類の全チャンネル(=192)にNUT情報を個別に設定させており、回路効率が良くないという欠点があった。
【００２７】
(b) 第2の問題点
従来、BSLR救済対象のSTS-1チャンネルを識別する為に、図２４に示すように装置の最大のSTS-1チャンネル数分(Nチャンネル分)のBLSR情報設定用のレジスタ611〜61Nを用意している。しかし、BLSR情報は、装置のLINE側インタフェースにおいてLINE単位に一義的に決まる情報であり、STS単位に入れ換えた後のSTS-1チャンネル毎にBLSR情報を持たせることは、無駄なレジスタを用意しておくことになり、非効率的な構成となっていた。例えば、BLSRが収容可能な最大のSTS-1チャンネル数をn(OC-n)とすれば、EAST/WEST方向及びWork/Protectionそれぞれに共通にn/2個のBLSR情報設定用のレジスタを設けるだけで良く、OC-48であれば24個のレジスタを設けるだけで良い。。
また、従来は図２４に示すように、BLSRトラヒックを識別する為にBLSR情報とNUT情報との論理をとるBLSR判定回路631〜63N、このBLSR判定結果を用いてVTスケルチ判定結果をマスク処理するマスク処理回路(ラッチ回路)541〜54Nがそれぞれ、装置の最大STS-1チャンネル数分(Nチャンネル分)必要であり、非効率的な回路構成となっていた。
【００２８】
(c) 第3の問題点
従来、VT-accessed STSsを任意に選択した場合のVTスケルチ・モニター情報を CPUへ通知するために、図２５に示すように装置の最大VTアクセス処理容量に相当する VTチャンネル数分(N×28チャンネル数分)のスケルチモニタ情報保持部が必要であった。しかし、Nチャンネル全てのSTS信号がBLSRより入力しなければ、すなわち、Nチャンネル全てがBLSR救済対象チャンネルでなければ、無駄なレジスタを用意しておくことになり、非効率的な構成となっていた。又、全てのVT-accessed STSsがBLSRより入力する場合でも、スケルチ挿入対象とならないプロテクションチャンネル分に相当する無駄なスケルチモニタ情報保持部を用意しておくことになり、非効率的な構成となっていた。
【００２９】
(d) 第4の問題点
従来、VT-accessed STSsを任意に選択した場合、VTパス・プロテクションスイッチ部(VT PSW)をVT サービスセレクタ(Service Selector)として動作させるか、(2) UPSRのパス選択スイッチとして動作させるかは、Service Selector情報(SS情報)により設定されている。すなわち、最大VTアクセス処理量であるN×28 VTチャンネルそれぞれにSS情報設定用のレジスタをSS情報設定部66に用意し(図３１）、各レジスタに所定のVTチャンネルのSS情報を設定する。そして、主信号のシリアル処理に合わせてSS情報をSS情報設定部66より直列的に読み出してVTパス・プロテクションスイッチ部に渡す。これにより、VTパス・プロテクションスイッチ部は、VTチャンネル毎にSS情報に基づいてVT Service SelectorあるいはUPSRのパス選択スイッチとして動作する。
【００３０】
ところで、VTパス・プロテクションスイッチ部(VT PSW)は、BLSR救済対象のSTS-1チャンネルに収容されているVTチャンネルに対してのみVT サービスセレクタとして動作し、それ以外のVTチャンネルに対してはUPSRのパス選択スイッチとして動作すれば良い。これは、SS情報がBLSR情報とNUT情報とから判断可能であることを意味している。それにも係わらず、従来は、VTパス・プロテクションスイッチ部がVT回線切替え後に位置するため、NUT情報やBLSR情報の設定に関係無く別個にSS情報設定用レジスタを設けるものであった。このため、レジスタの重複により、回路効率が良くないという問題があった
【００３１】
(e) 第5の問題点
VT交換およびATM交換の共存を可能とするために、ADM装置にVT/ATM交換部を2スロット分用意し、VT交換部とATM交換部を差し替え可能な構成としている。かかるADM装置においてVT交換のみを行なう場合、図３２に示すように各VT交換部に割り当てられたVTチャンネル信号(VT信号)を相互に送受する必要がある。この為に2つのVT交換部間でVTポインタ付け替え後のデータを受渡し、回線切替え前の位置に設けたエラスティックメモリに記憶し、マルチフレームタイミングに同期して読み出すことにより2つのVT交換部のデータ間の位相差を吸収するようにしている。しかし、各VT交換部は独立したマルチフレームタイミングを基にVTポインタ付け替えを行なっているため、2つのVT交換部のVTポインタ付け替え後のデータ間の位相差が非常に大きくなり、この位相差を吸収するためには非常に大きな容量のエラスティックメモリを用意する必要があることから、回路効率が良くないという問題があった。
【００３２】
以上より、本発明の目的は、NUT情報設定用のレジスタを削減して装置の小型化を図ることである。
本発明の別の目的は、BLSR情報設定用のレジスタ、BLSR判定回路およびVTスケルチのマスク処理回路を削減して装置の小型化を図ることである。
本発明の別の目的は、Activate処理に必要なチャンネル数を削減してスケルチモニタ情報保持用のレジスタ数を削減して装置の小型化を図ることである。
本発明の別の目的は、既存のService Selector設定レジスタを削除することによって装置の小型化を図ることである。
【００３３】
【課題を解決するための手段】
本発明では、BLSRが収容可能な最大STS-1チャンネル数をnとすれば、n/4チャンネル数分、すなわち、East側Workingチャンネル分のみのNUT情報設定用のレジスタを用意し、該レジスタにEast側WorkingチャンネルのNUT情報を設定し、該NUT情報を、EAST側Workingチャンネル、EAST側Protectionチャンネル、WEST側Workingチャンネル、WEST側ProtectionチャンネルのNUT情報として共用する。また、Enhance NUTをサポートする場合は、n/2チャンネル数分、すなわちEast側WorkingチャンネルとEast側Protectionチャンネル分のみのNUT情報設定用レジスタを用意し、該レジスタにEast側WorkingチャンネルのNUT情報とEast側ProtectionチャンネルのNUT情報を設定し、該East側WorkingチャンネルのNUT情報をEast側/West側WorkingチャンネルのNUT情報として共用し、該East側ProtectionチャンネルのNUT情報をEast側/West側ProtectionチャンネルのNUT情報として共用する。このようにすれば、NUT情報設定用のレジスタを削減して装置の小型化を図ることができる。
【００３４】
本発明では、BLSRに収容されたSTSチャンネル(BLSR救済対象チャンネル)のNUT情報とBLSRのオペレーティング・レート(STS-12,STS-48など)を示す BLSRタイプ設定情報とを使用してBLSR判定を行なう。このようにすれば、BLSR情報設定用のレジスタを削減でき、しかも、BLSR判定処理チャンネル数が少なくなってBLSR判定回路およびVTスケルチのマスク処理回路を削減でき、装置の小型化を図ることができる。
【００３５】
本発明では、BLSR救済対象チャンネルに収容されたVTチャンネルのVTスケルチ判定結果にActivate処理を行ない、Activate後のVTスケルチ判定結果を主信号のSTS回線設定情報を利用してSTS単位でクロスコネクトしてCPUに通知する。このようにすれば、BLSRに収容されたSTS-1のチャンネル数分のスケルチモニタ情報を保持するだけで良く、Activate処理チャンネル数を削減でき装置の小型化が可能になる。
【００３６】
本発明では、スケルチマスクに使用する為のチャンネル毎のBLSR判定結果を主信号のSTS及びVT回線設定情報に基づいてクロスコネクトすることによって、VTパス・プロテクションスイッチ部をVT Service Selectorとして動作させるか否を示すSS情報に発生する。このようにすれば、既存のService Selector設定レジスタを削除でき、装置の小型化が可能になる。
【００３９】
【発明の実施の形態】
（Ａ）本発明のADM装置
（ａ）構成
図１は本発明のADM機能を備えた伝送装置(VTクロスコネクト装置)の全体の構成図で、STSクロスコネクト部100、VTクロスコネクト部200、入力側のINF部300、出力側のINF部400で構成されている。
STSクロスコネクト部100はSTS信号のクロスコネクトを行ない、VTクロスコネクト部200はスケルチ処理を行うと共にVT信号のクロスコネクトを行なう。入力側のLINE終端部3001〜3002はリング構成のEAST/WEST側光伝送路5001,5002から入力する光信号を電気信号に変換すると共にSTS終端処理を行い、トリビュタリー終端部3003〜300nはトリビュタリー側から入力するDS1などの低次群信号をVT信号に変換し、VT信号を多重してSTS信号にして送出する。出力側のSONET/SDHトランスポート部4001はSTSクロスコネクト部から入力するSTS信号を光信号に変換すると共にオーバヘッドを付加してEAST/WEST側光伝送路に送出し、STM収容部4002はSTS信号をVT信号に分解し、更にDS1などの低次群信号にしてトリビュタリー側へ送出する。
【００４０】
STSクロスコネクト部100は、(1) STSレベルでクロスコネクトを行なうSTS信号回線切替部111, 112、(2) STS終端処理を行ってSTS信号をVT信号に分離するSTS終端部113、(3) STSパスプロテクションを行なうSTSパスプロテクションSW部(STS Path Protection Switch 部)114、(4) VTレベルでクロスコネクトしたVT信号を多重してSTS信号にするSTS多重部(STS MUX部)115、(5) STS多重部から出力する STS信号をSTSレベルでクロスコネクトするSTS信号回線切替部116、(6) STS信号回線切替部111とSTS信号回線切替部116でクロスコネクトされたSTS信号の一方を選択するセレクタ(SEL部)16を有している。
【００４１】
VTクロスコネクト部200は、(1) VTスケルチ制御を行なうVT SQL制御部 211、 (2) スケルチ結果を挿入するVT SQL挿入部212、(3) VTレベルのクロスコネクトを行なうVT信号回線切替部 213、(4) VT service selector あるいはUPSRによるパスプロテクションSWとして動作するVTパスプロテクションSW部214、(5) 主信号のSTSレベルでの回線切替情報(STSクロスコネクト情報)を保持するSTSクロスコネクト情報保持部(ACM1)215、(6) 主信号のVTレベルでの回線切替情報(VTクロスコネクト情報)を保持するVTクロスコネクト情報保持部(ACM2)216、(7) NUT情報及びBLSR情報よりBSLRにより救済すべきVTチャンネルを判別して出力するBLSR救済チャンネル識別部217、(8) VTスケルチ判定結果を監視し、要求によりCPUへ通知するVTスケルチモニター/通知部218、(9) BLSR救済チャンネル情報(BLSR判定結果情報)に基づいて、VTパスプロテクションSW 214をservice selectorとして使用するか否かのSS情報を発生するSS情報発生部219を有している。
【００４２】
VT SQL制御部 211は、BLSRのEast側Workingチャンネルに収容されたVTチャンネルそれぞれにスケルチテーブルを設定するスケルチテーブル設定部221、East側Workingチャンネルに収容されたVTチャンネルそれぞれについてスケルチ判定を行うスケルチ判定部222、VTチャンネル毎のスケルチ結果をラッチするラッチ部223、ラッチ部223よりVTチャンネルのスケルチ結果を並列/直列変換しながら直列的に読み出すP/S部224、主信号データのSTSクロスコネクト情報(回線切替情報)に従ってスケルチ結果を入れ替えてVT SQL挿入部212に入力するセレクタ部225を有している。
BLSR救済チャンネル識別部217は、BLSRのEast側WorkingチャンネルがNUTチャンネルであるかを示すNUT情報が設定されるNUT情報設定用レジスタ231、BLSRのオペレーティングレート(OC-12,OC-48など)を示すBLSR TYPEを設定するBLSRタイプ設定部232、NUT情報とBSLR TYPEに基づいてBSLRにより救済するSTSチャンネル(BLSR救済チャンネル)を判定して、VT SQL制御部211とSS情報発生部219に出力するBSLR判定部233を有している。VT SQL制御部211のラッチ部223はBLSR救済チャンネル(スケルチ判定対象チャンネル)のスケルチ判定結果を記憶し、救済する必要がないSTSチャンネルのスケルチ判定結果をマスクして記憶しない。
【００４３】
VTスケルチモニター/通知部218は、BLSR救済チャンネルのスケルチ判定結果を主信号データの回線設定情報（クロスコネクト情報）に基づいて入れ替える前に、該スケルチ判定結果についてactivate処理を行うactivate処理部241、activate処理後のスケルチ判定結果を主信号データのSTS回線設定情報に基づいて入れ替えて出力するセレクタ242、入替え後のスケルチ判定結果をCPUに送信するインタフェース処理を行うμ-COM INF部243を有している。
SS情報発生部219は、BLSR救済チャンネル識別部217のBSLR判定部233から出力するBLSR判定結果（BLSRに収容されたSTS-1チャンネルをBLSRにより救済するか否かを示す情報）を主信号データのSTS回線設定情報に基づいて入れ替えるセレクタ251、入れ替えられたBLSR救済チャンネルのそれぞれに収容されたVTチャンネルをVTレベルでの回線切替情報に基づいて入れ替え、入替え後のVTチャンネルに対してはservice selectorとして動作するようにVTパスプロテクションSW部214に指示するセレクタ252を有している。
【００４４】
（ｂ）動作
LINE終端部3001〜3002およびTRIB終端部3003〜300nは、回線側および加入者側から送られてきた信号をLINE終端またはパス終端し、終端後の信号を分岐してSTS回線切り替え部111,112に渡す。
STS回線切替え部111は、回線側及び加入者側から送られて来たSTS信号のうちパススルーさせるSTS信号(VTレベルのクロスコネクトしないSTS信号)を選択して回線切替えを行ない、STSパス・プロテクションスイッチ部114は、STSレベルの信号救済の為にパス・プロテクションスイッチ又はService Selector SWとして動作する。
【００４５】
STS回線切替え部112は、回線側及び加入者側から送られて来たSTS信号からVTレベルでのクロスコネクトするSTS信号(VT-accessed STSs)を任意に選択する。 VT-accessed STSsの選択は、STSクロスコネクト情報保持部(ACM1)215からの選択情報に従って実行する。STSパス終端部113はVT-accessed STSsとして選択されたSTS信号にSTSパスの終端処理を施してVT信号に分解し、スケルチ挿入部212は該当するVTチャンネルに対してVT Squelch(スケルチ判定結果)を挿入する。VT回線切替え部213は、VTクロスコネクト情報保持部(ACM2)216からのVT回線設定情報に従ってVTチャンネル単位に回線切替えを行ない、VTパス・プロテクションスイッチ部214は、VT信号のパス・プロテクションスイッチ又はService Selector SWとして動作する。STS MUX部115はVT処理後のVT信号を多重してSTS信号にしてSTS信号回線切替部116に入力し、STS回線切替え部116は再びSTSレベルの回線切替えを行なう。
【００４６】
2:1選択部117は、STSパススルー側のSTS信号とVT-accessed STSs側の信号とのどちらを装置の外に出力するかを選択する。選択されたSTS信号は、SONET/SDHトランスポート部4001およびSTM収容部4002において装置間インタフェース信号に変換された後、回線側及び加入者(トリビュタリー)側に出力される。
VT SQL制御部211の中のスケルチテーブル設定部221は、CPU等から予め設定されたスケルチテーブルを格納する。SQL判定部222は設定されたスケルチテーブルと、障害時にネットワーク上の他の装置から送られてくるFar End Node IDとを用いてスケルチを実行するか否かを判定する。Latch部223は、スケルチ判定部222での判定結果を保持し、P/S部224はLatchされたSQL判定結果情報をSTS単位で直列に読み出し、セレクタ225はSTSクロスコネクト情報保持部(ACM1)215からの回線設定情報に従ってSQL判定結果情報を選択して主信号のVTチャンネルにリンクする。
【００４７】
また、NUT情報設定用レジスタ部231は、CPU等から予め設定されたNUT情報を格納し、BLSR Type設定部232は、CPU等から設定されたBLSRのオペレーティング・レートを示すBLSR Type情報を格納し、BLSR判定部233は設定されたNUT情報とBLSR Type情報とを用いてBLSRトラヒック(BLSR救済対象チャンネル)であるか否かを判定する。NUT情報設定部231およびBLSR判定部233は、BLSRの伝送路に割り当てられているEast側Workingチャンネル分のみ用意されており、BLSR判定結果はVT SQL制御部211のLatch部223に入力され、VT スケルチのマスク情報として使用される。
【００４８】
また、SS情報発生部219のセレクタ251は、STSクロスコネクト情報保持部(ACM1)215に保持されているSTS回線設定情報に従ったタイミングで各BLSR判定結果を選択して出力する。これにより、BLSR判定結果のSTSレベルでのチャンネル入れ替えが行われ、VT回線切替え前の各主信号のVTチャンネルにリンクされる。更に、セレクタ252は、VTチャンネルにリンクされたBLSR判定結果をVTクロスコネクト情報保持部(ACM2)216に記憶されたVTクロスコネクト情報に従ったタイミングで選択して出力する。これにより、BLSR判定結果のVTレベルでのチャンネル入替えが行われ、VTレベルの回線切替え後の主信号のVTチャンネルにリンクする。この入れ換え後のBLSR判定結果情報は、VTパス・プロテクションスイッチ部214に渡される。VTパス・プロテクションスイッチ部214は、入力し他BLSR判定結果をService Selector情報として使用し、BLSRトラヒック(BLSR救済対象チャンネル)であるVTチャンネルに対してService Selector SWとして動作し、他のトラヒックに対してはUPSRのパス選択スイッチとして動作する。
【００４９】
（Ｂ）スケルチ処理
図２はスケルチ処理に関係する部分の構成図であり、図1と同一部分には同一符号を付している。
ADM装置に接続するBLSR Ringのタイプは予め決められており、例えば(1)OC-48の BLSR Ring、(2) OC-12のBLSR Ring#1、(3) OC-12のBLSR Ring#2がADM装置に接続可能である。又、各タイプのBLSRをADM装置に挿入するスロットは予め決まっており、図３(a)に示すように、(1) OC-12 BLSR Ring#1であればスロット1がEAST側、スロット2がWEST側になり、(2) OC-12 BLSR Ring#2であればスロット9がEAST側、スロット16がWEST側になり、(3) OC-48 BLSR Ringであれば、図３(b)に示すように、スロット1,9がEAST側、スロット2,16がWEST側になる。
【００５０】
OC-48あるいはOC-12のBLSR Ringに収容されたSTSチャンネル(救済対象チャンネル)はNUTチャンネルでなければ、BLSRによる救済チャネルである。又、OC-48であれば、EAST側のSTS-1 #1〜#24がworking channel、STS-1 #25〜#48がprotection channel、WEST側のSTS-1 #1〜#24がworking channel、STS-1 #25〜#48がprotection channelとなる。そして、図４に示すようにNUT情報によりEAST側STS-1#1〜#3がNUT channelであると設定されると、EAST側STS-1 #25〜#27及びWEST側STS-1 #1〜#3,STS-1 #25〜#27もNUT channelになる。以上はOC-48の場合であるがOC-12の場合も同様である。
【００５１】
以上から、BLSRタイプがOC-12 Ring #1あるいはOC-12 Ring #2であればEAST側working channel STS-1 #1〜#6にNUT情報を設定すればよく、BLSRタイプがOC-48 Ring であればEAST側working channel STS-1 #1〜#24にNUT情報を設定すればよい。このため、図２のNUT情報設定部231には、トータル36個のNUT情報を設定するためのレジスタを設け、OC-12 Ring #1及びOC-12 Ring #2のEAST側working channel #1〜#6のNUT情報、OC-48 RingのEAST側working channel #1〜#24のNUT情報を設定する。実際には、図５に示すように16ビットレジスタを4つ設け、それぞれに各BLSR TypeのNUT情報を設定する。
【００５２】
又、BLSR TYPE 設定部232には、BLSR TYPE(OC-12 Ring #1,OC-12 Ring #2, OC-48 Ringの別)を設定する。図６はBLSR TYPEの設定例であり、3ビットでBLSR TYPEを設定する。なお、2ビットでBLSR TYPEを設定することもできる。
BLSR判定部233はBLSR TypeとNUT情報に基づいてBLSR救済チャネルを決定し、BLSR救済チャネル情報(BLSR判定結果)を36-24変換部234に入力し、36-24変換部234は24個のBLSR判定結果を出力する。BSLR TYPEはOC-12 Ring #1,OC-12 Ring #2, OC-48 Ringの3種類であり、STS-1救済対象チャンネルの最大数は24チャンネルである。このため36-24変換部234は24個のBLSR判定結果を出力する。
【００５３】
スケルチ処理対象のSTSチャンネルは、BSLRに収容されているSTSチャンネル( BLSR救済対象チャンネル)のうちNUTチャンネルでないチャンネル(BLSR救済対象チャンネル)で、最大数は24チャンネルである。このため、スケルチテーブル設定部221は、STSチャンネルch1〜ch24のそれぞれのVTチャンネルVT1〜VT28に対応してスケルチテーブル2211〜221M (M=24)を備え、μ-COMより各テーブルに対応するVTチャンネルの接続先情報(EAST側及びWEST側における接続先ノードID)を記録する。なお、STSチャンネルch1〜ch24はBLSR救済対象チャンネルをSTS信号回線切替部112でクロスコネクトする前のチャンネルである。
【００５４】
SQL判定部2221〜222M(M=24)はそれぞれ28 VTチャンネル分の判定部を備え、28×M個の各VTチャンネル毎にFar End Node IDとスケルチテーブルに設定されているノードIDを比較し、VTスケルチを実行するかどうかの判定を行なう。ラッチ部2231〜223MはBLSR判定結果に基づいてBLSR救済チャンネルのスケルチ判定結果をラッチし、救済対象外のチャンネルのスケルチ判定結果はマスクしてラッチしない。P/S変換部2241〜224Mはラッチ2231〜223Mのそれぞれに記憶された28 VTチャンネルのスケルチ判定結果をシリアルに変換して出力し、セレクタ225はSTSクロスコネクト情報保持部(ACM1)215に記憶されているSTSクロスコネクト情報に基づいてch1〜ch24に応じたEAST側working/protection channel及びWEST側working/protection channelのタイミングでP/S変換部2241〜224Mからシリアルに出力するスケルチ判定結果を選択し、スケルチ挿入部212に入力する。スケルチ挿入部212は入力するスケルチ判定結果を該当するEAST側working/protection channel及びWEST側working/protection channelのVT信号に挿入する。
【００５５】
以上要約すると、図中の左上から入力されるDataは、VT-accessed STSsとして選択されたSTS信号をVT信号に分解した信号であり、スケルチ挿入部212において、該当するVTチャンネルに対してVTスケルチ判定結果が挿入される。
スケルチテーブル設定部221は、CPU等から設定されたスケルチテーブルを格納するものであり、スケルチ判定部222は設定されたスケルチテーブルと障害時にネットワーク上の他の装置から送られてくるFar End Node IDとを用いてスケルチを実行するか否かを判定するものであり、Latch部223は、スケルチ判定部222での判定結果を保持しておくものである。Latchされた情報はP/S部224からSTS単位に直列に出力され、セレクタ225においてSTSクロスコネクト情報保持部(ACM1)215からの回線設定情報に従って選択される。スケルチ挿入部212はは、セレクタ225より送られてくるスケルチ判定結果を対応するVTチャンネルの主信号に挿入する。
【００５６】
また、NUT情報設定部231は、CPU等から設定されたNUT情報を格納するものであり、NUT情報はBLSRで使用されるEast側Workingチャンネル分のみ用意されている。図２では、OC-48BLSR構成またはOC-12BLSR×2構成に対応する装置の例として、OC-12BLSR用の6チャネル×2とOC-48BLSR用の24チャンネル分のNUT情報を持たせている。
BLSR Type設定部232は、CPU等から設定されたBLSRのオペレーティング・レートを示すBLSR Type情報を格納するものである。BLSR判定部233は、設定されたNUT情報とBLSR Type情報とを用いて、East側Workingチャンネルに当たるチャンネルが実際にBLSRトラヒック(BLSR救済チャンネル)であるか否かを判定するものである。このBLSR判定結果は、OC-48 BLSR用とOC-12BLSR用とが存在するので、BLSR Type情報に基づいて36→24変換部234においてどちらか片方が選択され、VT スケルチ判定結果をマスク処理するためにLatch部223に渡される。
【００５７】
以上のように、本発明によれば、BLSRで使用されるEast側Workingチャンネル分のみNUT情報用レジスタを用意するだけでよいため、NUT情報設定部のレジスタを削減することが可能となり、回路の削減とCPUの処理負荷の軽減が可能となる。装置の最大VTアクセス処理容量を10Gbps(=192 STS-1チャンネル)とすれば、従来のNUT情報設定用レジスタの個数(N)と本発明でのレジスタ個数(M)との比較を図７(a)に示す。
又、本発明によれば、BLSRに収容されたチャンネル(BSLR救済対象チャンネル)にリンクしたNUT情報とBLSRのオペレーティング・レートを示すBLSR Type設定情報とを使用してBLSR判定を行なうことができる。このため、BLSR設定用レジスタを削減することが可能となり、加えて、BLSR判定処理チャンネル数を削減でき、BLSR判定回路およびVTスケルチのマスク処理回路を削減することが可能となる。装置の最大VTアクセス処理容量を10Gbps(=192 STS-1チャンネル)とすれば、従来のBLSR情報設定用レジスタ個数(N)と本発明でのBLSR Typeレジスタ個数(L)との比較を図７（b)に示す。
【００５８】
（Ｃ）VTスケルチモニタ及び通知処理
図８は本発明のVT SQL制御部にVTスケルチモニタ/通知部を接続した構成図であり、図１及び図２と同一部分には同一符号を付している。
ADM装置ではVTスケルチ判定結果を監視し、要求によりCPUへ通知する必要がある。このため、スケルチ判定結果を主信号データのSTS回線設定情報に基づいて入れ替える前に、P/S変換部224よりVTスケルチモニター/通知部218に入力し、ここでBLSR救済チャンネルのスケルチ結果を監視する。
VTスケルチモニター/通知部218は、スケルチ判定結果についてactivate処理を行うactivate処理部241、activate処理後のスケルチ判定結果を主信号データの STS回線設定情報に基づいて入れ替えるセレクタ242、入替え後のスケルチ判定結果をCPUに送信するインタフェース処理を行うμ-COM INF部243を有している。
【００５９】
Activate 処理部241は、BLSR救済対象チャンネルにおける全VTチャンネル(M×28、M=24)のスケルチ判定結果を保持するスケルチモニタ情報保持部241aと、M×28の全VTチャンネルについて設定時間以上継続してスケルチ状態(救済不可能状態)になったか監視するタイマー部241bを有している。Activate 処理部241の動作は図２６〜図２８の従来例と同じである。異なる点は、ADM装置が処理可能なSTSチャンネル数をN(=192)とすれば従来例のActivate処理部がN×28の全VTチャンネルに対してスケルチ結果を監視処理を行うが、本発明ではBLSR救済対象チャンネル数をM(=24)とすればM×28のVTチャンネルに対してスケルチ結果を監視すれば良い点である。
【００６０】
Activate処理部241は、P/S変換部224からSTS単位で直列的に読出される各VTチャンネルにおけるSQL判定結果の連続性をActivateタイマーにより監視するActivate処理を行なう。BLSR救済対象チャンネルにリンクしたM×28個のVTチャンネルのスケルチ判定結果がActivate処理対象となり、スケルチモニタ情報保持部241a、Activateタイマー241bはM×28チャンネル分用意されている。なお、図８では VT1.5を例にとり、STS-1チャンネルに28VTチャンネルがリンクしている場合を示している。
セレクタ242は、主信号データのSTS回線設定情報に基づいてch1〜chM(M=24)に応じたEAST側working/protection channel及びWEST側working/protection channelのタイミングでActivate処理後のSQL判定結果を選択して出力する、これにより、Activate処理後のSQL判定結果のSTSレベルでのチャンネル入替えが行われ、μ-COM INF 243は入れ換え後のSquelch Monitor情報をCPUからの要求に応じて適宜通知する。
【００６１】
以上本発明によれば、BLSR救済対象チャンネルにリンクしたVTスケルチ判定結果にクロスコネクト前にActivate処理を施し、Activate処理後のVTスケルチ判定結果を主信号のSTS回線設定情報を利用して入れ換えてCPUに通知するようにしたから、Active処理チャンネル数を削減することが可能となる。たとえば、装置の最大VTアクセス処理容量を10Gbps(=192 STS-1チャンネル)とした場合の従来のActivate処理チャンネル数(N×VT)と本発明での処理チャンネル数(M×VT)との比較を図７(c)に示す。
【００６２】
（Ｄ）SS情報の発生制御
図９は本発明のSS情報発生部をBLSR救済チャンネル識別部に接続した構成図であり、図１及び図２と同一部分には同一符号を付している。
VT回線切換部213の後段のVTプロテクションスイッチ部213に含まれるセレクタ(図示せず)を、サービスセレクタ(Service Selector)として動作させるか、USPRのPath 選択スイッチとして動作させるかを設定する必要がある。いずれで動作させるかは、BLSR救済チャンネルに収容されているVTチャンネルに対してサービスセレクタ(Service Selector)として動作させ、他のVTチャンネルに対してはUSPRのPath 選択スイッチとして動作させるように設定すれば良い。
そこで、本発明のSS情報発生部219は、BLSR救済チャンネルを特定するBLSR判定情報を用いてSS情報(service selector情報)を発生し、このSS情報によりVT Service Selectorとして動作するか、USPRのPath 選択スイッチとして動作するかをVTプロテクションスイッチ部213に設定する。
【００６３】
SS情報発生部219は、BLSR救済チャンネル識別部217から出力するBLSR判定結果（BLSRに収容されたSTS-1チャンネルをBLSRにより救済するか否かを示す情報）を主信号データのSTS回線設定情報に基づいて入れ替えるセレクタ251、入れ替えられたBLSR救済チャンネルのそれぞれに収容されたVTチャンネルをVTレベルでの回線切替情報に基づいて入れ替え、入替え後のVTチャンネルに対してはservice selectorとして動作するようにVTパスプロテクションSW部214に指示するセレクタ252を有している。
【００６４】
セレクタ251は、STSクロスコネクト情報保持部(ACM1)215に保持されているSTS回線設定情報に従ったタイミングで各BLSR判定結果を選択して出力する。これにより、BLSR判定結果のSTSレベルでのチャンネル入替えが行われ、STS回線切替後の主信号のVTチャンネルにリンクされる。更に、セレクタ252は、VTチャンネルにリンクされたBLSR判定結果をVTクロスコネクト情報保持部(ACM2)216に記憶されたVTクロスコネクト情報に従ったタイミングで選択して出力する。これにより、BLSR判定結果のVTレベルでのチャンネル入替えが行われ、VTレベルの回線切替え後の主信号のVTチャンネルにリンクする。この入れ換え後のBLSR判定結果情報は、VTパス・プロテクションスイッチ部214に渡される。VTパス・プロテクションスイッチ部214は、入力したBLSR判定結果をVT Service Selector情報として使用し、 BLSRトラヒック(BLSR救済チャンネル)であるVTチャンネルに対してVTService Selector SWとして動作し、他のトラヒックに対してはUPSRのパス選択スイッチとして動作する。
【００６５】
以上本発明によれば、VTパスプロテクションスイッチ部をVT Service Selectorとして動作させるか否かを設定するために従来必要とされいたレジスタ(N×28チャンネル分)を削除することが可能となり、回路の削減とCPUの処理負荷の軽減が可能となる。
【００６６】
（Ｅ）VT交換部間の位相差制御
VT交換およびATM交換の共存を可能とするために、VT/ATM交換部用に2スロット備え、適宜VT交換部とATM交換部を差し替えて使用可能としたADM装置がある。かかるADM装置でVT交換のみを行う場合、各スロットにVT交換パッケージを挿入し、2つのVT交換部間でVTチャンネル信号(VT信号)の入れ換えを行う。このVT信号の入替えのために両VT交換部におけるVT信号の位相差を吸収する必要がある。
図１０は位相差を吸収するための構成を備えた本発明のダブルVT交換部の構成図であり、2つのVT交換部300,400は略同一の構成を備えている。本発明では、2つのVT交換部300, 400におけるVTマルチフレームタイミングを合わせ込み、このマルチフレームタイミングを基準として各VT交換部にてVTポインタ付け替えを行なう。これにより、２つのVT交換部300, 400のデータ間の位相差を最小限に抑えつつ位相差を吸収する。
【００６７】
また、本発明では、2つのVT交換部300,400におけるマルチフレームタイミング位置を合わせ込むために、マスターとなるVT交換部300はスレーブとなるVT交換部400に基準マルチフレームのタイミングを示すパルスを渡す。この基準マルチフレームタイミングパルスは、マスターとなるVT交換部300におけるマルチフレームのタイミングから1/2フレーム(=62.5μs)前の位置を示すDuty 50%幅のタイミングパルスである。スレーブとなるVT交換部400は、このDuty50%幅の基準マルチタイミングパルスの保護を取ったものを基準タイミングとする。これにより、単発ノイズの影響を受けずにより確実にマルチフレームタイミングを合わせ込むことが可能になる。
【００６８】
図１０において、図中の右側から入力される基準タイミングパルスは、STS交換部に回路が集中することを避けるためにSTS交換部より分配される125μs周期の基準タイミングパルスである。
ES部（エラステイックメモリ部）301,401はSTS交換部から分配された基準タイミングパルスをVT交換部内の78MHzのマスタークロックに乗せ替えるものである。フレームタイミング生成部302,402は、クロック乗せ替え後のフレームタイミングについて125μs周期の3段保護をとった後、このフレームタイミングを基にフレームタイミングカウンタ(図示せず)を回し、VT交換部内の125μs周期のフレームタイミングパルスF1,F2(図１１参照)を生成する。マスターとなるVT交換部内のマルチフレームタイミング生成部303は、自VT交換部300にて生成されたフレームタイミングパルスF1を基に自走カウンタにてマルチフレームタイミングパルスMF1(500μs周期)を生成する。しかる後、マルチフレームタイミング生成部303はスレーブとなるVT交換部400に対してマルチフレームタイミングの1/2フレーム(=62.5μs)前を示すDuty 50%の基準タイミングパルスMFT(500μs周期)とそれに同期したクロックとを出力する。
【００６９】
スレーブVT交換部400において、保護部404はマスターVT交換部300から入力された基準マルチタイミングパルスMFT(Duty50%,500μs周期)を0.1μs周期でサンプリングし、サンプリング値の連続性を監視し(3回サンプリング値がハイレベルであるか監視し)、3回同値であった場合のみ、基準マルチフレームタイミングパルスMFTを取り込む。
マルチフレーム生成部403では、マスターVT交換部300から取り込んだ基準マルチフレームタイミングパルスMFTを基準として、基準タイミングパルス位置から最初に来る自VT交換部内フレーム生成部402において生成されたフレームタイミングパルスF2の位置をマルチフレームタイミングMF2として生成する。こうすることにより、2つのVT交換部におけるマルチフレームタイミングMF1,MF2の位置が一致する。
【００７０】
一方、図中の左上から入力されるDataは、前段のSTS交換部(図示せず)においてVT-accessed STSsとして選択された最大10GBps容量(192 STS-1チャンネル分)のSTS信号である。この10GbpsのSTS信号は例えばSTS-12信号を16チャンネル多重した形態を有し、STS-12の16チャンネルを8チャンネルずつ分けてVT交換部300とVT交換部400に入力する。
VT交換部内のSTSパス終端部305 (405)は、入力された最大5Gbps容量のSTS信号にSTSパス終端処理を施してSTS-SPE信号に分解する。VTポインタ受信部306(406)は、STS-SPE信号から受信VTポインタ値を抽出してVT信号に分解する。VTポインタ付け替え部307(407)は、受信したVT信号のV5バイト位置を揃える為にマルチフレームタイミングを基準にしてポインタ値を付け替える。
【００７１】
ポインタ付け替え後のVT信号は、自VT交換部内のVT回線切替え部308 (408)と、もう片方のVT交換部内のVT回線切替え部408 (308)に渡される。ここで、もう片方のVT交換部400 (300)に出力される信号は、インタフェース信号数を減らすために、STS MUX部309(409)にてSTS-12信号フォーマットに多重されてから出力される。このSTS信号を受信するもう片方のVT交換部400 (300)ではSTS DMUX部 410 (310)がSTS-12信号をVT信号にDMUXしてからVT回線切替え部408 (308)に入力する。
【００７２】
PSWトリガーALM検出部311(411)は、VTパス・プロテクション・スイッチまたはVT Service SelectorスイッチのトリガーALMとなるVTレベルのアラームALMを検出するものであり、LOP-V,AIS-V検出部312 (412)は、LOP-VとAIS-Vを検出するものであり、検出したトリガーALM情報とLOP-VまたはAIS-V検出情報は、自VT交換部内のVT回線切替え部308 (408)と、もう片方のVT交換部内のVT回線切替え部408(308)に渡される。
VT回線切替え部308(408)は、自VT交換部300(400)内で生成されたVT信号とトリガーALM情報およびLOP-VまたはAIS-V検出情報と、もう片方のVT交換部400(300)から送られてきたVT信号とトリガーALM情報およびLOP-VまたはAIS-V検出情報とについて、VTレベルの回線切替えを行なう。すなわち、自VT交換部300(400)で処理した5Gbps容量分と、もう片方のVT交換部400(300)で処理した5Gbps容量分とを合わせた5376 VTチャンネル信号を2688 VTチャンネルにVT回線切替えを行なって出力する。
【００７３】
PSW or SS部313(413)では、回線替え後のトリガーALM情報に従ってVT信号およびLOP-VまたはAIS-V検出情報に対してVTパス・プロテクション・スイッチ動作またはVT Service Selectorスイッチ動作を実行する。
POH挿入部314(414)は、VT信号をSTS信号にmappingする際にSTSパス・オーバーヘッドバイトにPOH情報を挿入するもので、C2 ByteにPDI-Pコードを挿入する機能を有するPDI-P送出部315(415)を有している。PDI-P送出部315(415)は、STS信号にmappingするVT信号の障害チャンネル数をカウントし、STS信号のC2 Byteに PDI-Pコードを挿入するものである。障害チャンネル数の算出はLOP-VまたはAIS-V情報をカウントアップすることにより行う。
STS MUX部316(416)は、STS信号のセクション・ライン・オーバヘッドByteにセクションオーバヘッド/ラインオーバヘッド情報を挿入するもので STS MUX部よりSTS-12フォーマット形態でSTS信号が送出される。
【００７４】
以上、2つのVT交換部におけるVTマルチフレームタイミングを合わせ込み、このマルチフレームタイミングを基準として各VT交換部にてVTポインタ付け替えを行なうから、２つのVT交換部のデータ間の位相差を最小限に抑えることができる。このため、従来必要とされていたエラスティックメモリを除去することができる。又、マスタVT交換部から入力する基準マルチフレームタイミングパルスを厳格に識別することにより、マスタ/スレーブVT交換部において単発ノイズの影響を受けずにより確実にマルチフレームタイミングを合わせ込ことが可能となる。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【００７５】
【発明の効果】
以上本発明によれば、BLSRで使用されるEast側Workingチャンネル分のみNUT情報用レジスタを用意するだけでよいため、NUT情報設定部のレジスタを削減することが可能となり、回路の削減とCPUの処理負荷の軽減が可能となる。
又、本発明によれば、BLSRに収容されているチャンネル(BSLR救済対象チャンネル)にリンクしたNUT情報とBLSRのオペレーティング・レートを示すBLSR Type設定情報とを使用してBLSR判定を行なうことができる。このため、BLSR設定用レジスタを削減することが可能となり、加えて、BLSR判定処理チャンネル数を削減でき、BLSR判定回路およびVTスケルチのマスク処理回路を削減することが可能となる。
【００７６】
又、本発明によれば、BLSR救済対象チャンネルのVTスケルチ判定結果をクロスコネクトする前にActivate処理を施し、Activate処理後のVTスケルチ判定結果を主信号のSTS回線設定情報を利用して入れ換えてCPUに通知するようにしたから、Active処理チャンネル数を削減することが可能となる。
又、本発明によれば、BLSR救済チャンネルを示すBLSR判定結果を、主信号データの回線設定情報(STSおよびVT)を利用して入れ替えてVTパス・プロテクションスイッチ部に渡すことにより、SS情報設定用のレジスタ(N×VTチャンネル分)を削除することができ、回路の削減とCPUの処理負荷の軽減が可能となる。
【図面の簡単な説明】
【図１】本発明のADM装置の全体構成図である。
【図２】スケルチ処理に関係する部分の構成図である。
【図３】 BLSRタイプとスロットの関係説明図である。
【図４】 NUT情報とNUT channelの対応説明図である。
【図５】 NUT情報の設定例である。
【図６】 BLSR Typeの設定例である。
【図７】本発明と従来装置の回路規模の比較例を示す図表である。
【図８】本発明のVT SQL制御部にActivate処理部を接続した構成図である。
【図９】 BLSR救済チャンネル識別部にSS情報発生部を接続した構成図である。
【図１０】本発明のダブルVT交換部の構成図である。
【図１１】各タイミングパルスのタイムチャートである。
【図１２】 STS-1フレームフォーマットである。
【図１３】各種VT構成図である。
【図１４】 STS-1 SPE構成図である。
【図１５】 500μsスーパフレームのSTS-1 SPE構成図である。
【図１６】 VTスーパフレーム構成図である。
【図１７】 ADM装置の概略構成図である。
【図１８】リング構成図である。
【図１９】 SONETにおけるUPSRを説明するための図である。
【図２０】 SONETにおけるBLSRを説明するための図である。
【図２１】伝送装置のシステム構成を示すブロック図である。
【図２２】 VTスケルチの概念を説明するための図である。
【図２３】 VTスケルチ処理部の構成図である。
【図２４】 BLSR情報設定部とNUT情報設定部を備えたスケルチ処理部の全体の構成図である。
【図２５】スケルチ処理部にActivate処理部を接続した構成図である。
【図２６】スケルチモニタ説明図である。
【図２７】アクチベート処理部である。
【図２８】ハードウェアの論理演算説明図である。
【図２９】 VT-PSWのセレクタをサービスセレクタSSとして使用する場合の説明図である。
【図３０】 VT-PSWのセレクタをUSPRのパス選択スイッチとして使用する場合の説明図である。
【図３１】スケルチ処理部の後段にサービスセレクタ情報設定部を配置した構成図である。
【図３２】 VT交換部間でVT信号の入れ換えを行う構成図である。
【符号の説明】
100・・STSクロスコネクト部
200・・VTクロスコネクト部
300・・入力側のINF部
211・・VT・・SQL制御部
212・・VT・・SQL挿入部
213・・VT信号回線切替部
214・・VTパスプロテクションSW部
215・・STSクロスコネクト情報保持部(ACM1)
216・・VTクロスコネクト情報保持部(ACM2)
217・・BLSR救済チャンネル識別部
218・・VTスケルチモニター/通知部
219・・SS情報発生部
221・・スケルチテーブル設定部
222・・スケルチ判定部
223・・ラッチ部
224・・P/S部
225・・セレクタ部
231・・NUT情報設定用レジスタ
232・・BLSRタイプ設定部
233・・BSLR判定部
Claims (8)
- 第１、第２の方向に伝送可能なリング(BLSR)状のネットワークを構成し、各伝送方向にワーキング帯域及びプロテクション帯域が割り当てられた伝送路を介して入力する各チャンネルの信号をクロスコネクトして送出し、伝送路障害に際して信号をプロテクション帯域を用いて逆方向にループバックすることにより救済(BLSRによる救済)する伝送装置において、
BLSRによる救済対象チャンネルのうち、BLSRによる救済をしないと設定されたチャンネル(NUTチャンネル)以外のチャンネル(判定対象チャンネル)について、BLSRによる救済が不可能な障害が発生したかを判定する救済不可能障害発生判定部、
判定対象チャンネルの前記判定結果を主信号のクロスコネクト情報に基づいて入れ替え、該入れ替えた判定結果を対応するチャンネルのクロスコネクト後の主信号に挿入する判定結果挿入手段、
BLSRによる救済対象チャンネルが、NUTチャネルであるか否かを指示するNUT情報を記憶するNUT情報記憶手段、
を備えたことを特徴とする伝送装置。 - 伝送装置が接続されるリング(BLSR)のオペレーティングレートを特定するBLSRタイプを記憶するBLSRタイプ情報記憶部、
BLSRタイプ情報及びNUT情報に基づいて各救済対象チャンネルが前記判定対象チャネルであるか否かを決定する判定対象チャネル決定部、
を備え、前記NUT情報記憶手段は、BLSRタイプ毎にBLSR救済対象チャンネルがNUTチャンネルであるか否かを指示するNUT情報を記憶する記憶領域を備え、
判定対象チャネル決定部は設定されたBLSRタイプのNUT情報に基づいて前記決定を行う、
ことを特徴とする請求項１記載の伝送装置。 - 前記NUT情報記憶手段は、BLSR救済対象チャンネルのうち所定方向のワーキング帯域のBLSR救済対象チャンネルに対してのみNUT情報を記憶し、
前記判定対象チャネル決定部は該方向のワーキング帯域における判定対象チャネルを決定し、
救済不可能障害発生検出部は該判定対象チャネルについて、BLSRによる救済が不可能な障害が発生したかを判定し、
判定結果挿入手段は、該判定結果を主信号のクロスコネクト情報に基づいて入れ替え、該入れ替えた判定結果を第１、第２方向のワーキング、帯域における対応するチャンネルのクロスコネクト後の主信号に挿入することを特徴とする請求項２記載の伝送装置。 - 前記チャンネルはSTSチャンネルであり、
前記救済不可能障害発生判定部は、判定対象のSTSチャンネルに収容されたVTチャンネルについてBLSRによる救済が不可能な障害が発生したかの判定を行い、前記判定結果挿入手段は、該VTチャンネルの判定結果をSTSチャンネル単位で主信号のSTSクロスコネクト情報に基づいて入れ替え、該入れ替えた判定結果を対応するSTSクロスコネクト後のVT信号に挿入することを特徴とする請求項１記載の伝送装置。 - クロスコネクト情報により入れ替える前の前記判定結果を受信し、判定対象チャンネル毎にBLSR救済不可能障害が所定時間以上継続したか、及び障害が復旧したか監視するアクチベート処理手段を備え、
前記監視結果を主信号のクロスコネクト情報に基づいて入れ替えて出力する入替え手段、
を備えたことを特徴とする請求項１記載の伝送装置。 - 前記チャンネルはSTSチャンネルであり、
前記救済不可能障害発生判定部は、判定対象のSTSチャンネルに収容されたVTチャンネルについてBLSRによる救済が不可能な障害が発生したかの判定を行い、前記アクチベート処理手段はVTチャンネル毎にBLSR救済不可能障害が所定時間以上継続したか、障害が復旧したか監視し、
前記入替え手段はVTチャンネル毎の監視結果をSTSチャンネル単位で主信号のSTSクロスコネクト情報に基づいて入れ替えて出力する、
ことを特徴とする請求項５記載の伝送装置。 - 2つのリング(BLSR)間を接続する伝送路に障害が発生したとき別の伝送路から入力する信号を選択することにより救済するサービスセレクタスイッチ機能をVTチャンネル毎に備えたとVTパスプロテクションスイッチ、
VTパスプロテクションスイッチをサービスセレクタスイッチとして動作させるかを指示するサービスセレクタ情報を発生するサービスセレクタ情報発生部、
を備え、サービスセレクタ情報発生部は、BLSR対象チャネルが判定対象チャネルであるか否かを示す情報を、主信号のクロスコネクト情報に基づいて入れ替えることによりVTチャンネル毎のサービスセレクタ情報を発生し、VTパスプロテクションスイッチ部に渡すことを特徴とする請求項２記載の伝送装置。 - 前記サービスセレクタ情報発生部は、前記判定対象チャネル決定部が出力するワーキング帯域における該判定対象チャンネル情報とその該判定対象のワーキングチャンネルと対を成すプロテクションチャンネル情報とを主信号のSTSクロスコネクト情報に基づいて入れ替え、入れ替え後の情報を主信号のVTクロスコネクト情報に基づいて入れ替えることによりVTチャンネル毎のサービスセレクタ情報を発生することを特徴とする請求項７記載の伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158295A JP3796393B2 (ja) | 2000-05-29 | 2000-05-29 | 伝送装置 |
| US09/753,903 US7042836B2 (en) | 2000-05-29 | 2001-01-03 | Transmitting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158295A JP3796393B2 (ja) | 2000-05-29 | 2000-05-29 | 伝送装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006054290A Division JP4167270B2 (ja) | 2006-03-01 | 2006-03-01 | 伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339416A JP2001339416A (ja) | 2001-12-07 |
| JP3796393B2 true JP3796393B2 (ja) | 2006-07-12 |
Family
ID=18662784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000158295A Expired - Fee Related JP3796393B2 (ja) | 2000-05-29 | 2000-05-29 | 伝送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7042836B2 (ja) |
| JP (1) | JP3796393B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3910063B2 (ja) * | 2001-12-27 | 2007-04-25 | 富士通株式会社 | 伝送装置および該伝送装置におけるデータ処理方法 |
| CA2420151C (en) * | 2002-03-01 | 2006-05-09 | Nippon Telegraph And Telephone Corporation | Hitless switching system and transmission apparatus |
| US7145922B2 (en) * | 2002-03-29 | 2006-12-05 | Bay Microsystems, Inc. | Composite add/drop multiplexor with crisscross loop back |
| US7161965B2 (en) * | 2002-03-29 | 2007-01-09 | Bay Microsystems, Inc. | Add/drop multiplexor with aggregate serializer/deserializers |
| DE60212155T2 (de) * | 2002-12-12 | 2007-03-15 | Alcatel | Defektsignalisierung für Hardware unterstützte Ersatzschaltung in einem optischen Querverbindungssystem |
| US7720911B2 (en) * | 2003-02-20 | 2010-05-18 | Strongmail Systems, Inc. | Email using queues in non-persistent memory |
| JP4244150B2 (ja) | 2003-03-14 | 2009-03-25 | 富士通株式会社 | 双方向線路切替えリングネットワーク |
| US7643408B2 (en) | 2003-03-31 | 2010-01-05 | Alcatel-Lucent Usa Inc. | Restoration time in networks |
| US7646706B2 (en) * | 2003-03-31 | 2010-01-12 | Alcatel-Lucent Usa Inc. | Restoration time in mesh networks |
| US8296407B2 (en) * | 2003-03-31 | 2012-10-23 | Alcatel Lucent | Calculation, representation, and maintenance of sharing information in mesh networks |
| US8867333B2 (en) * | 2003-03-31 | 2014-10-21 | Alcatel Lucent | Restoration path calculation considering shared-risk link groups in mesh networks |
| US7606237B2 (en) * | 2003-03-31 | 2009-10-20 | Alcatel-Lucent Usa Inc. | Sharing restoration path bandwidth in mesh networks |
| US7689693B2 (en) * | 2003-03-31 | 2010-03-30 | Alcatel-Lucent Usa Inc. | Primary/restoration path calculation in mesh networks based on multiple-cost criteria |
| US7545736B2 (en) * | 2003-03-31 | 2009-06-09 | Alcatel-Lucent Usa Inc. | Restoration path calculation in mesh networks |
| US7602701B1 (en) * | 2003-12-22 | 2009-10-13 | Alcatel Lucent | WideBand cross-connect system and protection method utilizing SONET add/drop multiplexers |
| US20050226212A1 (en) * | 2004-04-02 | 2005-10-13 | Dziong Zbigniew M | Loop avoidance for recovery paths in mesh networks |
| US8111612B2 (en) * | 2004-04-02 | 2012-02-07 | Alcatel Lucent | Link-based recovery with demand granularity in mesh networks |
| US7701976B2 (en) * | 2004-12-22 | 2010-04-20 | Exar Corporation | Communications system with segmenting and framing of segments |
| US7839885B2 (en) * | 2005-04-25 | 2010-11-23 | Lsi Corporation | Connection memory for tributary time-space switches |
| JP2008182616A (ja) * | 2007-01-26 | 2008-08-07 | Fujitsu Ltd | 光双方向ラインスイッチリング伝送システム、伝送装置及びスルークロスコネクト設定方法 |
| US7830784B2 (en) * | 2007-06-29 | 2010-11-09 | Verizon Patent And Licensing Inc. | Intelligent network restoration |
| JP4910984B2 (ja) * | 2007-10-23 | 2012-04-04 | 日本電気株式会社 | データ伝送システム、伝送装置、およびデータ伝送制御方法 |
| US8358584B2 (en) * | 2007-11-29 | 2013-01-22 | Adc Dsl Systems, Inc. | Port failure communication in cross-connect applications |
| US9325501B2 (en) * | 2010-10-11 | 2016-04-26 | Tejas Networks Ltd. | Method to implement two fiber shared protection ring with extra traffic on STM-1/OC-3 interface |
| JP5704647B2 (ja) * | 2011-06-10 | 2015-04-22 | 日本電気株式会社 | スイッチ装置、フレーム送受信制御方法 |
| JP5821667B2 (ja) * | 2012-02-01 | 2015-11-24 | 富士通株式会社 | 伝送装置およびスイッチ切替え方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442620A (en) * | 1992-03-26 | 1995-08-15 | At&T Corp. | Apparatus and method for preventing communications circuit misconnections in a bidirectional line-switched ring transmission system |
| US5742605A (en) * | 1994-02-28 | 1998-04-21 | Sprint Communications Co., L.P. | Synchronous optical network using a ring architecture |
| JPH07264228A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | パスａｉｓ発生機能を備えるｂｌｓｒネットワーク |
| JP2617701B2 (ja) * | 1995-06-28 | 1997-06-04 | 宮城日本電気株式会社 | Ｖｔパス切替時のミスコネクション回避方法 |
| JP3259126B2 (ja) * | 1995-09-26 | 2002-02-25 | 富士通株式会社 | リング伝送システム及び該システムのスケルチ方法 |
| JP3366214B2 (ja) | 1997-02-26 | 2003-01-14 | 富士通株式会社 | 多重化伝送装置 |
| US6317426B1 (en) * | 1999-06-03 | 2001-11-13 | Fujitsu Network Communications, Inc. | Method and apparatus for hybrid protection in a switching network |
-
2000
- 2000-05-29 JP JP2000158295A patent/JP3796393B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-03 US US09/753,903 patent/US7042836B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010046207A1 (en) | 2001-11-29 |
| JP2001339416A (ja) | 2001-12-07 |
| US7042836B2 (en) | 2006-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3796393B2 (ja) | 伝送装置 | |
| US5675580A (en) | Processor device for terminating and creating synchronous transport signals | |
| US7269130B2 (en) | Redundant add/drop multiplexor | |
| US5781527A (en) | Integrated multi-fabric digital cross-connect integrated office links | |
| US20030161355A1 (en) | Multi-mode framer and pointer processor for optically transmitted data | |
| JP2005531988A (ja) | トランスペアレントでフレキシブルな連結 | |
| JPH04504638A (ja) | 高速ディジタル信号を交差接続するシステム | |
| JPH10190606A (ja) | ディジタル伝送システムおよび同期伝送装置におけるパス試験信号生成回路ならびにパス試験信号検査回路 | |
| JP2000197167A (ja) | クロスコネクト方法及びクロスコネクト装置 | |
| US7606224B2 (en) | Transmission apparatus for making ring switching at SONET/SDH and RPR levels | |
| JP4410921B2 (ja) | 回線再配置方法およびそのための回路 | |
| US6349092B1 (en) | BLSR node extension | |
| EP1083692A2 (en) | Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks | |
| US7227844B1 (en) | Non-standard concatenation mapping for payloads | |
| US7349411B2 (en) | Economically expansible switching network | |
| CN101741681B (zh) | 节点装置 | |
| EP1537694B1 (en) | Synchronous transmission network node | |
| US7145922B2 (en) | Composite add/drop multiplexor with crisscross loop back | |
| US20010053146A1 (en) | Processor device for terminating and creating synchronous transport signals | |
| US7161965B2 (en) | Add/drop multiplexor with aggregate serializer/deserializers | |
| US20030058789A1 (en) | SDH ring network | |
| US7110424B2 (en) | Bi-directional serializer/deserializer with discretionary loop-back | |
| JP4167270B2 (ja) | 伝送装置 | |
| KR100195063B1 (ko) | 동기식 광전송장치의 분기결합망에 있어서 링경보방법 | |
| US7518982B1 (en) | System and method of communicating status and protection information between cards in a communications system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |