JPH04322525A - 同期ディジタルハイアラーキにおけるポインタ値発生方法 - Google Patents
同期ディジタルハイアラーキにおけるポインタ値発生方法Info
- Publication number
- JPH04322525A JPH04322525A JP9036091A JP9036091A JPH04322525A JP H04322525 A JPH04322525 A JP H04322525A JP 9036091 A JP9036091 A JP 9036091A JP 9036091 A JP9036091 A JP 9036091A JP H04322525 A JPH04322525 A JP H04322525A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- pointer value
- circuit
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 7
- 238000001514 detection method Methods 0.000 claims abstract description 4
- 230000005540 biological transmission Effects 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はCCITT(国際電信電
話諮問委員会)において1988年に標準化された、将
来の高速広帯域通信サービスの提供や運用性の向上を目
的とした、新しい同期ディジタルハイアラーキにおいて
規定されるポインタ値発生方法に関する。
話諮問委員会)において1988年に標準化された、将
来の高速広帯域通信サービスの提供や運用性の向上を目
的とした、新しい同期ディジタルハイアラーキにおいて
規定されるポインタ値発生方法に関する。
【0002】
【従来の技術】従来、ネットワークにおける同期多重化
処理を行なう場合、多重化される信号の位相は一致して
いる必要があるため、多重化する前にあらかじめ、フレ
ームメモリ等を用いて各信号の位相を合せておく必要が
あった。このため大規模なメモリを必要とし、また多重
化の際に発生する信号の遅延も大きくなる。このため前
記のCCITTにおいて標準化された同期ディジタルハ
イアラーキでは、ポインタという概念が導入された。こ
のポインタは伝送フレームに対し多重化される被多重化
信号の先頭位置を相対的に示す位相差である。
処理を行なう場合、多重化される信号の位相は一致して
いる必要があるため、多重化する前にあらかじめ、フレ
ームメモリ等を用いて各信号の位相を合せておく必要が
あった。このため大規模なメモリを必要とし、また多重
化の際に発生する信号の遅延も大きくなる。このため前
記のCCITTにおいて標準化された同期ディジタルハ
イアラーキでは、ポインタという概念が導入された。こ
のポインタは伝送フレームに対し多重化される被多重化
信号の先頭位置を相対的に示す位相差である。
【0003】これを用いることにより、多重化の際に発
生する信号の遅延時間を大幅に短縮することができ、ま
た処理回路の規模を小さくすることができる。ポインタ
と伝送フレームの関係を図2を用いて説明する。図2は
同期ディジタルハイアラーキの基本であるSTM−1(
Synchronous Transport Mod
ule)の場合を示したものである。STM−1は図3
に示すように世界のディジタルハイアラーキを統一化し
た基本のレベルであり図3に示す位置付けにある。
生する信号の遅延時間を大幅に短縮することができ、ま
た処理回路の規模を小さくすることができる。ポインタ
と伝送フレームの関係を図2を用いて説明する。図2は
同期ディジタルハイアラーキの基本であるSTM−1(
Synchronous Transport Mod
ule)の場合を示したものである。STM−1は図3
に示すように世界のディジタルハイアラーキを統一化し
た基本のレベルであり図3に示す位置付けにある。
【0004】図2に示すようにSTM−1のフレーム構
成は9行270列で1フレーム(125μs)を構成す
る。このうち1〜9列はセクションオーバヘッドと呼ば
れる管理情報を収容する部分であり、本来の被多重化信
号は10〜270列のペイロードと呼ばれる部分に収容
される。この図2でH1,H2の2バイト(16ビット
)のうち10ビットがポインタとして割当られている。 このポインタ値によりペイロード中のどの位置に本来の
被多重化信号の先頭があるのかどうかを示すことができ
る。図2のペイロード中の数字はその位置のポインタア
ドレスを表示している。また前記伝送フレームを構成す
る伝送フレームの同期とペイロードを構成する被多重化
信号の周期が若干異なっている場合にもスタッフ動作と
いう処理を行なうことにより前記周期の差を吸収するこ
とができる。伝送フレーム被多重化信号の周期より短い
場合正スタッフ動作をし、この逆の場合負スタッフ動作
をする。
成は9行270列で1フレーム(125μs)を構成す
る。このうち1〜9列はセクションオーバヘッドと呼ば
れる管理情報を収容する部分であり、本来の被多重化信
号は10〜270列のペイロードと呼ばれる部分に収容
される。この図2でH1,H2の2バイト(16ビット
)のうち10ビットがポインタとして割当られている。 このポインタ値によりペイロード中のどの位置に本来の
被多重化信号の先頭があるのかどうかを示すことができ
る。図2のペイロード中の数字はその位置のポインタア
ドレスを表示している。また前記伝送フレームを構成す
る伝送フレームの同期とペイロードを構成する被多重化
信号の周期が若干異なっている場合にもスタッフ動作と
いう処理を行なうことにより前記周期の差を吸収するこ
とができる。伝送フレーム被多重化信号の周期より短い
場合正スタッフ動作をし、この逆の場合負スタッフ動作
をする。
【0005】図4を用いて正スタッフ動作の説明をする
。前記周期の差により正スタッフ動作が必要になった場
合、図4のH3に続く3バイト分の位置にダミーの正ス
タッフバイトが挿入され、ペイロードの信号が3バイト
後へ移動する。これにより前記周期の差を吸収すること
ができるが、この結果ペイロード内の被多重化信号の先
頭位置も後へ移動する。このため次の伝送フレームにお
けるポインタ値は1つ増加する。
。前記周期の差により正スタッフ動作が必要になった場
合、図4のH3に続く3バイト分の位置にダミーの正ス
タッフバイトが挿入され、ペイロードの信号が3バイト
後へ移動する。これにより前記周期の差を吸収すること
ができるが、この結果ペイロード内の被多重化信号の先
頭位置も後へ移動する。このため次の伝送フレームにお
けるポインタ値は1つ増加する。
【0006】また図5に負スタッフの場合の動作を示す
。この場合には正スタッフの場合の動作とは逆に被多重
化信号がセクションオーバヘッドのH3の部分に入り被
多重化信号は前へ3バイト移動する。H3の位置には本
来意味のないデータが入っているためこの動作により必
要なデータが失なわれることはない。この負スタッフ動
作の場合次の伝送フレームにおいてポインタ値は1つ減
少する。このスタッフ動作を必要に応じて実行すること
により、前記伝送フレームの周期と被多重化信号のフレ
ームの周期に若干の差があってもそれを吸収し、正常に
伝送フレーム内に被多重化信号を収容し伝送することが
できる。
。この場合には正スタッフの場合の動作とは逆に被多重
化信号がセクションオーバヘッドのH3の部分に入り被
多重化信号は前へ3バイト移動する。H3の位置には本
来意味のないデータが入っているためこの動作により必
要なデータが失なわれることはない。この負スタッフ動
作の場合次の伝送フレームにおいてポインタ値は1つ減
少する。このスタッフ動作を必要に応じて実行すること
により、前記伝送フレームの周期と被多重化信号のフレ
ームの周期に若干の差があってもそれを吸収し、正常に
伝送フレーム内に被多重化信号を収容し伝送することが
できる。
【0007】次にポインタ値の決定は被多重化信号の先
頭を示す信号を検出し、その信号と前記伝送フレームの
位相関係を計算することにより行なう。この位相関係の
計算は図2の3個目のH3の次の位置を0(ポインタ値
0の位置)として計算を開始し、次の伝送フレームの最
初のH1の1つの手前の位置(ポインタ値782)で1
フレームについての計算を終了する。また通常、前記伝
送フレームの1フレーム中に存在する被多重化信号の個
数(ペイロード内に収容できる信号の個数)は一定であ
り、伝送フレームの1フレーム中に存在する被多重化信
号の先頭を示す信号は1個である。
頭を示す信号を検出し、その信号と前記伝送フレームの
位相関係を計算することにより行なう。この位相関係の
計算は図2の3個目のH3の次の位置を0(ポインタ値
0の位置)として計算を開始し、次の伝送フレームの最
初のH1の1つの手前の位置(ポインタ値782)で1
フレームについての計算を終了する。また通常、前記伝
送フレームの1フレーム中に存在する被多重化信号の個
数(ペイロード内に収容できる信号の個数)は一定であ
り、伝送フレームの1フレーム中に存在する被多重化信
号の先頭を示す信号は1個である。
【0008】今、定常状態において、被多重信号の先頭
位置が図2の782の位置(ポインタ値は782)にあ
った場合において、前記伝送フレームと被多重化信号の
フレームの周期の差により正スタッフ動作が必要になる
と、前記の正スタッフ動作が実行される。この場合、正
スタッフ動作が実行されたそのポインタ計算期間には、
正スタッフ動作の結果として、被多重化信号が3バイト
後へ移動するため、先頭を示す信号が存在しなくなる。 この結果、前記のポインタ値を決定する動作は、この期
間において、前記被多重化信号の先頭を示す信号を検出
できないため、不可能になる。
位置が図2の782の位置(ポインタ値は782)にあ
った場合において、前記伝送フレームと被多重化信号の
フレームの周期の差により正スタッフ動作が必要になる
と、前記の正スタッフ動作が実行される。この場合、正
スタッフ動作が実行されたそのポインタ計算期間には、
正スタッフ動作の結果として、被多重化信号が3バイト
後へ移動するため、先頭を示す信号が存在しなくなる。 この結果、前記のポインタ値を決定する動作は、この期
間において、前記被多重化信号の先頭を示す信号を検出
できないため、不可能になる。
【0009】
【発明が解決しようとする課題】前記のようにポインタ
値が782の値で動作している場合に、正スタッフ動作
が実行されると、このポインタ計算期間中にポインタ値
を計算するための基準となる被多重化信号の先頭を示す
信号が存在しなくなりこれに対応した伝送フレームのポ
インタ値を決定できなくなる。また前記CCITTの標
準化勧告においてはこのような問題点に対処する具体的
な方策は示されていない。
値が782の値で動作している場合に、正スタッフ動作
が実行されると、このポインタ計算期間中にポインタ値
を計算するための基準となる被多重化信号の先頭を示す
信号が存在しなくなりこれに対応した伝送フレームのポ
インタ値を決定できなくなる。また前記CCITTの標
準化勧告においてはこのような問題点に対処する具体的
な方策は示されていない。
【0010】本発明は上記問題点に鑑み、被多重信号の
先頭を示す信号がなくなった場合においても、先頭位置
を正しく指示し続けることができるポインタ値発生方法
を提供することを目的とする。
先頭を示す信号がなくなった場合においても、先頭位置
を正しく指示し続けることができるポインタ値発生方法
を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明は前記問題点を解
決するために、通常のポインタ値を計算する手段以外に
ポインタ値が782でありかつ、正スタッフ動作を実行
した場合に、次に伝送フレームにおけるポインタ値を0
に設定するものである。
決するために、通常のポインタ値を計算する手段以外に
ポインタ値が782でありかつ、正スタッフ動作を実行
した場合に、次に伝送フレームにおけるポインタ値を0
に設定するものである。
【0012】
【作用】本発明によれば、前記のように現在のポインタ
値が782で動作している場合において、伝送フレーム
の周期が被多重化信号のフレーム周期よりも短いために
正スタッフ動作を実行し、その結果このポインタ計算期
間に被多重化信号の先頭を示す信号がなくなった場合に
おいても次のポインタが本来とるべき値である0に設定
することができる。これによりポインタ値は途切れるこ
となく被多重化信号の先頭位置を正しく指し示し続ける
ことができる。
値が782で動作している場合において、伝送フレーム
の周期が被多重化信号のフレーム周期よりも短いために
正スタッフ動作を実行し、その結果このポインタ計算期
間に被多重化信号の先頭を示す信号がなくなった場合に
おいても次のポインタが本来とるべき値である0に設定
することができる。これによりポインタ値は途切れるこ
となく被多重化信号の先頭位置を正しく指し示し続ける
ことができる。
【0013】
【実施例】以下本発明の実施例を図面を用いて詳細に説
明する。図1は本発明の一実施例を示す構成図である。
明する。図1は本発明の一実施例を示す構成図である。
【0014】図1において、1はポインタ計算回路、2
はポインタ値比較回路、3はポインタ値記憶回路であり
、通常は以上の3つの回路構成でポインタ値を決定する
。まず、ポインタ計算回路1において伝送フレーム内の
位相を示す信号と被多重化信号の先頭を示す信号より、
最新のポインタ値を計算する。ポインタ値比較回路2で
はポインタ計算回路1で算出した最新のポインタ値と、
ポインタ値記憶回路3で記憶されている現在のポインタ
値を比較し、異なっていればポインタ書換タイミングパ
ルスのタイミングに従いAND回路10より信号が出て
最新のポインタ値をポインタ値記憶回路3に書込む。本
発明はこのポインタ計算回路1,ポインタ値比較回路2
,ポインタ値比較回路3からなる通常のポインタ値を決
定する回路以外に、ポインタ値782検出回路4,ポイ
ンタ値0設定回路5,ポインタ値切換回路6を設け、ポ
インタ値782検出回路4で現在のポインタ値が782
であるかどうかを検出する。現在のポインタ値が782
であり、正スタッフ動作信号が入力されればAND回路
7より信号が出力され、ポインタ値切換回路6が働き、
ポインタ値記憶回路3の入力にポインタ値0が入力され
る。この状態においてポインタ書換タイミングパルスが
入力されると、AND回路8より信号が出力され、OR
回路9を通ってポインタ値記憶回路3に0が書込まれる
。ポインタ値が782以外あるいは正スタッフ動作がな
い場合には、AND回路7とAND回路8からの出力信
号はなく通常のポインタ値の決定動作が行なわれる。
はポインタ値比較回路、3はポインタ値記憶回路であり
、通常は以上の3つの回路構成でポインタ値を決定する
。まず、ポインタ計算回路1において伝送フレーム内の
位相を示す信号と被多重化信号の先頭を示す信号より、
最新のポインタ値を計算する。ポインタ値比較回路2で
はポインタ計算回路1で算出した最新のポインタ値と、
ポインタ値記憶回路3で記憶されている現在のポインタ
値を比較し、異なっていればポインタ書換タイミングパ
ルスのタイミングに従いAND回路10より信号が出て
最新のポインタ値をポインタ値記憶回路3に書込む。本
発明はこのポインタ計算回路1,ポインタ値比較回路2
,ポインタ値比較回路3からなる通常のポインタ値を決
定する回路以外に、ポインタ値782検出回路4,ポイ
ンタ値0設定回路5,ポインタ値切換回路6を設け、ポ
インタ値782検出回路4で現在のポインタ値が782
であるかどうかを検出する。現在のポインタ値が782
であり、正スタッフ動作信号が入力されればAND回路
7より信号が出力され、ポインタ値切換回路6が働き、
ポインタ値記憶回路3の入力にポインタ値0が入力され
る。この状態においてポインタ書換タイミングパルスが
入力されると、AND回路8より信号が出力され、OR
回路9を通ってポインタ値記憶回路3に0が書込まれる
。ポインタ値が782以外あるいは正スタッフ動作がな
い場合には、AND回路7とAND回路8からの出力信
号はなく通常のポインタ値の決定動作が行なわれる。
【0015】なお本発明は上記実施例に限定されるもの
ではなく、本発明の趣旨に基づいて種々の変形が可能で
あり、これ等を本発明の範囲より排除するものではない
。
ではなく、本発明の趣旨に基づいて種々の変形が可能で
あり、これ等を本発明の範囲より排除するものではない
。
【0016】
【発明の効果】以上のように、本発明によれば次のよう
な効果を得ることができる。
な効果を得ることができる。
【0017】(1)ポインタ値が782を示している場
合において、正スタッフ動作を行った場合にも、このポ
インタ計算期間内に基準となる被多重化信号の先頭を示
す信号がないにもかかわらず、次の伝送フレームのポイ
ンタ値として正しい値0を得ることができる。
合において、正スタッフ動作を行った場合にも、このポ
インタ計算期間内に基準となる被多重化信号の先頭を示
す信号がないにもかかわらず、次の伝送フレームのポイ
ンタ値として正しい値0を得ることができる。
【0018】(2)極めて小規模のハードウェアで、安
価に前記(1)の機能を得ることができる。
価に前記(1)の機能を得ることができる。
【図1】本発明の一実施例の同期デジタルハイアラーキ
におけるポインタ値発生方法を具現化した発生装置のブ
ロック図
におけるポインタ値発生方法を具現化した発生装置のブ
ロック図
【図2】STM−1フレームの構成とポインタ値の説明
図
図
【図3】同期ディジタルハイアラーキの説明図
【図4】
正スタッフ動作の説明図
正スタッフ動作の説明図
【図5】負スタッフ動作の説明図
1 ポインタ計算回路
2 ポインタ値比較回路
3 ポインタ値記憶回路
4 ポインタ値782検出回路
5 ポインタ値0設定回路
6 ポインタ値切換回路
7 AND回路
8 AND回路
9 OR回路
10 AND回路
Claims (1)
- 【請求項1】ポインタ値を計算するポインタ計算手段、
ポインタ値を記憶するポインタ記憶手段、ポインタ計算
手段で計算したポインタ値とポインタ記憶手段で記憶さ
れているポインタ値を比較する比較手段により、伝送フ
レームに対する被多重化信号の先頭位置を示すポインタ
値を決定し、ポインタ値782検出手段により、ポイン
タ値782を検出した場合において、正スタッフ動作を
実行した場合、ポインタ値切換手段により、次の伝送フ
レームのポインタ値はポインタ値0設定手段により設定
された値0を前記ポインタ記憶手段に書込むことにより
0とすることを特徴とする同期ディジタルハイアラーキ
におけるポインタ発生方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9036091A JPH04322525A (ja) | 1991-04-22 | 1991-04-22 | 同期ディジタルハイアラーキにおけるポインタ値発生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9036091A JPH04322525A (ja) | 1991-04-22 | 1991-04-22 | 同期ディジタルハイアラーキにおけるポインタ値発生方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04322525A true JPH04322525A (ja) | 1992-11-12 |
Family
ID=13996373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9036091A Pending JPH04322525A (ja) | 1991-04-22 | 1991-04-22 | 同期ディジタルハイアラーキにおけるポインタ値発生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04322525A (ja) |
-
1991
- 1991-04-22 JP JP9036091A patent/JPH04322525A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4928275A (en) | Synchronization of asynchronous data signals | |
JP2948464B2 (ja) | 非同期転送モード(atm)ペイロード同期装置 | |
US7830924B2 (en) | Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames | |
JP2874889B2 (ja) | ポインタ変換によるフレーム位相同期方法およびその回路 | |
US7042911B2 (en) | Synchronization control device | |
US7639673B2 (en) | Method and apparatus for SDH/SONET frame alignment | |
JPH0879230A (ja) | フレーム同期信号のフレームの開始位置情報を伝送しかつ検出する伝送装置 | |
US5802122A (en) | Transmission system comprising a matching circuit | |
US7940651B2 (en) | Momentary-disconnection-free switching device | |
EP0543327A1 (en) | A synchronous optical multiplexing system | |
US7349445B2 (en) | Phase adjusting apparatus, phase adjusting method for use therein, and program for phase adjusting method | |
JPH0621929A (ja) | 伝送装置および等化回路装置 | |
JPH04322525A (ja) | 同期ディジタルハイアラーキにおけるポインタ値発生方法 | |
JP3371844B2 (ja) | Auポインタ処理回路 | |
KR20030018999A (ko) | 동기식 디지털 계위의 가상상자 포인터 생성을 위한스터프 타임 결정장치 및 그 방법 | |
JP3034561B2 (ja) | フレーム位相同期回路 | |
JP2983394B2 (ja) | フレーム位相変化通知装置 | |
JPH04263531A (ja) | ディジタル無線伝送方式 | |
US5568488A (en) | Pointer re-setting method and apparatus thereof | |
JPH0583239A (ja) | ビツト位相同期ならびにフレーム位相同期方法 | |
JP3027652B2 (ja) | 位相制御回路 | |
JP2728410B2 (ja) | フレーム同期装置 | |
KR960002681B1 (ko) | 브이.씨.i(vci) 신호사상 장치 | |
JP3010634B2 (ja) | フレーム同期多重処理方式 | |
JP2965449B2 (ja) | データ分離出力回路 |