JP3441018B2 - リング型伝送路の遅延制御方法および伝送装置 - Google Patents

リング型伝送路の遅延制御方法および伝送装置

Info

Publication number
JP3441018B2
JP3441018B2 JP26966094A JP26966094A JP3441018B2 JP 3441018 B2 JP3441018 B2 JP 3441018B2 JP 26966094 A JP26966094 A JP 26966094A JP 26966094 A JP26966094 A JP 26966094A JP 3441018 B2 JP3441018 B2 JP 3441018B2
Authority
JP
Japan
Prior art keywords
node
frame
nodes
delay
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26966094A
Other languages
English (en)
Other versions
JPH08130550A (ja
Inventor
賢次 谷口
英敏 甘利
正志 廣目
圭一 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26966094A priority Critical patent/JP3441018B2/ja
Priority to US08/552,077 priority patent/US5778188A/en
Publication of JPH08130550A publication Critical patent/JPH08130550A/ja
Application granted granted Critical
Publication of JP3441018B2 publication Critical patent/JP3441018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/422—Synchronisation for ring networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリング型伝送路の遅延制
御方法、リング型伝送路形態を持つ伝送装置、並びにリ
ング型伝送路のノード構成に関するものである。
【０００２】かかる伝送装置では、リング型伝送路に複
数のノードを配置し、各ノードが上流側からの伝送フレ
ームを下流側に中継するとともにその伝送フレームに対
して自ノードに関する多重化情報（サブフレーム）をド
ロップ／インサート（Ｄ／Ｉ）している。この伝送装置
の場合、各ノードにおける伝送フレームの中継遅延が大
きいと、伝送フレームがリング型伝送路を一周したとき
の総中継遅延量は非常に大きくなるので、総中継遅延の
短縮が必要とされている。
【０００３】
【従来の技術】従来、リング型の伝送路形態を持つ伝送
装置では、上流側から受信したフレームと下流側に送信
するフレームの位相差を吸収するためにフレームアライ
ナ回路を用いている。すなわち、従来装置では、各ノー
ドに対して伝送フレームの所定のタイムスロット位置を
固定的に割り当て、各ノードは上流から受信した伝送フ
レームの自ノードのタイムスロット位置から多重化情報
を抜き取るとともに、受信した伝送フレームの自ノード
のタイムスロット位置に自ノードの多重化情報を挿入し
た伝送フレームを組み立てて、自ノードが持つ基準位相
で下流側に中継伝送する。この際、上流側から受信した
伝送フレームの位相（受信位相）と下流側に送信する伝
送フレームの位相（送信位相）とに位相差が生じるの
で、この位相差を吸収するためにフレームアライナ回路
を用いる。
【０００４】このフレームアライナ回路は伝送フレーム
を１フレーム分以上にわたって蓄積することで上記位相
差を吸収する。よって、フレームアライナ回路で位相差
を吸収する場合、１ノードあたりの中継遅延量は最小１
フレーム分となり、したがってリング型伝送路を一つの
伝送フレームが一周する際のリング全体の総中継遅延量
は、（リング伝送路の総ノード数×１フレーム周期）以
上となり、リング型伝送路のノード数が多い場合には、
その総中継遅延量は非常に大きな値となってしまう。言
い換えれば、この総中継遅延量によってリング型伝送路
に接続可能なノード数は制限される。
【０００５】
【発明が解決しようとする課題】上述の問題を解決する
手法として、本発明では、ＳＤＨ（Synchronous Digita
l Hierarchy)ディジタル伝送方式で採用されるポインタ
制御による同期多重化手法をリング型伝送路にも適用す
ることを提案する。このＳＤＨにおけるポインタ制御
は、伝送フレームに制御情報としてポインタを挿入して
おいてそのポインタ値により当該伝送フレームのデータ
格納部に格納する複数の多重化情報（サブフレーム）の
先頭位相（先頭タイムスロット位置）を指し示すように
し、伝送路上にある各伝送ノード局は、上流側から受信
した伝送フレームのポインタ値と自ノードでの中継遅延
とから新たなポインタ値を算定して、そのポインタ値の
指し示す位置を上記多重化情報の先頭位置とする新たな
伝送フレームを組み立てて当該ポインタ値とともに下流
側に送信するものであり、これにより各ノード間の伝送
路の距離の差による伝送遅延の不一致があっても各ノー
ドの多重化情報を伝送フレームに同期多重化することが
できる。
【０００６】ところが、リング型伝送路においてこのポ
インタ制御により送受信フレームの位相差を吸収しよう
とした場合、リング型伝送路では最上流のノードという
ものが固定的に決められているわけではないから、リン
グ型伝送路上の各ノードにおいては、受信した伝送フレ
ームから算定するポインタ値がその受信の都度変わるこ
とになり、各ノードが送出する伝送フレームのポインタ
値が定常的でない（すなわち所定の値に安定しない）と
いう問題がある。
【０００７】そこで、リング型伝送路上でポインタ値の
基準となる伝送フレームを作成するノードを一意に決定
してマスタノードとし、そのマスタノードではフレーム
アライナによる乗せ換え等により送信するポインタ値を
固定値とすることが提案されるが、この場合、そのマス
タノードに障害が発生したような場合にはリング型伝送
装置のシステム全体がダウンしてしまうという問題があ
る。
【０００８】本発明は以上に説明した種々の問題点に鑑
みてなされたものであり、リング型伝送路の総中継遅延
量を短縮することを目的とする。また、ノード障害等に
対してもシステム全体がダウンすることのないようにし
て信頼性向上を図ることも目的とする。
【０００９】
【課題を解決するための手段および作用】図１は本発明
に係る原理説明図である。上述の課題を解決するため
に、本発明の伝送装置は、複数のノード１〜＃６がリン
グ状に結線されてリング型伝送路を形成し、これら複数
のノードのうちの任意の一つまたは複数のノードをマス
タノードとして選択する選択手段を備え、リング型伝送
路の各ノードは、伝送フレームに多重化情報をそのフレ
ーム位相をポインタで指し示して組み込んで下流ノード
に伝送する同期多重化手段１０１と、マスタノードとし
て選択されたときに上記ポインタ値を固定値にしてその
ポインタ値に合わせて自ノード内での伝送フレームの遅
延量を可変設定する可変遅延手段１０２と、マスタノー
ドとして選択されなかったときに自ノード内での伝送フ
レームの遅延量を固定値としてその固定値に合わせてポ
インタ値を可変設定する固定遅延手段１０３とを備える
ように構成される。
【００１０】かかる伝送装置において、選択手段によっ
て複数のノードのうちの任意の一つまたは複数のノード
がマスタノードとして選択される。マスタノードとして
選択されたノードは、可変遅延手段によってポインタ値
を固定値にしてそのポインタ値に合わせて自ノード内で
の伝送フレームの遅延量を可変設定し、同期多重化手段
１０１によって伝送フレームを下流側に送出する。一
方、マスタノードとして選択されなかったノードは、固
定遅延手段によって自ノード内での伝送フレームの遅延
量を固定値としてその固定値に合わせてポインタ値を可
変設定し、同期多重化手段１０１によって伝送フレーム
を下流側に送出する。
【００１１】このようにすることで、伝送フレームがリ
ング型伝送路を一周した総中継遅延量は、（固定遅延モ
ードのノード数×固定遅延量）＋（マスタモードのノー
ド数×可変遅延量）となり、その値はフレーム周期の整
数倍であって、固定遅延量を最小にすることで、総中継
遅延量も最小にできる。
【００１２】なお、マスタノードの数は、１局とした場
合に最も総中継遅延量を少なくできる。一方、複数局と
した場合には総中継遅延量は増えるが、ノード障害発生
時等にその波及範囲をマスタノードで区切られた区間内
に局所化でき、システムの信頼性を向上できる。
【００１３】また、上述の各ノードは、受信伝送フレー
ムを自ノード内で単にバイパスさせるバイパス手段と、
自ノードの上流側に隣接するマスタノードがバイパス状
態になったことを検知する検知手段と、検知手段でマス
タノードのバイパス状態を検出したら自ノードを固定遅
延ノードからマスタノードにモード切替えするモード切
替え手段とを更に備えるよう構成してもよい。
【００１４】これにより、マスタノードであったノード
が障害発生等によりバイパス状態になったときに、該マ
スタノードの下流側に隣接するノードがそのマスタノー
ドのバイパス状態を検出して固定遅延ノードからマスタ
ノードに切り替わることができ、マスタノードの障害等
に対してもシステムの動作を継続でき、信頼性を向上で
きる。
【００１５】なお、このマスタノードの下流側に隣接す
るノードにはバイパス状態にあるノードを含まない。よ
って、例えばマスタノードの一つ下流にあるノードが既
にバイパス状態にあるときには、当該マスタノードが障
害等によりバイパス状態になると、当該一つ下流のノー
ドよりも更に一つ下流のノードが、それまでのマスタノ
ードに代わってマスタノードとなる。
【００１６】自ノードの上流側に隣接するマスタノード
がバイパス状態になったことを検知する検知手段として
は、例えば伝送フレームにノード状態情報を挿入して伝
送する方法が可能であり、このノード状態情報により、
各ノードは自ノードより上流側に隣接するノードがマス
タノードか固定遅延ノードかを、またマスタノードであ
る場合にはそれがバイパス状態にあるか否かを判別す
る。
【００１７】また、上述の各ノードは、バイパス状態か
ら復旧したときに初期状態としてマスタノードとして動
作し、フレーム同期確立後に固定遅延ノードに移行して
動作するよう制御する手段を備えるよう構成してもよ
い。
【００１８】例えばバイパス状態にあったマスタノード
が復旧したときには、初期状態としてマスタノードとし
て動作し、フレーム同期確立後に固定遅延ノードに移行
して動作する。これによりシステム内のマスタノードは
一意に決めることができる。
【００１９】また上述の各ノードは、システム立上げ時
に初期状態としてマスタノードとして動作し、全ノード
のフレーム同期確立後にマスタノードとして選択された
以外のノードが固定遅延ノードに移行して動作するよう
制御する手段を備えるよう構成してもよい。
【００２０】これにより、システム立上げ時に、初期状
態として全ノードがマスタノードとして動作し、全ノー
ドのフレーム同期確立後にマスタノードとして選択され
た以外のノードは固定遅延ノードに移行して動作する。
よって、システム内のマスタノードは一意に決めること
ができる。
【００２１】また、本発明のリング型伝送路のノード
は、上流側から受信した伝送フレームのフレーム分解を
行うフレーム分解部と、フレーム分解部で分解した多重
化情報のうちの自ノードに関する多重化情報を取出し／
挿入する取出し／挿入部と、フレーム分解部で分解した
多重化情報のうちの自ノードに関しない多重化情報を可
変遅延させる可変遅延部と、可変遅延部と該取出し／挿
入部からの多重化情報を多重化した下流側への伝送フレ
ームをフレーム組立てするフレーム組立て部と、フレー
ム分解部で分解した伝送フレームの制御情報からポイン
タ値を取り出しそれに基づいて下流側に伝送する伝送フ
レームのポインタ値または可変遅延部の遅延量を演算す
る演算部と、自ノードがマスタノードとして動作するか
固定遅延ノードとして動作するかのモード設定を行うモ
ード切替え制御部とを備える。
【００２２】このノードにおいては、自ノードがマスタ
ノードとして動作するときには、下流側への伝送フレー
ムのポインタ値として所定の固定値を該フレーム組立て
部で組み立てる伝送フレームに設定するとともに、その
固定ポインタ値に合わせて演算部で可変遅延部の遅延量
を演算して可変遅延部に設定する。一方、自ノードが固
定遅延ノードとして動作するときには可変遅延部の遅延
量として所定の固定値を設定するとともに、その固定遅
延量に合わせて下流側への伝送フレームのポインタ値を
演算部で演算して該フレーム組立て部で組み立てる伝送
フレームに設定する。
【００２３】また、上述のノードは、上流側から受信し
た伝送ノードをそのまま下流側に伝送するバイパス手段
を備え、自ノードがバイパスモードに設定されたときに
はバイパス手段で伝送ノードをバイパスさせるように構
成できる。
【００２４】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例としてのノードの構成を
示す図である。本実施例ではかかるノードが図３に示す
リング型伝送路に沿って６局配置されて一つの伝送装置
を構成している。図２はこの６局のノードのうちの一局
についてその構成を示したものである。
【００２５】この実施例の伝送装置では、図９に示され
るように、リング型伝送路上を巡回する伝送フレームの
１フレーム周期を１２５μs とし、この伝送フレームを
制御情報部とデータ部で構成し、そのデータ部に３つの
サブフレーム＃１〜＃３を多重化し、これらのサブフレ
ームのデータ部における先頭位相情報としてサブフレー
ム＃１の先頭位置をポインタの値で指し、そのポインタ
を制御情報部に格納するようにしている。なお、図９の
例ではサブフレーム＃１の先頭はデータ部のちょうど先
頭位置にあるので、ポインタ値は「０」となるが、例え
ば図１０の例のようにサブフレーム＃１の先頭がデータ
部のｎビット目にある場合にはボインタ値は「ｎ」とな
る。
【００２６】図２において、上流側の伝送路から受信し
た伝送フレームは入力インタフェース部１１とスイッチ
部２５を介してフレーム分解部１２に入力される。な
お、このスイッチ部２５は後述するバイパスモードのと
きに、受信した伝送フレームがバイパス経路２４を経由
して下流側の伝送路にそのままの形で中継されるように
するためのものである。
【００２７】フレーム分解部１２は、伝送路から受信し
た伝送フレームについて、同期を確立し、その制御情報
部からポインタ値とリング上の上流に隣接するノードか
らのノード状態情報を抽出するとともに、データ部から
サブフレーム＃１〜＃３を抽出する回路である。
【００２８】フレーム分解部１２で抽出されたサブフレ
ームは落／接設定部（またはセレクタ）１３に入力さ
れ、この落／接設定部１３により自局に係わるサブフレ
ーム（本例ではサブフレーム＃２）は落設定されて受信
フレームアライナ１６に、それ以外のサブフレーム（本
例ではサブフレーム＃１、＃３）は接設定されて可変遅
延部１４に入力されるよう切り換えられる。
【００２９】受信フレームアライナ１６に入力されたサ
ブフレームは次にサブフレームサービス部（図示せず）
に送られて当該サブフレームに応じたサービス処理が行
われる。またサブフレームサービス部から送信されるサ
ブフレームは送信フレームアライナ１７を介して落／接
設定部（セレクタ）１５に入力される。この受信フレー
ムアライナ１６と送信フレームアライナ１７は、落設定
されたサブフレームとサブフレームサービス部のフレー
ム位置の遅延を吸収するものである。
【００３０】可変遅延部１４は、接設定されたサブフレ
ームを、設定された遅延量に従って遅延させて落／接設
定部１５を介してフレーム組立て部１８に中継する。落
／接設定部１５は接設定されたサブフレームについては
可変遅延部１４からのものを、落設定されたサブフレー
ムについては送信フレームアライナ１７からのものを選
択してフレーム組立て部１８に入力する。
【００３１】モード切替え制御部２３はフレーム分解部
１２からのノード状態情報またはソフトウェア設定に基
づいて、自ノードの遅延制御モードをマスタモードまた
は固定遅延モードのいずれかに決定し、その結果に応じ
て可変遅延部１４の遅延時間設定値と送信フレームのポ
インタ値を、固定値とするかポインタ演算部１９の出力
値とするかの制御を行う。上記のソフトウェア設定とし
ては、例えば各ノードに予め優先順位を付しておいて最
も優先順位の高いものをマスタノードとする、あるいは
最も若い番号のノードをマスタノードにするなどの手法
が考えられる。また、現在の遅延制御モードをもとに、
ノード状態情報（本例では自ノード番号）を生成してフ
レーム組立て部１８に送出する。
【００３２】固定値設定部２１はマスタモード時の固定
ポインタ値Ｎo を記憶するレジスタである。また固定値
設定部２２は固定遅延モード時の固定遅延量Ｍを記憶す
るレジスタである。この固定遅延量Ｍは例えば１ビッ
ト、あるいは可能であれば遅延無しなどのようにできる
だけ小さいことが望ましい。セレクタ２０はモード切替
え制御部２３からの制御に従って、可変遅延部１４の遅
延時間設定値と送信フレームのポインタ値を、固定値と
するかポインタ演算部１９の出力値とするかの切替えを
行う。
【００３３】ポインタ演算部１９は、上流から受信した
伝送フレームのポインタ値ｎi をもとに、下流に送出す
る伝送フレームのポインタ値ｎo や可変遅延部１４での
遅延量ｍを算出する回路である。すなわち、フレーム分
解部１２から入力される受信伝送フレームから取り出し
たポインタ値ｎi に基づいて、自ノードがマスタモード
設定時には下流への伝送フレームのポインタ値として固
定値設定部２１の固定ポインタ値Ｎo を設定したときに
可変遅延部１４で必要なサブフレームの遅延量ｍを計算
してセレクタ２０を介して可変遅延部１４に設定し、一
方、自ノードが固定遅延モード設定時には受信伝送フレ
ームのポインタ値ｎi と可変遅延部１４での固定遅延量
Ｍを考慮した送信伝送フレームのポインタ値ｎo を計算
してセレクタ２０を介してフレーム組立て部１８にポイ
ンタ設定する。
【００３４】フレーム組立て部１８は下流側に送出する
伝送フレームを組み立てる回路であり、セレクタ２０か
らのポインタ値を制御情報部に設定してそのポインタ値
の指し示すデータ部の位置に落／接設定部１５から受け
取ったサブフレーム＃１〜＃３の先頭がくるようにフレ
ームの組立てを行うとともに、自ノード番号をノード状
態情報として伝送フレームの制御情報部に組み込む。こ
のフレーム組立て部１８で組み立てられた伝送フレーム
はスイッチ２５、出力インタフェース部２６を経て下流
側の伝送路に送出される。
【００３５】バイパス経路２４は、ノードに障害が発生
した場合あるいは保守設定により、上流ノードからの受
信伝送フレームを、フレーム分解部１２からフレーム組
立て部１８までの内部回路を経由しないようにバイパス
経路２４側に切り換えて下流ノードへ中継する。
【００３６】この実施例装置の動作を以下に説明する。
まず、最初の実施例として、図３に示すようにリング型
伝送路上の任意の一つのノードをマスタモードに設定し
て動作させ、残りの他のノードを固定遅延モードに設定
して動作させる。図示の例ではノード２がマスタノード
として動作し、他は固定遅延ノードとして動作する。
【００３７】マスタモードに設定されたノードにおいて
は、下流への送信伝送フレームのポインタ値を固定値Ｎ
o として送出する。受信伝送フレームから送信伝送フレ
ームへの乗せ換えは、送信伝送フレームのポインタ値Ｎ
o を基準として可変遅延部１４の遅延量ｍをポインタ演
算部１９で算出し、その遅延量ｍを可変遅延部１４に設
定して、送受信の伝送フレームの位相差を吸収する。図
４はこのときの送受信の伝送フレームの位相関係を示す
ものである。この図４からも分かるように、受信伝送フ
レームのポインタ値ｎi と可変遅延部１４の遅延量ｍ
（＝フレームアライナによる位相差吸収量）の和は、送
受信の伝送フレームのフレーム位相差Ｔと送信伝送フレ
ームのポインタ値（固定値）Ｎo の和に等しい。すなわ
ち、 ｎi ＋ｍ＝Ｔ＋Ｎo であるから、可変遅延部１４の遅延量ｍは、次式 ｍ＝Ｎo ＋Ｔ−ｎi 但し、 ｎi ：受信伝送フレームのポインタ値〔bit 〕 Ｎo ：送信伝送フレームのポインタ値（固定）〔bit 〕 ｍ ：フレームアライナによる位相差吸収値〔bit 〕 Ｔ ：フレーム位相差〔bit 〕 により算出される。
【００３８】一方、固定遅延モードに設定されたノード
においては、可変遅延部１４に設定する遅延量を固定値
Ｍとする。受信伝送フレームから送信伝送フレームへの
乗せ換えは、可変遅延部１４の遅延量Ｍを基準にして送
信伝送フレームのポインタ値ｎo をポインタ演算部１９
で算出し、そのポインタ値ｎo に基づいて下流への伝送
フレームを組み立てて送出する。図５はこのときの送受
信の伝送フレームの位相関係を示すものであり、この図
５からも分かるように、送信伝送フレームに設定するポ
インタ値ｎo は、次式 ｎo ＝Ｍ＋ｎi −Ｔ 但し、 ｎi ：受信伝送フレームのポインタ値〔bit 〕 ｎo ：送信伝送フレームのポインタ値〔bit 〕 Ｍ ：固定遅延値〔bit 〕 Ｔ ：フレーム位相差〔bit 〕 により算出される。
【００３９】以上のようにすると、マスタノードの送出
する伝送フレームのポインタ値は常に一定値であり、リ
ング伝送路の各ノードは結果的にはこのマスタノードの
送出する伝送フレームのポインタ値を基準に順次に自ノ
ードのポインタ値を決定しているので、それぞれのノー
ドでは下流側へ伝送する伝送フレームのポインタ値が一
定値に安定的に定まる。このときのリング伝送路を一周
する総中継遅延量はフレーム周期の整数倍となり、最小
にすることができる。
【００４０】次に、図６に示すようにマスタノードとし
て動作していたノード２に障害発生あるいは保守設定に
よりノード２がバイパス状態になった場合（すなわち伝
送フレームをバイパス経路２４経由で中継する場合）の
動作について説明する。
【００４１】このようにマスタノードがバイパス状態に
なった場合、そのマスタノードに対してリング型伝送路
の一つ下流に隣接するノード（ここではノード３）がマ
スタノード２のバイパス状態を検出すると、自身が自律
的に固定遅延モードからマスタモードに移行し、以降は
マスタノードとして動作する。この際、そのマスタノー
ド３が下流へ伝送する伝送フレームに挿入する固定ポイ
ンタ値Ｎo としては、その移行時点までに送出していた
ポインタ値ｎo を保持して使用する。これにより、マス
タノードがノード２からノード３に切り替わっても、さ
らに下流側のノードはポインタ値の変更をうけないの
で、マスタノードの障害発生等に対して他ノードのポイ
ンタ値を安定化させることができる。
【００４２】なお、上記においてノード２がバイパス状
態になったときには、ノード１の伝送フレームがノード
２をバイパスしてノード３に直接入力するため、ノード
３において受信伝送フレームと送信伝送フレームのフレ
ーム位相差Ｔがバイパス前に比べて変化するので、ノー
ド１とノード３間でフレーム同期を取り直して伝送フレ
ームを受信できるようにする。
【００４３】上流のマスタノードがバイパス状態となっ
たことを下流側のノードが検出する方法としては次の方
法が考えられる。まず、正常状態時において、マスタと
なっているノードの番号を制御情報に乗せて伝送路上の
全ノードに予め通知しておく。また、同様に、運用時に
は各ノードは送信伝送フレーム中に自分のノード番号を
ノード状態情報として乗せて送出する。マスタノードの
一つ下流に隣接するノード（以下、このノードをサブマ
スタノードと称する）はこの二つの情報をもとに、上流
の隣接ノードがマスタノードであることを認識する。す
なわち、マスタノードがバイパス状態になると、いった
んフレーム同期が外れて再確立される。このとき、サブ
マスタノードは受信伝送フレーム中の送信元ノード番号
が予め通知されたマスタノードのノード番号と異なって
いることを検出し、それにより上流側に隣接するマスタ
ノードがバイパス状態に遷移したことを認識し、そのマ
スタノードに代わって自分がマスタノードに切り替わ
る。
【００４４】一方、固定遅延ノードが障害等によりバイ
パス状態に切り替わる場合もあるが、サブマスタノード
以外のノードは上流の隣接ノードがバイパス状態に遷移
したことを検出しても、マスタモードには切り替わら
ず、その場合にはフレーム同期の再確立、ポインタ値の
再計算を行って伝送フレームを組み立てて送出する。
【００４５】なお、マスタノードの一つ下流の隣接ノー
ド（固定遅延ノード）がバイパス状態に遷移した場合に
は、さらに一つ下流に隣接するノード（図３の例ではノ
ード４）がサブマスタノードとなって、マスタノードの
バイパス状態発生時にマスタモードに移行する。
【００４６】バイパス状態にあった旧マスタノード（本
例ではノード２）がバイパス状態から復旧した場合、図
７に示すように、そのノードはまず初期状態としてマス
タモードで動作し、正常にリング伝送路に接続されたこ
とを確認した後に、自動的に固定遅延モードに遷移する
ようにする。このようにすると、復旧時点ではマスタノ
ードがノード２、３の二つ存在することになってその
分、総中継遅延量が増加することになるが、リング伝送
路への接続確認後はこの状態は解消され、一方、ノード
２の復旧によっても現マスタノード３は変化しないの
で、その下流のノードのポインタ値が不安定になること
は回避される。なお、このノード２の復旧によって、ノ
ード１、２間のフレーム同期、並びにノード２、３間の
フレーム同期は取り直す必要がある。
【００４７】バイパス状態にあった旧固定遅延ノードが
復旧する場合も上述同様にする。
【００４８】システム立上げ時における動作を以下に説
明する。このときには、リング型伝送路上の全ノードが
初期状態としてマスタモードとして動作し、それぞれフ
レーム同期をとって隣接ノード間の伝送路を形成する。
全ノードが正常に立ち上がってリング型伝送路が確立さ
れた後に、予め設定されているノードあるいはネットワ
ーク制御装置からの設定により、任意の一つのノードだ
けがマスタモードで動作し、残りの他のノードは固定遅
延モードに移行して動作する。これによりリング伝送路
上でマスタノードが一意に決定される。
【００４９】本発明の実施にあたっては上述の実施例の
他に種々の変形形態が可能である。例えば上述の実施例
では運用時にはリング型伝送路上でマスタノードとなる
ノードを１局のみに限定したが、本発明はこれに限られ
るものではなく、複数のノードを同時にマスタモードで
動作させ、他のノードを固定遅延モードで動作させるも
のであってもよい。例えば図３においてノード２、５を
マスタノードとし、他のノード１、３、４、６を固定遅
延ノードとする。
【００５０】このように構成すると、マスタノードから
次のマスタノードまでの区間（すなわちノード３、４の
区間、およびノード５、６の区間）では、上流のマスタ
ノードの送出する固定ポインタ値を基準にしてその区間
での全てのノードのポインタ値が安定的に定まり、また
ノードで障害が発生してもポイント値が変化する区間は
その障害ノードのある区間に限られるので、障害の波及
範囲が局所化され、システム全体に与える影響が少なく
てすみ、マスタノードを一つで構成した場合に比べて信
頼性が向上する。なお、マスタノードを複数設けること
により総中継遅延量はマスタノードが１局の場合よりも
増加するが、全ノードでフレームアライナによる位相調
整を行う従来システムに比べれば、総中継遅延量は格段
に少なくできる。
【００５１】また他の実施例として、上流側のマスタノ
ードがバイパス状態になったことを検出する方法は実施
例のものに限られるものではなく、ノード状態情報とし
て当該ノードの遅延制御モード（マスタモードか固定遅
延モードか）およびバイパス状態（バイパス状態か正常
状態か）を下流側に送り、その内容を下流側のノードが
記憶しておいて、マスタノードのバイパス状態移行時に
おけるその内容の変化から上流に隣接するマスタノード
がバイパス状態になったことを認識するようにしてもよ
い。
【００５２】
【発明の効果】以上に説明したように、本発明によれ
ば、リング型伝送路全体の総中継遅延量をフレーム周期
の整数倍になるように調整して、システム全体の同期状
態を安定に保ちつつ、総中継遅延量を従来方法に比べて
格段に少なくすることができる。また、マスタノードの
障害発生等に対しても下流側のノードが自律的にマスタ
ノードに切り替わるようにすることでシステムダウンを
防ぎ、システムの信頼性を向上させることができる。さ
らに、マスタノードを複数設置することにより、ノード
障害発生時等にその影響の波及範囲を局所化し、システ
ムの一層の高信頼化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る原理説明図である。
【図２】本発明の一実施例としてのノード構成を示す図
である。
【図３】実施例のノードを用いたリング型伝送路形態の
伝送装置の実施例を示す図である。
【図４】マスタモード時のフレーム乗せ換え（フレーム
アライナによる位相吸収）の際の送受信フレームの位相
関係を説明する図である。
【図５】固定遅延モード時のフレーム乗せ換え（ポイン
タ操作）の際の送受信フレームの位相関係を説明する図
である。
【図６】マスタノードにバイパス状態が発生した時のマ
スタノードの遷移を説明する図である。
【図７】バイパス状態のノードが復旧した時の動作を説
明する図である。
【図８】システム立上げ時の動作を説明する図である。
【図９】ノード間の伝送フレームの構成を説明する図で
ある。
【図１０】ノード間の伝送フレームにおけるポインタ値
とサブフレームの先頭位置の関係を説明する図である。
【符号の説明】
１〜６ ノード １１ 入力インタフェース部 １２ フレーム分解部 １３、１５ 落／接設定部 １４ 可変遅延部 １６ 受信フレームアライナ １７ 送信フレームアライナ １８ フレーム組立て部 １９ ポインタ演算部 ２０ セレクタ ２１、２２ 固定値設定部 ２３ モード切替え制御部 ２４ バイパス経路 ２５ スイッチ ２６ 出力インタフェース部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古川 圭一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/423

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のノードがリング状に結線されてリン
    グ型伝送路が形成され、 該リング型伝送路の各ノードは伝送フレームに多重化情
    報をそのフレーム位相をポインタで指し示して組み込ん
    で下流ノードに伝送し、 該複数のノードのうちの任意の一つまたは複数のノード
    がマスタノードとして選択され、 該マスタノードはポインタ値を固定値にしてそのポイン
    タ値に合わせて自ノード内での伝送フレームの遅延量を
    可変設定し、 残りの他のノードは固定遅延ノードとなって自ノード内
    での伝送フレームの遅延量を固定値としてその固定値に
    合わせてポインタ値を可変設定するようにしたリング型
    伝送路の遅延制御方法。
  2. 【請求項２】マスタノードが受信伝送フレームを自ノー
    ド内で単にバイパスさせるバイパス状態になったとき
    に、該マスタノードの下流側に隣接するノードがそのマ
    スタノードのバイパス状態を検出したら固定遅延ノード
    からマスタノードに切り替わって動作するようにした請
    求項１記載のリング型伝送路の遅延制御方法。
  3. 【請求項３】該マスタノードの下流側に隣接するノード
    にはバイパス状態にあるノードを含まない請求項２記載
    のリング型伝送路の遅延制御方法。
  4. 【請求項４】伝送フレームにノード状態情報を挿入して
    伝送することにより、各ノードは自ノードより上流側に
    隣接するノードがマスタノードか固定遅延ノードかを、
    またマスタノードである場合にはそれがバイパス状態に
    あるか否かを判別するようにした請求項２記載のリング
    型伝送路の遅延制御方法。
  5. 【請求項５】バイパス状態にあったノードが復旧したと
    きには、初期状態としてマスタノードとして動作し、フ
    レーム同期確立後に固定遅延ノードに移行して動作する
    ようにした請求項２記載のリング型伝送路の遅延制御方
    法。
  6. 【請求項６】システム立上げ時に、初期状態として全ノ
    ードがマスタノードとして動作し、全ノードのフレーム
    同期確立後にマスタノードとして選択された以外のノー
    ドは固定遅延ノードに移行して動作するようにした請求
    項１記載のリング型伝送路の遅延制御方法。
  7. 【請求項７】複数のノードがリング状に結線されたリン
    グ型伝送路形態の伝送装置であって、 該複数のノードのうちの任意の一つまたは複数のノード
    をマスタノードとして選択する選択手段を備え、 該リング型伝送路の各ノードは、 伝送フレームに多重化情報をそのフレーム位相をポイン
    タで指し示して組み込んで下流ノードに伝送する同期多
    重化手段と、 該マスタノードとして選択されたときに該ポインタ値を
    固定値にしてそのポインタ値に合わせて自ノード内での
    伝送フレームの遅延量を可変設定する可変遅延手段と、 該マスタノードとして選択されなかったときに自ノード
    内での伝送フレームの遅延量を固定値としてその固定値
    に合わせてポインタ値を可変設定する固定遅延手段とを
    備えたリング型伝送路形態の伝送装置。
  8. 【請求項８】各ノードは、 受信伝送フレームを自ノード内で単にバイパスさせるバ
    イパス手段と、 自ノードの上流側に隣接するマスタノードがバイパス状
    態になったことを検知する検知手段と、 該検知手段でマスタノードのバイパス状態を検出したら
    自ノードを固定遅延ノードからマスタノードにモード切
    替えするモード切替え手段とを備えた請求項７記載のリ
    ング型伝送路形態の伝送装置。
  9. 【請求項９】各ノードは、バイパス状態から復旧したと
    きに初期状態としてマスタノードとして動作し、フレー
    ム同期確立後に固定遅延ノードに移行して動作するよう
    制御する手段を備えた請求項７記載のリング型伝送路形
    態の伝送装置。
  10. 【請求項１０】各ノードは、システム立上げ時に初期状
    態としてマスタノードとして動作し、全ノードのフレー
    ム同期確立後にマスタノードとして選択された以外のノ
    ードが固定遅延ノードに移行して動作するよう制御する
    手段を備えた請求項７記載のリング型伝送路形態の伝送
    装置。
  11. 【請求項１１】リング型伝送路のノードであって、 上流側から受信した伝送フレームのフレーム分解を行う
    フレーム分解部と、 該フレーム分解部で分解した多重化情報のうちの自ノー
    ドに関する多重化情報を取出し／挿入する取出し／挿入
    部と、 フレーム分解部で分解した多重化情報のうちの自ノード
    に関しない多重化情報を可変遅延させる可変遅延部と、 該可変遅延部と該取出し／挿入部からの多重化情報を多
    重化した下流側への伝送フレームをフレーム組立てする
    フレーム組立て部と、 該フレーム分解部で分解した伝送フレームの制御情報か
    らポインタ値を取り出しそれに基づいて下流側に伝送す
    る伝送フレームのポインタ値または該可変遅延部の遅延
    量を演算する演算部と、 自ノードがマスタノードとして動作するか固定遅延ノー
    ドとして動作するかのモード設定を行うモード切替え制
    御部とを備え、 自ノードがマスタノードとして動作するときには下流側
    への伝送フレームのポインタ値として所定の固定値を該
    フレーム組立て部で組み立てる伝送フレームに設定する
    とともに、その固定ポインタ値に合わせて該演算部で該
    可変遅延部の遅延量を演算して該可変遅延部に設定し、 一方、自ノードが固定遅延ノードとして動作するときに
    は該可変遅延部の遅延量として所定の固定値を設定する
    とともに、その固定遅延量に合わせて下流側への伝送フ
    レームのポインタ値を該演算部で演算して該フレーム組
    立て部で組み立てる伝送フレームに設定するようにした
    リング型伝送路のノード。
  12. 【請求項１２】上流側から受信した伝送ノードをそのま
    ま下流側に伝送するバイパス手段を備え、 自ノードがバイパスモードに設定されたときには該バイ
    パス手段で伝送ノードをバイパスさせるように構成した
    請求項１１記載のリング型伝送路のノード。
JP26966094A 1994-11-02 1994-11-02 リング型伝送路の遅延制御方法および伝送装置 Expired - Fee Related JP3441018B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26966094A JP3441018B2 (ja) 1994-11-02 1994-11-02 リング型伝送路の遅延制御方法および伝送装置
US08/552,077 US5778188A (en) 1994-11-02 1995-11-02 System for controlling delays in a ring by assembling subframes with a variable-delay by a master node, and with a fixed-delay by other nodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26966094A JP3441018B2 (ja) 1994-11-02 1994-11-02 リング型伝送路の遅延制御方法および伝送装置

Publications (2)

Publication Number Publication Date
JPH08130550A JPH08130550A (ja) 1996-05-21
JP3441018B2 true JP3441018B2 (ja) 2003-08-25

Family

ID=17475446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26966094A Expired - Fee Related JP3441018B2 (ja) 1994-11-02 1994-11-02 リング型伝送路の遅延制御方法および伝送装置

Country Status (2)

Country Link
US (1) US5778188A (ja)
JP (1) JP3441018B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278718B1 (en) * 1996-08-29 2001-08-21 Excel, Inc. Distributed network synchronization system
US6138049A (en) * 1997-08-22 2000-10-24 Honeywell International Inc. System and methods for generating and distributing alarm and event notifications
US7007096B1 (en) * 1999-05-12 2006-02-28 Microsoft Corporation Efficient splitting and mixing of streaming-data frames for processing through multiple processing modules
US6891805B2 (en) 2001-02-06 2005-05-10 Telephonics Corporation Communications system
US7280549B2 (en) 2001-07-09 2007-10-09 Micron Technology, Inc. High speed ring/bus
US7478174B2 (en) * 2002-04-26 2009-01-13 The Boeing Company Systems and methods for maintaining network stability
JP4088246B2 (ja) * 2003-12-05 2008-05-21 富士通株式会社 リングネットワークのマスタ設定方法及び装置
GB2439119B (en) * 2006-06-12 2011-04-20 Tandberg Television Asa Motion estimator

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919484A (en) * 1974-03-01 1975-11-11 Rca Corp Loop controller for a loop data communications system
US4071706A (en) * 1976-09-13 1978-01-31 Rca Corporation Data packets distribution loop
US4354229A (en) * 1980-03-10 1982-10-12 International Business Machines Corporation Loop initialization mechanism for a peer-to-peer communication system
US4716575A (en) * 1982-03-25 1987-12-29 Apollo Computer, Inc. Adaptively synchronized ring network for data communication
US4677614A (en) * 1983-02-15 1987-06-30 Emc Controls, Inc. Data communication system and method and communication controller and method therefor, having a data/clock synchronizer and method
US4596012A (en) * 1983-05-25 1986-06-17 Reed Lockwood W Master controller succession system for bus control access for data-communications local area networks
US4769839A (en) * 1983-05-31 1988-09-06 Ostereichisehes Forschungszentrum Seibersdorf G.m.b.H. Method and device for the transfer of data in a data loop
US4663748A (en) * 1984-04-12 1987-05-05 Unisearch Limited Local area network
CA1244110A (en) * 1984-12-27 1988-11-01 Masashi Hirome Transmitting data processing system
US4779087A (en) * 1985-02-13 1988-10-18 Fujitsu Limited Loop transmission system with frame synchronization control
JPS6218152A (ja) * 1985-07-17 1987-01-27 Nec Corp デイジタル多重ル−プネツトワ−クにおける伝搬時間調整方法及び装置
IT1203544B (it) * 1986-03-05 1989-02-15 Cselt Centro Studi Lab Telecom Procedimento di accesso a una rete locale con linea di trasmissione unidirezionale ad anello e rete locale utilizzante tale procedimento di accesso
EP0245765B1 (en) * 1986-05-14 1993-09-22 Mitsubishi Denki Kabushiki Kaisha Data transfer control system
JP2531272B2 (ja) * 1988-08-11 1996-09-04 日本電気株式会社 フレ―ム同期制御方式
JPH02117243A (ja) * 1988-10-27 1990-05-01 Toshiba Corp パケット通信装置
US5241543A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Independent clocking local area network and nodes used for the same
JP2874889B2 (ja) * 1989-04-14 1999-03-24 株式会社日立製作所 ポインタ変換によるフレーム位相同期方法およびその回路
US5119373A (en) * 1990-02-09 1992-06-02 Luxcom, Inc. Multiple buffer time division multiplexing ring
US5285448A (en) * 1990-03-01 1994-02-08 Hitachi, Ltd. Transmission system of system of system control information in a ring LAN system
US5301186A (en) * 1991-06-28 1994-04-05 Digital Equipment Corporation High speed transmission line interface
US5412652A (en) * 1993-09-24 1995-05-02 Nec America, Inc. Sonet ring subnetwork management method

Also Published As

Publication number Publication date
US5778188A (en) 1998-07-07
JPH08130550A (ja) 1996-05-21

Similar Documents

Publication Publication Date Title
US4939752A (en) Distributed timing recovery for a distributed communication system
RU2635263C2 (ru) Способ резервирования для сетей связи
WO2000003324A1 (en) System and method for facilitating recovery from communication link failures in a digital data network
JPH09224026A (ja) 通信ノード及び障害復旧方法並びに通信ネットワーク
US6832347B1 (en) Clock synchronization and fault protection for a telecommunications device
JP3441018B2 (ja) リング型伝送路の遅延制御方法および伝送装置
JPH10136000A (ja) シンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置
JPH088972A (ja) パス設定制御システム
JP2001358766A (ja) パケット通信システム、パケット通信方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US5502712A (en) Routing system in data communication with frame relay procedure control
JPH09261210A (ja) 同期伝送システムの同期クロック分配方式
JPS61228751A (ja) ル−ト選択方式
JP2001230747A (ja) 電気通信システム
JP3020284B2 (ja) 両方向探索型セルフヒーリング方法
US7350116B1 (en) Clock synchronization and fault protection for a telecommunications device
JPH06125354A (ja) ループ型ｌａｎにおける網同期設定方式
JPH0621955A (ja) クロック供給切替え方式
US7120112B1 (en) Redundancy in media stream processing
JPH01231450A (ja) 通信システムの同期クロック供給方式
JP3331451B2 (ja) ディジタル信号伝送装置
JP3261614B2 (ja) 信号処理システム、信号処理方法、記憶媒体
JPH1065667A (ja) デジタル伝送路通信方法
US20040208161A1 (en) Signal route selector and method of signal routing
JP4187480B2 (ja) クロック同期切替装置
JPH07264685A (ja) 従属同期制御システム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030603

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees