JP3417392B2 - 同期制御装置 - Google Patents
同期制御装置Info
- Publication number
- JP3417392B2 JP3417392B2 JP2000273279A JP2000273279A JP3417392B2 JP 3417392 B2 JP3417392 B2 JP 3417392B2 JP 2000273279 A JP2000273279 A JP 2000273279A JP 2000273279 A JP2000273279 A JP 2000273279A JP 3417392 B2 JP3417392 B2 JP 3417392B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- data
- packet data
- buffer
- bus clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Description
【０００１】
【発明の属する技術分野】この発明は、アイソクロナス
転送されてくるパケットデータを受信して同期再生する
際に用いられる同期制御装置に関する。
転送されてくるパケットデータを受信して同期再生する
際に用いられる同期制御装置に関する。
【０００２】
【従来の技術】デジタル機器間を接続するケーブルとし
てＵＳＢ（Universal Serial Bus）がある。最近では、
このＵＳＢにより他の機器と接続可能な多くの種類のデ
ジタル機器が提供されており、ＵＳＢの適用範囲が拡大
しつつある。
てＵＳＢ（Universal Serial Bus）がある。最近では、
このＵＳＢにより他の機器と接続可能な多くの種類のデ
ジタル機器が提供されており、ＵＳＢの適用範囲が拡大
しつつある。
【０００３】
【発明が解決しようとする課題】さて、ＵＳＢを利用し
たデータ転送の形態として、１ｍｓｅｃの周期（以下、
ＵＳＢフレームという）で発生するバスクロックをトリ
ガとして、送信側から受信側へのパケットデータ転送を
繰り返すアイソクロナス転送がある。
たデータ転送の形態として、１ｍｓｅｃの周期（以下、
ＵＳＢフレームという）で発生するバスクロックをトリ
ガとして、送信側から受信側へのパケットデータ転送を
繰り返すアイソクロナス転送がある。
【０００４】これまで本願発明者は、このＵＳＢのアイ
ソクロナス転送を利用し、ＡＣ３（Audio Code ３）等
の符号化データの転送を行うオーディオ通信システムを
検討してきた。
ソクロナス転送を利用し、ＡＣ３（Audio Code ３）等
の符号化データの転送を行うオーディオ通信システムを
検討してきた。
【０００５】図７はこのオーディオ通信システムの構成
を示すブロック図である。図７に示すように、このオー
ディオ通信システムは、コンピュータ１とオーディオ再
生装置２とをＵＳＢ３により接続してなるものである。
図７において、コンピュータ１は、ＡＣ３符号化データ
の記録されたＤＶＤを収容して駆動するＤＶＤドライブ
を有しており（図示略）、さらに図７に示すＡＣ３再生
部１０１とＵＳＢインタフェース１０２とを有してい
る。
を示すブロック図である。図７に示すように、このオー
ディオ通信システムは、コンピュータ１とオーディオ再
生装置２とをＵＳＢ３により接続してなるものである。
図７において、コンピュータ１は、ＡＣ３符号化データ
の記録されたＤＶＤを収容して駆動するＤＶＤドライブ
を有しており（図示略）、さらに図７に示すＡＣ３再生
部１０１とＵＳＢインタフェース１０２とを有してい
る。
【０００６】ここで、図８（ａ）〜（ｃ）を参照し、Ａ
Ｃ３再生部１０１とＵＳＢインタフェース１０２の機能
について説明する。まず、ＡＣ３再生部１０１は、図示
しないＤＶＤからＡＣ３符号化データを読み出して出力
する装置である。ここで、ＤＶＤに記録されたＡＣ３符
号化データは、オーディオ信号を４８ｋＨｚのサンプリ
ングクロックによりサンプリングし、このサンプリング
により得られるＰＣＭサンプルに対し、１５３６個単位
で圧縮符号化を施すことにより得られたものである（図
８（ａ）参照）。ＡＣ３再生部１０１は、１５３６／４
８ｋＨｚ＝３２ｍｓｅｃの同期フレーム毎に、１５３６
個分のＰＣＭサンプルに対応したＡＣ３符号化データを
読み出して出力する（図８（ｂ）参照）。
Ｃ３再生部１０１とＵＳＢインタフェース１０２の機能
について説明する。まず、ＡＣ３再生部１０１は、図示
しないＤＶＤからＡＣ３符号化データを読み出して出力
する装置である。ここで、ＤＶＤに記録されたＡＣ３符
号化データは、オーディオ信号を４８ｋＨｚのサンプリ
ングクロックによりサンプリングし、このサンプリング
により得られるＰＣＭサンプルに対し、１５３６個単位
で圧縮符号化を施すことにより得られたものである（図
８（ａ）参照）。ＡＣ３再生部１０１は、１５３６／４
８ｋＨｚ＝３２ｍｓｅｃの同期フレーム毎に、１５３６
個分のＰＣＭサンプルに対応したＡＣ３符号化データを
読み出して出力する（図８（ｂ）参照）。
【０００７】ＵＳＢインタフェース１０２は、１同期フ
レーム内にＡＣ３再生部１０１から出力されたＡＣ３符
号化データを１または複数のパケットとし、このパケッ
トを１ｍｓｅｃのＵＳＢフレーム毎に１個ずつ、ＵＳＢ
３を介してオーディオ再生装置２に転送する。ここで、
１同期フレーム内にＡＣ３再生部１０１から出力される
ＡＣ３符号化データは、圧縮符号化がなされている。こ
のため、１同期フレーム内の３２個のＵＳＢフレームの
途中で、パケットとして転送すべきＡＣ３符号化データ
がなくなる。この場合、ＵＳＢインタフェース１０２
は、その同期フレーム内の残りの各ＵＳＢフレームにお
いて０データをオーディオ再生装置２に転送する。以上
がＡＣ３再生部１０１とＵＳＢインタフェース１０２の
機能の概略である。
レーム内にＡＣ３再生部１０１から出力されたＡＣ３符
号化データを１または複数のパケットとし、このパケッ
トを１ｍｓｅｃのＵＳＢフレーム毎に１個ずつ、ＵＳＢ
３を介してオーディオ再生装置２に転送する。ここで、
１同期フレーム内にＡＣ３再生部１０１から出力される
ＡＣ３符号化データは、圧縮符号化がなされている。こ
のため、１同期フレーム内の３２個のＵＳＢフレームの
途中で、パケットとして転送すべきＡＣ３符号化データ
がなくなる。この場合、ＵＳＢインタフェース１０２
は、その同期フレーム内の残りの各ＵＳＢフレームにお
いて０データをオーディオ再生装置２に転送する。以上
がＡＣ３再生部１０１とＵＳＢインタフェース１０２の
機能の概略である。
【０００８】図７に示すオーディオ再生装置では、この
ようにしてコンピュータ１側からＵＳＢ３を介して送ら
れてくるＡＣ３符号化データのパケットを受け取って復
号を行えば、ＡＣ３による圧縮符号化前のオーディオ信
号を再生することができるはずである。
ようにしてコンピュータ１側からＵＳＢ３を介して送ら
れてくるＡＣ３符号化データのパケットを受け取って復
号を行えば、ＡＣ３による圧縮符号化前のオーディオ信
号を再生することができるはずである。
【０００９】ところが、以上説明したシステムは、再生
品質を劣化させることなく、オーディオ再生装置２側に
おいてＡＣ３符号化データの同期再生を行うことが困難
であった。以下、図９を参照し、その理由について詳述
する。
品質を劣化させることなく、オーディオ再生装置２側に
おいてＡＣ３符号化データの同期再生を行うことが困難
であった。以下、図９を参照し、その理由について詳述
する。
【００１０】ＵＳＢインタフェース１０２は、ＡＣ３再
生部１０１のタイミング制御用のクロックとは別のクロ
ックに同期して動作する。従って、ＵＳＢインタフェー
ス１０２におけるバスクロックの周波数は同期フレーム
の周波数の３２倍と必ずしも一致せず、バスクロックの
周波数が定常的にまたは一時的に同期フレームの周波数
の３２倍よりも微妙に低くなったり、微妙に高くなった
りする。
生部１０１のタイミング制御用のクロックとは別のクロ
ックに同期して動作する。従って、ＵＳＢインタフェー
ス１０２におけるバスクロックの周波数は同期フレーム
の周波数の３２倍と必ずしも一致せず、バスクロックの
周波数が定常的にまたは一時的に同期フレームの周波数
の３２倍よりも微妙に低くなったり、微妙に高くなった
りする。
【００１１】ここで、バスクロックの周波数が同期フレ
ームの周波数の３２倍よりも低いと、図９（ａ）に例示
するように、ある同期フレームＳｙｎｃＦ−１では３２
個のＵＳＢパケットがバスクロックにより適正なタイミ
ングで転送されるが、その後、時間の経過に伴って、バ
スクロックの位相が同期フレームに対して次第に遅れて
ゆく。そして、同期フレームＳｎｃＦ−Ｍ１では、本
来、その同期フレームＳｎｃＦ−Ｍ１において出力され
たＡＣ３符号化データの最初のパケットを送信すべきタ
イミングになっても、その前の同期フレームの最後のパ
ケット（３２番目のパケット）の送信が終わっていない
という事態が生じる。
ームの周波数の３２倍よりも低いと、図９（ａ）に例示
するように、ある同期フレームＳｙｎｃＦ−１では３２
個のＵＳＢパケットがバスクロックにより適正なタイミ
ングで転送されるが、その後、時間の経過に伴って、バ
スクロックの位相が同期フレームに対して次第に遅れて
ゆく。そして、同期フレームＳｎｃＦ−Ｍ１では、本
来、その同期フレームＳｎｃＦ−Ｍ１において出力され
たＡＣ３符号化データの最初のパケットを送信すべきタ
イミングになっても、その前の同期フレームの最後のパ
ケット（３２番目のパケット）の送信が終わっていない
という事態が生じる。
【００１２】また、バスクロックの周波数が同期フレー
ムの周波数の３２倍よりも高いと、図９（ｂ）に例示す
るように、時間の経過に伴って、バスクロックの位相が
同期フレームに対して次第に進む。このため、図９
（ｂ）に例示するように、ある同期フレームＳｎｃＦ−
Ｍ２における最後のパケット（３２番目のパケット）の
転送が終わり、次の同期フレームに出力されるＡＣ３符
号化データの最初のパケットを送信すべきタイミングと
なっているのに、その最初のパケットの生成が間に合わ
ないという事態が生じる。
ムの周波数の３２倍よりも高いと、図９（ｂ）に例示す
るように、時間の経過に伴って、バスクロックの位相が
同期フレームに対して次第に進む。このため、図９
（ｂ）に例示するように、ある同期フレームＳｎｃＦ−
Ｍ２における最後のパケット（３２番目のパケット）の
転送が終わり、次の同期フレームに出力されるＡＣ３符
号化データの最初のパケットを送信すべきタイミングと
なっているのに、その最初のパケットの生成が間に合わ
ないという事態が生じる。
【００１３】このような事態に対応し、ＵＳＢインタフ
ェース１０２は、例えば図９（ａ）における同期フレー
ムＳｙｎｃＦ−Ｍ１の前の同期フレームでは３１個でパ
ケットの転送を止め、図９（ｂ）における同期フレーム
ＳｙｎｃＦ−Ｍ２では３２個目のパケットを転送した
後、さらにその後のバスクロックに同期して３３個目の
パケット（０データ）を転送するという制御を行う。
ェース１０２は、例えば図９（ａ）における同期フレー
ムＳｙｎｃＦ−Ｍ１の前の同期フレームでは３１個でパ
ケットの転送を止め、図９（ｂ）における同期フレーム
ＳｙｎｃＦ−Ｍ２では３２個目のパケットを転送した
後、さらにその後のバスクロックに同期して３３個目の
パケット（０データ）を転送するという制御を行う。
【００１４】このようなパケット転送制御により、バス
クロックの周波数が同期フレームの周波数の３２倍に正
確に一致していない場合でも、各同期フレームにおいて
ＡＣ３再生部１０１から出力されるＡＣ３符号化データ
の全てを遅滞なく転送することができる。
クロックの周波数が同期フレームの周波数の３２倍に正
確に一致していない場合でも、各同期フレームにおいて
ＡＣ３再生部１０１から出力されるＡＣ３符号化データ
の全てを遅滞なく転送することができる。
【００１５】ところが、このようなパケット転送制御の
結果、図７のオーディオ再生装置２におけるＡＣ３符号
化データの受信タイミングに１ＵＳＢフレーム相当のジ
ッタが発生することとなる。図９（ｃ）および（ｄ）は
その例を示すものである。
結果、図７のオーディオ再生装置２におけるＡＣ３符号
化データの受信タイミングに１ＵＳＢフレーム相当のジ
ッタが発生することとなる。図９（ｃ）および（ｄ）は
その例を示すものである。
【００１６】まず、図９（ｃ）に示す例では、殆どの同
期フレームにおいて３２個のＵＳＢパケットの転送が行
われるが、稀に３１個のＵＳＢパケットが転送される同
期フレームがある。この３１個のＵＳＢパケットが転送
される同期フレームの後の同期フレームにおいてオーデ
ィオ再生装置２に受信されるＡＣ３符号化データは、理
想的には１ＵＳＢフレームだけ後に受信されるべきもの
である。
期フレームにおいて３２個のＵＳＢパケットの転送が行
われるが、稀に３１個のＵＳＢパケットが転送される同
期フレームがある。この３１個のＵＳＢパケットが転送
される同期フレームの後の同期フレームにおいてオーデ
ィオ再生装置２に受信されるＡＣ３符号化データは、理
想的には１ＵＳＢフレームだけ後に受信されるべきもの
である。
【００１７】また、図９（ｄ）に示す例では、殆どの同
期フレームにおいて３２個のＵＳＢパケットの転送が行
われるが、稀に３３個のＵＳＢパケットが転送される同
期フレームがある。この３３個のＵＳＢパケットが転送
される同期フレームの後の同期フレームにおいてオーデ
ィオ再生装置２に受信されるＡＣ３符号化データは、理
想的には１ＵＳＢフレームだけ前に受信されるべきもの
である。
期フレームにおいて３２個のＵＳＢパケットの転送が行
われるが、稀に３３個のＵＳＢパケットが転送される同
期フレームがある。この３３個のＵＳＢパケットが転送
される同期フレームの後の同期フレームにおいてオーデ
ィオ再生装置２に受信されるＡＣ３符号化データは、理
想的には１ＵＳＢフレームだけ前に受信されるべきもの
である。
【００１８】ここで、オーディオ再生装置２では、３２
ｍｓｅｃの同期フレーム（この同期フレームは、コンピ
ュータ１のＡＣ３再生部１０１側の同期フレームとは非
同期である）に同期して、ＡＣ３符号化データの同期再
生が行われるが、この同期再生は、ＡＣ３符号化データ
のパケットをＦＩＦＯ（先入れ先出し）バッファに順次
格納し、いわゆる同期判定を行うとともにこの判定結果
に従ってＦＩＦＯバッファにおけるパケットの読み出し
周波数の制御を行うことにより行っている。このため、
オーディオ再生装置２におけるＡＣ３符号化データのパ
ケットの受信タイミングに１ＵＳＢフレームにも及ぶ大
きなジッタがあると、同期判定に支障を来たし、正常な
同期再生を行うことができないという問題があった。
ｍｓｅｃの同期フレーム（この同期フレームは、コンピ
ュータ１のＡＣ３再生部１０１側の同期フレームとは非
同期である）に同期して、ＡＣ３符号化データの同期再
生が行われるが、この同期再生は、ＡＣ３符号化データ
のパケットをＦＩＦＯ（先入れ先出し）バッファに順次
格納し、いわゆる同期判定を行うとともにこの判定結果
に従ってＦＩＦＯバッファにおけるパケットの読み出し
周波数の制御を行うことにより行っている。このため、
オーディオ再生装置２におけるＡＣ３符号化データのパ
ケットの受信タイミングに１ＵＳＢフレームにも及ぶ大
きなジッタがあると、同期判定に支障を来たし、正常な
同期再生を行うことができないという問題があった。
【００１９】この発明は、以上説明した事情に鑑みてな
されたものであり、同期判定に支障を来すことなく、Ｕ
ＳＢを介してアイソクロナス転送されてくるデジタルオ
ーディオデータの同期再生を行うことができる同期制御
装置を提供することを目的としている。
されたものであり、同期判定に支障を来すことなく、Ｕ
ＳＢを介してアイソクロナス転送されてくるデジタルオ
ーディオデータの同期再生を行うことができる同期制御
装置を提供することを目的としている。
【００２０】
【課題を解決するための手段】請求項１に係る発明は、
周期的なバスクロックに同期してパケットデータを順次
受信し、前記バスクロックの発生周期よりも長い周期で
ある同期フレーム単位で、受信された１または複数のパ
ケットデータを１つのデータ列にまとめて出力する同期
制御装置において、先入れ先出し方式のバッファと、前
記バスクロックに同期し、受信されたパケットデータま
たは０データを前記バッファに書き込む書込制御部と、
前記バッファから読み出し未了のデータを読み出す読出
制御部と、前記バスクロックの発生タイミングにおいて
前記バッファにおける読み出し未了のデータの量と同期
点情報との差分が許容範囲から外れている場合にその差
分を許容範囲内に収めるための前記読出制御部によるデ
ータの読出レートの制御を行う同期判定部と、前記同期
点情報を前記同期点判定部に供給する手段であって、前
記バスクロックに同期して到来する複数の連続したパケ
ットデータの先頭のパケットデータを検知し、この先頭
のパケットデータから次の先頭のパケットデータまでの
期間が前記同期フレームよりも短くなった場合には、前
記バッファにおける当該次の先頭のパケットデータの直
前に所定量の０データを挿入するとともに当該同期点情
報を所定量小さくする同期点制御部とを具備する同期制
御装置を提供するものである。また、請求項２に係る発
明は、この同期制御装置において、前記同期点制御部
は、前記同期点情報を所定量小さくした後、暫時元へ戻
す制御を行うことを特徴とする。次に、請求項３に係る
発明は、周期的なバスクロックに同期してパケットデー
タを順次受信し、前記バスクロックの発生周期よりも長
い周期である同期フレーム単位で、受信された１または
複数のパケットデータを１つのデータ列にまとめて出力
する同期制御装置において、先入れ先出し方式のバッフ
ァと、前記バスクロックに同期し、受信されたパケット
データまたは０データを前記バッファに書き込む書込制
御部と、前記バッファから読み出し未了のデータを読み
出す読出制御部と、前記バスクロックの発生タイミング
において前記バッファにおける読み出し未了のデータの
量と同期点情報との差分が許容範囲から外れている場合
にその差分を許容範囲内に収めるための前記読出制御部
によるデータの読出レートの制御を行う同期判定部と、
前記同期点情報を前記同期点判定部に供給する手段であ
って、前記バスクロックに同期して到来する複数の連続
したパケットデータの先頭のパケットデータを検知し、
この先頭のパケットデータから次の先頭のパケットデー
タまでの期間が前記同期フレームよりも長くなった場合
には、前記同期点情報を所定量大きくする同期点制御部
とを具備することを特徴とする同期制御装置を提供する
ものである。また、請求項４に係る発明は、この同期制
御装置において、前記同期点制御部は、前記同期点情報
を所定量大きくした後、暫時元へ戻す制御を行うことを
特徴とする。次に、請求項５に係る発明は、周期的なバ
スクロックに同期してパケットデータを順次受信し、前
記バスクロックの発生周期よりも長い周期である同期フ
レーム単位で、受信された１または複数のパケットデー
タを１つのデータ列にまとめて出力する同期制御装置に
おいて、先入れ先出し方式のバッファと、前記バスクロ
ックに同期し、受信されたパケットデータまたは０デー
タを前記バッファに書き込む書込制御部と、前記バッフ
ァから読み出し未了のデータを読み出す読出制御部と、
前記バスクロックの発生タイミングにおいて前記バッフ
ァにおける読み出し未了のデータの量と同期点情報との
差分が許容範囲から外れている場合にその差分を許容範
囲内に収めるための前記読出制御部によるデータの読出
レートの制御を行う同期判定部と、前記バスクロックに
同期して到来する複数の連続したパケットデータの先頭
のパケットデータからプリアンブルを生成するプリアン
ブル生成部と、前記同期点情報を前記同期点判定部に供
給する手段であって、前記バスクロックに同期して到来
する複数の連続したパケットデータの先頭のパケットデ
ータを検知したとき、前記プリアンブルのデータ長に相
当する量だけ前記同期点情報をシフトして前記同期判定
部に供給し、この同期判定部による判定の後、前記同期
点情報を元に戻す同期点制御部とを具備することを特徴
とする同期制御装置を提供するものである。
周期的なバスクロックに同期してパケットデータを順次
受信し、前記バスクロックの発生周期よりも長い周期で
ある同期フレーム単位で、受信された１または複数のパ
ケットデータを１つのデータ列にまとめて出力する同期
制御装置において、先入れ先出し方式のバッファと、前
記バスクロックに同期し、受信されたパケットデータま
たは０データを前記バッファに書き込む書込制御部と、
前記バッファから読み出し未了のデータを読み出す読出
制御部と、前記バスクロックの発生タイミングにおいて
前記バッファにおける読み出し未了のデータの量と同期
点情報との差分が許容範囲から外れている場合にその差
分を許容範囲内に収めるための前記読出制御部によるデ
ータの読出レートの制御を行う同期判定部と、前記同期
点情報を前記同期点判定部に供給する手段であって、前
記バスクロックに同期して到来する複数の連続したパケ
ットデータの先頭のパケットデータを検知し、この先頭
のパケットデータから次の先頭のパケットデータまでの
期間が前記同期フレームよりも短くなった場合には、前
記バッファにおける当該次の先頭のパケットデータの直
前に所定量の０データを挿入するとともに当該同期点情
報を所定量小さくする同期点制御部とを具備する同期制
御装置を提供するものである。また、請求項２に係る発
明は、この同期制御装置において、前記同期点制御部
は、前記同期点情報を所定量小さくした後、暫時元へ戻
す制御を行うことを特徴とする。次に、請求項３に係る
発明は、周期的なバスクロックに同期してパケットデー
タを順次受信し、前記バスクロックの発生周期よりも長
い周期である同期フレーム単位で、受信された１または
複数のパケットデータを１つのデータ列にまとめて出力
する同期制御装置において、先入れ先出し方式のバッフ
ァと、前記バスクロックに同期し、受信されたパケット
データまたは０データを前記バッファに書き込む書込制
御部と、前記バッファから読み出し未了のデータを読み
出す読出制御部と、前記バスクロックの発生タイミング
において前記バッファにおける読み出し未了のデータの
量と同期点情報との差分が許容範囲から外れている場合
にその差分を許容範囲内に収めるための前記読出制御部
によるデータの読出レートの制御を行う同期判定部と、
前記同期点情報を前記同期点判定部に供給する手段であ
って、前記バスクロックに同期して到来する複数の連続
したパケットデータの先頭のパケットデータを検知し、
この先頭のパケットデータから次の先頭のパケットデー
タまでの期間が前記同期フレームよりも長くなった場合
には、前記同期点情報を所定量大きくする同期点制御部
とを具備することを特徴とする同期制御装置を提供する
ものである。また、請求項４に係る発明は、この同期制
御装置において、前記同期点制御部は、前記同期点情報
を所定量大きくした後、暫時元へ戻す制御を行うことを
特徴とする。次に、請求項５に係る発明は、周期的なバ
スクロックに同期してパケットデータを順次受信し、前
記バスクロックの発生周期よりも長い周期である同期フ
レーム単位で、受信された１または複数のパケットデー
タを１つのデータ列にまとめて出力する同期制御装置に
おいて、先入れ先出し方式のバッファと、前記バスクロ
ックに同期し、受信されたパケットデータまたは０デー
タを前記バッファに書き込む書込制御部と、前記バッフ
ァから読み出し未了のデータを読み出す読出制御部と、
前記バスクロックの発生タイミングにおいて前記バッフ
ァにおける読み出し未了のデータの量と同期点情報との
差分が許容範囲から外れている場合にその差分を許容範
囲内に収めるための前記読出制御部によるデータの読出
レートの制御を行う同期判定部と、前記バスクロックに
同期して到来する複数の連続したパケットデータの先頭
のパケットデータからプリアンブルを生成するプリアン
ブル生成部と、前記同期点情報を前記同期点判定部に供
給する手段であって、前記バスクロックに同期して到来
する複数の連続したパケットデータの先頭のパケットデ
ータを検知したとき、前記プリアンブルのデータ長に相
当する量だけ前記同期点情報をシフトして前記同期判定
部に供給し、この同期判定部による判定の後、前記同期
点情報を元に戻す同期点制御部とを具備することを特徴
とする同期制御装置を提供するものである。
【００２１】
【発明の実施の形態】以下、本発明を更に理解しやすく
するため、実施の形態について説明する。かかる実施の
形態は、本発明の一態様を示すものであり、この発明を
限定するものではなく、本発明の範囲で任意に変更可能
である。
するため、実施の形態について説明する。かかる実施の
形態は、本発明の一態様を示すものであり、この発明を
限定するものではなく、本発明の範囲で任意に変更可能
である。
【００２２】図１はこの発明の一実施形態である同期制
御回路２０とオーディオ再生部２４の構成を示すブロッ
ク図である。この図１に示す各装置は、例えば図７にお
けるオーディオ再生装置２の内部に設けられるものであ
る。
御回路２０とオーディオ再生部２４の構成を示すブロッ
ク図である。この図１に示す各装置は、例えば図７にお
けるオーディオ再生装置２の内部に設けられるものであ
る。
【００２３】本実施形態に係る同期制御回路２０は、Ｃ
ＰＵ２１と、このＣＰＵ２１に外付けされた発振器２２
と、プリバッファ２３Ｐと、デュアルポートＲＡＭなど
により構成されたＦＩＦＯバッファ２３とを有してい
る。
ＰＵ２１と、このＣＰＵ２１に外付けされた発振器２２
と、プリバッファ２３Ｐと、デュアルポートＲＡＭなど
により構成されたＦＩＦＯバッファ２３とを有してい
る。
【００２４】ＣＰＵ２１は、プリバッファ２３Ｐおよび
ＦＩＦＯバッファ２３により、ＵＳＢ３を介してアイソ
クロナス転送されてくるＵＳＢパケットをバッファリン
グし、ＩＥＣ９５８に対応した形式に変換されたＡＣ３
データを生成し、オーディオ再生部２４に供給する役割
を担っている。
ＦＩＦＯバッファ２３により、ＵＳＢ３を介してアイソ
クロナス転送されてくるＵＳＢパケットをバッファリン
グし、ＩＥＣ９５８に対応した形式に変換されたＡＣ３
データを生成し、オーディオ再生部２４に供給する役割
を担っている。
【００２５】図２（ａ）は同期制御回路２０に順次到来
するＵＳＢパケットを示し、図２（ｂ）はこの同期制御
回路２０によって生成されるＩＥＣ９５８に対応した形
式に変換されたＡＣ３データを示している。図２（ａ）
において、ＵＳＢパケットは、１ｍｓｅｃのＵＳＢフレ
ーム毎に１個ずつ送信されてくる。従って、同期フレー
ムが３２ｍｓｅｃである場合、その同期フレームでは、
３２個のＵＳＢパケットが受信される。各ＵＳＢパケッ
トは、１９２バイトのＡＣ３符号化データまたは０デー
タをペイロードとして含んでいる。同期制御回路２０に
順次到来するＵＳＢパケットは、一旦、プリバッファ２
３Ｐに格納された後、所定個数のＵＳＢフレームだけ遅
延されて、ＦＩＦＯバッファ２３に転送される。また、
図２（ｂ）に示すように、ＩＥＣ９５８に対応した形式
に変換されたＡＣ３データは、プリアンブルと、１同期
フレーム内に受信されたＡＣ３符号化データを受信され
た順番に並べてまとめたデータ列と０データ列とにより
構成されている。同期制御回路２０は、ＡＣ３で定義さ
れる１同期フレーム（すなわちＩＥＣ９５８の１同期フ
レーム）の期間にＩＥＣ９５８形式に変換されたＡＣ３
データを、発振器２２の基準クロックを分周して得た読
出クロック（例えば、サンプリング周波数が４８ＫＨ
ｚ）に従ってＦＩＦＯバッファ２３から読み出してオー
ディオ再生部２４に供給する。
するＵＳＢパケットを示し、図２（ｂ）はこの同期制御
回路２０によって生成されるＩＥＣ９５８に対応した形
式に変換されたＡＣ３データを示している。図２（ａ）
において、ＵＳＢパケットは、１ｍｓｅｃのＵＳＢフレ
ーム毎に１個ずつ送信されてくる。従って、同期フレー
ムが３２ｍｓｅｃである場合、その同期フレームでは、
３２個のＵＳＢパケットが受信される。各ＵＳＢパケッ
トは、１９２バイトのＡＣ３符号化データまたは０デー
タをペイロードとして含んでいる。同期制御回路２０に
順次到来するＵＳＢパケットは、一旦、プリバッファ２
３Ｐに格納された後、所定個数のＵＳＢフレームだけ遅
延されて、ＦＩＦＯバッファ２３に転送される。また、
図２（ｂ）に示すように、ＩＥＣ９５８に対応した形式
に変換されたＡＣ３データは、プリアンブルと、１同期
フレーム内に受信されたＡＣ３符号化データを受信され
た順番に並べてまとめたデータ列と０データ列とにより
構成されている。同期制御回路２０は、ＡＣ３で定義さ
れる１同期フレーム（すなわちＩＥＣ９５８の１同期フ
レーム）の期間にＩＥＣ９５８形式に変換されたＡＣ３
データを、発振器２２の基準クロックを分周して得た読
出クロック（例えば、サンプリング周波数が４８ＫＨ
ｚ）に従ってＦＩＦＯバッファ２３から読み出してオー
ディオ再生部２４に供給する。
【００２６】図１に示すように、ＣＰＵ２１は、書込制
御部２０１と、読出制御部２０２と、プリアンブル生成
部２０３と、同期判定部２０４と、同期点制御部２０５
とを有している。これらは、ＣＰＵ２１が所定のソフト
ウェアを実行することにより営まれる諸機能をハードウ
ェア的なモジュールとして表したものである。勿論、こ
れらのモジュールをハードウェアによって構成してもよ
い。
御部２０１と、読出制御部２０２と、プリアンブル生成
部２０３と、同期判定部２０４と、同期点制御部２０５
とを有している。これらは、ＣＰＵ２１が所定のソフト
ウェアを実行することにより営まれる諸機能をハードウ
ェア的なモジュールとして表したものである。勿論、こ
れらのモジュールをハードウェアによって構成してもよ
い。
【００２７】書込制御部２０１は、ＵＳＢ３を介してＵ
ＳＢパケットが受信され、そのプリバッファ２３Ｐに格
納される毎に、書込アドレスを順次インクリメントしつ
つＦＩＦＯバッファ２３に供給し、ＵＳＢパケットのペ
イロードであるＡＣ３符号化データまたは０データをプ
リバッファ２３Ｐから読み出してＦＩＦＯバッファ２３
に書き込む制御を行う。
ＳＢパケットが受信され、そのプリバッファ２３Ｐに格
納される毎に、書込アドレスを順次インクリメントしつ
つＦＩＦＯバッファ２３に供給し、ＵＳＢパケットのペ
イロードであるＡＣ３符号化データまたは０データをプ
リバッファ２３Ｐから読み出してＦＩＦＯバッファ２３
に書き込む制御を行う。
【００２８】読出制御部２０２は、ＦＩＦＯバッファ２
３に格納されたＡＣ３符号化データまたは０データを古
いものから順に読み出し、ＩＥＣ９５８に対応した形式
に変換されたＡＣ３データとしてオーディオ再生部２４
に供給する手段である。この読出制御部２０２は、例え
ば発振器２２から出力される基準クロックを分周する分
周比可変の分周器と、この分周器から得られるクロック
をカウントし、カウント値を読出アドレスＲＡＤＲとし
てＦＩＦＯバッファ２３に供給するカウンタと、このカ
ウンタのカウント値を強制的に操作する回路とを有して
いる（いずれも図示略）。
３に格納されたＡＣ３符号化データまたは０データを古
いものから順に読み出し、ＩＥＣ９５８に対応した形式
に変換されたＡＣ３データとしてオーディオ再生部２４
に供給する手段である。この読出制御部２０２は、例え
ば発振器２２から出力される基準クロックを分周する分
周比可変の分周器と、この分周器から得られるクロック
をカウントし、カウント値を読出アドレスＲＡＤＲとし
てＦＩＦＯバッファ２３に供給するカウンタと、このカ
ウンタのカウント値を強制的に操作する回路とを有して
いる（いずれも図示略）。
【００２９】プリアンブル生成部２０３は、同期フレー
ムにおける最初のＵＳＢフレームに受信され、ＦＩＦＯ
バッファ２３に格納されたＵＳＢパケット内のＡＣ３符
号化データに基づいて、ＩＥＣ９５８形式に変換された
ＡＣ３データのプリアンブルを生成する手段である。こ
のプリアンブル生成部２０３によって生成されたプリア
ンブルは、書込制御部２０１により、ＦＩＦＯバッファ
２３内の該当するエリアに書き込まれる。
ムにおける最初のＵＳＢフレームに受信され、ＦＩＦＯ
バッファ２３に格納されたＵＳＢパケット内のＡＣ３符
号化データに基づいて、ＩＥＣ９５８形式に変換された
ＡＣ３データのプリアンブルを生成する手段である。こ
のプリアンブル生成部２０３によって生成されたプリア
ンブルは、書込制御部２０１により、ＦＩＦＯバッファ
２３内の該当するエリアに書き込まれる。
【００３０】同期判定部２０４は、ＵＳＢフレームの開
始タイミングＳＯＦを検知する毎に、その時点において
ＦＩＦＯバッファ２３に供給されている書込アドレスＷ
ＡＤＲと読出アドレスＲＡＤＲを取り込み、ＦＩＦＯバ
ッファ２３から未だ読み出されていないデータの量をこ
れらのアドレスの差から求め、ＦＩＦＯバッファ２３の
オーバフローまたはアンダフローの危険性があるか否か
を判定する。そして、オーバフローまたはアンダフロー
の危険性がある場合には、これを回避するために、読出
アドレスＲＡＤＲの供給レートの修正を指示する周波数
制御指令を読出制御部２０２に送る。すなわち、ＦＩＦ
Ｏバッファ２３への書き込みレートに対して、ＦＩＦＯ
バッファ２３からの読み出しレートが高く、アンダーフ
ローの危険性がある場合、同期判定部２０４は、読出ア
ドレスＲＡＤＲの供給レートを低下させる周波数制御指
令を読出制御部２０２に送る。これに対し、ＦＩＦＯバ
ッファ２３への書き込みレートに対してＦＩＦＯバッフ
ァ２３からの読み出しレートが低く、オーバフローの危
険性がある場合、同期判定部２０４は、読出アドレスＲ
ＡＤＲの供給レートを上昇させる周波数制御指令を読出
制御部２０２に送るのである。
始タイミングＳＯＦを検知する毎に、その時点において
ＦＩＦＯバッファ２３に供給されている書込アドレスＷ
ＡＤＲと読出アドレスＲＡＤＲを取り込み、ＦＩＦＯバ
ッファ２３から未だ読み出されていないデータの量をこ
れらのアドレスの差から求め、ＦＩＦＯバッファ２３の
オーバフローまたはアンダフローの危険性があるか否か
を判定する。そして、オーバフローまたはアンダフロー
の危険性がある場合には、これを回避するために、読出
アドレスＲＡＤＲの供給レートの修正を指示する周波数
制御指令を読出制御部２０２に送る。すなわち、ＦＩＦ
Ｏバッファ２３への書き込みレートに対して、ＦＩＦＯ
バッファ２３からの読み出しレートが高く、アンダーフ
ローの危険性がある場合、同期判定部２０４は、読出ア
ドレスＲＡＤＲの供給レートを低下させる周波数制御指
令を読出制御部２０２に送る。これに対し、ＦＩＦＯバ
ッファ２３への書き込みレートに対してＦＩＦＯバッフ
ァ２３からの読み出しレートが低く、オーバフローの危
険性がある場合、同期判定部２０４は、読出アドレスＲ
ＡＤＲの供給レートを上昇させる周波数制御指令を読出
制御部２０２に送るのである。
【００３１】ここで、オーバフローまたはアンダフロー
の危険性の有無に関する判定は、同期点制御部２０５に
よって指定される同期点に基づいて行われる。この同期
点は、ＦＩＦＯバッファ２３への書き込みレートに適応
した理想的な読み出しレートでＦＩＦＯバッファ２３か
らＡＣ３符号化データまたは０データが読み出されてい
るとした場合のＵＳＢフレーム開始タイミングＳＯＦに
おけるＦＩＦＯバッファ２３の読出アドレスＲＡＤＲで
ある。同期点判定部２０４は、下記式（１）が満たされ
るか否かにより、周波数制御指令の送出が不要かどうか
を判定する。 ｜（バッファサイズ−バッファ空き容量）−同期点｜＜許容値α ……（１）
の危険性の有無に関する判定は、同期点制御部２０５に
よって指定される同期点に基づいて行われる。この同期
点は、ＦＩＦＯバッファ２３への書き込みレートに適応
した理想的な読み出しレートでＦＩＦＯバッファ２３か
らＡＣ３符号化データまたは０データが読み出されてい
るとした場合のＵＳＢフレーム開始タイミングＳＯＦに
おけるＦＩＦＯバッファ２３の読出アドレスＲＡＤＲで
ある。同期点判定部２０４は、下記式（１）が満たされ
るか否かにより、周波数制御指令の送出が不要かどうか
を判定する。 ｜（バッファサイズ−バッファ空き容量）−同期点｜＜許容値α ……（１）
【００３２】上記式（１）において、左辺第１項である
（バッファサイズ−バッファ空き容量）は、ＦＩＦＯバ
ッファ２３に書き込まれた後、未だに読み出されていな
いデータの量であり、書込アドレスＷＡＤＲと読出アド
レスＲＡＤＲとから求められる。
（バッファサイズ−バッファ空き容量）は、ＦＩＦＯバ
ッファ２３に書き込まれた後、未だに読み出されていな
いデータの量であり、書込アドレスＷＡＤＲと読出アド
レスＲＡＤＲとから求められる。
【００３３】同期点制御部２０５は、ＵＳＢフレームの
開始タイミングＳＯＦを検知する毎に、同期点を演算し
て同期判定部２０４に供給する手段である。通常は、Ｕ
ＳＢフレームの開始タイミングＳＯＦの検出時点におけ
る書込アドレスＷＡＤＲから所定のオフセットを減算し
たアドレスが同期点とする。しかし、本実施形態では、
同期フレームの切り換わりタイミングおよびその後の幾
つかのＵＳＢフレームにおいて、同期判定部２０４に対
して指定する同期点をこの通常の同期点から変更した
り、次第に元の通常の同期点に戻す処理を行う。なお、
この処理の詳細については、本実施形態の動作説明の中
で取り上げる。
開始タイミングＳＯＦを検知する毎に、同期点を演算し
て同期判定部２０４に供給する手段である。通常は、Ｕ
ＳＢフレームの開始タイミングＳＯＦの検出時点におけ
る書込アドレスＷＡＤＲから所定のオフセットを減算し
たアドレスが同期点とする。しかし、本実施形態では、
同期フレームの切り換わりタイミングおよびその後の幾
つかのＵＳＢフレームにおいて、同期判定部２０４に対
して指定する同期点をこの通常の同期点から変更した
り、次第に元の通常の同期点に戻す処理を行う。なお、
この処理の詳細については、本実施形態の動作説明の中
で取り上げる。
【００３４】図３は本実施形態におけるＣＰＵ２１の動
作を示すフローチャートである。また、図４〜図６は同
期点制御部２０５の動作を示す図である。以下、これら
の図を参照し、本実施形態の動作を説明する。
作を示すフローチャートである。また、図４〜図６は同
期点制御部２０５の動作を示す図である。以下、これら
の図を参照し、本実施形態の動作を説明する。
【００３５】本実施形態に係る同期制御回路２０では、
ＵＳＢフレームの切り換わりがある毎に、ＣＰＵ２１に
より、ＵＳＢフレームの個数のカウントが行われるとと
もに、図３にフローを示す割り込み処理が実行される。
ＵＳＢフレームの切り換わりがある毎に、ＣＰＵ２１に
より、ＵＳＢフレームの個数のカウントが行われるとと
もに、図３にフローを示す割り込み処理が実行される。
【００３６】この割り込み処理において、まず、ＣＰＵ
２１は、プリバッファ２３ＰからＦＩＦＯバッファ２３
に送るべきＵＳＢパケットのペイロードが０データであ
るか否かを判断する（ステップＳ１）。ここで、ＦＩＦ
Ｏバッファ２３に送るべきペイロードが、０データであ
る場合には、この判断結果は「ＹＥＳ」となり、処理は
ステップＳ２に進む。
２１は、プリバッファ２３ＰからＦＩＦＯバッファ２３
に送るべきＵＳＢパケットのペイロードが０データであ
るか否かを判断する（ステップＳ１）。ここで、ＦＩＦ
Ｏバッファ２３に送るべきペイロードが、０データであ
る場合には、この判断結果は「ＹＥＳ」となり、処理は
ステップＳ２に進む。
【００３７】ステップＳ２に進むと、ＣＰＵ２１は、Ｕ
ＳＢフレームのカウント値が「３３」以上になったか否
かを判断する。
ＳＢフレームのカウント値が「３３」以上になったか否
かを判断する。
【００３８】ステップＳ２の判断結果が「ＮＯ」である
場合、ＣＰＵ２１は、ＦＩＦＯバッファ２３に送るべき
０データが当該同期フレームにおける最後の０データか
否かを判断する（ステップＳ３）。この判断は具体的に
は次のようにして行われる。すなわち、その０データの
後に受信されたＵＳＢパケットのペイロードがＡＣ３符
号化データを含んでいるような場合には、そのＡＣ３符
号化データは、新たな同期フレームの最初のＡＣ３符号
化データであり、ＦＩＦＯバッファ２３に送るべき０デ
ータは、その直前の同期フレームの最後の０データであ
ると判断するのである。
場合、ＣＰＵ２１は、ＦＩＦＯバッファ２３に送るべき
０データが当該同期フレームにおける最後の０データか
否かを判断する（ステップＳ３）。この判断は具体的に
は次のようにして行われる。すなわち、その０データの
後に受信されたＵＳＢパケットのペイロードがＡＣ３符
号化データを含んでいるような場合には、そのＡＣ３符
号化データは、新たな同期フレームの最初のＡＣ３符号
化データであり、ＦＩＦＯバッファ２３に送るべき０デ
ータは、その直前の同期フレームの最後の０データであ
ると判断するのである。
【００３９】ステップＳ３の判断結果が「ＮＯ」である
場合には、その０データをＦＩＦＯバッファ２３に転送
する（ステップＳ５）。
場合には、その０データをＦＩＦＯバッファ２３に転送
する（ステップＳ５）。
【００４０】ステップＳ５が終了すると、ＣＰＵ２１
は、同期点が通常値からずれているか否かを判断する
（ステップＳ２０）。ステップＳ３からステップＳ５を
直接介してステップＳ２０に進んだ場合には、同期点の
通常値からの変更を伴う処理が何等行われていないの
で、このステップＳ２０の判断結果は「ＮＯ」となり、
割り込み処理を終了することとなる。
は、同期点が通常値からずれているか否かを判断する
（ステップＳ２０）。ステップＳ３からステップＳ５を
直接介してステップＳ２０に進んだ場合には、同期点の
通常値からの変更を伴う処理が何等行われていないの
で、このステップＳ２０の判断結果は「ＮＯ」となり、
割り込み処理を終了することとなる。
【００４１】次にステップＳ３の判断結果が「ＹＥＳ」
となる場合、具体的には、ＦＩＦＯバッファ２３に送る
べき０データが当該同期フレームにおける最後の０デー
タであり、かつ、当該同期フレームにおけるＵＳＢフレ
ームの個数が「３２」である場合に行われる処理につい
て説明する。
となる場合、具体的には、ＦＩＦＯバッファ２３に送る
べき０データが当該同期フレームにおける最後の０デー
タであり、かつ、当該同期フレームにおけるＵＳＢフレ
ームの個数が「３２」である場合に行われる処理につい
て説明する。
【００４２】この場合、ＣＰＵ２１は、ステップＳ３を
介してステップＳ４に進む。ここで、図４を参照し、こ
の場合に行われる処理を説明する。図４には、ＦＩＦＯ
バッファ２３におけるデータの格納状態の推移と同期点
の推移が示されている。また、図面が煩雑になるのを防
ぐため、図４では、ＦＩＦＯバッファ２３内の各エリア
のうち同期点となっているところを中心に固定し、その
前後約３８４バイト分の記憶エリアの格納状態が示され
ている。後で参照する図５および図６も同様である。
介してステップＳ４に進む。ここで、図４を参照し、こ
の場合に行われる処理を説明する。図４には、ＦＩＦＯ
バッファ２３におけるデータの格納状態の推移と同期点
の推移が示されている。また、図面が煩雑になるのを防
ぐため、図４では、ＦＩＦＯバッファ２３内の各エリア
のうち同期点となっているところを中心に固定し、その
前後約３８４バイト分の記憶エリアの格納状態が示され
ている。後で参照する図５および図６も同様である。
【００４３】ある同期フレームの３２番目のＵＳＢパケ
ットがプリバッファ２３Ｐの最終段（次回、ＦＩＦＯバ
ッファ２３に転送されるＵＳＢパケットを格納するエリ
ア）に格納されているものとする。この時点においてＦ
ＩＦＯバッファ２３には、図４（ａ）に示すように３１
番目までの受信ＵＳＢパケットのペイロードが格納され
ている。そして、この時点では３１番目までのペイロー
ド（０データ）の終了する位置に同期点がある。図１に
おける同期判定部２０４では、この同期点を用いて、前
掲式（１）の判定が行われる。
ットがプリバッファ２３Ｐの最終段（次回、ＦＩＦＯバ
ッファ２３に転送されるＵＳＢパケットを格納するエリ
ア）に格納されているものとする。この時点においてＦ
ＩＦＯバッファ２３には、図４（ａ）に示すように３１
番目までの受信ＵＳＢパケットのペイロードが格納され
ている。そして、この時点では３１番目までのペイロー
ド（０データ）の終了する位置に同期点がある。図１に
おける同期判定部２０４では、この同期点を用いて、前
掲式（１）の判定が行われる。
【００４４】そして、ステップＳ４においてＣＰＵ２１
は、この同期点から１８４バイトだけ後方（後に読み出
されるアドレス）にシフトした位置、すなわち、通常の
同期点よりもプリアンブル分（８バイト）だけ前方の位
置を次回のＵＳＢフレームにおける同期点として設定す
る（図４（ｃ）（ｄ）参照）。
は、この同期点から１８４バイトだけ後方（後に読み出
されるアドレス）にシフトした位置、すなわち、通常の
同期点よりもプリアンブル分（８バイト）だけ前方の位
置を次回のＵＳＢフレームにおける同期点として設定す
る（図４（ｃ）（ｄ）参照）。
【００４５】そして、ＣＰＵ２１は、３２番目の受信Ｕ
ＳＢパケットのペイロードに含まれる１９２バイトの０
データのうち１８４バイトの０データをプリバッファ２
３ＰからＦＩＦＯバッファ２３に転送する（ステップＳ
５）。
ＳＢパケットのペイロードに含まれる１９２バイトの０
データのうち１８４バイトの０データをプリバッファ２
３ＰからＦＩＦＯバッファ２３に転送する（ステップＳ
５）。
【００４６】この結果、ＦＩＦＯバッファ２３の格納状
態は図４（ｂ）に示すものとなる。ここで、３２番目の
０データとして、１９２バイトよりも８バイト少ない１
８４バイトの０データをＦＩＦＯバッファ２３に書き込
むのは、次のＵＳＢフレームにおいて８バイトのプリア
ンブルを書き込むためのエリアをＦＩＦＯバッファ２３
内に確保しておくためである。
態は図４（ｂ）に示すものとなる。ここで、３２番目の
０データとして、１９２バイトよりも８バイト少ない１
８４バイトの０データをＦＩＦＯバッファ２３に書き込
むのは、次のＵＳＢフレームにおいて８バイトのプリア
ンブルを書き込むためのエリアをＦＩＦＯバッファ２３
内に確保しておくためである。
【００４７】ステップＳ５の処理が終わると、ステップ
Ｓ２０へ進む。この場合も当該ＵＳＢにおける同期点は
通常値からシフトしていないので、その判断結果が「Ｎ
Ｏ」となって割り込み処理が終了する。
Ｓ２０へ進む。この場合も当該ＵＳＢにおける同期点は
通常値からシフトしていないので、その判断結果が「Ｎ
Ｏ」となって割り込み処理が終了する。
【００４８】次に、ＵＳＢフレームが切り換わり、その
ＵＳＢフレームにおいて新たな同期フレームの最初のＡ
Ｃ３符号化データがプリバッファ２３ＰからＦＩＦＯバ
ッファ２３に転送されるものとする。この場合、割り込
み処理では、ステップＳ１の判断結果が「ＮＯ」となっ
てステップＳ１１に進む。
ＵＳＢフレームにおいて新たな同期フレームの最初のＡ
Ｃ３符号化データがプリバッファ２３ＰからＦＩＦＯバ
ッファ２３に転送されるものとする。この場合、割り込
み処理では、ステップＳ１の判断結果が「ＮＯ」となっ
てステップＳ１１に進む。
【００４９】そして、このステップＳ１１では、ＦＩＦ
Ｏバッファ２３に転送すべきデータが最初のＡＣ３符号
化データか否かを判断する。この場合、ステップＳ１１
の判断結果は「ＹＥＳ」となり、ＣＰＵ２１は、その時
点におけるＵＳＢフレームのカウント値を直前の同期フ
レームにおけるＵＳＢフレームの個数として記憶した
後、ＵＳＢフレームのカウント値を「１」に初期化し、
ステップＳ１２の処理に進む。
Ｏバッファ２３に転送すべきデータが最初のＡＣ３符号
化データか否かを判断する。この場合、ステップＳ１１
の判断結果は「ＹＥＳ」となり、ＣＰＵ２１は、その時
点におけるＵＳＢフレームのカウント値を直前の同期フ
レームにおけるＵＳＢフレームの個数として記憶した
後、ＵＳＢフレームのカウント値を「１」に初期化し、
ステップＳ１２の処理に進む。
【００５０】このステップＳ１２においてＣＰＵ２１
は、直前の同期フレームにおけるＵＳＢフレームの個数
が「３１」か否かを判断する。この判断結果が「ＮＯ」
である場合、ＣＰＵ２１はステップＳ１２からステップ
Ｓ１３の処理に進む。
は、直前の同期フレームにおけるＵＳＢフレームの個数
が「３１」か否かを判断する。この判断結果が「ＮＯ」
である場合、ＣＰＵ２１はステップＳ１２からステップ
Ｓ１３の処理に進む。
【００５１】この時点において、ＦＩＦＯバッファ２３
には、図４（ｃ）に示すように３２番目までの受信ＵＳ
Ｂパケットのペイロードが格納されている。そして、３
２番目のペイロード（０データ）は、バイト長が通常よ
りもプリアンブル分（８バイト分）少なく、１８４バイ
トしかない。しかしながら、１ＵＳＢフレームだけ前に
実行されたステップＳ４の処理において、現ＵＳＢフレ
ームにおける同期点は通常よりもプリアンブル分だけシ
フトした位置、すなわち、１８４バイトの０データが終
わる位置に設定されている。そして、図１における同期
判定部２０４では、この同期点を用いて前掲式（１）の
判定が行われる。このため、直前の同期フレームの最後
において８バイト分だけ少なく０データが書き込まれた
としても、これが原因となって不当にオーバフローまた
はアンダーフローの判定が行われることはない。
には、図４（ｃ）に示すように３２番目までの受信ＵＳ
Ｂパケットのペイロードが格納されている。そして、３
２番目のペイロード（０データ）は、バイト長が通常よ
りもプリアンブル分（８バイト分）少なく、１８４バイ
トしかない。しかしながら、１ＵＳＢフレームだけ前に
実行されたステップＳ４の処理において、現ＵＳＢフレ
ームにおける同期点は通常よりもプリアンブル分だけシ
フトした位置、すなわち、１８４バイトの０データが終
わる位置に設定されている。そして、図１における同期
判定部２０４では、この同期点を用いて前掲式（１）の
判定が行われる。このため、直前の同期フレームの最後
において８バイト分だけ少なく０データが書き込まれた
としても、これが原因となって不当にオーバフローまた
はアンダーフローの判定が行われることはない。
【００５２】同期判定部２０４による同期判定が終わる
と、ＣＰＵ２１は、プリバッファ２３Ｐに格納された１
番目のＵＳＢパケット内の１９２バイトのＡＣ３符号化
データを読み出してプリアンブルを生成し、このプリア
ンブルをＦＩＦＯバッファ２３に書き込み、同期点を８
バイト分シフトして通常の位置に戻す（ステップＳ１
３）。次いでＣＰＵ２１は、このプリアンブルに続けて
同期フレームの最初のＡＣ３符号化データをＦＩＦＯバ
ッファ２３に書き込む（ステップＳ１５）。この結果、
ＦＩＦＯバッファ２３の格納状態は図４（ｄ）に示すも
のとなる。
と、ＣＰＵ２１は、プリバッファ２３Ｐに格納された１
番目のＵＳＢパケット内の１９２バイトのＡＣ３符号化
データを読み出してプリアンブルを生成し、このプリア
ンブルをＦＩＦＯバッファ２３に書き込み、同期点を８
バイト分シフトして通常の位置に戻す（ステップＳ１
３）。次いでＣＰＵ２１は、このプリアンブルに続けて
同期フレームの最初のＡＣ３符号化データをＦＩＦＯバ
ッファ２３に書き込む（ステップＳ１５）。この結果、
ＦＩＦＯバッファ２３の格納状態は図４（ｄ）に示すも
のとなる。
【００５３】ステップＳ１５の処理が終わると、ステッ
プＳ２０へ進み、その判断結果が「ＮＯ」となって割り
込み処理が終了する。
プＳ２０へ進み、その判断結果が「ＮＯ」となって割り
込み処理が終了する。
【００５４】次に、割り込み処理が開始されたとき、そ
の時点においてＦＩＦＯバッファ２３に送るべきデータ
が同期フレームにおける最後の０データであり、かつ、
当該同期フレームにおけるＵＳＢフレームの個数が「３
１」である場合に行われる処理について説明する。
の時点においてＦＩＦＯバッファ２３に送るべきデータ
が同期フレームにおける最後の０データであり、かつ、
当該同期フレームにおけるＵＳＢフレームの個数が「３
１」である場合に行われる処理について説明する。
【００５５】この場合、ステップＳ３において最後の０
データが検知される前（すなわち、ＵＳＢフレームのカ
ウント値が「３１」以下であるとき）にその同期フレー
ムの次の同期フレームの最初のＡＣ３符号化データがス
テップＳ１において検知され、ステップＳ１１およびＳ
１２の判断結果がいずれも「ＹＥＳ」となり、ステップ
Ｓ１４に進むことになる。
データが検知される前（すなわち、ＵＳＢフレームのカ
ウント値が「３１」以下であるとき）にその同期フレー
ムの次の同期フレームの最初のＡＣ３符号化データがス
テップＳ１において検知され、ステップＳ１１およびＳ
１２の判断結果がいずれも「ＹＥＳ」となり、ステップ
Ｓ１４に進むことになる。
【００５６】このステップＳ１４では、０データおよび
プリアンブルの付加とこれに伴う同期点変更処理が行わ
れる。以下、図５を参照し、このステップＳ１４の処理
について説明する。
プリアンブルの付加とこれに伴う同期点変更処理が行わ
れる。以下、図５を参照し、このステップＳ１４の処理
について説明する。
【００５７】新たな同期フレームの最初のＵＳＢパケッ
トが受信され、プリバッファ２３Ｐに格納されているも
のとする。この時点においてＦＩＦＯバッファ２３に
は、図５（ａ）に示すように直前の同期フレームの３１
番目までの受信ＵＳＢパケットのペイロードが格納され
ている。このときＣＰＵ２１は、ステップＳ２において
新たな同期フレームの最初のＡＣ３符号化データが受信
されたことを検知しているため、その最初のＡＣ３符号
化データ（１９２バイト）に付加すべき８バイトのプリ
アンブルを生成する。そして、１８４バイトの０データ
とこの８バイトのプリアンブルとをＦＩＦＯバッファ２
３に書き込む。この結果、ＦＩＦＯバッファ２３の格納
状態は図５（ｂ）に示すものとなる。次に、ＣＰＵ２１
は、プリバッファ２３Ｐから読み出した最初のＡＣ３符
号化データ（１９２バイト）をＦＩＦＯバッファ２３に
書き込む。この結果、ＦＩＦＯバッファ２３の格納状態
は図５（ｃ）に示すものとなる。このときＣＰＵ２１
は、１ＵＳＢの間に通常よりも１９２バイトだけ余計に
データの書き込みを行ったことに対応し、次のＵＳＢフ
レームにおける同期点の設定位置を１９２バイト分シフ
トする。以上がステップＳ１４における処理である。
トが受信され、プリバッファ２３Ｐに格納されているも
のとする。この時点においてＦＩＦＯバッファ２３に
は、図５（ａ）に示すように直前の同期フレームの３１
番目までの受信ＵＳＢパケットのペイロードが格納され
ている。このときＣＰＵ２１は、ステップＳ２において
新たな同期フレームの最初のＡＣ３符号化データが受信
されたことを検知しているため、その最初のＡＣ３符号
化データ（１９２バイト）に付加すべき８バイトのプリ
アンブルを生成する。そして、１８４バイトの０データ
とこの８バイトのプリアンブルとをＦＩＦＯバッファ２
３に書き込む。この結果、ＦＩＦＯバッファ２３の格納
状態は図５（ｂ）に示すものとなる。次に、ＣＰＵ２１
は、プリバッファ２３Ｐから読み出した最初のＡＣ３符
号化データ（１９２バイト）をＦＩＦＯバッファ２３に
書き込む。この結果、ＦＩＦＯバッファ２３の格納状態
は図５（ｃ）に示すものとなる。このときＣＰＵ２１
は、１ＵＳＢの間に通常よりも１９２バイトだけ余計に
データの書き込みを行ったことに対応し、次のＵＳＢフ
レームにおける同期点の設定位置を１９２バイト分シフ
トする。以上がステップＳ１４における処理である。
【００５８】次にステップＳ１５では、新たな同期フレ
ームの最初のＡＣ３符号化データがプリバッファ２３Ｐ
からＦＩＦＯバッファ２３に転送され、ＦＩＦＯバッフ
ァ２３の格納状態は図５（ｄ）に示すものとなる。
ームの最初のＡＣ３符号化データがプリバッファ２３Ｐ
からＦＩＦＯバッファ２３に転送され、ＦＩＦＯバッフ
ァ２３の格納状態は図５（ｄ）に示すものとなる。
【００５９】そして、ステップＳ１５が終了すると、Ｃ
ＰＵ２１は、同期点が初期値からずれているか否かを判
断する（ステップＳ２０）。ここで、ステップＳ１４が
実行された後は、同期点が通常値から１９２バイトだけ
後方（読み出しが後に行われるアドレス）にシフトされ
ている。この場合、ステップＳ２０の判断結果は「ＹＥ
Ｓ」のなり、ＣＰＵ２１は、ステップＳ２１の処理を実
行する。このステップＳ２１では、ＣＰＵ２１は、通常
値からシフトした同期点を例えば１ＵＳＢフレーム当た
り所定バイトという具合に、暫時前方へシフトし、元に
戻す操作を行う。そして、このステップＳ２１の処理を
終えると、割り込み処理を終了する。
ＰＵ２１は、同期点が初期値からずれているか否かを判
断する（ステップＳ２０）。ここで、ステップＳ１４が
実行された後は、同期点が通常値から１９２バイトだけ
後方（読み出しが後に行われるアドレス）にシフトされ
ている。この場合、ステップＳ２０の判断結果は「ＹＥ
Ｓ」のなり、ＣＰＵ２１は、ステップＳ２１の処理を実
行する。このステップＳ２１では、ＣＰＵ２１は、通常
値からシフトした同期点を例えば１ＵＳＢフレーム当た
り所定バイトという具合に、暫時前方へシフトし、元に
戻す操作を行う。そして、このステップＳ２１の処理を
終えると、割り込み処理を終了する。
【００６０】次に、割り込み処理が開始されたとき、そ
の時点においてＦＩＦＯバッファ２３に送るべきデータ
が０データであり、かつ、ＵＳＢフレームのカウント値
が「３３」になっていた場合に行われる処理について図
６を参照しつつ説明する。
の時点においてＦＩＦＯバッファ２３に送るべきデータ
が０データであり、かつ、ＵＳＢフレームのカウント値
が「３３」になっていた場合に行われる処理について図
６を参照しつつ説明する。
【００６１】この場合、ステップＳ１およびＳ２の判断
結果がいずれも「ＹＥＳ」となり、ＣＰＵ２１はステッ
プＳ６の処理を実行する。このステップＳ６においてＣ
ＰＵ２１は、同期点をプリアンブル分（８バイト分）だ
け前方にシフトし（図６（ａ）参照）、さらに１９２バ
イト分だけ前方にシフトする（図６（ｂ）参照）。そし
て、この場合には０データのＦＩＦＯバッファ２３への
転送（ステップＳ５）が行われることなく、割り込み処
理が終了する。
結果がいずれも「ＹＥＳ」となり、ＣＰＵ２１はステッ
プＳ６の処理を実行する。このステップＳ６においてＣ
ＰＵ２１は、同期点をプリアンブル分（８バイト分）だ
け前方にシフトし（図６（ａ）参照）、さらに１９２バ
イト分だけ前方にシフトする（図６（ｂ）参照）。そし
て、この場合には０データのＦＩＦＯバッファ２３への
転送（ステップＳ５）が行われることなく、割り込み処
理が終了する。
【００６２】そして、次のＵＳＢフレームになって同期
フレームの最初のＡＣ３符号化データがＦＩＦＯバッフ
ァ２３に転送されるときには、ステップＳ１の判断結果
が「ＮＯ」、ステップＳ１１の判断結果が「ＹＥＳ」、
ステップＳ１２の判断結果が「ＹＥＳ」となり、ステッ
プＳ１３に進むこととなる。
フレームの最初のＡＣ３符号化データがＦＩＦＯバッフ
ァ２３に転送されるときには、ステップＳ１の判断結果
が「ＮＯ」、ステップＳ１１の判断結果が「ＹＥＳ」、
ステップＳ１２の判断結果が「ＹＥＳ」となり、ステッ
プＳ１３に進むこととなる。
【００６３】このステップＳ１３においてＣＰＵ２１
は、プリバッファ２３Ｐ内の最初のＡＣ３符号化データ
からプリアンブルを生成して、ＦＩＦＯバッファ２３に
書き込む。次いでＣＰＵ２１は、このプリアンブルに続
けてプリバッファ２３Ｐ内の最初のＡＣ３符号化データ
をＦＩＦＯバッファ２３に転送する（ステップＳ１
５）。この結果、ＦＩＦＯバッファ２３は図６（ｄ）に
示す格納状態となる。
は、プリバッファ２３Ｐ内の最初のＡＣ３符号化データ
からプリアンブルを生成して、ＦＩＦＯバッファ２３に
書き込む。次いでＣＰＵ２１は、このプリアンブルに続
けてプリバッファ２３Ｐ内の最初のＡＣ３符号化データ
をＦＩＦＯバッファ２３に転送する（ステップＳ１
５）。この結果、ＦＩＦＯバッファ２３は図６（ｄ）に
示す格納状態となる。
【００６４】そして、ステップＳ１５が終了すると、Ｃ
ＰＵ２１は、同期点が通常値からずれているか否かを判
断する（ステップＳ２０）。この場合、ステップＳ２０
の判断結果は「ＹＥＳ」となり、ステップＳ２１におい
てＣＰＵ２１は、通常値からシフトした同期点を例えば
１ＵＳＢフレーム当たり所定バイトという具合に、暫時
後方へシフトし、通常値に戻す操作を行う。そして、こ
のステップＳ２１の処理を終えると、割り込み処理を終
了する。
ＰＵ２１は、同期点が通常値からずれているか否かを判
断する（ステップＳ２０）。この場合、ステップＳ２０
の判断結果は「ＹＥＳ」となり、ステップＳ２１におい
てＣＰＵ２１は、通常値からシフトした同期点を例えば
１ＵＳＢフレーム当たり所定バイトという具合に、暫時
後方へシフトし、通常値に戻す操作を行う。そして、こ
のステップＳ２１の処理を終えると、割り込み処理を終
了する。
【００６５】同期フレームの２番目以降のＡＣ３符号化
データをＦＩＦＯバッファ２３に転送すべきときには、
ステップＳ１、Ｓ１１を介してステップＳ１５が実行さ
れ、このステップＳ１５においてＡＣ３符号化データの
ＦＩＦＯバッファ２３への転送が行われる。この場合に
おいて、同期点が初期値からずれている場合にはステッ
プＳ２１の同期点の暫時シフトが行われる。
データをＦＩＦＯバッファ２３に転送すべきときには、
ステップＳ１、Ｓ１１を介してステップＳ１５が実行さ
れ、このステップＳ１５においてＡＣ３符号化データの
ＦＩＦＯバッファ２３への転送が行われる。この場合に
おいて、同期点が初期値からずれている場合にはステッ
プＳ２１の同期点の暫時シフトが行われる。
【００６６】
【発明の効果】以上説明したように、この発明によれ
ば、送信側からアイソクロナス転送されてくるデータを
ＦＩＦＯバッファによりバッファリングし、所定周期毎
にまとめて出力する場合において、データ受信タイミン
グに発生する大きなジッタによりＦＩＦＯへのデータの
書込とＦＩＦＯバッファからのデータの読み出しとの関
係の定常性が失われるときに、データの書き込みと読み
出しとの同期判定に用いる同期点を操作して、ＦＩＦＯ
バッファのアンダフローまたはオーバフローに関して誤
った判定がなされるのを防止するので、同期判定に支障
を来すことなく受信データの同期再生を行うことができ
る。
ば、送信側からアイソクロナス転送されてくるデータを
ＦＩＦＯバッファによりバッファリングし、所定周期毎
にまとめて出力する場合において、データ受信タイミン
グに発生する大きなジッタによりＦＩＦＯへのデータの
書込とＦＩＦＯバッファからのデータの読み出しとの関
係の定常性が失われるときに、データの書き込みと読み
出しとの同期判定に用いる同期点を操作して、ＦＩＦＯ
バッファのアンダフローまたはオーバフローに関して誤
った判定がなされるのを防止するので、同期判定に支障
を来すことなく受信データの同期再生を行うことができ
る。
【図１】 この発明の一実施形態である同期制御回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】 同実施形態に係る同期制御回路に到来するＵ
ＳＢパケットと同期制御回路から出力されるＩＥＣ９５
８形式に変換されたＡＣ３データを示す図である。
ＳＢパケットと同期制御回路から出力されるＩＥＣ９５
８形式に変換されたＡＣ３データを示す図である。
【図３】 同実施形態の動作を示すフローチャートであ
る。
る。
【図４】 同実施形態における同期点制御を示す図であ
る。
る。
【図５】 同実施形態における同期点制御を示す図であ
る。
る。
【図６】 同実施形態における同期点制御を示す図であ
る。
る。
【図７】 この発明が適用されるオーディオ通信システ
ムを例示する図である。
ムを例示する図である。
【図８】 同オーディオ通信システムにおけるＡＣ３再
生部とＵＳＢインタフェースの動作を示すタイムチャー
トである。
生部とＵＳＢインタフェースの動作を示すタイムチャー
トである。
【図９】 ＵＳＢによるＡＣ３符号化データのアイソク
ロナス転送時においてジッタが発生する現象を説明する
タイムチャートである。
ロナス転送時においてジッタが発生する現象を説明する
タイムチャートである。
２０……同期制御回路、２１……ＣＰＵ、２３……ＦＩ
ＦＯバッファ、２０１……書込制御部、２０２……読出
制御部、２０３……プリアンブル生成部、２０４……同
期点判定部、２０５……同期点制御部。
ＦＯバッファ、２０１……書込制御部、２０２……読出
制御部、２０３……プリアンブル生成部、２０４……同
期点判定部、２０５……同期点制御部。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
// Ｈ０４Ｌ 7/08 Ｈ０４Ｌ 11/00 ３１０Ａ
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/00
G06F 13/38 310
G06F 13/38 350
G11B 20/14 351
H04L 12/28
H04L 7/08
Claims (5)
- 【請求項１】 周期的なバスクロックに同期してパケッ
トデータを順次受信し、前記バスクロックの発生周期よ
りも長い周期である同期フレーム単位で、受信された１
または複数のパケットデータを１つのデータ列にまとめ
て出力する同期制御装置において、 先入れ先出し方式のバッファと、 前記バスクロックに同期し、受信されたパケットデータ
または０データを前記バッファに書き込む書込制御部
と、 前記バッファから読み出し未了のデータを読み出す読出
制御部と、 前記バスクロックの発生タイミングにおいて前記バッフ
ァにおける読み出し未了のデータの量と同期点情報との
差分が許容範囲から外れている場合にその差分を許容範
囲内に収めるための前記読出制御部によるデータの読出
レートの制御を行う同期判定部と、 前記同期点情報を前記同期点判定部に供給する手段であ
って、前記バスクロックに同期して到来する複数の連続
したパケットデータの先頭のパケットデータを検知し、
この先頭のパケットデータから次の先頭のパケットデー
タまでの期間が前記同期フレームよりも短くなった場合
には、前記バッファにおける当該次の先頭のパケットデ
ータの直前に所定量の０データを挿入するとともに当該
同期点情報を所定量小さくする同期点制御部とを具備す
ることを特徴とする同期制御装置。 - 【請求項２】 前記同期点制御部は、前記同期点情報を
所定量小さくした後、暫時元へ戻す制御を行うことを特
徴とする請求項１に記載の同期制御装置。 - 【請求項３】 周期的なバスクロックに同期してパケッ
トデータを順次受信し、前記バスクロックの発生周期よ
りも長い周期である同期フレーム単位で、受信された１
または複数のパケットデータを１つのデータ列にまとめ
て出力する同期制御装置において、 先入れ先出し方式のバッファと、 前記バスクロックに同期し、受信されたパケットデータ
または０データを前記バッファに書き込む書込制御部
と、 前記バッファから読み出し未了のデータを読み出す読出
制御部と、 前記バスクロックの発生タイミングにおいて前記バッフ
ァにおける読み出し未了のデータの量と同期点情報との
差分が許容範囲から外れている場合にその差分を許容範
囲内に収めるための前記読出制御部によるデータの読出
レートの制御を行う同期判定部と、 前記同期点情報を前記同期点判定部に供給する手段であ
って、前記バスクロックに同期して到来する複数の連続
したパケットデータの先頭のパケットデータを検知し、
この先頭のパケットデータから次の先頭のパケットデー
タまでの期間が前記同期フレームよりも長くなった場合
には、前記同期点情報を所定量大きくする同期点制御部
とを具備することを特徴とする同期制御装置。 - 【請求項４】 前記同期点制御部は、前記同期点情報を
所定量大きくした後、暫時元へ戻す制御を行うことを特
徴とする請求項３に記載の同期制御装置。 - 【請求項５】 周期的なバスクロックに同期してパケッ
トデータを順次受信し、前記バスクロックの発生周期よ
りも長い周期である同期フレーム単位で、受信された１
または複数のパケットデータを１つのデータ列にまとめ
て出力する同期制御装置において、 先入れ先出し方式のバッファと、 前記バスクロックに同期し、受信されたパケットデータ
または０データを前記バッファに書き込む書込制御部
と、 前記バッファから読み出し未了のデータを読み出す読出
制御部と、 前記バスクロックの発生タイミングにおいて前記バッフ
ァにおける読み出し未了のデータの量と同期点情報との
差分が許容範囲から外れている場合にその差分を許容範
囲内に収めるための前記読出制御部によるデータの読出
レートの制御を行う同期判定部と、 前記バスクロックに同期して到来する複数の連続したパ
ケットデータの先頭のパケットデータからプリアンブル
を生成するプリアンブル生成部と、 前記同期点情報を前記同期点判定部に供給する手段であ
って、前記バスクロックに同期して到来する複数の連続
したパケットデータの先頭のパケットデータを検知した
とき、前記プリアンブルのデータ長に相当する量だけ前
記同期点情報をシフトして前記同期判定部に供給し、こ
の同期判定部による判定の後、前記同期点情報を元に戻
す同期点制御部とを具備することを特徴とする同期制御
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273279A JP3417392B2 (ja) | 2000-09-08 | 2000-09-08 | 同期制御装置 |
| DE2001617078 DE60117078T2 (de) | 2000-09-08 | 2001-09-07 | Vorrichtung zur Überwachung der Synchronisierung |
| EP01121459A EP1189140B1 (en) | 2000-09-08 | 2001-09-07 | Synchronization control device |
| US09/969,522 US7042911B2 (en) | 2000-09-08 | 2001-10-02 | Synchronization control device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273279A JP3417392B2 (ja) | 2000-09-08 | 2000-09-08 | 同期制御装置 |
| US09/969,522 US7042911B2 (en) | 2000-09-08 | 2001-10-02 | Synchronization control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084264A JP2002084264A (ja) | 2002-03-22 |
| JP3417392B2 true JP3417392B2 (ja) | 2003-06-16 |
Family
ID=26599552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000273279A Expired - Fee Related JP3417392B2 (ja) | 2000-09-08 | 2000-09-08 | 同期制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7042911B2 (ja) |
| EP (1) | EP1189140B1 (ja) |
| JP (1) | JP3417392B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1901178B1 (en) * | 2002-07-17 | 2010-02-24 | Chronologic Pty Ltd | Synchronized multichannel universal serial bus |
| US7464287B2 (en) * | 2004-03-31 | 2008-12-09 | Intel Corporation | Strategy to verify asynchronous links across chips |
| TWI304694B (en) * | 2004-09-22 | 2008-12-21 | Free Systems Pte Ltd | A method and apparatus for ensuring high quality audio playback in a wireless or wired digital audio communication system |
| US20060062338A1 (en) * | 2004-09-22 | 2006-03-23 | Freesystems Pte., Ltd. | Method and apparatus for ensuring high quality audio playback in a wireless or wired digital audio communication system |
| US20060062329A1 (en) * | 2004-09-22 | 2006-03-23 | Freesystems Pte., Ltd. | Apparatus and method for adaptive digital locking and soft evaluation of data symbols in a wireless digital communication system |
| US7646836B1 (en) * | 2005-03-01 | 2010-01-12 | Network Equipment Technologies, Inc. | Dynamic clock rate matching across an asynchronous network |
| JP2007110184A (ja) * | 2005-10-11 | 2007-04-26 | Matsushita Electric Ind Co Ltd | ジッタ補正回路、ジッタ補正方法、及び復調装置 |
| US20070133952A1 (en) * | 2005-12-08 | 2007-06-14 | Samsung Electronics Co., Ltd. | Method and system for reproducing contents |
| US8069294B2 (en) | 2006-03-30 | 2011-11-29 | Intel Corporation | Power-optimized frame synchronization for multiple USB controllers with non-uniform frame rates |
| US7839897B2 (en) * | 2006-09-29 | 2010-11-23 | Agere Systems Inc. | Methods and apparatus for unidirectional timing message transport over packet networks |
| TW200921325A (en) * | 2007-11-05 | 2009-05-16 | Holtek Semiconductor Inc | Frequency synchronous apparatus and method |
| US20090167943A1 (en) * | 2007-12-27 | 2009-07-02 | Vimicro Corporation | Apparatus and Method for Synchronizing Video and Audio Data |
| WO2009113238A1 (ja) * | 2008-03-14 | 2009-09-17 | パナソニック株式会社 | ホスト機器 |
| US8839340B2 (en) * | 2010-01-27 | 2014-09-16 | Koninklijke Kpn N.V. | Method, system and device for synchronization of media streams |
| US8782355B1 (en) * | 2010-11-22 | 2014-07-15 | Marvell International Ltd. | Method and apparatus to prevent FIFO overflow and underflow by adjusting one of a write rate and a read rate |
| EP2670157B1 (en) | 2012-06-01 | 2019-10-02 | Koninklijke KPN N.V. | Fingerprint-based inter-destination media synchronization |
| US9633408B2 (en) | 2013-06-14 | 2017-04-25 | Microsoft Technology Licensing, Llc | Coalescing graphics operations |
| US9430808B2 (en) * | 2013-06-19 | 2016-08-30 | Microsoft Technology Licensing, Llc | Synchronization points for state information |
| TW201705010A (zh) * | 2015-07-31 | 2017-02-01 | 盛微先進科技股份有限公司 | 通用序列匯流排（ｕｓｂ）音訊傳輸調整之裝置與方法 |
| CN108089834B (zh) * | 2017-11-07 | 2021-04-30 | 潍坊歌尔电子有限公司 | 一种播放同步方法、装置和usb声卡 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859641A (ja) * | 1981-10-05 | 1983-04-08 | Nec Corp | デイジタル伝送装置 |
| JPH04286233A (ja) * | 1991-03-14 | 1992-10-12 | Nec Corp | スタッフ同期回路 |
| DE4205959A1 (de) * | 1992-02-27 | 1993-09-02 | Philips Patentverwaltung | Schaltungsanordnung zum ausgleich von frequenz- und/oder phasenschwankungen zwischen einem ankommenden und einem abgehenden signal |
| US5452010A (en) * | 1994-07-18 | 1995-09-19 | Tektronix, Inc. | Synchronizing digital video inputs |
| US6092142A (en) * | 1998-02-26 | 2000-07-18 | Intel Corporation | Method and apparatus to introduce programmable delays when replaying isochronous data packets |
| US6400683B1 (en) * | 1998-04-30 | 2002-06-04 | Cisco Technology, Inc. | Adaptive clock recovery in asynchronous transfer mode networks |
| US6721328B1 (en) * | 1999-11-19 | 2004-04-13 | Adc Telecommunications, Inc. | Adaptive clock recovery for circuit emulation service |
-
2000
- 2000-09-08 JP JP2000273279A patent/JP3417392B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-07 EP EP01121459A patent/EP1189140B1/en not_active Expired - Lifetime
- 2001-10-02 US US09/969,522 patent/US7042911B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP1189140B1 (en) | 2006-02-08 |
| EP1189140A1 (en) | 2002-03-20 |
| JP2002084264A (ja) | 2002-03-22 |
| US7042911B2 (en) | 2006-05-09 |
| US20030063627A1 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3417392B2 (ja) | 同期制御装置 | |
| JP3203978B2 (ja) | データ送受信装置、データ受信装置及びデータ送信装置 | |
| JP3679808B2 (ja) | 信号処理システム | |
| USRE45120E1 (en) | Digital signal transmission method, digital signal transmission system, digital signal transmitting apparatus and recording medium | |
| JP2007501428A (ja) | バッファ管理システム、ディジタルオーディオ受信機、ヘッドホン、スピーカ、バッファ管理方法 | |
| JP3185863B2 (ja) | データ多重化方法および装置 | |
| WO2003048900A2 (en) | System and method for compensating packet delay variations | |
| US6735223B1 (en) | Method of controlling offset of time stamp and apparatus for transmitting packet using the same | |
| US20070162168A1 (en) | Audio signal delay apparatus and method | |
| JP4228081B2 (ja) | データ変換システム | |
| JP3546799B2 (ja) | データ送受信装置 | |
| JP3482893B2 (ja) | インターフェイス装置 | |
| US7065291B2 (en) | Method of processing data packets, and video recording/playback apparatus incorporating the method | |
| JP2000004423A (ja) | 情報再生装置及び方法 | |
| JP5089225B2 (ja) | 中継処理方法及び中継ノード装置 | |
| JP2002077241A (ja) | 非同期音声データ処理方式 | |
| JP4211928B2 (ja) | 通信モジュール、これを有する再生装置、ナビゲーション装置及びディスプレイ装置 | |
| JP4290818B2 (ja) | ビット演算付加データの高速転送回路 | |
| JP2005286845A (ja) | 複数機器同期稼働システム | |
| JP2005303831A (ja) | データ受信装置、データ受信方法、データ送信装置、及びデータ送信方法 | |
| JP2776455B2 (ja) | 多入出力ファイル装置の制御方式 | |
| JP2962288B2 (ja) | ディジタルコードレス電話機 | |
| JP3578156B2 (ja) | パケット受信装置 | |
| JP2009259333A (ja) | 再生装置及び再生方法 | |
| JP5119933B2 (ja) | 音声出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |