JP2776455B2 - 多入出力ファイル装置の制御方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、並列した複数の入出力
チャネルを持つオーディオ機器やビデオ機器へのデジタ
ルオーディオ信号やデジタルビデオ信号の入出力を行う
ための多入出力ファイル装置の制御方式に関するもので
ある。

【０００２】

【従来の技術】本発明者は、特開平２−２２２０２２〜
４号にて、多入出力ファイル装置の一例として、多チャ
ンネル情報記録再生装置について開示した。この多チャ
ンネル情報記録再生装置は、ハードディスクドライブ
（ＨＤＤ）のように高速で大容量の記憶装置に大量のオ
ーディオ・ビデオ情報を格納し、時分割多重で入出力す
るよう構成することにより、複数のユーザが同時に任意
の情報をアクセスしても対応することができるようにし
たものである。そして、本発明者は、この多チャンネル
情報記録再生装置における時分割多重出力の効率的な伝
送方法を本特許出願と同日付出願、整理番号４０５００
０４７７号「デジタル信号伝送方式」にて開示した。

【０００３】このデジタル信号伝送方式を使用した多チ
ャンネル情報記録再生装置の例を図４に示し、以下簡単
に説明する。同図に示す多チャンネル情報記録再生装置
において、ＡＶ情報（オーディオ・ビデオ情報）が格納
されている大容量記憶装置（ＨＤＤ）１は、ＳＣＳＩイ
ンタフェース２と（オーディオ・ビデオ）データバス３
ａとを介してランダム・アクセス・メモリ（ＲＡＭ）か
らなるバッファメモリ６に接続されている。このバッフ
ァメモリ６は多数のチャネルに対応させてＡＶ情報の入
出力を行うためにこのＡＶ情報を一時蓄積するものであ
り、ＳＣＳＩインタフェース２及びデータバス３ａを通
じて大容量記憶装置１との間でＡＶ情報の送受信が行わ
れる。また、アドレス生成手段（カウンタ）５ａは、仮
アドレス信号１０ａを生成してアドレス変換手段（デュ
アル・ポーテッド・ラム）８ａに出力し、アドレス変換
手段８ａは、この仮アドレス信号１０ａを実アドレス信
号１１ａに変換して出力し、バッファメモリ６を直接ア
クセスする。そして、アドレス変換手段８ａは、その内
容（アドレス変換用テーブルのデータ）を適宜書き換え
るための制御手段（ＣＰＵ）９に接続されている。

【０００４】一方、バッファメモリ６から外部機器へＡ
Ｖ情報を読み出すために、アドレス生成手段５ｂから仮
アドレス信号１０ｂを生成してアドレス変換手段８ｂに
出力し、アドレス変換手段８ｂは、実アドレス信号１１
ｂに変換してアドレスバス３ｂに出力し、バッファメモ
リ６からデータバス３ａ及び入出力インタフェース回路
（トランシーバ）７を介して、各チャンネルごとのＡＶ
情報が多重化されてミュージックバス４に出力される際
のアドレスと読み出しのタイミングとを一致させる構成
となっている。

【０００５】そして、このような多チャンネル情報記録
再生装置では、アドレス生成手段５ｂから出力される信
号のクロックをミュージックバス４のクロック（入出力
インタフェース回路７の転送クロック）と同期させて、
バッファメモリ６から出力されるＡＶ情報をそのままミ
ュージックバス４へ出力している。また、実際に、どの
タイムスロット番号にＡＶ情報をのせて送受信を行うか
は、特開平２−２２２０２４号に開示したように、アド
レス変換手段８ｂから出力される実アドレス信号１１ｂ
と同時に制御情報を出力することにより、実現すること
ができる。

【０００６】ここで、ミュージックバス４にて伝送され
る信号の具体例として、８ビットのパラレル伝送を行う
伝送路に、１２８チャネルのＡＶ情報信号をのせる例を
図５に示す。ミュージックバス４には、ＡＶ情報信号そ
のものが伝送される８ビットのデータバス（Data）と、
その転送タイミングを制御するマスタークロック信号
（SdClk ）と、同期信号（FSync ）とが伝送される。

【０００７】この例では、マスタークロック信号（SdCl
k ）の一つのサイクルに一つのデータをのせることがで
きる。そして、このサイクルの単位をタイムスロットと
呼ぶことにすると、０〜１２７の番号を有する１２８個
のタイムスロットがあり、それぞれ０〜１２７の番号を
有した最大１２８個の入出力チャネルに対応させること
ができる。また、同期信号（FSync ）は、タイムスロッ
ト番号１２７の期間中に挿入され、この同期信号（FSyn
c ）の次のマスタークロック信号（SdClk ）のタイムス
ロット番号が０であることを示している。

【０００８】したがって、予めミュージックバス４に接
続される各端末装置ごとに特定のタイムスロット番号を
決定しておき、そのタイムスロット番号のときにＡＶ情
報信号をのせることにより、データそのものだけで、ど
の端末装置のＡＶ情報信号かを判別することができる。

【０００９】次に、この多チャンネル情報記録再生装置
の再生時におけるバッファメモリ６へのアクセスタイミ
ングを示すチャート図を図２に示す。アドレス変換手段
８ｂからは、実アドレス信号１１ｂが出力されると共に
制御情報として、バッファメモリ６を入出力インタフェ
ース回路７側からアクセスしていることを示すアクセス
信号（Music-bus Enable）とバッファメモリ６に対して
入力を行っているのか出力を行っているのか（データの
伝送方向）を示す方向信号（Play/Record ）とが出力さ
れる。そして、大容量記憶装置１側からのアクセスは、
このアドレス変換手段８ｂから出力されるアクセス信号
を検出して、入出力インタフェース回路７側からアクセ
スしていないときに行うように制御している。

【００１０】そして、同図において、アドレス生成手段
５ｂから出力される仮アドレス信号（Count Valu）１０
ｂは、入出力インタフェース回路７の転送クロックと等
しいタイミングでアドレス変換手段８ｂに出力され、こ
こから実アドレス信号（DP-RAM Out）１１ｂが出力され
る。また、アクセス信号（Music-bus Enable）は、Ｈレ
ベルの時が入出力インタフェース回路７側からアクセス
していることを示し、方向信号（Play/Record ）は、Ｈ
レベルになるとデータの伝送方向が反転することを示し
ている。したがって、アクセス信号がＨレベルで方向信
号がバッファメモリ６からの出力を示しているとき、バ
ッファメモリ６のデータ（Buffer RAM Data ）が読み出
され、ミュージックバス４に出力される。

【００１１】なお、図中、各信号における斜線部分は、
それぞれのデータ入出力を行う際のアクセスタイムを示
しており、その時間は遅延時間となる。また、この例で
は、説明を簡略化するために、バッファメモリ６へのア
クセス周期が、入出力インタフェース回路７の転送クロ
ックと等しい場合を示しているが、アクセス周期とし
て、転送クロックの倍のクロックを用い、その前半と後
半をそれぞれ、入出力インタフェース回路７側からのア
クセスと大容量記憶装置１側からのアクセスに割り当て
る、一般にヒドゥンアクセスと呼ばれるような手法が採
られる場合もある。

【００１２】

【発明が解決しようとする課題】上述した多チャンネル
情報記録再生装置において、アドレス生成手段５ｂが、
ミュージックバス４から時分割多重して入出力されるＡ
Ｖ情報の伝送クロックに同期して動作するカウンタであ
るとき、回路素子による遅延やバッファメモリ６のアク
セスタイムによる遅延などを考慮して、そのカウント値
をＡＶ情報の入出力すべきタイミングよりも十分に先行
して変化させておかなければならない。ところが、アド
レス生成手段５ｂのカウント値を先行して変化させる
と、バッファメモリ６へのアクセスもＡＶ情報を入出力
すべきタイミングより先行することになり、バッファメ
モリ６へＡＶ情報を記録する場合に、再生と同じタイミ
ングで行うと、バッファメモリ６へアクセスした後に記
録すべきＡＶ情報が確定することになり、事実上、記録
が不可能となる。

【００１３】これを解決する方法の一つとして、時分割
多重して入出力されるＡＶ情報がフレームごとに同じチ
ャンネルのＡＶ情報が入出力される点に着目し、例え
ば、ｉ番目のスロットで入力されるデータを１フレーム
の間レジスタファイルにラッチし、そのラッチ出力をバ
ッファメモリ６に入力するという手段を採ることができ
る。

【００１４】これを図３を基に説明すると、ミュージッ
クバス４から時分割多重して入力されるＡＶ情報のう
ち、ｉ番目のスロットで入力されるデータを１フレーム
の間レジスタファイルにデータ（Delayed Recording Da
ta）として蓄積しておき、アクセス信号がＨレベルで方
向信号がバッファメモリ６への入力を示しているとき、
レジスタファイルのデータがバッファメモリ６にデータ
（Buffer RAM Data ）として記録される。

【００１５】この場合、タイミング的には、記録再生共
にバッファメモリ６へのアクセスの仕方にほとんど差異
がなく、簡単に実現することができるが、多くの入力チ
ャネルに対応させようとした場合、多くのレジスタファ
イルが必要となり、回路規模が大きくなってしまうとい
う課題があった。そこで本発明は、レジスタファイルを
使用しないで、バッファメモリへの記録再生が可能な多
入出力ファイル装置の制御方式を提供することを目的と
する。

【００１６】

【課題を解決するための手段】上記目的を達成するため
の手段として、多数の情報を格納する大容量記憶装置
と、多数のチャネルに対応させて前記情報を入出力させ
るために前記情報を一時格納するバッファメモリと、多
数のチャネルの前記情報を時分割多重して外部機器との
間で入出力を行う入出力インタフェースとを有する多入
出力ファイル装置の制御方式であって、前記入出力イン
タフェースにおける転送クロックと、前記バッファメモ
リへの入出力方向とから前記転送クロックの１つのタイ
ムスロットに対して複数のサイクルを同期させたメモリ
サイクルを生成し、前記バッファメモリからの出力を前
記タイムスロットの前方に対応する前記メモリサイクル
に割り当て、前記バッファメモリへの入力を一つ手前の
前記タイムスロットの後方に対応する前記メモリサイク
ルに割り当てて、前記入出力インタフェースから前記バ
ッファメモリへの入出力を行うことを特徴とする多入出
力ファイル装置の制御方式を提供しようとするものであ
る。

【００１７】

【作用】バッファメモリ６へのアクセス時のメモリサイ
クルを入出力インタフェース回路７の転送クロック（Sd
Clk ）の２倍となるようにし、一つの転送クロック中に
生じる２つのバッファメモリ６へのアクセスサイクルを
それぞれ入出力インタフェース回路７側からのアクセス
と大容量記憶装置１側からのアクセスとに割り当てる。
このとき、入出力インタフェース回路７からのアクセス
が入力動作であるか出力動作であるかにより、入出力イ
ンタフェース回路７側からのアクセスと大容量記憶装置
１側からのアクセスのどちらを先に処理するかを切り換
える。

【００１８】具体的には、入出力インタフェース回路７
側からアクセスする際に、ＡＶ情報を再生する場合に
は、前半のメモリサイクルを利用してバッファメモリ６
からの出力が確定した時点で、入出力インタフェース回
路７のタイムスロットにＡＶ情報をのせる。また、バッ
ファメモリ６に記録する場合には、入出力インタフェー
ス回路７側のＡＶ情報を取り込んでから、一つ手前のタ
イムスロットの後半のメモリサイクルを利用してバッフ
ァメモリ６に記録する。そして、大容量記憶装置１側か
らのアクセスは、上記以外のメモリサイクルを利用して
行うようにする。

【００１９】これにより、バッファメモリ６にＡＶ情報
を記録する際にレジスタファイルに一時蓄積しておく必
要がなくなり、多くの入出力チャネルをサポートする場
合でもレジスタファイルが不要となるので、入出力イン
タフェース回路７の回路規模を小さくすることができ
る。

【００２０】

【実施例】本発明の多入出力ファイル装置の制御方式
は、オーディオ信号やビデオ信号など、時間的に連続し
たアナログ信号の振幅を一定周期でサンプリングしたデ
ジタル信号を伝送するために、それぞれの端末装置ごと
のデータを時分割多重してミュージックバス４にて送受
信を行う際に、個々の端末装置のデータをサンプリング
周期ごとの一定間隔でのせて送受信を行う多入出力ファ
イル装置におけるバッファメモリ６へのアクセス制御方
式である。

【００２１】本発明の多入出力ファイル装置の制御方式
の一実施例として、図４に示し、従来の技術の欄にて説
明した多チャンネル情報記録再生装置に使用した例を図
１のタイミングチャートを用いて説明する。なお、多チ
ャンネル情報記録再生装置の構成は、従来とほぼ同様で
あるので、説明を省略する。

【００２２】また、図１に示したタイミングチャート
は、ＡＶ情報と共に供給されるマスタークロック信号
（SdClk ）の一つのタイムスロット中に、バッファメモ
リ６にアクセスするためのメモリサイクルを２つ設けて
おり、入出力インタフェース回路７側からのアクセスに
関する信号のみを図示している。しかしながら、大容量
記憶装置１側からのアクセスを行うには、作用の欄で説
明したように、メモリサイクルが入出力インタフェース
回路７側からアクセスしていないことを示すＨレベルの
ときに行えば良いので、ここでの説明は省略する。

【００２３】図１において、ミュージックバス４（Musi
c-bus ）からは、ＡＶ情報信号と共に、転送タイミング
を制御するマスタークロック信号（SdClk ）と、同期信
号（FSync ）とが伝送される。そして、このマスターク
ロック信号（SdClk ）は、この一つのサイクルに一つの
データをのせることができ、このサイクルの単位をタイ
ムスロットと呼ぶことにする。また、同期信号（FSync
）は、特定のタイムスロット番号の期間中に挿入さ
れ、この同期信号（FSync ）の次のマスタークロック信
号（SdClk ）のタイムスロット番号が０であることを示
している。

【００２４】そして、アドレス生成手段５ｂから出力さ
れる仮アドレス信号（Count Valu）１０ｂは、マスター
クロック信号（SdClk ）と等しいタイミングでアドレス
変換手段８ｂに出力され、ここから実アドレス信号（DP
-RAM Out）１１ｂが出力される。このとき、アドレス変
換手段８ｂでは、アドレス変換のためのアクセスタイム
（図中、斜線部分）を生じるため、仮アドレス信号１０
ｂは、ＡＶ情報を入出力するときのタイムスロット番号
よりも十分に先行した値を示すようにして、生成された
実アドレス（Physical Address）が、実際のタイムスロ
ットよりも半スロット先行した値を示すようにする。

【００２５】バッファメモリ６へのアクセスは、この生
成された実アドレスと同様、半スロット先行したタイミ
ングで行う。そして、バッファメモリ６に対して入力を
行っているのか出力を行っているのか（データの伝送方
向）を示す方向信号（Play/Record ）と入出力インタフ
ェース回路７がそのスロットを入出力に使用するか否か
を基準にして、バッファメモリ６を入出力インタフェー
ス回路７側からアクセスしていることを示すメモリサイ
クル（Music Cycle ）を生成する。同図に示すメモリサ
イクルはＬレベルのときがアクセス中であることを示し
ている。

【００２６】ここで、バッファメモリ６からＡＶ情報を
出力（再生）する場合は、半タイムスロット先行した２
つのメモリサイクルの前半を入出力インタフェース回路
７側からのアクセスに割り当て、バッファメモリ６にＡ
Ｖ情報を入力（記録）する場合は、２つのメモリサイク
ルのうち、１つ手前のメモリサイクルの後半を入出力イ
ンタフェース回路７側へのアクセスに割り当てる。

【００２７】このようにすると、バッファメモリ６から
ＡＶ情報を出力する場合は、生成された実アドレス（Ph
ysical Address）により、バッファメモリ６へのアクセ
スが行われ（Buffer RAM Read ）、メモリサイクル（Mu
sic Cycle ）がＬレベルになって、バッファメモリ６
（RAM Read Latch）からミュージックバス４（Music-bu
s ）へＡＶ情報の出力が行われる。

【００２８】また、バッファメモリ６にＡＶ情報を入力
する場合は、生成された実アドレス（Physical Addres
s）の生成開始時のメモリサイクル（Music Cycle ）が
Ｌレベルであるときに、半タイムスロット後にミュージ
ックバス４（Music-bus ）からバッファメモリ６へＡＶ
情報の入力が行われる。

【００２９】このように、本発明の多入出力ファイル装
置の制御方式は、入出力インタフェース回路７側からの
アクセスに割り当てるメモリサイクル（Music Cycle ）
を生成し、このメモリサイクルを基準としてバッファメ
モリ６への記録再生を行うことにより、実現することが
できる。

【００３０】そして、このメモリサイクル（Music Cycl
e ）は、方向信号（Play/Record ）とマスタークロック
信号SdClk との排他的論理和で表すことができ、簡単に
生成することができる。

【００３１】

【発明の効果】本発明の多入出力ファイル装置の制御方
式は、バッファメモリからの出力をタイムスロットの前
方に対応するメモリサイクルに割り当て、バッファメモ
リへの入力を一つ手前のタイムスロットの後方に対応す
るメモリサイクルに割り当てて、入出力インタフェース
からバッファメモリへの入出力を行うようにしたので、
バッファメモリへ情報を入力する際にフレーム周回遅れ
のデータを保持する必要はなく、また、入出力の際に基
準となるメモリサイクルも簡単な論理式から導くことが
できるので、タイミングの良い情報の入出力が可能とな
るという効果がある。

【図面の簡単な説明】

【図１】本発明の多入出力ファイル装置の制御方式の一
実施例を示すタイミングチャート図である。

【図２】従来例を示すタイミングチャート図である。

【図３】従来例を示すタイミングチャート図である。

【図４】多チャンネル情報記録再生装置の例を示す構成
図である。

【図５】デジタル信号伝送方式の例を示すタイミングチ
ャート図である。

【符号の説明】

１ 大容量記憶装置（ＨＤＤ） ２ ＳＣＳＩインタフェース ３ａ データバス ３ｂ アドレスバス ４ ミュージックバス ５ａ，５ｂ アドレス生成手段（カウンタ） ６ バッファメモリ ７ 入出力インタフェース回路（トランシーバ） ８ａ，８ｂ アドレス変換手段（デュアル・ポーテッド
・ラム） ９ 制御手段（ＣＰＵ）

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】多数の情報を格納する大容量記憶装置と、
   多数のチャネルに対応させて前記情報を入出力させるた
   めに前記情報を一時格納するバッファメモリと、多数の
   チャネルの前記情報を時分割多重して外部機器との間で
   入出力を行う入出力インタフェースとを有する多入出力
   ファイル装置の制御方式であって、 前記入出力インタフェースにおける転送クロックと、前
   記バッファメモリへの入出力方向とから前記転送クロッ
   クの１つのタイムスロットに対して複数のサイクルを同
   期させたメモリサイクルを生成し、 前記バッファメモリからの出力を前記タイムスロットの
   前方に対応する前記メモリサイクルに割り当て、前記バ
   ッファメモリへの入力を一つ手前の前記タイムスロット
   の後方に対応する前記メモリサイクルに割り当てて、前
   記入出力インタフェースから前記バッファメモリへの入
   出力を行うことを特徴とする多入出力ファイル装置の制
   御方式。