JPH08191284A

JPH08191284A - Ａｔｍ／ｓｔｍ変換方法及び装置

Info

Publication number: JPH08191284A
Application number: JP215995A
Authority: JP
Inventors: Koudai Miyoshi; 紅大三好; 正浩 ▲高▼取; Masahiro Takatori; Yukio Nakano; 幸男中野; Masahiro Ashi; 賢浩芦
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-01-10
Filing date: 1995-01-10
Publication date: 1996-07-23

Abstract

(57)【要約】【目的】入力されたＡＴＭセルから、ＳＴＭ信号を再構
成する際に発生する位相調整時間を小さくする方式を提
供する。【構成】受信ＡＴＭ信号内の無いの入力されたＡＵ又は
ＴＵ信号よりＶＣのみを抽出し、遅延揺らぎ吸収バッフ
ァ４へ書き込む。そのとき、ＡＵポインタ又はＴＵ信号
より、ＶＣの先頭バイトを見つけだし、そのバイトにフ
ラグ１４を立てる。ＳＴＭフレーム３を構成するとき
に、上記フラグ１４を用いて、新しいＡＵポインタ又は
ＴＵポインタを生成し、ＳＴＭフレーム内のＡＵポイン
タ又はＴＵポインタ領域へ挿入する。【効果】ＡＵ又はＴＵ信号のうち、ＶＣのみを遅延揺ら
ぎ吸収バッファ４に書き込み、出力するＳＴＭフレーム
に合った新しいＡＵポインタ又はＴＵポインタを生成す
るため、入力されたＡＵポインタ又はＴＵポインタをそ
のまま出力する場合に比べ、位相調整時間を小さくする
ことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ／ＳＴＭ変換方
法及び装置、更に詳しくいえば、非同期転送モード（ア
シンクロナス・トランスファー・モード“Asynchronous
TransferMode”以下ＡＴＭと略称）網を経由して到着
したＡＴＭ信号を、同期転送モード（シンクロナス・ト
ランスファー・モジュール“Synchronous Transport Mo
dule”以下ＳＴＭと略称）網に適したＳＴＭ信号へ変換
する方法及び装置に係る。

【０００２】

【従来の技術】高速ディジタル信号の有効な伝送網とし
てＳＴＭ網及びＡＴＭ網が国際的に検討され、規格化さ
れている。将来的にはＡＴＭ網が主要なものとなるとい
われているが、各網の特長を活かすため、あるいは既存
の設備と共用するため、ＳＴＭ網及びＡＴＭ網を結合し
た通信網を形成することも検討されている（例えば、文
献電子情報通信学会誌Ｂ−ＩＶｏｌ．Ｊ７６−Ｂ
−ＩＮｏ．２第１５０頁ないし第１６１頁、１９９３
年２月）。ＳＴＭ網及びＡＴＭ網を結合した通信網を形
成する場合、結合部を構成するノードで伝送フォーマッ
トを変換する必要が生じる。例えば、図１７に示すよう
に、ノード１及びノード６間にノード２とノード３間の
ＳＴＭ網、ノード３とノード４間のＡＴＭ網及びノード
４とノード５間のＳＴＭ網を介してＳＴＭ信号を矢印方
向に伝送する場合、ノード３においてはＳＴＭ信号をＡ
ＴＭ信号に変換する処理が必要となる。また、ノード４
においてはＡＴＭ信号をＳＴＭ信号に変換する必要があ
る。

【０００３】ＳＴＭ信号はＩＴＵ−Ｔ勧告Ｇ７０７〜７
０９に定めるＳＴＭ−１フレーム構成を基本とする。Ｓ
ＴＭ−１フレームは、図１８に示すように、９行×２７
０バイトのフレーム構造をもち、左側の１行ないし３行
の各９バイト及び４行ないし９行の各９バイトはセクシ
ョンオーバヘッド（ＳＯＨと略称される）管理情報領
域、左側の第４行の９バイトのＡＵポインタと呼ばれる
フレームの位相情報領域及び右側の９行×２６１バイト
のバーチャルコンテナ（ＶＣと略称される）と呼ばれる
主として情報を収納する領域をもつ。ＳＴＭ−１はアド
ミニストレイティブユニット−３（Administrative Uni
t-3 “ＡＵ−３”と略称される）を介してバーチャル
コンテナ−３（Vertual Container-3 “ＶＣ−３”と略
称される）を３個を収容する。ＶＣ−３はトリビュタリ
ユニット−１１（Tributary Unit-11“ＴＵ−１１”と
略称される）を介してＶＣ−１１を収容する。ＶＣ−３
及びＶＣ−１１はそれぞれ４４．７３６Ｍｂｉｔ／ｓ及
び１．５４４Ｍｂｉｔ／ｓの情報等の信号を収容する。
また、ＡＵ−３信号は、トリビュタリユニットグループ
−２（Tributary Unit Group-2 “ＴＵＧ−２”と略称
される）を７個を収容する。また、ＴＵＧ−２はトリビ
ュタリユニット−２（Tributary Unit-11 “ＴＵ−２”
と略称される）１個、ＴＵ−１１を４個又はＴＵ−１２
を３個収容する。

【０００４】ＡＵ−３は、ＶＣ−３とＡＵ−３ポインタ
からなる。ＡＵ−３ポインタは、（ｂ）に示す様に、Ｈ
１＃１，Ｈ１＃２，Ｈ１＃３…Ｈ３＃３の９バイトがイ
ンタリーブされ、Ｈ１＃１、Ｈ２＃１、Ｈ３＃１がＳＴ
Ｍ−１フレームのＶＣ−３＃１の最初のバイト（Ｊ１と
略称される）の位置を、Ｈ１＃２、Ｈ２＃２、Ｈ３＃２
がＶＣ−３＃２のＪ１バイトの位置を、そしてＨ１＃
２、Ｈ２＃２、Ｈ３＃２がＶＣ−３＃３のＪ１バイトの
位置を示す。各ＶＣ−３の右側の縦１列はパスオーバヘ
ッド（ＰＯＨと略称される）があり、この最上行の１バ
イトが上記Ｊ１バイトである。ＰＯＨの上から４番目に
はＶＣのペイロードに対する位置表示をする１バイト
（Ｈ４と略称される）がある。

【０００５】ＴＵ−１１はＶＣ−１１とＴＵ−１１ポイ
ンタから構成され、ＴＵ−２はＶＣ−２とＴＵ−１１ポ
インタから構成される。以下、ＴＵ−１１ポインタ及び
ＴＵ−２ポインタを総称して単にＴＵポインタと呼ぶ。
ＴＵポインタは、（ｃ）に示す様に，４フレーム（５０
０μｓ）の中にＶ１からＶ４の４バイトが規定され、Ｖ
１とＶ２によってＶ５すなわちＶＣ−１１又はＶＣ−２
の最初のバイトの位置をバイト数で示し、フレームの最
上行に配置している。なお、ＳＴＭ信号の詳細な構成に
ついては上記ＩＴＵ−Ｔ勧告Ｇ７０７〜７０９等で知ら
れているので詳細な説明は省き、更に詳細な規定につい
ては、以下必要な範囲で説明する。

【０００６】また、ＡＴＭ信号は、図１９の（ａ）に示
すように、セルヘッダ（５バイト）、ＳＡＲ−ＰＤＵヘ
ッダ（１バイト）及びセルペイロード（４７バイト）の
計５３バイトのＡＴＭセル（以下単にセルとも略称す
る）からなる。セルヘッダは、セルの送出先を示すバー
チャルパス識別子（以下ＶＰＩと略称）等を持つ。ＳＡ
Ｒ−ＰＤＵヘッダ（１バイト）は、図１９の（ｂ）に示
すシーケンス番号（以下ＳＮと略称）フィールド（４ビ
ット）と、図１９の（ｃ）に示すシーケンスナンバプロ
テクション（以下ＳＮＰと略称）フィールド（４ビッ
ト）からなる。ＳＮフィールドは、同一ＶＰＩのセルの
連続性を検証するために用いられる３ビットのＳＮと、
セルポインタの有無を表す１ビットのＣＳＩビットから
なる。ＳＮＰフィールドは、上記ＳＮフィールドのエラ
ーを検出するＣＲＣフィールド（３ビット）と、偶パリ
ティ用の１ビットからなる。セルペイロードの最初の１
バイトは、セルポインタオポチュニティとして割当てら
れている。セルポインタは、上記ＳＮが偶数でかつ、Ｃ
ＳＩが‘１’のセルのセルポインタオポチュニティに挿
入される。セルポインタは、上記ＳＴＭ信号を収納する
場合、セルポインタの次のバイトからセル内にあるＡＵ
又はＴＵの境界までのバイト数を示す。

【０００７】ＳＴＭ信号のＡＵ−３をＡＴＭ信号に変換
する方法は、図２０に示すように、ＡＵ−３信号１０
０、１０１を分断し、ＡＴＭセル１０２、１０３…１０
５のそれぞれのペイロードに挿入する方法が経済性、信
頼性等種々な観点から有利なことが知られている。この
場合ＡＴＭセル１０３のように、ペイロードの途中から
ＡＵ−３信号１０１が始まると、それ以後のバイトはセ
ル１０４、１０５…に順番に収容される。ここで、ＡＴ
Ｍセル１０３のＳＮが偶数でかつＣＳＩが‘１’である
場合、図２０の（ａ）に示すように、セルポインタオポ
チュニティＣＰＯは、その次のバイトからＡＵポインタ
までのバイト数ａを表す。また、ＡＴＭセル１０３のＳ
Ｎが奇数の場合、図２０（ｂ）に示すように、１つ前の
セル１０２のセルポインタオポチュニティでその次のバ
イトからＡＵポインタまでのバイト数（ａ＋ｂ）を表
す。同様にして、ＴＵ−１１、ＴＵ−１２、ＴＵ−２の
場合もＡＴＭ信号に変換できる。上記ＳＴＭ信号をＡＴ
Ｍ信号に変換する技術に関する技術は前記文献に詳細に
記載されている。

【０００８】しかし、図１７のノード４のように、ＳＴ
Ｍ信号を収容するＡＴＭ信号を受信し、ＳＴＭ−１信号
に変換し、ＳＴＭ網に送出する技術は知られていない。

【０００９】

【発明が解決しようとする課題】ここで、図１７のノー
ド４のように、ＡＴＭ網の異なった３つの線路を経由し
たＡＴＭセル列から３個のＡＵ−３信号を、ＳＴＭ−１
信号に変換する場合、受信ＡＴＭセルからセルポインタ
を検出し、次に、ＳＴＭ信号のみを抽出し、バッファメ
モリに書き込み、読出し側では、ＳＴＭ−１信号形で読
出す方法、すなわち、書込み側ではセル単位の処理を
し、読出し側ではバイト単位に処理をするＡＴＭ／ＳＴ
Ｍ変換方法が一般的に考えられる。

【００１０】しかし上述のＡＴＭ／ＳＴＭ変換方法で
は、図２１の上側に入力信号としてに示すように、ＡＵ
−３信号を収納した３つの異なったＡＴＭ信号ＡＵ−３
＃１、ＡＵ−３＃２、ＡＵ−３＃３が任意の時刻に受信
された場合、各信号の位相が揃っていないため、位相を
合わせる必要がある。しかし、図２１の下側に出力信号
として示すように、到着する各ＡＵ−３信号の位相を揃
えるためには、メモリが大量（ＳＴＭ−１フレームの２
個分）に必要なとる。また、位相合わせのための遅延が
各ＡＵ−３に発生する。他のＴＵ−Ｘ（Ｘ＝２，１１又
は１２）についても同様である。

【００１１】本発明の主な目的は、ＡＴＭ信号をＳＴＭ
信号に変換する際に発生する遅延を少なくし、変換のた
めのメモリ容量を少なくするＡＴＭ／ＳＴＭ変換方法及
びＡＴＭ／ＳＴＭ変換装置を実現することである。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明によるＡＴＭ／ＳＴＭ変換方法は、ＡＵ−
３、ＴＵ−２、ＴＵ−１２又はＴＵ−１１のいずれかを
収納するＡＴＭ信号から、上記ＡＵ−３、ＴＵ−２、Ｔ
Ｕ−１２又はＴＵ−１１のＶＣの信号及び上記ＡＴＭセ
ルのセルポインタ、上記ＡＵ−３、ＴＵ−２、ＴＵ−１
２又はＴＵ−１１のポインタを分離抽出し、分離された
ＶＣの信号を新たなＳＴＭ−１フレームのＶＣとしてマ
ッピングし、また、上記新たなＳＴＭ−１フレームのＡ
Ｕポインタ又はＴＵポインタを生成し、上記新たなＳＴ
Ｍ−１フレームにマッピングする。さらに、必要によっ
ては、上述のようにして得られたＳＴＭ−１フレームを
Ｎ（Ｎは４、１６）個、バイト毎に時分割多重してＳＴ
Ｍ−ＮフレームのＳＴＭに変換する。

【００１３】また、本発明によるＡＴＭ／ＳＴＭ変換装
置は、ＳＴＭ信号を収容したＡＴＭ信号から上記ＳＴＭ
信号のバーチャルコンテナの信号を抽出しバッファメモ
リに書き込む書込制御部と、上記バッファメモリから上
記バーチャルコンテナの信号をバイト単位に読み出す読
出制御部と、新なＳＴＭ信号のＳＴＭ−Ｎフレームに用
いるＡＵポインタ又はＴＵポインタを生成するポインタ
発生手段と、上記バッファメモリから読みだされたバイ
ト単位の信号及び上記ポインタ発生手段からのＡＵポイ
ンタ又はＴＵポインタを上記ＳＴＭ−Ｎフレームにマッ
ピングする手段を設けて構成する。

【００１４】上記書込制御部手段は、上記ＡＴＭ信号に
収容されているＳＴＭ信号内のセルポインタを抽出する
第１手段と、上記セルポインタを用いて上記ＳＴＭ信号
内のＡＵポインタ又はＴＵポインタを抽出する第２手段
と、第２手段によって抽出した上記ＡＵポインタ又は上
記ＴＵポインタを解読し上記ＡＴＭ信号から上記ＳＴＭ
信号のバーチャルコンテナの信号を抽出する第３手段
と、上記バーチャルコンテナの先頭バイトを抽出する第
４手段と、上記バーチャルコンテナの信号を蓄積し、か
つ上記バーチャルコンテナの先頭バイトを蓄積する場合
は、上記バイトが上記バーチャルコンテナの先頭である
ことを示す信号も同時に蓄積する手段をもち、上記読出
制御手段は、上記バッファメモリからの読み出しアドレ
ス信号を作る読出制御手段と上記読出制御手段にタイミ
ング信号を加えるタイミング生成部をもつ。

【００１５】

【作用】本発明は、バッファメモリからのＳＴＭ信号を
ＳＴＭ−Ｎ（Ｎは１、４又は１６）フレームにマッピン
グする際、ＳＴＭ−Ｎフレームに使用されるＡＵポイン
タ又はＴＵポインタを新たに演算して求め、ＡＴＭ信号
から得られた位相の異なる複数のＳＴＭ信号をＳＴＭ−
Ｎフレーム内の任意の時間位置に配置できるので、複数
の線路から異なった位相で受信されたＡＴＭ信号からＳ
ＴＭ−Ｎフレームにマッピングする場合に、位相整合の
ための大容量のメモリを必要とせず、また、ＡＴＭ／Ｓ
ＴＭ変換に伴う遅延時間を削減できる。

【００１６】

【実施例】図１は本発明によるＡＴＭ／ＳＴＭ変換装置
の一実施例の構成を示すブロック図である。本実施例で
は、入力ハイウェイのＳＴＭ信号を収容したＡＴＭセル
（以下単にセルと略称）１からＳＴＭ信号のＶＣの信号
のみを抽出し、遅延揺らぎ吸収バッファメモリ（以下単
に吸収バッファと略称）４に格納する。すなわち、セル
１のヘッダ（ＶＰＩ等）、セルポインタ、ＡＵポインタ
又はＴＵポインタは、吸収バッファ４に書き込まない。
吸収バッファ４の出力側で新たにＡＵポインタ又はＴＵ
ポインタを演算によって生成し、吸収バッファ４から読
み出されたＶＣの信号と共にＳＴＭ−１フレームの変換
されたＳＴＭ信号３にマッピングする。

【００１７】本実施例は分離回路０、フレーム位相抽出
部６、書き込みカウンタ７、ＶＰＩ識別部９、吸収バッ
ファ４、吸収バッファ書き込み制御部１８、セル廃棄・
誤配検出部２１、吸収バッファ読み出し制御部２７、小
遅延セル探索部３０、読み出しタイミング生成部３１及
びセレクタ３４で構成される。

【００１８】以下、各ブロック部の構成及び信号処理に
ついて説明する。（分離回路）分離回路０は、セル１から図２０で説明し
たＳＮ，ＳＮＰバイト５、内部ＶＰ信号８及びＳＮ信号
１０を分離する。セル１はＳＴＭ信号のうちＡＵ−３、
ＴＵ−２、ＴＵ−１２又はＴＵ−１１のいずれかを収容
する。前述のように、ＡＵ−３はＨ１バイト、Ｈ２バイ
ト及びＨ３バイトから構成されるＡＵポインタとＶＣ−
３からなる。ＴＵ−２、ＴＵ−１２又はＴＵ−１１はＶ
１〜Ｖ４から構成されるＴＵポインタとＶＣ−２、ＶＣ
−１２又はＶＣ−１１とからなる。

【００１９】（吸収バッファ）吸収バッファ４はセル１
からＳＴＭ信号のＶＣの信号のみ蓄積し、バーチャルパ
ス（ＶＰ）毎にバイト単位で書き込む。その際、全てＡ
Ｕ−３が３個が入力される場合は、図２に示すように３
個の各ＶＰの領域ＡＵ＃１，ＡＵ＃２及びＡＵ＃３のそ
れぞれにセル数（２５６セル）を格納する領域を持たせ
る。吸収バッファ４のアドレスは、領域ＡＵ＃１，ＡＵ
＃２及びＡＵ＃３を識別するアドレス２ビット（ｂ１
６，ｂ１５）、セルを識別するアドレス８ビット（ｂ１
４…ｂ７）及び１セルのバイトを識別するアドレス６ビ
ット（ｂ６…ｂ１）からなる。

【００２０】同様に、全てＴＵ−１１が入力される場合
には、図３に示すように、各ＶＰに対して８セルを格納
する領域ｃｅｌｌ＃１，ｃｅｌｌ＃２，…ｃｅｌｌ＃８
を持たせる。また、図４に示すように、１セルを格納す
る領域は、ＶＣの信号を格納する６４バイトと後述する
ＶＣ−ｈｅａｄフラグとｃｅｌｌ−ｅｎｄフラグの各１
ビットを格納する領域を持つ。入力されるＶＰの数は、
ＡＴＭセルに収容されるＳＴＭ信号の種別により異な
る。全てＴＵ−１１が収容されている場合、ＶＰ数は８
４となる。また、全てＡＵ−３が収容されている場合、
ＶＰ数は３となる。すなわち、ＳＴＭ−１フレームには
ＡＵ−３が３多重され、１つのＡＵ−３はＴＵＧ−２が
７多重され、１つのＴＵＧ−２はＴＵ−１１が４多重さ
れるからである。

【００２１】（ＶＰＩ識別部）図５はＶＰＩ識別部９の
構成を示す。分離回路０でセルヘッダ内のＶＰＩが内部
ＶＰ８に変換されている。ＶＰＩ識別部９では、後述す
る動作の全てをこの内部ＶＰ毎に行う。セル１の内部Ｖ
Ｐ８をアドレスとして、セル構造メモリ９−１から構造
情報９−３（ｄ９〜ｄ３）とセル１に収容されているＳ
ＴＭ信号の種別９−４、（ｄ２、ｄ１）、すなわち、Ａ
Ｕ−３、ＴＵ−２、ＴＵ−１２、ＴＵ−１１の識別ビッ
トを抽出する。構造情報９−３（ｄ９〜ｄ３）は、２ビ
ット（ｄ９、ｄ８）で入力セルの所属ＡＵ（ＡＵ＃１，
ＡＵ＃２，ＡＵ＃３）を表し、ｄ７、ｄ６、ｄ５の３ビ
ットで所属ＴＵＧ（ＴＵＧ＃１，ＴＵＧ＃２…ＴＵＧ＃
７）を表し、ｄ４、ｄ３の２ビットで所属ＴＵ（ＴＵ−
１１＃１，…ＴＵ−１１＃４）を表す。種別９−４の２
ビット（ｄ２，ｄ１）は、セル１に収容されているＳＴ
Ｍ信号がＡＵ−３の場合、‘００’、ＴＵ−２の場合、
‘０１’、ＴＵ−１１の場合、‘１０’とする。

【００２２】ＳＴＭ識別子生成部９−２では、構造情報
９−３と信号種別９−４から、ＳＴＭ識別子１１を生成
する。例えば、信号種別９−４が‘００’（ＡＵ−３）
であれば、構造情報９−３のうち、ｄ９とｄ８をＳＴＭ
識別子１１とする。信号種別９−４が‘０１’であれ
ば、ｄ９〜ｄ５をＳＴＭ識別子１１とする。信号種別９
−４が‘１０’であれば、構造情報９−３の全てのビッ
ト（ｄ９〜ｄ３）をＳＴＭ識別子１１とする。ＳＴＭ識
別子１１は、書き込みバッファメモリ４のアドレス１７
の一部となる。例えば、ＡＵ−３の場合は、ＳＴＭ識別
子ｄ９、ｄ８が書き込みアドレス１７の上位２ビット
（図２のｂ１６、ｂ１５）に使用される。また、ＴＵ−
１１の場合は、ＳＴＭ識別子１１のｄ９〜ｄ３が書き込
みアドレス１７の上位７ビット（図３のｂ１６〜ｂ１
０）に使用される。

【００２３】（フレーム位相抽出部）図６はフレーム位
相抽出部６の処理を説明するタイムチャートである。フ
レーム位相抽出部６では、分離回路０で分離されたセル
１のＳＮ，ＳＮＰバイト５からセルポインタを抽出し、
そのセルポインタよりＡＵポインタ又はＴＵポインタを
抽出する。抽出されたＡＵポインタ又はＴＵポインタを
用いて各ＶＣの先頭バイトを抽出する。

【００２４】まず、セル１に収容されている信号がＡＵ
−３の場合の処理を説明する。セルポインタは、図２０
で説明したようにＳＮが偶数で、ＣＳＩが‘１’である
セルのセルポインタオポチュニティＣＰＯに挿入されて
いる。このセルポインタを検出し、書き込み制御部１８
（図９の書き込みアドレス情報メモリ１８−１内のＡＵ
ポインタ領域（図９のｃ１０〜ｃ１））に加える。図６
に示すように、１バイト入力毎にセルポインタカウンタ
をカウントダウンし、‘０’になったときに入力された
バイトからの３バイトに、ＡＵ−３ポインタ（Ｈ１、Ｈ
２、Ｈ３）が挿入されている（Ｈ３は負ジャスティフィ
ケーションオポチュニティ）。さらに、このＡＵ−３ポ
インタカウンタをセルポインタと同様にバイト単位で、
カウントダウンする。この値が‘０’になったときに入
力されたバイトがＡＵ−３のＶＣの先頭バイト（Ｊ１）
である。そして、この先頭バイト（Ｊ１）を吸収バッフ
ァ４に書き込むと同時に、同アドレスのＶＣ−ｈｅａｄ
領域にフラグ１４を挿入する。このようにして、セルの
最終バイトまでＶＣ部分を連続して吸収バッファ４に書
き込む。

【００２５】図７はＡＴＭセルに収容されている信号が
ＴＵ−２又はＴＵ−１１の場合のフレーム位相抽出部６
の処理を説明するタイムチャートである。なお、図にお
いて、数１０８はＴＵ−２の場合のバイト数で、括弧内
の数字２７はＴＵ−１１の場合のバイト数である。セル
ポインタは、ＡＵ−３の場合と同様に検出する。セルポ
インタカウンタをカウントダウンし、‘０’になったと
きに入力されたバイト（Ｖ１）と、そのバイトから１０
８バイト後に入力されたバイト（Ｖ２）と、さらに１０
８バイト後に入力されたバイト（Ｖ３）がＴＵ−２ポイ
ンタである（Ｖ３：負ジャスティフィケーションオポチ
ュニティ）。ＴＵ−１１ポインタの場合は、セルポイン
タが‘０’になったときのバイトがＶ１、そのバイトか
ら２７バイト後のバイトがＶ２、さらに２７バイト後の
バイトがＶ３となる。抽出したＴＵ−２（又はＴＵ−１
１）ポインタを用いて、ＡＵ−３ポインタと同様にＶＣ
の先頭バイト（Ｖ５）を検出し、吸収バッファ４内のＶ
Ｃ−ｈｅａｄ領域にフラグ１４を挿入する。

【００２６】フレーム位相抽出部６では、上記動作の他
に、後述の読み出しアドレス２３の生成に必要な各入力
セルの最終バイト（以下ｃｅｌｌ−ｅｎｄ）を検出す
る。このために、書き込みカウンタ７を用いて、各セル
の先頭からのバイト数をカウントする。そして、セルの
５３バイト目のバイトをｃｅｌｌ−ｅｎｄとし、そのバ
イトを吸収バッファ４に書き込むと同時に、同アドレス
のｃｅｌｌ−ｅｎｄ領域にフラグ１５を挿入する。この
とき、図８に示すようにｃｅｌｌ−ｅｎｄに該当するバ
イトがＶＣの信号の場合、そのバイトのｃｅｌｌ−ｅｎ
ｄ領域にフラグ１５を挿入する。ｃｅｌｌ−ｅｎｄに該
当するバイトがＡＵ／ＴＵポインタの場合は、Ｈ１（Ｖ
１）バイトの１つ前のバイトのｃｅｌｌ−ｅｎｄ領域に
フラグ１５を挿入する。ｃｅｌｌ−ｅｎｄに該当するバ
イトに正ジャスティフィケーション（ＰＪ）がなされて
いる場合、その信号がＴＵ−２又はＴＵ−１１であれ
ば、１つ前のバイトのｃｅｌｌ−ｅｎｄ領域へフラグ１
５を挿入する。また、ＡＵ−３であれば、Ｈ１の１つ前
のバイトまでさかのぼり、そのバイトのｃｅｌｌ−ｅｎ
ｄ領域へフラグ１５を挿入する。ｃｅｌｌ−ｅｎｄに該
当するバイトに、負ジャスティフィケーション（ＮＪ）
がなされている場合、そのバイトはＡＵポインタ又はＴ
Ｕポインタであるが、そのバイトのｃｅｌｌ−ｅｎｄ領
域にフラグ１５を挿入する。

【００２７】（吸収バッファ書き込み制御部）図９は吸
収バッファ書き込み制御部１８の構成を示す。書き込み
制御部１８はＶＰＩ識別部９からのＳＴＭ識別子１１を
書き込みアドレス情報１８−３に変換する書き込みアド
レス情報メモリ１８−１と、書き込みカウンタ７のバイ
ト数ビット１２と書き込みアドレス情報１８−３を用い
て書き込みアドレス信号１７を生成する書き込みアドレ
ス生成部１８−２で構成される。

【００２８】まず、ＡＵ−３信号を収容するセルが入力
される場合の書き込みアドレス１７の生成について図２
を用いて説明する。アドレス１６ビット（ｂ１６…ｂ
１）のうち、上位２ビット‘ｂ１６、ｂ１５’には、Ａ
Ｕ−３用のＳＴＭ識別子１１（図５のｄ９、ｄ８）を用
いる。上位２ビット‘ｂ１６、ｂ１５’の値が‘００’
であれば、吸収バッファ４内のＡＵ＃１領域を指定し、
‘０１’であれば、ＡＵ＃２領域を指定し、‘１０’で
あれば、ＡＵ＃３領域を指定する。中位８ビット‘ｂ１
４〜ｂ７’には、上位２ビットで指定された領域用のセ
ルカウンタの信号（図９のｃ２５〜ｃ１８）を用いる。
これは、上位２ビット‘ｂ１６、ｂ１５’で指定された
ＡＵ領域内のセル格納領域（２５６セル分）のうち、ど
の領域へ書き込むかを指定し、下位６ビットのリセット
時にカウントアップする。下位６ビット（ｂ６〜ｂ１）
には、書き込みカウンタ７のバイト数ビット１２（６ビ
ット）を用いる。これは、受信セル内のペイロード部分
のバイト数をカウントし、最終バイトをカウントする
と、‘０’にリセットする。

【００２９】次に、ＴＵ−１１信号を収容するセルが入
力される場合の書き込みアドレス１７の生成について図
２を用いて説明する。アドレス１６ビットのうち、上位
７ビット（ｂ１６〜ｂ１０）には、ＴＵ−１１用のＳＴ
Ｍ識別子１１（図５のｄ９〜ｄ３）を用いる。上位７ビ
ット（ｂ１６〜ｂ１０）のうちの上位２ビットが‘０
０’であれば、ＡＵ＃１領域を指定し、‘０１’であれ
ば、ＡＵ＃２領域を指定し、‘１０’であれば、ＡＵ＃
３領域を指定する。次の３ビット（ｂ１４〜ｂ１２）
は、上記各ＡＵ領域内のＴＵＧ領域を指定する。残りの
２ビット（ｂ１１，１０）で、上記各ＴＵＧ領域内のＴ
Ｕ−１１を指定する。中位３ビット（ｂ９〜ｂ７）に
は、セルカウンタの下位３ビット（図９のｃ２０、ｃ１
９、ｃ１８）を用いる。これは、上位７ビットにより、
指定されたＴＵ−１１格納領域（８セル）内のどのセル
領域に書き込むかを指示し、下位６ビット（ｂ６〜ｂ
１）のリセット時カウントアップする。下位６ビット
（ｂ６〜ｂ１）には、書き込みカウンタ７のバイト数ビ
ット１２（６ビット）を用いる。これは、ＡＵ−３の場
合と同様に、受信セル内のペイロード部分のバイト数を
カウントしていき、最終バイトをカウントすると、
‘０’にリセットする。以上のようにして、吸収バッフ
ァ４の書き込みアドレス１７を生成する。

【００３０】（セル廃棄・誤配検出部２０）セル廃棄・
誤配検出部２０は、ＡＴＭ網内でのヘッダ誤りや輻輳に
よって生じるセル廃棄とセル誤配を検出する。この検出
には、セルのＳＮを、ＳＮの期待値（ＳＣＲ）と比較
し、ＳＮの連続性を検証する方法を用いる。この方法で
６セル以下の連続廃棄と、１セル単独誤配を検出する。
本方法では、まず受信セル１のＳＮのみを蓄積し、セル
内部のＶＣは吸収バッファ４に書き込む。そして、蓄積
したＳＮを以下の方法で検証する。

【００３１】図１０はセル廃棄及び誤配を検出するアル
ゴリズムを示す。まず、期待値ＳＣＲと到着したセルの
ＳＮ（現在ＳＮ）を比較する。この２つの値が等しい
時、正常と判定する（ステップ２，３）。２つの値が異
なる時、保留と判定し（ステップ４）、ステップ５で廃
棄又は誤配を検出する。ステップ５で、１セル前のＳＮ
と現在ＳＮが連続していれば、セル廃棄発生と判定す
る。そして、廃棄セル数を演算し（（８＋ＳＮ−ＳＣ
Ｒ）₈セル）、廃棄発生信号１９と廃棄セル数を書き込
み制御部１８へ出力する。また、ステップ５で、現在Ｓ
Ｎ＝ＳＣＲ＋７が成立していれば、セル誤配発生と判定
し、誤配発生信号２０を書き込み制御部１８へ出力す
る。

【００３２】図１１は上記方法による、セル廃棄、及び
誤配が発生した場合の処理を説明する図である。（ａ）
のように、セル廃棄が発生した場合、その廃棄セル数に
等しいダミーセルを挿入する。ＳＮが４と５のセルが廃
棄したとき、書き込み制御部１８には、廃棄発生信号１
９と廃棄セル数‘２’という信号が入力される。この信
号を受けた書き込みアドレス生成部１８−２（図９）
は、書き込みアドレス１７を‘２’進める。これによ
り、バッファ４内に２セル分の空間を設け、ダミーセル
を挿入する。

【００３３】（ｂ）のように、セル誤配が発生した場
合、例えば、ＳＮが３のセルと４のセルの間にＳＮが６
の誤配セルが到着したとき、書き込み制御部１８には、
誤配発生信号２０が入力される。信号２０を受けた書き
込みアドレス生成部１８−２は、書き込みアドレス１７
をカウントアップさせない。これにより、誤配セルの上
にＳＮが３の正しいセルを上書きし、誤配セルを除去す
る。

【００３４】（吸収バッファ読出し制御部）図１２は吸
収バッファ読出し制御部２７の構成を示すブロック図で
ある。読出し制御部２７は、読み出しタイミング生成部
３１からのアドレス情報３３と、書き込み制御部１８か
らのバッファ書き込みアドレス１７及び小遅延セル探索
部３０からの読出し可能フラグ２９を用いて吸収バッフ
ァ４の読み出しアドレス２３（１６ビット）を発生する
遅延揺らぎ吸収バッファアドレス生成部２７−１と、ア
ドレス情報３３、吸収バッファ４からのｃｅｌｌ−ｅｎ
ｄ出力２４及びＶＣ−ｈｅａｄ出力２５を用いてセル及
びバイト数２７−３を計数する読み出しアドレス情報メ
モリ２７−２で構成される。

【００３５】まず、吸収バッファ４に蓄積されているデ
ータが、全てＶＣ−３（入力データがＡＵ−３構造）で
ある場合の読み出しアドレス２３の構成を、図２を用い
て説明する。読み出しアドレス２３の１６ビットのう
ち、上位２ビット（ｂ１６、ｂ１５）には、読み出しタ
イミング生成部３１から出力される２ビットのＡＵ−３
構造用のアドレス情報３３を用いる。上位２ビット（ｂ
１６、ｂ１５）の値が‘００’であれば、バッファ内の
ＡＵ＃１領域を指定し、‘０１’であれば、ＡＵ＃２領
域を指定し、‘１０’であれば、ＡＵ＃３領域を指定す
る。中位８ビット（ｂ１４〜ｂ７）には、上位２ビット
で指定されたＡＵ領域用のセルカウンタの８ビット（図
１３のｆ２４〜ｆ１７）を全て用いる。これは、指定さ
れたＡＵ領域内のセル格納領域（２５６セル分）の内、
どのセル格納領域を読み出すか指定する。この８ビット
は、下位６ビットのリセット時に、カウントアップす
る。下位６ビット（ｂ６〜ｂ１）には、バイトカウンタ
（図１３のｆ１６〜ｆ１１）を用いる。これは、中位ビ
ットで指定される各セル格納領域のバイト位置を指定す
るもので、吸収バッファ４からからｃｅｌｌ−ｅｎｄ信
号２４が出力されると、‘０’にリセットする。

【００３６】次に、吸収バッファ４に蓄積されているデ
ータが、全てＶＣ−１１（入力データがＴＵ−１１構
造）である場合の読み出しアドレス２３の構成を、図３
を用いて説明する。アドレス１６ビットのうち、上位７
ビット（ｂ１６〜ｂ１０）には、読み出しタイミング生
成部３１から出力される７ビットのＴＵ−１１構造用の
アドレス情報３３を用いる。この７ビットのうちの上位
２ビットは、ＴＵ−１１の属するＡＵを指定し、次の３
ビットは、属するＴＵＧを指定し、残りの２ビットで、
ＴＵＧ内にある４つのＴＵ−１１を指定する。中位３ビ
ット（ｂ９〜ｂ７）には、上位７ビットで指定されたＴ
Ｕ−１１領域用のセルカウンタの８ビットのうちの下位
３ビット（図１３のｆ１９〜ｆ１７）を用いる。これ
は、指定されたＴＵ−１１のセル格納領域（８セル分）
のうち、どのセルを読み出すか指定する。また、下位６
ビットのリセット時に、カウントアップする。下位６ビ
ット（ｂ６〜ｂ１）には、ＡＵ−３構造の場合と同様
に、バイトカウンタを用いる。以上の様にして、吸収バ
ッファ４の読み出しアドレス２３を生成する。

【００３７】（読み出しタイミング生成部）読み出しタ
イミング生成部３１は、吸収バッファ４のアドレス情報
３３（７ビット）の生成と、ＳＴＭ−１フレームの位置
情報３２の指示をする。まず、アドレス情報３３につい
て説明する。吸収バッファ４に格納されているデータが
ＡＵ−３構造であれば、７ビットのうち、上位２ビット
をバイト単位でカウントアップする。そして、‘０
０’、‘０１’、‘１０’を１サイクルとする。これを
ＡＵ−３用のアドレス情報３３として、読み出し制御部
２７へ送出し、読み出しアドレス２３の一部とする。

【００３８】格納されているデータがＴＵ−２構造であ
れば、７ビットのうち、上位５ビットを送出する。この
内、上位２ビットは、ＡＵ−３構造の場合と同様に、バ
イト単位でカウントアップし、残りの３ビットは上位２
ビットの１サイクル毎にカウントアップする。そして、
‘０００’〜‘１１０’を１サイクルとする。これをＴ
Ｕ−２用のアドレス情報３３とし、読み出し制御部２７
に送出し、読み出しアドレス２３の一部とする。

【００３９】格納されているデータがＴＵ−１１構造で
あれば、７ビット全てを送出する。

【００４０】この時、上位５ビットは、ＴＵ−２構造の
場合と同様にカウントアップし、下位２ビットは、上位
５ビットの１サイクル毎にカウントアップする。これを
ＴＵ−１１用のアドレス情報とし、吸収バッファ読み出
し制御部２７へ送出し、読み出しアドレス２３の一部と
する。

【００４１】次に、ＳＴＭ−１フレームの位置情報３２
（２ビット）について説明する。読み出しタイミング生
成部３１は、ＳＴＭ−１フレームの位置情報３２（２ビ
ット）を生成し、セレクタ３４に与える。位置情報３２
が‘００’であれば、吸収バッファ４からの出力を選択
し、‘０１’であれば、後述する新しく生成するＡＵポ
インタ又はＴＵポインタ２６を選択し、‘１０’であれ
ば、ＳＴＭ−１フレームのＳＯＨ又はＡＵ−３内のＶＣ
−３ＰＯＨの位置に出力する‘０’を選択する。

【００４２】（ＡＵポインタ／ＴＵポインタの生成）図
１４は上記新しく生成するＡＵ−３ポインタの生成方法
を説明するタイミングチャート図である。ＡＴＭ／ＳＴ
Ｍ変換された新しいＡＵ−３ポインタの生成は、ＳＴＭ
−１フレームを構成するとき、ＡＵ−３ポインタのＨ３
バイトの次のバイトから、読み出しアドレス情報メモリ
２７−２内のＡＵポインタ（図１３のｆ１０…ｆ１）の
カウントアップを開始する。それ以後、吸収バッファ４
内に格納してあるＶＣを出力する毎にカウントアップす
る。すなわち、ＳＴＭフレームのＳＯＨやＡＵポインタ
を出力するときには、カウントしない。そして、吸収バ
ッファ４から書き込み時に挿入したＶＣ−ｈｅａｄフラ
グが出力された時点での値（図１４ではｂ）を新しいＡ
Ｕポインタ値とする。

【００４３】図１５はＴＵ−１１ポインタの生成方法を
説明するタイミングチャート図である。ＴＵ−１１の場
合、ＡＵ−３ポインタ領域（Ｈ１，Ｈ２）には、固定値
‘５２２’（Ｈ３から次のフレームの先頭までに距離を
バイト数で表したもの）を挿入する。これにより、ＶＣ
−３のＰＯＨの位置を固定する。ＴＵ−１１ポインタに
は、Ｖ１、Ｖ２、Ｖ３の３つの領域があり、Ｖ１とＶ２
にはＴＵ−１１ポインタ値を出力する。また、Ｖ３は負
ジャスティフィケーションオポチュニティに用いられ
る。この３つを、ＶＣ−３のＰＯＨ内のＨ４バイトで判
別する。Ｈ４の値が‘００’であれば、次のＡＵ−３フ
レームのＴＵ−１１ポインタはＶ１、‘０１’であれば
Ｖ２、‘１０’であればＶ３とする。ＴＵ−１１ポイン
タは、Ｖ２を出力した次のバイトから、読み出しアドレ
ス情報メモリ内ＡＵポインタをカウントアップする。そ
して、Ｖ５が出力された時点での値を新しいＴＵ−１１
ポインタ値とする。

【００４４】（小遅延セル探索部）読み出し制御部２７
では、アドレス生成の他に、吸収バッファ４のアンダフ
ロー又はオーバフローを検出するために、書き込みアド
レス１７と読み出しアドレス２３を常に比較する。両ア
ドレスが等しくなったときアンダフローと判定し、両ア
ドレスの差がバッファ容量と等しくなったときオーバフ
ローと判定し、アンダフロー又はオーバフロー発生信号
２８を小遅延セル探索部３０へ加える。

【００４５】本実施例では、受信ＡＴＭセル１が網内で
受けた遅延揺らぎを吸収する。また、吸収バッファ４の
オーバフロー又はアンダフローを防止するために、セル
の読み出し開始時間を決定する必要がある。

【００４６】図１６は上記読み出し開始時間を決定する
小遅延セル探索部３０の処理のタイミングチャートを示
す。最初のセル到着時刻Ｔｋ１を基準タイミングとす
る。Ｔｋ１にセル到着間隔Ｔを加えた２セル目の到着時
間の期待値Ｔｋ２’を演算する。次に、２セル目の到着
タイミングとＴｋ２’を比較し、図の場合Ｔｋ２’のほ
うが早いので、この値をＴｋ２とする。Ｔｋ２から次の
期待値（Ｔｋ３’）を演算する。３セル目の到着タイミ
ングとＴｋ３’を同様に比較し、到着タイミングのほう
が早いので、そのタイミングをＴｋ３とし、Ｔｋ４’を
演算する。以上の動作を５番目のセルが入力されるまで
行い、その時のタイミングをＴｋ５とする。Ｔｋ５にあ
らかじめ計算で求めてあるＱｍａｘ（バッファがアンダ
フロー又はオーバフローを起こさないと考えられる量）
を加えた時間から吸収バッファの読み出しを開始する。

【００４７】以上の動作により、受信ＡＴＭセル内のＳ
ＴＭ信号をＳＴＭ−１フレームに再構成する。また、セ
ルからのＳＴＭ信号の抽出とポインタ演算を同時に実行
することにより、ＡＴＭ／ＳＴＭ変換に伴う遅延時間を
削減できる。

【００４８】上記実施例は主としてＡＴＭセルの信号を
ＳＴＭ−１フレームの信号に変換する部分について説明
したが、変換されたＳＴＭ−１フレームの信号複数
（Ｎ）個をバイト単位に多重化することによりＳＴＭ−
Ｎフレームが得られることは明らかである。

【００４９】

【発明の効果】本発明によれば、受信したＡＴＭセルに
収容されるＳＴＭ信号のＡＵポインタ又はＴＵポインタ
内のＶＣのみを遅延揺らぎ吸収バッファに書き込み、Ｖ
Ｃを読み出し、ＳＴＭ信号のＳＴＭ−Ｎフレームの新し
いＡＵポインタ又はＴＵポインタを生成するため、位相
調整時間を小さくすることができる。従って位相調整の
ためのフレームメモリを必要としない。

【図面の簡単な説明】

【図１】本発明によるＡＴＭ／ＳＴＭ変換装置の一実施
例の構成を示すブロック図

【図２】全てＡＵ−３信号が入力された場合の図１の遅
延揺らぎ吸収バッファ４の構成を示す図

【図３】全てＴＵ−１１信号が入力された場合の図１の
遅延揺らぎ吸収バッファ４の構成を示す図

【図４】図１の遅延揺らぎ吸収バッファ４の１セル格納
領域を示す図

【図５】図１のＶＰＩ識別部９の構成を示す図

【図６】本発明の一実施例におけるＶＣ−ｈｅａｄ（Ｊ
１）検出処理のタイムチャート

【図７】本発明の一実施例におけるＶＣ−ｈｅａｄ（Ｖ
５）検出処理のタイムチャート

【図８】本発明の一実施例におけるｃｅｌｌ−ｅｎｄフ
ラグ挿入を説明する図

【図９】図１の遅延揺らぎ吸収バッファ書き込み制御部
の構成を示す図

【図１０】本発明の一実施例におけるセル廃棄・誤配発
生時の処理を説明する図

【図１１】本発明の一実施例におけるセル廃棄・誤配発
生時の処理を説明する図

【図１２】本発明の一実施例における遅延揺らぎ吸収バ
ッファ読み出しアドレス制御部２７の構成を示す図

【図１３】本発明の一実施例における読み出しアドレス
情報メモリの構成を示す図

【図１４】本発明の一実施例におけるＡＵポインタ生成
処理のタイムチャート

【図１５】本発明の一実施例におけるＴＵポインタ生成
処理のタイムチャート

【図１６】本発明の一実施例における小遅延セル探索処
理のタイムチャート

【図１７】ＳＴＭ信号をＡＴＭ網を経由して伝送する伝
送網の例

【図１８】ＣＣＩＴＴ勧告におけるＳＴＭ−１信号のフ
レーム構成図

【図１９】ＡＴＭセルの構成図

【図２０】ＳＴＭ信号のＡＴＭ信号への収容を説明する
図

【図２１】従来のＡＴＭ／ＳＴＭ変換における位相調整
を説明する図

【符号の説明】

１…入力ＡＴＭセル１−１…入力ＡＴＭセル内構成１−２…ＳＮフィールド１−３…ＳＮＰフィールド２…遅延揺らぎ吸収バッファからのデータ出力３…出力するＳＴＭ信号４…遅延揺らぎ吸収バッファ５…ＳＮ，ＳＮＰバイト６…フレーム位相抽出部７…書き込みカウンタ８…内部ＶＰ９…ＶＰＩ識別部９−１…セル構造メモリ９−２…ＳＴＭ識別子生成部９−３…セル構造情報９−４…セル内のＳＴＭ信号種別１０…ＳＮ１１…ＳＴＭ識別子１２…バイト数ビット１３…ｃｅｌｌｅｎｄ挿入位置情報１４…ＶＣ−ｈｅａｄフラグ１５…ｃｅｌｌｅｎｄフラグ１６…遅延揺らぎ吸収バッファ書き込みイネーブル信号１７…遅延揺らぎ吸収バッファ書き込みアドレス１８…遅延揺らぎ吸収バッファ書き込み制御部１８−１…書き込みアドレス情報メモリ１８−２…書き込みアドレス生成部１８−３…書き込みアドレス情報１９…セル廃棄検出信号２０…セル誤配検出信号２１…セル廃棄・誤配検出部２２…遅延揺らぎ吸収バッファ読み出しイネーブル２３…遅延揺らぎ吸収バッファ読み出しアドレス２４…遅延揺らぎ吸収バッファからのｃｅｌｌ−ｅｎｄ
出力２５…遅延揺らぎ吸収バッファからのＶＣ−ｈｅａｄ出
力２６…生成したＡＵポインタまたは、ＴＵポインタ２７…遅延揺らぎ吸収バッファ読み出し制御部２８…オーバフロー、またはアンダフロー発生信号２９…読み出し可能フラグ３０…小遅延セル探索部３１…読み出しタイミング生成部３２…ＳＴＭフレーム情報３３…読み出しアドレス情報３４…読み出し信号セレクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者芦賢浩神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内

Claims

【特許請求の範囲】

【請求項１】ＳＴＭ信号のうちＡＵ−３、ＴＵ−２、Ｔ
Ｕ−１２又はＴＵ−１１を収容したＡＴＭ信号からＡＵ
−３、ＴＵ−２、ＴＵ−１２又はＴＵ−１１のバーチャ
ルコンテナと上記ＡＵ−３、ＴＵ−２、ＴＵ−１２又は
ＴＵ−１１のＡＵ又はＴＵポインタを分離する第１ステ
ップと、上記バーチャルコンテナの信号をＳＴＭ−１フ
レームのバーチャルコンテナにマッピングする第２ステ
ップと、上記ＳＴＭ−１フレームに用いるＡＵポインタ
又はＴＵポインタを新しく生成し上記ＳＴＭ−１フレー
ムにマッピングする第３ステップを含むことを特徴とす
るＡＴＭ／ＳＴＭ変換方法。
【請求項２】請求項１記載のＡＴＭ／ＳＴＭ変換方法に
よって得られた上記ＳＴＭ−１フレームの信号をバイト
単位でＮ（Ｎは整数）多重化してＳＴＭ−Ｎフレームの
信号とすることを特徴とするＡＴＭ／ＳＴＭ変換方法。
【請求項３】請求項１又は２記載のＡＴＭ／ＳＴＭ変換
方法において、上記第１ステップが上記ＡＴＭ信号のセ
ルからヘッダとセルポインタを分離する分離ステップ
と、上記分離ステップで分離されたセルポインタから上
記ＡＵポインタ又は上記ＴＵ−２、ＴＵ−１２又はＴＵ
−１１内に収容されているＴＵポインタの位置を求め、
上記ＡＵポインタ又はＴＵポインタを解読するポインタ
解読ステップと、上記ＡＴＭ信号に収容されているＳＴ
Ｍ信号がＡＵ−３の場合は、通常時、上記ＳＴＭ信号に
規定されているＡＵポインタのＨ１バイト、Ｈ２バイ
ト、Ｈ３バイトを除去し、上記Ｈ３バイトの次のバイト
に、正ジャスティフィケーションがなされている時に
は、上記Ｈ１バイト、Ｈ２バイト、Ｈ３バイト及びＨ３
バイトの次の１バイトを除去し、上記Ｈ３バイトに、負
ジャスティフィケーションがなされている時には、上記
Ｈ１バイト及びＨ２バイトを除去し、上記ＡＴＭ信号に
収容されているＳＴＭ信号が、ＴＵ−２、ＴＵ−１２又
はＴＵ−１１の場合は、通常時、上記ＳＴＭ信号に規定
されているＴＵ−２、ＴＵ−１２又はＴＵ−１１内のＶ
１バイト、Ｖ２バイト、Ｖ３バイト及びＶ４バイトを除
去し、上記Ｖ３バイトの次のバイトに、正ジャスティフ
ィケーションがなされている時には、上記Ｖ１バイト、
Ｖ２バイト、Ｖ３バイト及びＶ３バイトの次の１バイト
を除去し、上記Ｖ３バイトに、負ジャスティフィケーシ
ョンがなされている時には、上記Ｖ１バイトとＶ２バイ
トを除去する除去ステップと、上記除去した以外の信号
を上記ＡＵ−３、ＴＵ−２、ＴＵ−１２又はＴＵ−１１
のバーチャルコンテナとして抽出する抽出ステップとを
もつことを特徴とするＡＴＭ／ＳＴＭ変換方法。
【請求項４】請求項３記載のＡＴＭ／ＳＴＭ変換方法に
おいて、上記ポインタ解読ステップが、上記ＡＵポイン
タ又はＴＵポインタをカウンタにロードし、上記カウン
タより、上記ＡＴＭ信号内のペイロード部分をバイト単
位でカウントダウンし、上記カウンタが‘０’になった
時点のバイトを上記ＳＴＭ信号のバーチャルコンテナの
先頭バイトとし、上記ＡＴＭ信号に収容されているＳＴ
Ｍ信号がＡＵ−３の場合、上記バイト数を上記ＡＵ−３
内のバーチャルコンテナの先頭を示すＪ１バイトとし、
上記ＳＴＭ信号がＴＵ−２、ＴＵ−１２又はＴＵ−１１
の場合、上記バイトを上記ＴＵ−２、ＴＵ−１２又はＴ
Ｕ−１１内のバーチャルコンテナの先頭を示すＶ５バイ
トとすることを特徴とするＡＴＭ／ＳＴＭ変換方法。
【請求項５】請求項１又は２記載のＡＴＭ／ＳＴＭ変換
方法において、上記第１ステップで得られたバーチャル
コンテナの信号をバッファメモリに書き込み、上記第２
ステップは上記バッファメモリから上記バーチャルコン
テナの信号を読み出すステップを有し、上記バッファメ
モリの書き込みアドレスは、上記ＡＴＭ信号のセルヘッ
ダに記載されているバーチャルパス識別子を上記バーチ
ャルパス識別子毎に上記ＡＵ−３、ＴＵ−２、ＴＵ−１
２、ＴＵ−１１を識別するＳＴＭ識別子に変換し、上記
ＡＴＭ信号に収容されるＳＴＭ信号がＡＵ−３の場合、
上記ＳＴＭ識別子の上記バッファメモリのアドレスの上
位２ビットに用い、上記ＡＴＭ信号に収容されるＳＴＭ
信号がＴＵ−２の場合、上記ＳＴＭ識別子を上記バッフ
ァメモリのアドレスの上位５ビットに用い、上記ＡＴＭ
信号に収容されるＳＴＭ信号がＴＵ−１２又はＴＵ−１
１の場合、上記ＳＴＭ識別子を上記バッファメモリのア
ドレスの上位７ビットに用いることを特徴とするＡＴＭ
／ＳＴＭ変換方法。
【請求項６】請求項５記載のＡＴＭ／ＳＴＭ変換方法に
おいて、上記第１ステップにおいてセル廃棄を検出した
場合に上記書き込みアドレスを廃棄セル数分進ませるこ
とを特徴とするＡＴＭ／ＳＴＭ変換方法。
【請求項７】請求項５記載のＡＴＭ／ＳＴＭ変換方法に
おいて、上記第１ステップにおいてセル誤配を検出した
場合、上記バッファメモリへ与える書き込みアドレスを
１セル分止め、次の正常なセルを上記誤配セルに上書き
するすることを特徴とするＡＴＭ／ＳＴＭ変換方法。
【請求項８】請求項３記載のＡＴＭ／ＳＴＭ変換方法に
おいて、上記第１ステップが上記バッファメモリの書き
込み側において、上記ポインタ解読ステップで求めた上
記ＳＴＭ信号のバーチャルコンテナの先頭バイトを上記
バッファメモリに書き込むと同時に、上記先頭バイトを
示すフラグ信号を上記バッファメモリに書き込み、上記
第３ステップが読み出し側にカウンタを設け、上記ＡＴＭ信号に収容されているＳＴＭ信号がＡＵ−３
の場合、出力するＳＴＭ−Ｎフレーム内のＨ３バイトの
次のバイトから、上記ＳＴＭフレームのＳＴＭ信号に規
定されているセクションオーバヘッド以外の領域をバイ
ト単位で上記カウンタを用いてカウントアップし、上記
フラグ信号が上記バッファメモリから出力された時点で
の上記カウンタの値を上記ＳＴＭ−Ｎフレームに用いる
ＡＵポインタとし、上記ＡＴＭ信号に収容されているＳＴＭ信号がＴＵ−
２、ＴＵ−１２又はＴＵ−１１の場合、上記出力ＳＴＭ
−Ｎフレーム内のＶ２バイトの次のバイトから上記ＳＴ
Ｍフレームの上記セクションオーバヘッドと上記ＴＵ−
２又はＴＵ−１２又はＴＵ−１１内の上記Ｖ１バイト、
Ｖ２バイト、Ｖ３バイト、Ｖ４バイト以外の領域をバイ
ト単位で上記カウンタを用いてカウントアップし、上記
フラグ信号が上記バッファメモリから出力された時点で
の上記カウンタの値を上記ＳＴＭ−Ｎフレームに用いる
ＴＵポインタとするステップを含むことを特徴とするＡ
ＴＭ／ＳＴＭ変換方法。
【請求項９】ＳＴＭ信号を収容したＡＴＭ信号から上記
ＳＴＭ信号のバーチャルコンテナの信号を抽出しバッフ
ァメモリに書き込む書込制御手段と、上記バッファメモ
リから上記バーチャルコンテナの信号をバイト単位に読
み出す読出制御手段と、新なＳＴＭ信号のＳＴＭ−Ｎフ
レームに用いるＡＵポインタ又はＴＵポインタを生成す
るポインタ発生手段と、上記バッファメモリから読み出
されたバイト単位の信号及び上記ポインタ発生手段から
のＡＵポインタ又はＴＵポインタを上記ＳＴＭ−Ｎフレ
ームにマッピングする手段をもつことを特徴とするＡＴ
Ｍ／ＳＴＭ変換装置。
【請求項１０】上記書込制御手段が上記ＡＴＭ信号のセ
ルのバーチャルパスをアドレスとしてＳＴＭ識別子を生
成する第１メモリと、上記セルのバイト数をカウントす
る書き込みカウンタと、上記ＳＴＭ識別子と上記バイト
数を入力として上記バッファメモリのＡＴＭ信号の各バ
ーチャルパス識別子毎に分割された領域を指定する書き
込みアドレスを生成する書き込み制御部をもち、上記読
出制御手段が読み出しタイミングをきめるタイミング生
成部と、上記タイミング生成部からの情報を用いて、上
記バッファメモリメモリの読み出しアドレスを上記各バ
ーチャルパス識別子毎に生成する読みだし制御部をもつ
ことをことを特徴とする請求項９記載のＡＴＭ／ＳＴＭ
変換装置。
【請求項１１】ＳＴＭ信号を収容したＡＴＭ信号から上
記ＳＴＭ信号の一部を抽出し、上記ＳＴＭ信号の一部を
使用してＳＴＭ−Ｎフレームの新ＳＴＭ信号に変換する
装置であって、上記ＡＴＭ信号のセルポインタを抽出す
る第１手段と、上記セルポインタを用いて上記ＳＴＭ信
号内のＡＵポインタ又はＴＵポインタを抽出する第２手
段と、第２手段によって抽出した上記ＡＵポインタ又は
上記ＴＵポインタを解読し上記ＡＴＭ信号から上記ＳＴ
Ｍ信号のバーチャルコンテナの信号を抽出する第３手段
と、上記バーチャルコンテナの先頭バイトを抽出する第
４手段と、上記バーチャルコンテナの信号を蓄積し、か
つ上記バーチャルコンテナの先頭バイトを蓄積する場合
は、上記バイトが上記バーチャルコンテナの先頭である
ことを示すフラグ信号も同時に蓄積するバッファメモリ
と、上記ＳＴＭ−Ｎフレームに用いるＡＵポインタ又は
ＴＵポインタを生成する第５手段と、上記バッファメモ
リから上記バーチャルコンテナの信号をバイト単位に読
み出す読出手段と、上記第５手段からのＡＵポインタ又
はＴＵポインタ及び読出手段からの信号を上記ＳＴＭ−
Ｎフレームにマッピングする第６手段をもつこをもつこ
とを特徴とするＡＴＭ／ＳＴＭ変換装置。
【請求項１２】上記第２手段が、上記抽出したセルポイ
ンタを上記バッファメモリの書き込み側に設けたカウン
タにロードし、上記カウンタにより上記ＡＴＭ信号のペ
イロード部分をバイト単位にカウントダウンし、‘０’
となった時点で入力されたバイトを上記ＡＵポインタの
一部又は上記ＴＵポインタの一部とし、上記ＡＴＭ信号
に収容されているＳＴＭ信号がＡＵ−３の場合は、上記
ＡＵポインタの一部である上記ＡＵ−３内のＨ１バイト
及びＨ２バイトから上記ＡＵポインタを抽出し、上記ＡＴＭ信号に収容されているＳＴＭ信号がＴＵ−２
の場合は、上記ＴＵポインタの一部である上記ＴＵ−２
内のＶ１バイト及び上記バイトの１０８バイト後のバイ
トであるＶ２バイトからＴＵポインタを抽出し、上記Ａ
ＴＭ信号に収容されているＳＴＭ信号がＴＵ−１２の場
合は、上記ＴＵポインタの一部である上記ＴＵ−１２内
のＶ１バイト及び上記バイトの３６バイト後のバイトで
あるＶ２バイトからＴＵポインタを抽出し、上記ＡＴＭ信号に収容されているＳＴＭ信号がＴＵ−１
１の場合は、上記ＴＵポインタの一部である上記ＴＵ−
１１内のＶ１バイト及び上記バイトの２７バイト後のバ
イトであるＶ２バイトからＴＵポインタを抽出する手段
で構成されたことを特徴とする請求項１１記載のＡＴＭ
／ＳＴＭ変換装置。
【請求項１３】第３手段と上記バッファメモリとが第１
手段によって抽出したセルポインタのバイト又は第２手
段によって抽出したＡＵポインタのバイト又はＴＵポイ
ンタのバイトを上記バッファメモリに書き込み、上記バ
ッファメモリの上記セルポインタのバイト、上記ＡＵポ
インタのバイト又はＴＵポインタのバイトが書き込まれ
たアドレスと同一アドレスに、次のバーチャルコンテナ
の信号バイトを上書きするように構成されたことを特徴
とする請求項１１記載のＡＴＭ／ＳＴＭ変換装置。
【請求項１４】上記第１手段は、上記第４手段によって
抽出された先頭バイトを上記バッファメモリに書き込む
と同時に、上記バイトが上記バーチャルコンテナの先頭
であることを示すフラグ信号を上記バッファメモリに書
き込む手段をもち、上記第５手段は、上記バッファメモ
リの読み出し側にカウンタを設け、上記ＡＴＭ信号に収容されているＳＴＭ信号がＡＵ−３
の場合、上記ＳＴＭ−Ｎフレーム内のＨ３バイトの次の
バイトから、上記ＳＴＭ−Ｎフレームのセクションオー
バヘッド以外の領域をバイト単位で上記カウンタを用い
てカウントアップし、上記バーチャルコンテナの先頭を
示す信号が上記バッファメモリから出力された時点での
上記カウンタの値を上記ＳＴＭ−Ｎフレームに用いるＡ
Ｕポインタとし、上記ＡＴＭ信号に収容されているＳＴＭ信号がＴＵ−２
又はＴＵ−１２又はＴＵ−１１の場合、上記出力ＳＴＭ
−Ｎフレーム内のＶ２バイトの次のバイトから上記ＳＴ
Ｍフレームのセクションオーバヘッドと上記ＴＵ−２又
はＴＵ−１２又はＴＵ−１１内の上記Ｖ１バイト、Ｖ２
バイト、Ｖ３バイト、Ｖ４バイト以外の領域をバイト単
位で上記カウンタを用いてカウントアップし、上記バー
チャルコンテナの先頭を示す信号が上記バッファメモリ
から出力された時点での上記カウンタの値を、上記ＳＴ
Ｍ−Ｎフレームに用いるＴＵポインタとする手段で構成
されたことを特徴とする請求項１１記載のＡＴＭ／ＳＴ
Ｍ変換装置。