JP3245333B2

JP3245333B2 - Ｃｂｒ信号の位相跳躍防止方式

Info

Publication number: JP3245333B2
Application number: JP20583895A
Authority: JP
Inventors: 和宏内田; 真二高尾; 宏明白井; 健一橋本; 利明渡辺; 眞治太田; 仁上松
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1995-08-11
Filing date: 1995-08-11
Publication date: 2002-01-15
Anticipated expiration: 2015-08-11
Also published as: JPH0955746A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＳＤＨ網のＣＢＲ信
号をＡＴＭセルに変換して伝達する通信網における位相
跳躍防止方式に関する。

【０００２】近年，Ｂ−ＩＳＤＮ（Broad-bandＩＳＤ
Ｎ）に対応するＡＴＭによる通信の実用化が進められて
いる。ＡＴＭの場合，情報をＡＴＭセル化して伝送が行
われるが，中継回線を含む伝送網では通常ＳＴＭ（Sync
hronous Transfer Mode : 同期転送モード）により伝送
される。ＳＴＭは，国際的に標準化されたＳＤＨ(Synch
ronous Digital Hierarchy) により統一したネットワー
クが構築されつつあり，このＳＤＨがＢ−ＩＳＤＮによ
るサービス実現のためのユーザ・網インタフェース（Ｕ
ＮＩ）及びネットワーク・ノードインタフェース（ＮＮ
Ｉ）を提供するものである。

【０００３】一方，専用線や中継線等の時分割多重で連
続した固定ビットレートのＣＢＲ（Constant Bit Rate
）信号を伝送するＳＴＭ網では，ＳＤＨの仮想コンテ
ナ（ＶＣ）によりフレーム位相を示すポインタを付加し
たユニットで多重化情報が伝送されるが，その情報をＡ
ＴＭ網によりＡＴＭセル化して中継し，ＡＴＭ網から更
に既存のＳＴＭ網を介して伝送される構成のネットワー
クを利用する場合が多い。

【０００４】その場合，ＳＤＨ網で作成されたＳＤＨの
ポインタ情報を含む信号がＡＴＭセル化されてＡＴＭ網
により伝送される時，ＡＴＭ網の特性として輻輳発生時
にセル廃棄が発生する。この場合，廃棄されセルの中に
フレーム位相を表すポインタが含まれていると，ＡＴＭ
セルからＳＴＭの信号に変換する時に，元のフレーム位
相を保つことができなくなるので，その防止が望まれて
いる。

【０００５】

【従来の技術】図１１はＳＤＨ網をＡＴＭ網で中継する
通信網の説明図である。図１１に示すようにＳＴＭによ
るＳＤＨ網ＡとＳＤＨ網Ｂとの間の情報をＡＴＭ網を介
して伝送する通信網では，ＳＤＨ網ＡとＡＴＭ網の間及
びＡＴＭ網とＳＤＨ網Ｂにそれぞれ，ＳＴＭとＡＴＭの
相互変換を行う装置であるＳＡＣ（STM-ATM Converter)
−ＡとＳＡＣ−Ｂが設けられている。これらの各ＳＡＣ
は，ＳＤＨの仕様に従ったＳＴＭの信号をＡＴＭセルへ
変換してＡＴＭ網へ出力する機能と，ＡＴＭ網から入力
するＡＴＭセルを元のＳＤＨの仕様に従ったＳＴＭの信
号に変換する機能を備える。

【０００６】ここで，ＩＴＵ勧告によるＳＤＨは当業者
に知られているがその概要を図１２により説明する。Ｓ
ＤＨの多重化フォーマットは入れ子構造を採用してお
り，図１２に示すように多層構造となる。は既存の低
速回線（音声等の６４Ｋｂｐｓ）を収容するコンテナ
（Ｃ１）の一つであるＣ１１（１．５Ｍｂｐｓ≒６４Ｋ
ｂｐｓ×２４＋制御情報）であり，６４Ｋｂｐｓの音声
やデータ（ＣＢＲ信号）が２４チャネル分含まれてい
る。この信号の４周期分，すなわち１２５μｓ×４＝５
００μｓの信号に対し１バイトのパス管理用の情報を含
むパスオーバヘッド（ＰＯＨ）を付加したものがに示
すＶＣ（仮想コンテナ：Virtual Containar)−１１と呼
ばれる。このＶＣ−１１をに示すＴＵ（Tributary Un
it) −１１にマッピングするにあたり，ＴＵ−１１ポイ
ンタが付加される。

【０００７】このＴＵ−１１ポインタは，ＴＵ−１１の
固定フレームの先頭とＶＣ−１１の先頭（ＰＯＨの位置
でＶ５と呼ばれるバイト）までの時間差を表す値（オフ
セット値）である。このＴＵ−１１ポインタは，１２５
μｓのＴＵ−１１の固定の４マルチフレーム（５００μ
ｓ）の中の各フレームの先頭の，Ｖ１からＶ４までの４
バイトで規定され，この中のＶ４はリザーブ（未使用）
で，Ｖ１〜Ｖ３は図１３に示すように規定されている。
なお，Ｖ１〜Ｖ４の各バイトの識別はこのＴＵ−１１を
多重化した上位のＡＵ（Administrative Unit)のＳＯＨ
（Section OverHead)の中のＨ４と呼ばれるバイトの第
７，第８ビットによりマルチフレームの第１〜第４の各
フレームが表示される。

【０００８】図１３に示すＴＵ−１１ポインタを説明す
ると，図１３のＡ．に示すようにＶ１バイトの先頭の４
ビット（Ｎで表す）は新規データフラグ（ＮＤＦ：New
DataFlag)であり，その後の２ビット（Ｓで表す）がＴ
Ｕタイプ（ＴＵ−１１とＴＵ−２の区別），残りの２ビ
ット（ＩとＤで表す）及びＶ２バイトの８ビット（Ｉと
Ｄが交互に４ビットずつ表示）の合計１０ビットでポイ
ンタ値（ＴＵ−１１の多重化フレームの先頭からＶＣ−
１１のデータの先頭のＰＯＨが格納された位置までのバ
イト数）を表す。ここで，ＮＤＦが，“１００１”の時
はポインタが新規（変更）であることを表し，１０ビッ
トで表すポインタ値が有効となり，“０１１０”の時は
変更無しを表し，Ｖ１バイトの下位２ビットとＶ２バイ
トの８ビットは，交互に「Ｉ」（増加指定ビット）と
「Ｄ」（減少指定ビット）を表すビットとして作用し，
前のフレームの５つのＤのビット値が反転された場合
（反転５Ｄ）は，負スタッフ（１バイト分）の指示とし
て識別し，前のフレームの５つのＩのビット値が反転さ
れた場合（反転５Ｉ）は，正スタッフ（１バイト）の指
示として識別してスタッフィング（バイト単位）の動作
を行う。なお，この反転の判定は多数決論理で行う。ま
た，Ｖ３バイトは負のスタッフィングを行う時に負のア
クションバイトとして使用する。なお，正のスタッフア
クションバイトはＶ３バイトの次のバイトである。

【０００９】このようにＴＵ−１１，ＴＵ−２の複数種
を含むＴＵポインタや，後述する上位のＶＣ（Virtual
Containar)であるＶＣ−３等をＡＵに対して多重化する
時に使用するＡＵ（Administrative Unit)ポインタは，
何れも基本的な構成において上記図１３のＡ．と同様で
あり，通信網内の各階層のＶＣのパスを終端する装置に
おいて検出されてＶＣの先頭位置を識別して，同期や多
重分離等の処理を行うことが可能となる。

【００１０】次に上記図１２のＴＵ−１１を４個多重化
したものが，に示すＴＵＧ（Tributary Unit Group）
−２を構成する。さらにこのＴＵＧ−２を７組収容した
ＶＣがに示すＶＣ−３と呼ばれ，先頭にＰＯＨが付さ
れ，９行×８５バイトの形式で表現される。このＶＣ−
３は，ＶＣ−１１を２８個（約５０Ｍｂｐｓ）含んでい
る。次にこのＶＣ−３を３組収容して，に示すように
先頭の９行×９バイトの中の上側３行と下側５行にＳＯ
Ｈ（Section Over Head)を格納し，４行目にＡＵ−３ポ
インタを格納したＳＴＭ−１（Synchronous Transfer M
ode １）が構成される。

【００１１】次にＡＴＭの概要を図１４により説明す
る。図１４のＡ．はＡＴＭレイヤのセルの構成を示す。
ＡＴＭセルは全体が５３バイトで構成され，先頭の５バ
イトがＡＴＭヘッダ，後の４８バイトが情報フィールド
である。ＡＴＭヘッダは，ＮＮＩ（ネットワーク・ノー
ド・インタフェース）の場合，先頭の１２ビットがＶＰ
Ｉ（Virtual Path Identifier)，次の１６ビットがＶＣ
Ｉ（Virtual Channel Identifier) ，その後に３ビット
のＰＴ(Payroad Type)と１ビットのＣＬＰ（CellLoss P
riority) が設けられ，最後の５バイト目の８ビットが
ＨＥＣ（Header Error Control) である。

【００１２】ＡＴＭセルにより転送を行う時に，各種の
情報の種別により品質条件の違いを吸収するために，Ａ
ＴＭアダプテーションレイヤ（ＡＡＬ）が設けられてい
る。ＡＡＬは，セル分割組立サブレイヤ（ＳＡＲ：Segm
entation And Reassemblysublayer) とサービス品質要
求条件に応じてセル遅延ゆらぎ保証，送信側クロック周
波数の受信側回線，フレームの誤り制御，フロー制御を
行うコンバージェンスサブレイヤ（ＣＳ：Convergence
Sublayer) とで構成される。ＣＢＲ信号をＡＴＭセル化
して，元の信号に復元する場合に，ＩＴＵ勧告Ｉ．３６
３のＡＡＬタイプ１が利用されている。

【００１３】そのＡＡＬタイプ１のＳＡＲの仕様を図１
４により説明すると，ＡＴＭセルの情報フィールドの４
８バイトは，Ｂ．に示すようにＳＡＲ−ＰＤＵ（Protoc
ol Data Unit) として構成され, 先頭の１バイトがＳＡ
Ｒ−ＰＤＵヘッダ，残りの４７バイトがＳＡＲ−ＰＤＵ
ペイロードである。ＳＡＲ−ＰＤＵヘッダは，図１４の
Ｃ．に示すフォーマットを備え，先頭のビット（ビット
位置８）はＣＳＩ（Convergence Sublayer Indication)
であり，ＣＳ機能の有無を表し図１４のＤ．に示す。す
なわち，Ｄ．ののようにＣＳＩ＝０の場合はＣＳ機能
無しを表示し（ノンＰフォーマット），のようにＣＳ
Ｉ＝１の場合はＣＳ機能有りを表示し（Ｐフオーマッ
ト），この場合は，ＳＡＲ−ＰＤＵヘッダ（１バイト）
に続く１バイトがポインタ（ＣＢＲ信号のポインタ）を
表示し，このポインタにより，元のＣＢＲ信号の位相情
報（図１２ののＶ１）の位置（バイト数）を表示す
る。このポインタは，に示すように，当該ＣＳＩ＝１
を含む有効データ（ＳＡＲ−ＰＤＵのペイロード）と，
これに続くＡＴＭセルの有効データ（ＣＳＩ＝０）の中
の何れかのバイト位置を表す。

【００１４】ＳＡＲ−ＰＤＵヘッダのＣＳＩに続くビッ
ト位置７〜５はシーケンス番号（ＳＮ：Sequence Numbe
r)を表し３ビットで０〜７の番号が順番にサイクリック
に付与される。ビット位置４〜１はシーケンス番号保護
（ＳＮＰ：Sequence NumberProtection) の情報であ
り，ビット位置４〜２に巡回符号検査（ＣＲＣ）の制御
ビット，ビット位置１に制御ビットとＳＮの各ビットの
パリティが設定される。

【００１５】シーケンス番号（ＳＮ）は，各セルについ
て受信側でＳＮを識別することにより，セル廃棄（損
失）や誤挿入セルを検出でき，誤挿入セルは廃棄され，
セル廃棄を検出した場合（前のセルのＳＮと今回受信し
たセルのＳＮの差が２以上の場合），廃棄された個数だ
けダミーＳＡＲ−ＰＤＵを持つＡＴＭセルで補完する。
また，ダミーＳＡＲ−ＰＤＵは，許容される遅延変動内
にセルが到着しない場合にも，適当数だけ挿入される。
ＣＳプロトコル仕様では，ダミーのＡＴＭセルとして，
情報フィールドの部分をオール“１”かオール“０”，
または特定パターンの何れかに設定される。

【００１６】図１４のＤ．に示すように，ＳＡＲ−ＰＤ
Ｕは，ＣＳＩの表示により２種類のフォーマット（ポイ
ンタありと無し）を持ち，ＳＮが偶数の時にＣＳＩが
“１”の場合，ＳＡＲ−ＳＤＵ（サービスデータユニッ
ト）ペイロードの１バイト目がポインタ（上記ＳＤＨの
ＴＵ−１１ポインタやＡＵポインタと異なる）として機
能する。このポインタは，ＳＤＨのＣＢＲ信号（６４Ｋ
ｂｐｓ×ｎ（ｎ≧２）のような構造化データの境界位置
（ＴＵやＡＵの中のＶＣの先頭位置）を表示する。この
１バイトのビット位置７〜１はオフセット・フィールド
であり２セル分（当該セルの４６バイトと後続のセルの
４７バイト）の情報中の何れかのバイト位置を表示でき
る。

【００１７】上記図１２に示すＳＤＨによるＣＢＲ信号
を多重化したＶＣの信号は，上記図１１に示すＳＡＣ−
ＡにおいてＡＴＭセルに変換される。その場合，元の情
報を分割して，ＡＴＭセルのペイロード（ＡＡＬ用のＳ
ＡＲ−ＰＤＵヘッダ用の１バイト及びＣＳＩが“１”の
時のポインタのバイトを除く）の４７バイト（ポインタ
がある場合は４６バイト）として格納し，ＡＴＭセル化
してＡＴＭ網へ入力し，ＡＴＭ網からＳＴＭ網へ出力す
る時に，ＳＡＣ−ＢにおいてＡＴＭセルのヘッダ等を除
いてデセル化（セル組立）されて元のＣＢＲの多重化情
報に変換される。

【００１８】

【発明が解決しようとする課題】上記図１１の通信網の
中のＡＴＭ網では，ＡＡＬの制御により図１４のＣ．に
示すＳＡＲ−ＰＤＵヘッダのシーケンス番号（ＳＮ）を
チェックして，セル損失が検出されると，ダミーデータ
を生成して，ネットワークの受信側へ送信する。ところ
が，損失により失われたＡＴＭセルの中に，上記図１３
に示すＳＴＭ網で付加されたＴＵポインタ（Ｖ１〜Ｖ
２）の何れかが含まれていると，ダミーデータの補完に
よりセルの中身（ＳＡＲ−ＰＤＵヘッダ及びペイロー
ド）がオール“１”またはオール“０”，あるいは特定
パターンに変化してしまう。

【００１９】図１３のＢ．に示す例により説明すると，
はＳＴＭ網から送信されたＳＤＨの情報の中に含まれ
たＶ１とＶ２のバイトの内容であり，これらの情報がＡ
ＴＭ網を経由してＳＤＨ網で正常に受信されると同じ内
容となる。は上記のＶ１，Ｖ２の情報を含むＡＴＭ
セルがＡＴＭ網内でセル損失により失われて，ダミーデ
ータを補完してオール“１”になった状態を示す。この
ように，前フレームのＶ１，Ｖ２がの時，後のフレー
ムでのように変化すると，上記図１３のＡ．について
説明したように，Ｖ１バイトの２ビットとＶ２バイトの
８ビットの中の４つのＩビットが反転した状態になり，
多数決論理により正方向のスタッフィング指示と誤認識
してしまう。この場合，指示に従ってＳＴＭ網において
正スタッフの動作を行うとＶＣの位相跳躍が発生し，Ｃ
ＢＲ信号の多重分離等を正確に行うことができなくな
る。また，前フレームのビットによっては，負のスタッ
フィング指示と誤認識するケースもある。このような問
題は，上位のＶＣ−３，ＶＣ−４等がマッピングされた
ＡＵ３，ＡＵ４等のユニットに付加されるポインタの場
合にも同様に発生する。

【００２０】本発明はＣＢＲ信号を多重化したＳＴＭ信
号をＡＴＭ網で伝送して再びＳＴＭ信号に変換する時，
ＡＴＭ網におけるセル廃棄に伴うデータ補完による位相
跳躍とスタッフ誤認識による位相跳躍を防止することが
できるセル廃棄によるＣＢＲ信号の位相跳躍防止方式を
提供することを目的とする。

【００２１】

【課題を解決するための手段】図１は本発明の原理構成
を示す図である。図１の構成は，ＳＤＨ網のＣＢＲ信号
をＡＴＭセルに変換されてＡＴＭ網を伝送された後ＳＤ
Ｈ網へ渡すための，ＳＡＣ（ＳＴＭ−ＡＴＭ変換装置）
に設けられる。

【００２２】図１において，１はＡＴＭセルをＳＤＨ網
のＳＴＭの信号に変換するための書込み及び読出し制御
を含むバッファ手段，２はＡＴＭセルのＡＡＬによるシ
ーケンス番号（ＳＮ）を処理するＳＮ処理手段，３はＡ
ＡＬのＣＳ仕様によるＣＳＩ（Convergence Sublayer I
ndication)を識別して書込み，読出しを制御するＣＳＩ
処理手段，４はセルポインタ（セル内のＣＢＲ信号のフ
レーム位相情報（オフセット値））の位置を検出してそ
の位置を出力するセルポインタ処理手段，５はバッファ
手段１から読出されたＣＢＲ信号のポインタを保持し終
端する処理を行うポインタ処理手段，６は前回受信した
ＣＢＲ信号のポインタを保持する前ポインタ保持手段，
７はポインタ処理手段５の出力または前ポインタ保持手
段６の出力の一方を選択する切替手段である。

【００２３】本発明はＡＴＭセルのＡＡＬに含まれるＳ
Ｎ情報を用いてセル廃棄を検出してデセル化バッファへ
の書込みを制御すると共にＡＡＬに含まれるＣＳＩによ
りポインタを含むか否かを判別してＣＢＲ信号の領域を
抽出してバッファへ格納し，ＡＡＬのＣＳＩによりセル
ポインタを得て，その情報に従ってポインタ終端と前フ
レームのポインタの保持を行って，廃棄セルにポインタ
が含まれていた場合はポインタ値だけを前フレームの値
に切替えるものである。

【００２４】ＡＴＭセルはバッファ手段１へ供給され，
ヘッダ及びＡＡＬ仕様の制御情報を除いた元のＣＢＲ信
号（有効データ）が，バッファ手段１へ書込制御され
る。ＳＮ処理手段２でセル誤配を検出すると書込みを行
わないように制御し，セル廃棄が検出されると廃棄され
た個数のセルに対応するＣＢＲ信号の長さ分だけ読み出
しを行わないように制御しダミー信号（オール“１”ま
たはオール“０”）を補完する。ＣＳＩ処理手段３は，
セルのＡＡＬ仕様のＣＳ制御を行い，ＣＳＩ表示により
ＡＴＭセルの中のポインタ（１バイト）を含むか否かを
識別し，含む場合は，４６バイトを有効データとして書
込む指示をバッファ手段１へ出し，セルポインタを含ま
ない場合は４７バイトを有効データとして書込む指示を
バッファ手段１へ出す。セルポインタ処理手段は，ＡＴ
Ｍセルの中のＣＳＩがセルポインタを含むことを表示し
ていた場合に，４７バイトのＡＡＬのペイロードの中の
先頭のセルポインタ（１バイト）を抽出し，そのセルポ
インタ値を各部へ出力する。

【００２５】バッファ手段１に書込まれたＣＢＲ信号
は，ＳＤＨ網のフレームを構成するよう読出される。ポ
インタ処理手段５はバッファ手段１から読出されたＣＢ
Ｒ信号の中に含まれたフレーム位相の先頭位置を表すポ
インタ（例えば，ＳＤＨのＴＵ−１１ポインタ）を，セ
ルポインタ処理手段４から指示されたポインタ値により
抽出して，バッファ手段１からＣＢＲ信号の読出しの位
相が制御される。この時前ポインタ保持手段６も同じポ
インタを入力して保持し，同時に前回に（前フレーム
で）受信したポインタも同時に保持する構成を備え，前
フレームのポインタを出力側から発生している。切替手
段７はＣＢＲ信号のポインタ値（ＴＵ−１１ポインタ
等）以外は，ポインタ処理手段５を通った信号を選択し
てＳＤＨ網へ出力するが，セルポインタ処理手段４によ
り指示されたポインタ位置の信号については，ＳＮ処理
手段２の出力がセル廃棄を表示した場合には，前ポイン
タ保持手段６が保持する前回のポインタを選択するよう
切替え，セル廃棄が発生しない場合は，ポインタ処理手
段５から出力されるポインタを選択する。

【００２６】これにより，ＡＴＭセルが廃棄されてセル
に対応する長さのダミー信号（オール“１”またはオー
ル“０”）が補完された時にも，廃棄されたセルにポイ
ンタが含まれている場合には，ダミー信号の中のポイン
タ値だけは，前回のポインタ値と入れ替えられて，網同
期がとられているＳＤＨ網においてこれらのポインタが
ほとんど変更されることがないため位相跳躍を防止する
ことが可能となる。

【００２７】

【発明の実施の形態】図２は実施例１の構成図であり，
図３，図４は実施例１の正常動作時のタイミングチャー
ト（その１），（その２），図５，図６は実施例１のセ
ル廃棄発生時のタイミングチャート（その１），（その
２）である。

【００２８】図２の１０〜１２は図１のバッファ手段１
に対応し，１３〜１８で表す各部は図１の符号２〜７で
表す各手段に対応し，１０はデセル化バッファ，１１は
ライトアドレスカウンタ，１２はリードアドレスカウン
タ，１３はＳＣ処理部，１４はＣＳＩ処理部，１５はセ
ルポインタ処理部，１６はポインタ処理部，１７は前ポ
インタ保持部，１８はポインタ入替部である。

【００２９】最初に図３，図４を参照しながら，実施例
の動作を説明する。ＡＴＭセルは図３，図４のａ．に示
すように入力する。各ＡＴＭセルにはＡＡＬのプロトコ
ルにより付加されたＳＡＲ−ＰＤＵヘッダが付加され，
ＳＮ処理部１３においてその中のＳＮ（シーケンス番
号）をチェックする。正常な場合は，図３，４のｂ．に
示すようにＳＡＲ−ＰＤＵヘッダ内のＳＮの番号は０〜
７の順に発生し，７から０に戻る。また，図３，図４の
ｃ．に示す例では，ＳＮ処理部１３におけるセル廃棄の
判定結果は，全て正常であることを表すＯＫの判定結果
が順に発生している。

【００３０】ＣＳＩ処理部１４は，ＡＴＭセルのＡＡＬ
仕様のＳＡＲ−ＰＤＵヘッダの先頭ビットのＣＳＩを抽
出し，受信したＡＴＭセルがＰフォーマットセル（図１
４のＤ．の）かノンＰフオーマットセル（図１４の
Ｄ．の）であるかを検出する。ＳＮ処理部１３のＳＮ
チェックの結果とＣＳＩ処理部１４の判別結果により，
ライトアドレスカウンタ１１は，ＡＴＭセルの有効デー
タをデセル化バッファ１０への書き込みアドレスを生成
する。ライトアドレスは，ＣＢＲ信号の領域だけイネー
ブルとなり，ヘッダ部及びセル廃棄検出時にはディセー
ブルとなることで，有効なＣＢＲ信号の領域のみがデセ
ル化バッファ１０に書き込まれる。

【００３１】図３，図４のｄ．の場合，セル１−０の場
合は，ＣＳＩ＝１でありその後はＣＳＩ＝０である。Ａ
ＴＭセルのペイロードの中の有効データ（ＣＢＲ信号）
は，上記図１４のＣ．に説明したようにＣＳＩ＝１の場
合は４６バイトで，ＣＳＩ＝０の場合は４７バイトであ
り，図３，図４のｅ．に示すように，ＣＳＩの値に対応
してライトアドレスカウンタ１１のライトアドレスは，
セル１−０（ＣＳＩ＝１）に対し０−０〜０−４５の４
６バイト，セル１−１（ＣＳＩ＝０）に対し１−０〜１
−４６の４７バイトの書込アドレスを発生している。こ
れに対応してリードアドレスカウンタ１２も図３，図４
のｊ．に示すように，書込まれた各セルに対応したバイ
ト数の読出しアドレスが，一定の遅延時間（この例では
１セル分の遅延時間）の後に発生して読出しが行われ
る。

【００３２】セルポインタはＣＢＲ信号のフレーム境界
を示す情報でり，その情報によりデセル化バッファ１０
からＣＢＲ信号を読み出す時のフレーム位相情報とな
る。その位相情報に従い，デセル化バッファ１０からＣ
ＢＲ信号をそのフレームに同期して読み出す。また，こ
の位相情報によりＣＢＲ信号に含まれるポインタの位相
が特定でき，その情報に従ってポインタ終端及び前回
（前フレーム）のポインタの保持を行う。図３の例で
は，ａ．に示すセル１−０のＣＳＩがｄ．に示すように
“１”であり，ＡＴＭセルにポインタ（Ｐで表示）が設
定されていることが分かる。このポインタ（Ｐ）はセル
ポインタ処理部１５で抽出されると，Ｐにより指示され
たデータ内のポイント値に格納されたＣＢＲポインタを
抽出する処理を行う。また，前ポインタ保持部１７は，
新たなポインタの値を保持すると共に，前回のポインタ
も保持して出力を行う。

【００３３】具体的には，セルポインタ処理部１５に
は，図３，図４のｆ．に示すセルポインタダウンカウン
タ（図２は図示省略）を備え，ポインタＰ（その数値を
ｎとする）を抽出すると，その数値（＝ｎ）が設定され
て，デセル化バッファ１０から読み出した各バイト毎に
１つずつダウンカウントを行って，０になった時に，Ｃ
ＢＲ信号のポインタ（図３のａ．のセル１−１に含まれ
たＸ１で表す値）が図３，図４のｇ．に示すタイミング
で抽出される。このＣＢＲ信号のポインタＸ１（ポイン
タアドレスであり，Ｖ１，Ｖ２を一般化して表したも
の）の抽出の後は，一定バイト数（図３，図４の例では
ｎバイト）毎に発生し，ほぼ２セルに１つのポインタ
（Ｘ３，Ｘ５，Ｘ７，・・・）が表れる。

【００３４】このＣＢＲポインタ（図３，図４のＸ１，
Ｘ３等）を含むＣＢＲ信号のデータは，デセル化バッフ
ァ１０からリードアドレスカウンタ１２により，ＣＢＲ
信号と共に１セル分遅延して図３，図４のｊに示すよう
に読み出され，ＣＢＲポインタアドレス（Ｘ１等）の読
み出し時のタイミングは，図３，図４のｇ．を１セル分
遅延したｈ．に示すタイミングである。このｈ．の信号
はセルポインタ処理部１５から発生し，このタイミング
でＣＢＲポインタ廃棄判定が行われ，ｉに示すようにＡ
ＴＭセルの２セル毎にＯＫかＮＧを発生する。ポインタ
処理部１６と前ポインタ保持部１７は，図３，図４のｋ
に示すようにＣＢＲポインタ（Ｘ７，Ｘ１，Ｘ３，Ｘ
５，Ｘ７・・）が２セル毎に順番に供給される。

【００３５】ポインタ処理部１６はＣＢＲポインタが読
み出されるタイミングで現在のＣＢＲポインタを出力
し，その他のタイミングではデセル化バッファ１０から
の読み出し信号（ＣＢＲ信号）を出力し，前ポインタ保
持部１７からはＣＢＲポインタのタイミングで前回のＣ
ＢＲポインタを出力する。ポインタ入替部１８において
選択が行われる。なお，リードアドレスカウンタ１２
は，セル廃棄が発生した場合，後述（図５，図６）する
ようにダミーデータを発生する。

【００３６】ポインタ入替部１８は，ＳＮ処理部１３か
らのセル廃棄の判定出力（図３，図４のｃ．）と，セル
ポインタ処理部１５からのＣＢＲポインタのタイミング
（図３，図４のｈ．）を受け取って，ＣＢＲポインタの
タイミングでセル廃棄が発生すると，前ポインタ保持部
１７に保持するポインタを選択するが，それ以外の場合
はポインタ処理部１６の出力である現フレームのポイン
タを選択する。図３，図４の場合，ｋ．に示すように，
ＣＢＲポインタは現フレーム（書込み時から１セル分遅
延）のポインタが選択される。こうして，図３，図４の
ｌ（エル）に示すように，ポインタ入替部１８により選
択されたＣＢＲポインタを含み，ＡＴＭセルの中のＡＴ
ＭヘッダやＡＡＬのヘッダ等を除いて連続するＣＢＲ信
号が出力される。この場合，ＣＢＲポインタはＡＴＭセ
ルに含まれた元のＸ７，Ｘ１がそのまま使用されてい
る。

【００３７】図５，図６により実施例１のセル廃棄発生
時の動作を，主として正常時と異なる点について説明す
る。図５のａ．に示すセル１−３が廃棄されていた場
合，ｂ．に示すようにＳＮ処理部１３（図２）で廃棄が
検出されると，図６のｃ．に示すように，次のセル１−
４が入力された時点で廃棄判定（ＮＧ）出力が発生す
る。ライトアドレスカウンタ１１は廃棄セルの間も書き
込みを停止する。この廃棄セルのＣＢＲ信号を受信した
ものと想定した時間から１セルの遅延時間後に，図６の
ｊに示すようにデセル化バッファ１０からリードアドレ
スカウンタ１２により廃棄区間の読み出しを停止するこ
とで補完データ（オール“１”のダミーデータとする）
が補完されたＣＢＲ信号が読み出される。

【００３８】一方，ＣＢＲポインタ廃棄判定出力（図６
のｉ）が，ＮＧとなって廃棄セルにＣＢＲポインタを含
まれていることを表示すると，ポインタ入替部１８は補
完データの中のＣＢＲポインタ位置（１バイト）をセル
ポインタ処理部１５により駆動され，その内容を前ポイ
ンタ保持部１７が保持するＣＢＲポインタ（図６の例で
はＸ１）と入れ替える。これにより，図６のｌ（エル）
に示すように廃棄セルのデータ（オール“１”）は失わ
れているが，ポインタの値は廃棄されたものと異なる
が，前回の値と入れ替えられる。

【００３９】こうして，廃棄セルにＣＢＲポインタが含
まれていた場合にも，ＡＴＭ網からセルをＳＴＭに変換
し伝送するＳＤＨ網において，補完（ダミー）データに
よるスタッフ誤認識を行うという事態を防止できる。ま
た，廃棄セルに含まれていたポインタが何らかのポイン
タアクション（正スタッフ，負スタッフ）を示していた
としても，廃棄されポインタアクションは転送できない
が，その後に受信するポインタの連続一致によりポイン
タが更新されることで，ＮＤＦ（ニュー・データ・フラ
グ：図１３のＡ．参照）イネーブルや正負のスタッフア
ドレスのポインタの増減には対応できる。

【００４０】上記実施例１において，廃棄セルの中にポ
インタが含まれていた場合は，ポインタ値のみを前回の
ポインタに入れ替えている。通常，ポインタが廃棄され
た後，正常に復旧した（ポインタの廃棄がなくなった）
か否かの判定は，通常連続して一定回数だけ同じ内容を
受信したことを確認することにより行っているが（ポイ
ンタ値の保護），この実施例１のように，ポインタの入
替えを行った場合，複数回の確認（保護）なしに１回目
に受信したポインタ値により更新する。これにより，Ｓ
ＤＨ網でのポインタ増減の早期実行を行うことができ
る。

【００４１】図７は実施例２の構成図である。図７にお
いて，１０〜１８は上記図２に示す実施例１の同一符号
の各部と同じであり説明を省略する。１９はオール
“１”補完部，２０は廃棄セルカウンタである。

【００４２】この実施例２は，基本的には上記図２の実
施例１と同様にポインタを含むセルが廃棄された場合
に，補完データ内のＣＢＲポインタとして保存した前ポ
インタの値に切替えていた。しかし，セル廃棄が発生し
その中にスタッフアクションを含んでいた場合，送信側
のＳＤＨ網Ａ（図１１参照）で指示したスタッフアクシ
ョンが受信側のＳＤＨ網Ｂ（図１１参照）でセル廃棄に
よりポインタ増減が遅れると，ＳＤＨ網ＡとＳＤＨ網Ｂ
の周波数ずれによるバイト調整（周波数ジャスティフィ
ケーション）ができず，データのビット誤りが発生する
可能性がある。

【００４３】この実施例２では，ＳＮ処理部１３におい
てセル廃棄を検出すると，廃棄セルの数を廃棄セルカウ
ンタ２０においてカウントする。この廃棄セルカウンタ
２０は，カウント値が予め設定された数ｎを越えると出
力を発生し，オール１補完部１９を駆動する。オール１
補完部１９は，駆動されると連続オール“１”データを
送出する。この出力を受け取るＳＤＨ網（図１１のＳＤ
Ｈ網Ｂに相当）では，連続したオール“１”を，警報信
号（ＡＩＳ：Alarm Indication Signal)として識別し，
ＡＴＭ網の障害をＳＤＨ網Ｂに伝達することができる。

【００４４】次に図８，図９は実施例３の構成を示し，
図８は実施例３のＳＴＭ−ＡＴＭ変換部の構成，図９は
実施例３のＡＴＭ−ＳＴＭ変換部の構成である。この実
施例３は，ポインタを含むセル廃棄がＡＴＭ網において
発生してもＳＤＨ網において位相跳躍が起きることを防
止するものであり，図８に示す構成は，上記図１１のＳ
ＡＣ−Ａに相当し，図９の構成は上記図１１のＳＡＣ−
Ｂに相当する。

【００４５】図８において，３０はセル化バッファ，３
１はＡＡＬタイプ１ヘッダ付加部，３２は第１セルヘッ
ダ付加部，３３は第２セルヘッダ付加部である。ＣＢＲ
データは，連続信号（例えば，図１２ののＴＵ−１
１）として入力されると，セル化バッファ３０に格納さ
れ，次にＡＡＬタイプ１ヘッダ付加部３１で，１バイト
のヘッダ（図１４のＣ．参照）が付加される。この時，
ＣＢＲデータのフレーム位相を示すポインタ（ＴＵ−１
１の場合，Ｖ１）を指示するセルの場合，先頭のＣＳＩ
ビットを“１”とし，ＳＮ及びＳＮＰが付加されたヘッ
ダを作成し，これに続く１バイトにＶ１バイトの位置を
表すポインタを設定し，残りの４６バイトにＣＢＲデー
タが設定されたＡＴＭセルのペイロードが形成される。
ポインタを含まない場合は，ＡＡＬタイプ１ヘッダ内の
ＣＳＩビットを“０”とし，そのヘッダに続く４７バイ
トのＣＢＲ信号を設定したＡＴＭセルのペイロードが形
成される。ＡＡＬタイプ１ヘッダ付加部３１で形成され
たペイロード部の信号は，第１，第２の各セルヘッダ付
加部３２，３３に並列に供給される。第１セルヘッダ付
加部３２と第２セルヘッダ付加部３３は，それぞれ５バ
イトのＡＴＭヘッダ（図１４のＡ．参照）を付加する
が，それぞれのＶＰＩ（バーチャルパス識別子）を異な
らせて，行先としてＡＴＭ−ＳＤＨ変換部（図９）の現
用側の受信回路と，予備側の受信回路が指定される。従
って，ＡＴＭ網の異なる２つのＶＰＩに対応するパス
が，それぞれ現用の経路と予備の経路に相当し，同じＣ
ＢＲ信号を含むＡＴＭセルは，それぞれ図９に示す現用
と予備の受信回路へ入力する。

【００４６】図９において，１０ａ〜１６ａの各部は現
用系の回路を構成し，１０ｂ〜１６ｂは予備系の回路を
構成し，それぞれ図２に示す実施例１の１０〜１６の各
部に対応し説明を省略するが，２１は両系のポインタ処
理部１６ａ，１６ｂの出力から一方を選択するセレクタ
である。

【００４７】上記図８に示す構成によりＡＴＭ網に送出
された現用系，予備系のＡＴＭセルは，別ルートを経由
して図９の現用，予備の入力端子で受信され，それぞれ
の回路へ入力される。各系の回路において，ＳＮ処理部
１３ａ，１３ｂによりセル廃棄の検出を行い，ＣＳＩ処
理部１４ａ，１４ｂでＣＳＩを識別して，デセル化バッ
ファ１０ａ，１０ｂへの書き込み及び読み出しの制御を
行い，セルポインタ処理部１５ａ，１５ｂでＣＲＢ信号
のポインタの処理を各系において上記実施例１と同様に
行う。この場合，両系のＡＴＭセルのペイロード部は全
く同一の情報となり，セルポインタも同一となることか
ら，デセル化バッファ１０ａ，１０ｂからのＣＢＲデー
タの読み出し位相も同期することになる。

【００４８】この構成において，セレクタ２１は，ＳＮ
処理部１３ａからの出力がセル廃棄を検出しないことを
表示している場合は，セルポインタ処理部１５ａにより
ＣＢＲ信号のポインタの位置において，現用系のポイン
タ処理部１６ａの出力を選択する。しかし，現用系のＳ
Ｎ処理部１３ａからセル廃棄の検出出力を発生し，その
中にＣＢＲ信号のポインタが含まれていることがセルポ
インタ処理部１５ａの出力により識別すると，単純にセ
レクタ２１は予備系のポインタ処理部１６ｂから出力さ
れる予備系のポインタを選択するよう切り替える。

【００４９】上記実施例３の図８の構成では，ＳＴＭ−
ＡＴＭの変換を行う装置において，ＳＤＨ網からのＣＢ
Ｒ信号をＡＴＭセルに変換する時，第１，第２セルヘッ
ダ付加部３２，３３を用いて，２つのＡＴＭセルを発生
していた。このように２つのセルヘッダ付加部を使用す
るのは，ハード構成が増大するのでこれを改善する方式
がある。それは，１種類のＶＰＩをもつセルを生成して
現用として送出すると共にそのセルをコピーして，元の
セルとは別ルートとなるＶＰＩを付加して予備として送
出する。これらの各ＡＴＭセルは，上記図９に示す構成
で受信すると，現用と予備の処理が同期しポインタのセ
レクトが可能となる。

【００５０】更に，現用と予備系のＡＴＭセルのＳＮ
（シーケンス番号）を監視し，現用系のみの廃棄セルに
ポインタが含まれていた場合は，予備系のポインタを選
択し，両系において同一のポインタを含むセルが廃棄さ
れた場合は現用系のポインタを選択する。また，図９の
構成において，現用と予備系の両方のＳＮを監視し，現
用系だけの廃棄セルにポインタが含まれていた場合は，
予備系のポインタを選択し，両系において，同一のポイ
ンタを含むセルが廃棄された場合は，上記実施例２（図
７参照）のオール１補完部１９と同様の回路により連続
したオール１を送出し，これを受信するＳＤＨ網（図１
１のＳＤＨ網Ｂ）でＡＩＳを検出させることで，ＡＴＭ
網の障害をＳＤＨ網に伝達することができる。

【００５１】上記の実施例１〜３の構成では，ＳＴＭ−
ＡＴＭの変換装置（図１１のＳＡＣ−Ａ）へ入力するＣ
ＢＲ信号のポインタにスタッフアクション（図１３の
Ａ．に示す正スタッフ，負スタッフの指示）を含んでお
り，これを含むＡＴＭセルを受信するＡＴＭ−ＳＴＭの
変換装置（図１１のＳＡＣ−Ｂ）においてポインタが廃
棄された場合の対策を施していたが，次の実施例４はＳ
ＴＭ−ＡＴＭの変換装置において，ＳＤＨ網とＡＴＭ網
のクロック周波数の差によって生じるスタッフを完全に
吸収し，ＡＴＭ−ＳＴＭの変換装置において一切のスタ
ッフアクションが発生しないようにＣＢＲ信号をセル化
したものである。

【００５２】図１０は実施例４の構成図である。図中，
４０はＳＤＨ網Ａ（図１１参照）のクロックをカウント
するフレームカウンタ，４１はフレームカウンタの出力
に対応するライトアドレスアドレス発生部，４２はＣＢ
Ｒデータを書き込んでスタッフ吸収を行って読み出され
るスタッフ吸収バッファ，４３はＡＴＭ網クロックをカ
ウントするフレームカウンタ，４４はリードアドレス発
生部，４５はポインタ付加部，４６はセル化バッファで
ある。

【００５３】動作を説明すると，ＳＴＭ−ＡＴＭ変換装
置において，セル化されるＣＢＲ信号は，一旦スタッフ
吸収バッファ４２に蓄積される。この時ＳＤＨ網のクロ
ックを使用し，ＣＢＲ信号のフレームカウンタ４０を動
作させ，そのカウンタのカウント値をライトアドレス４
１として，ＣＢＲ信号のポインタを除く（例えば，ＳＴ
ＭのＶＣ−１１，ＶＣ−２，ＶＣ−３，ＶＣ−４等の各
バーチャルコンテナ）データを書き込む。また，入力側
のＳＤＨ網のＣＢＲ信号に含まれるポインタを終端し，
正負スタッフ検出時には，指示されたスタッフィング
（正，負）の位相により書き込みの位相調整を行う。

【００５４】例えば，ＴＵ−１１を終端し，正スタッフ
を検出した場合は，検出したフレームのＶ３バイト（図
１３のＡ．に示す負スタッフアクションバイト）の次の
バイトの書き込みをディセーブルとし，負スタッフの場
合は，同フレームのＶ３バイトの書き込みをイネーブル
とすることで位相調整を行う。こうして，スタッフ吸収
バッファ４２に書き込む時に，入力側のＳＤＨ網におけ
るポインタを終端する。

【００５５】スタッフ吸収バッファ４２から読み出す時
は，ＡＴＭ網からのクロックを使用し，ＣＢＲ信号のフ
レームカウンタ４３を動作させ，そのカウント値に従っ
てＣＢＲ信号のポインタを除くデータを読み出す。読み
出したデータはポインタ付加部４５においてＡＴＭ網の
クロックに同期した固定ポインタ値が付加され，セル化
バッファ４６を介してセル化されＡＴＭ網へ出力され
る。

【００５６】ポインタ値を含むセルが廃棄された場合
は，ＳＡＣ−Ｂ（図１１参照）において固定ポインタ値
を補完する。この図１０の構成によりＡＴＭ網を伝送さ
れた信号は，ＡＴＭ網においては一切のポインタアクシ
ョンをする必要がなくなり，信頼性を向上できる。

【００５７】

【発明の効果】本発明によれば，同期モード（ＳＴＭ）
情報を非同期転送モード（ＡＴＭ）情報に変換して伝達
する通信網において，ＡＴＭ網におけるセル廃棄に伴う
データ補完による位相跳躍とスタッフ誤認識による位相
跳躍を防止することができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】実施例１の構成図である。

【図３】実施例１の正常動作時のタイミングチャート
（その１）を示す図である。

【図４】実施例１の正常動作時のタイミングチャート
（その２）を示す図である。

【図５】実施例１のセル廃棄発生時のタイミングチャー
ト（その１）を示す図である。

【図６】実施例１のセル廃棄発生時のタイミングチャー
ト（その２）を示す図である。

【図７】実施例２の構成図である。

【図８】実施例３のＳＴＭ−ＡＴＭ変換部の構成を示す
図である。

【図９】実施例３のＡＴＭ−ＳＴＭ変換部の構成を示す
図である。

【図１０】実施例４の構成図である。

【図１１】ＳＤＨ網をＡＴＭ網で中継する通信網の説明
図である。

【図１２】ＩＴＵ勧告によるＳＤＨの概要の説明図であ
る。

【図１３】ＴＵ−１１ポインタの説明図である。

【図１４】ＡＴＭの概要の説明図である。

【符号の説明】

１バッファ手段２ＳＮ処理手段３ＣＳＩ処理手段４セルポインタ処理手段５ポインタ処理手段６前ポインタ保持手段７切替手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者高尾真二福岡県福岡市博多区博多駅前三丁目22番８号富士通九州ディジタル・テクノロジ株式会社内 (72)発明者白井宏明神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者橋本健一神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者渡辺利明神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者太田眞治神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者上松仁東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内 (56)参考文献特開平６−97955（ＪＰ，Ａ) 特開平５−37549（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/56 H04J 3/00

Claims

(57)【特許請求の範囲】

【請求項１】ＳＤＨ網のＣＢＲ信号をＡＴＭ網を介し
て他方のＳＤＨ網へ伝送する通信網において，前記ＡＴ
Ｍ網と他方のＳＤＨ網の間に設けられたＡＴＭ−ＳＴＭ
変換回路は，ＡＴＭセルのセル廃棄を検出するＳＮ処理
手段と，ＡＡＬヘッダのＣＳＩ信号を識別するＣＳＩ処
理手段と，セルポインタを検出してＣＢＲ信号のポイン
タを指示するセルポインタ処理手段と，ＡＴＭセルのＡ
ＴＭヘッダ及びＡＡＬヘッダを除いたＣＢＲ信号の書込
みと，ＳＤＨ網に同期して読出しを行い，セル廃棄の検
出時に特定のダミーデータを発生するバッファ手段と，
前記バッファ手段から読出されたＣＢＲ信号のポインタ
の処理を行うポインタ処理手段と，前回のポインタを保
持する前ポインタ保持手段と，前記ポインタ処理手段と
前ポインタ保持手段の出力の一方を選択する切替手段と
を備え，前記切替手段は通常はポインタ処理手段の出力
を選択し，廃棄セルの中にＣＢＲ信号のポインタが含ま
れていると，前ポインタ保持手段のポインタを選択する
ことを特徴とするＣＢＲ信号の位相跳躍防止方式。
【請求項２】請求項１において，前記切替手段によ
り，前ポインタ保持手段の出力を選択した後，セル廃棄
の検出が無くなると，その後に最初に受信したポインタ
値を選択するよう前記切替手段を切替えることを特徴と
するＡＴＭ網を介するＣＢＲ信号の位相跳躍防止方式。
【請求項３】請求項１または２において，前記ＳＮ処
理手段により廃棄セルの検出出力を計数する廃棄セルカ
ウンタと，前記廃棄セルカウンタが一定以上になると駆
動され前記切替手段からの出力を連続１のデータにする
オール１補完部を備えることを特徴とするＡＴＭ網を介
するＣＢＲ信号の位相跳躍防止方式。
【請求項４】ＳＤＨ網のＣＢＲ信号をＡＴＭ網を介し
て他方のＳＤＨ網へ伝送する通信網において，送信側の
ＳＤＨ網とＡＴＭ網の間に設けられた変換部は，ＣＢＲ
信号をセル化してＡＡＬヘッダを付加した後，異なるＶ
ＰＩを持つＡＴＭセルヘッダを付加する第１と第２のセ
ルヘッダ付加部を備え，前記２つのセルヘッダ付加部の
出力をそれぞれＡＴＭ網へ出力し，前記ＡＴＭと受信側
のＳＤＨ網の間に設けられた変換部は，現用と予備の変
換回路を備え，前記現用と予備の各変換回路は，請求項
１に記載のＳＮ処理手段，ＣＳＩ処理手段，セルポイン
タ処理手段，バッファ手段，及びポインタ処理手段とを
備え，前記現用と予備の各変換回路のポインタ処理手段
からの出力が入力されるセレクタを設け，前記セレクタ
は現用の変換回路でＣＢＲ信号のポインタを含むセル廃
棄を検出しない状態では現用の変換回路の出力を選択
し，前記現用の変換回路においてＣＢＲ信号のポインタ
を含むセル廃棄が検出されると予備の変換回路の出力を
選択することを特徴とするＣＢＲ信号の位相跳躍防止方
式。
【請求項５】ＳＤＨ網のＣＢＲ信号をＡＴＭ網を介し
て他方のＳＤＨ網へ伝送する通信網において，送信側の
ＳＤＨ網とＡＴＭ網の間に設けられた変換部は，ＣＢＲ
信号をセル化してＡＡＬヘッダを付加した後，ＡＴＭセ
ルヘッダを付加してＡＴＭセルを送出するセルヘッダ付
加部とを備え，前記送出されるＡＴＭセルを複写してＡ
ＴＭセルヘッダのＶＰＩを変更して送出し，前記ＡＴＭ
と受信側のＳＤＨ網の間に設けられた変換部は，請求項
４に記載の現用と予備の前記各変換回路と，前記の変換
回路の出力を選択する前記セレクタとを備えることを特
徴とするＣＢＲ信号の位相跳躍防止方式。
【請求項６】請求項４または５において，前記ＡＴＭ
と受信側のＳＤＨ網の間に設けられた変換部の現用の変
換回路は，請求項１に記載の前ポインタ保持手段と，ポ
インタ処理手段と前ポインタ保持手段の出力の一方を選
択する切替手段とを備え，前記セレクタは，現用と予備
の各変換回路の両方のＳＮ処理手段とポインタ処理手段
とを監視し，現用側だけが廃棄セルにポインタを含まれ
ていた場合は，予備の変換回路の出力を選択し，両方の
廃棄セルにポインタを含む場合は，現用側の前記切替手
段の出力を選択することを特徴とするＣＢＲ信号の位相
跳躍防止方式。
【請求項７】請求項４または５において，前記セレク
タは，現用と予備の各変換回路の両方のＳＮ処理手段と
ポインタ処理手段とを監視し，現用側だけが廃棄セルに
ポインタを含まれていた場合は，予備の変換回路の出力
を選択し，両方の廃棄セルに同一ポインタを含む場合
は，オール１データを送出して，網に対して警報信号を
検出させることを特徴とするＣＢＲ信号の位相跳躍防止
方式。
【請求項８】ＳＤＨ網のＣＢＲ信号をＡＴＭ網を介し
て他方のＳＤＨ網へ伝送する通信網において，ＳＤＨ網
から入力するＣＢＲ信号をＡＴＭセルに変換するＳＴＭ
−ＡＴＭ変換部は，スタッフ吸収バッファを備え，書き
込み時に前記入力側のＳＤＨ網のクロックで動作するフ
レームカウンタによりＣＢＲ信号のポインタを除いたＣ
ＢＲのデータの書き込みを行うと共に，ＣＢＲ信号のポ
インタによる正負のスタッフィングは書き込み時の位相
調整により行い，前記スタッフ吸収バッファからの読み
出し時に，前記ＡＴＭ網のクロックにより動作するフレ
ームカウンタによりＣＢＲ信号のポインタを除くデータ
を読み出し，前記読み出されたデータにＡＴＭ網のクロ
ックに同期したポインタを付加してセル化回路において
ＡＴＭセルに変換してＡＴＭ網へ送出することを特徴と
するＣＢＲ信号の位相跳躍防止方式。