JP3204609B2 - ソースクロック再生回路を有するセル受信装置 - Google Patents

ソースクロック再生回路を有するセル受信装置

Info

Publication number
JP3204609B2
JP3204609B2 JP32536095A JP32536095A JP3204609B2 JP 3204609 B2 JP3204609 B2 JP 3204609B2 JP 32536095 A JP32536095 A JP 32536095A JP 32536095 A JP32536095 A JP 32536095A JP 3204609 B2 JP3204609 B2 JP 3204609B2
Authority
JP
Japan
Prior art keywords
cell
buffer
source clock
payload
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32536095A
Other languages
English (en)
Other versions
JPH09162895A (ja
Inventor
井 章 人 福
木 忍 八
崎 克 之 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP32536095A priority Critical patent/JP3204609B2/ja
Priority to US08/759,879 priority patent/US6061352A/en
Publication of JPH09162895A publication Critical patent/JPH09162895A/ja
Application granted granted Critical
Publication of JP3204609B2 publication Critical patent/JP3204609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、固定速度の情報を
ＡＴＭ形式で伝送する際に使用するセル受信装置に関す
る。
【０００２】
【従来の技術】情報をセルと呼ばれる固定長のパケット
により伝送し交換するＡＴＭ伝送・交換方式では、伝送
途中でセルの損失（廃棄）やビット誤りが発生する。こ
のため、セルの損失やビット誤りを復元するために、オ
クテットインタリーブとエラー訂正とを組み合わせたエ
ラー訂正方式が用いられる場合がある。また、送信側の
固定速度情報の速度（ソースクロック）を受信側で復元
するために、ソースクロック再生方式が用いられる場合
がある（ＩＴＵ−Ｔ勧告Ｉ．３６３）。
【０００３】図２はこの種のセル受信装置で扱うセルの
構造を示している。ヘッダ３１は、セルの宛先などを示
す情報であるが本装置では使用しない。ＡＡＬヘッダ３
２は、セルの損失（廃棄）を受信側で検出するために使
用する情報である。ＡＡＬヘッダ３２には、送信側にお
いて連続番号が挿入される。情報はペイロード３３に挿
入されて伝送される。
【０００４】以下では、まず、オクテットインタリーブ
とエラー訂正とを組み合わせたエラー訂正方式と、適応
クロック方式によるソースクロック再生について説明す
る。
【０００５】図３は端末から受信した情報にエラー訂正
方式を施しセルの組み立てを行うセル送信側の処理を説
明するための図である。セル送信側では、まず端末から
受信した情報（図３（ａ））を１２４オクテット受信す
る毎に４オクテットのエラー訂正符号を付加し、１２８
オクテット長のブロックを組み立てる（図３（ｂ））。
この１２８オクテット長のブロックは、１２８×４７オ
クテットのインタリーブ用メモリ４１のｘ方向に順次書
き込まれる。そして、インタリーブ用メモリ４１に全て
データが書き込まれた後、ｙ方向に順次読み出され、オ
クテットインタリーブされた４７オクテット毎のデータ
となる（図３（ｃ））。セル送信側では、この４７オク
テットのデータを図３に示すセルのペイロード３３に挿
入して伝送する（図３（ｄ））。
【０００６】次に、このセルを受信する側の処理につい
て説明する。図４はセル受信側の処理を説明するための
図である。受信したセルは、まずＡＡＬヘッダに挿入さ
れている連続番号が確認される。連続番号に抜けがない
場合、受信したセルのペイロードに挿入されている４７
オクテットのデータ（図４（ａ））は、１２８×４７オ
クテットサイズのインタリーブ用メモリ５１のｙ方向に
順次書き込まれる（図４（ｂ））。連続番号に抜けがあ
る場合は、受信したセルのペイロードに挿入されている
４７オクテットのデータ（図４（ａ））をインタリーブ
用メモリ５１に書き込む際、廃棄セル数分の領域を空け
（図４（ｃ））、データをインタリーブ用メモリ５１に
書き込む。そして、インタリーブ用メモリ５１に全てペ
イロードを書き込んだ後、ｘ方向に順次読み出して１２
８オクテット毎のデータ戻す（図４（ｄ））。この１２
８オクテットのデータの最後の４オクテットは送信側に
おいて付加したエラー訂正符号である。このエラー訂正
符号により、セル廃棄により失われた情報を復元する。
【０００７】例えば、１セルの廃棄が発生した場合（図
４（ｃ））、インタリーブ用メモリ５１のｙ方向１列分
のデータが失われる。この場合、インタリーブ用メモリ
５１からｘ方向に１２８オクテット毎にデータを読み出
すと、１２８オクテットのうちの１オクテット分のデー
タが失われる（図４（ｅ））。この失われた１オクテッ
トをエラー訂正符号により復元する。
【０００８】エラー訂正方式ではこのようにして、伝送
途中でセル廃棄により失われた情報を復元する。
【０００９】次に、適応クロック方式によるソースクロ
ック再生について、図５を用いて説明する。適応クロッ
ク方式は、受信したセルのペイロードを一旦バッファ６
１に書き込み、このバッファ６１の使用レベルが一定に
なるように、バッファ６１の読み出しクロックをＰＬＬ
（フェーズロックループ）６２によって制御する方式で
ある。固定速度の情報をセルに組み立てて送信する場
合、セルは一定間隔で送られる。このため受信側では、
バッファ６１の使用レベルを一定に制御することで、送
信側の固定速度情報の速度（ソースクロック）を再生す
ることができる。
【００１０】本発明が対象とするセル受信装置は、固定
速度の情報から組み立てられたセルを受信し、もとの固
定速度の情報を復元する装置であり、上記のエラー訂正
方式の処理と、適応クロック方式によるソースクロック
再生の処理を行う。
【００１１】図６はこの種のセル受信装置の従来例であ
る。図６において、７１は受信したセルのＡＡＬヘッダ
を処理し、ペイロードを分離するセル分離手段である。
７２はセル分解手段で分離されたペイロードを格納して
遅延ゆらぎの吸収を行う第１のバッファである。７３は
オクテットインタリーブ処理を行うインタリーブ用メモ
リである。７４はインタリーブ用メモリ７３から出力さ
れる情報に含まれているエラー訂正符号を処理し、イン
タリーブ用メモリ７３から出力される情報の誤りを訂正
するエラー訂正手段である。７５はエラー訂正手段から
出力される情報からエラー訂正符号を除いた情報を格納
し、固定速度の情報に変換する第２のバッファである。
７６は第１のバッファ７２の使用レベルを基にソースク
ロックを再生するＰＬＬである。７７は再生したソース
クロックから第１のバッファ７２の読み出しクロック、
インタリーブ用メモリ７３の動作クロック、エラー訂正
手段７４の動作クロック、第２のバッファ７５の書き込
みクロックを生成する計数手段である。
【００１２】以上のように構成されたセル受信装置につ
いて、以下その動作を説明する。受信セルは、まずセル
分解手段７１においてＡＡＬヘッダに挿入されている連
続番号が確認された後、セルのペイロードが分離され、
第１のバッファ７２に書き込まれる。第１のバッファ７
２に書き込まれたペイロードは、計数手段７７からの読
み出しクロックによって順次読み出され、インタリーブ
用メモリ７３のｙ方向に順次書き込まれる。インタリー
ブ用メモリ７３からは、ｙ方向に全てペイロードが書き
込まれた後、ｘ方向に順次１２８オクテット毎にデータ
が読み出され、エラー訂正手段７４に送られる。エラー
訂正手段７４では、インタリーブ用メモリ７３から出力
される１２８オクテットのデータの中のエラー訂正符号
により、セル廃棄や伝送誤りにより失われた情報が復元
される。エラー訂正手段７４からは、４オクテットのエ
ラー訂正符号を除いた１２４オクテットの情報が出力さ
れ、第２のバッファ７５に書き込まれる。このデータ
は、第２のバッファ７５から、ＰＬＬ７６で再生された
ソースクロックによって読み出され、元の固定速度の情
報に復元され、端末に出力される。
【００１３】この時、ＰＬＬ７６では、第１のバッファ
７２の使用レベルを基に、適応クロック方式により送信
側のソースクロックを再生する。ただし、エラー訂正方
式のように、復元する情報と共にエラー訂正符号などが
送られてくる場合、第１のバッファ７２からは、再生す
るソースクロックよりもエラー訂正符号分だけ早い速度
で読み出しを行う必要がある。このため本装置では、計
数手段７７が、ＰＬＬ７６で再生したソースクロックか
ら、エラー訂正符号分だけ早いクロック（ソースクロッ
ク×１２８／１２４）を生成している。例えば、送信側
のソースクロックが１５４４ｋＨｚの場合、ＰＬＬ７６
において１５４４ｋＨｚを再生し、計数手段７７におい
てエラー訂正符号分だけ高い周波数１５４４×１２８／
１２４ｋＨｚを生成する。計数手段７７は、ＰＬＬによ
り実現することもできる。
【００１４】 このように、上記従来のセル受信装置で
も、固定速度の情報から組み立てられたセルを受信し、
エラー訂正方式の処理と、適応クロック方式によるソー
スクロック再生の処理を行い、元の固定速度の情報を復
元することができる。
【００１５】
【発明が解決しようとする課題】しかしながら、上記ソ
ースクロック再生回路を有する第１の従来例におけるセ
ル受信装置では、伝送途中でセル廃棄が発生した場合、
ソースクロックの再生の際に基準とする第１のバッファ
の使用レベルが低下するため、再生したソースクロック
の周波数が一時的に低くなり、ジッタ量が大きくなると
いう問題がある。
【００１６】 本発明は、上記従来例における問題を解決
するものであり、伝送途中でセル廃棄が発生した場合で
も、再生したソースクロックに生じるジッタ量を小さく
できる優れたセル受信装置を提供することを目的とす
る。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、セル分解手段が、セル廃棄を検出した場
合、廃棄セル数を示す情報を第１のバッファに書き込
み、計数手段が第１のバッファからセル廃棄を示す情報
を読み出した場合、第１のバッファからの読み出しを廃
棄セル数分停止することにより、第１のバッファの使用
レベルをセル廃棄が発生しない場合と同じ使用レベルに
戻すようにしたものである。
【００１８】 したがって本発明によれば、セル分解手段
において、セル廃棄を検出した場合、廃棄セル数を示す
情報を第１のバッファに書き込み、計数手段において、
第１のバッファからセル廃棄を示す情報を読み出した場
合、第１のバッファからの読み出しを廃棄セル数分停止
することにより、第１のバッファの使用レベルがセル廃
棄が発生しない場合と同じ使用レベルに戻るため、再生
したソースクロックのジッタ量を小さくできる。
【００１９】
【発明の実施の形態】本発明は、固定速度の情報から組
み立てられたセルを受信して、元の固定速度の情報を復
元するソースクロック再生回路を有するセル受信装置に
おいて、セル廃棄を検出する手段と、ペイロードを格納
するバッファと、前記バッファの使用レベルが一定にな
るように当該バッファの読み出しクロックを制御してソ
ースクロックを再生する制御回路を有し、セル廃棄を検
出した場合に、前記バッファからのペイロードの読み出
しを停止するセル受信装置であり、伝送途中でセル廃棄
が発生した場合でも、再生したソースクロックに生じる
ジッタ量を小さくできる。
【００２０】 本発明はまた、固定速度の情報から組み立
てられたセルを受信して、元の固定速度の情報を復元す
るソースクロック再生回路を有するセル受信装置におい
て、受信したセルの連続番号からセル廃棄を検出してペ
イロードを分離するセル分解手段と、セル分解手段にお
いて検出した廃棄セル数とペイロードを格納する第１の
バッファと、固定速度の情報を復元する第２のバッファ
と、第１のバッファの使用レベルを基にソースクロック
を再生するＰＬＬと、再生したソースクロックから第１
のバッファの読み出しタイミングを生成する計数手段を
備え、セル分解手段がセル廃棄を検出した場合、廃棄セ
ル数を第１のバッファに書き込み、計数手段が第１のバ
ッファからセル廃棄数を読み出した場合、第１のバッフ
ァからの読み出しを廃棄セル数分停止することにより、
第１のバッファの使用レベルをセル廃棄が発生しない場
合と同じ使用レベルに戻すことにより、ジッタ量を小さ
くしたセル受信装置であり、伝送途中でセル廃棄が発生
した場合でも、再生したソースクロックに生じるジッタ
量を小さくできる。
【００２１】 （実施の形態） 図１は本発明の実施の形態を示している。図１におい
て、１は受信したセルのＡＡＬヘッダを処理しセル廃棄
を検出し、ペイロードを分解するセル分解手段である。
２はセル分解手段１で分離されたペイロードを格納して
遅延ゆらぎを吸収し、セル分解手段１で検出した廃棄セ
ル数を格納するための第１のバッファである。３は第１
のバッファ２から出力されるセルのペイロードを格納
し、オクテットインターリーブ処理を行うインタリーブ
用メモリである。４はインタリーブ用メモリ３から出力
される情報の中のエラー訂正符号によりインタリーブ用
メモリ３から出力される情報の誤りを訂正するエラー訂
正手段である。５はエラー訂正手段４から出力される情
報からエラー訂正符号を除いた情報を格納し、固定速度
の情報に変換するための第２のバッファである。６は第
１のバッファ２の使用レベルを基にソースクロックを再
生するＰＬＬである。７は第１のバッファ２からペイロ
ードを読み出すクロックと、インタリーブ用メモリ３と
エラー訂正手段４の動作クロックと第２のバッファ５の
書き込みクロックを生成する計数手段である。
【００２２】 次に、上記実施の形態における動作につい
て説明する。受信したセルは、まずセル分解手段１にお
いてＡＡＬヘッダに挿入されている連続番号によりセル
廃棄の有無が確認された後、セルのペイロードが分離さ
れ、第１のバッファ２に書き込まれる。セル分解手段１
においてセル廃棄を検出した場合、廃棄セル数を示す情
報を第１のバッファ２に書き込む。第１のバッファ２に
書き込まれたペイロードは、計数手段７から出力される
読み出しクロックに従って順次読み出され、インタリー
ブ用メモリ３のｙ方向に順次書き込まれる。インタリー
ブ用メモリ３からｙ方向に全てペイロードが書き込まれ
た後、ｘ方向に順次１２８オクテット毎にデータが読み
出され、エラー訂正手段４に送られる。エラー訂正手段
４では、インタリーブ用メモリ３から出力される１２８
オクテットのデータの中のエラー訂正符号により、セル
廃棄や伝送誤りにより失われた情報を復元する。エラー
訂正手段４からは、４オクテットのエラー訂正符号を除
いた１２４オクテットの情報が出力され、第２のバッフ
ァ５に書き込まれる。このデータは、第１のバッファ２
の使用レベルを基にＰＬＬ６で再生されたソースクロッ
クで読み出され、元の固定速度の情報に復元され、端末
に出力される。
【００２３】 この時、ＰＬＬ６では、第１のバッファ２
の使用レベルを基に、適応クロック方式により送信側の
ソースクロックを再生する。ただし、エラー訂正方式の
ように、復元する情報と共にエラー訂正符号などが送ら
れてくる場合、第１のバッファ２からは、再生するソー
スクロックよりもエラー訂正符号分だけ早い速度で読み
出しを行う必要がある。このため、計数手段７では、Ｐ
ＬＬ６で再生したソースクロックからエラー訂正符号分
だけ早いクロックを生成している。例えば、送信側のソ
ースクロックが１５４４ｋＨｚの場合、ＰＬＬ６におい
て１５４４ｋＨｚを再生し、計数手段７においてエラー
訂正符号分だけ高い周波数１５４４×１２８／１２４ｋ
Ｈｚを生成する。
【００２４】 計数手段７では、第１のバッファ２から廃
棄セル数を示す情報を読み出した場合、第１のバッファ
２からの読み出しを廃棄セル数分停止する。これによ
り、第１のバッファ２の使用レベルをセル廃棄が発生し
ない場合と同じ使用レベルに戻すことができる。
【００２５】 このように、上記実施の形態によれば、セ
ル分解手段１においてセル廃棄を検出した場合、廃棄セ
ル数を示す情報を第１のバッファ２に書き込み、計数手
段７において、第１のバッファ２からセル廃棄を示す情
報を読み出した場合、第１のバッファ２からの読み出し
を廃棄セル数分停止することにより、第１のバッファ２
の使用レベルをセル廃棄が発生しない場合と同じ使用レ
ベルに戻すことが可能となり、再生したソースクロック
のジッタ量を小さくできるという効果を有する。
【００２６】 なお、上記実施の形態では、エラー訂正方
式の処理を行う場合について説明したが、インタリーブ
用メモリ３およびエラー訂正手段４においてエラー訂正
方式以外の他の処理を行う場合、あるいはエラー訂正方
式の処理を行わない場合についても、同様に実施可能で
ある。
【００２７】
【発明の効果】本発明は、上記実施の形態から明らかな
ように、セル分解手段がセル廃棄を検出した場合、廃棄
セル数を示す情報を第１のバッファに書き込み、計数手
段が第１のバッファからセル廃棄を示す情報を読み出し
た場合、第１のバッファからの読み出しを廃棄セル数分
停止することにより、第１のバッファの使用レベルをセ
ル廃棄が発生しない場合と同じ使用レベルに戻すことが
可能となり、再生したソースクロックのジッタ量を小さ
くできるという効果を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるソースクロック再
生回路を有するセル受信装置のブロック図
【図２】本発明が対象とするセル受信装置が扱うセルの
データ構造図
【図３】エラー訂正方式を説明するためのタイミング図
（その１）
【図４】エラー訂正方式を説明するためのタイミング図
（その２）
【図５】適応クロック方式によるソースクロック再生方
法を説明する模式図
【図６】従来例におけるソースクロック再生回路を有す
るセル受信装置のブロック図
【符号の説明】
１ セル分解手段 ２ 第１のバッファ ３ インタリーブ用メモリ ４ エラー訂正手段 ５ 第２のバッファ ６ ＰＬＬ ７ 計数手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山 崎 克 之 東京都新宿区西新宿二丁目３番２号 国 際電信電話株式会社内 (56)参考文献 特開 平７−46257（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56 H04L 7/033

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 固定速度の情報から組み立てられたセル
    を受信して、元の固定速度の情報を復元するソースクロ
    ック再生回路を有するセル受信装置において、セル廃棄
    を検出する手段と、ペイロードを格納するバッファと、
    前記バッファの使用レベルが一定になるように当該バッ
    ファの読み出しクロックを制御してソースクロックを再
    生する制御回路を有し、セル廃棄を検出した場合に、前
    記バッファからのペイロードの読み出しを停止するセル
    受信装置。
  2. 【請求項２】 固定速度の情報から組み立てられたセル
    を受信して、元の固定速度の情報を復元するソースクロ
    ック再生回路を有するセル受信装置において、受信した
    セルの連続番号からセル廃棄を検出してペイロードを分
    離するセル分解手段と、セル分解手段において検出した
    廃棄セル数とペイロードを格納する第１のバッファと、
    固定速度の情報を復元する第２のバッファと、第１のバ
    ッファの使用レベルを基にソースクロックを再生するＰ
    ＬＬと、再生したソースクロックから第１のバッファの
    読み出しタイミングを生成する計数手段を備え、セル分
    解手段がセル廃棄を検出した場合、廃棄セル数を第１の
    バッファに書き込み、計数手段が第１のバッファからセ
    ル廃棄数を読み出した場合、第１のバッファからの読み
    出しを廃棄セル数分停止することにより、第１のバッフ
    ァの使用レベルをセル廃棄が発生しない場合と同じ使用
    レベルに戻すことにより、ジッタ量を小さくしたソース
    クロックを再生するセル受信装置。
JP32536095A 1995-12-14 1995-12-14 ソースクロック再生回路を有するセル受信装置 Expired - Fee Related JP3204609B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32536095A JP3204609B2 (ja) 1995-12-14 1995-12-14 ソースクロック再生回路を有するセル受信装置
US08/759,879 US6061352A (en) 1995-12-14 1996-12-03 ATM cell receiver system with source clock recovery

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32536095A JP3204609B2 (ja) 1995-12-14 1995-12-14 ソースクロック再生回路を有するセル受信装置

Publications (2)

Publication Number Publication Date
JPH09162895A JPH09162895A (ja) 1997-06-20
JP3204609B2 true JP3204609B2 (ja) 2001-09-04

Family

ID=18175961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32536095A Expired - Fee Related JP3204609B2 (ja) 1995-12-14 1995-12-14 ソースクロック再生回路を有するセル受信装置

Country Status (2)

Country Link
US (1) US6061352A (ja)
JP (1) JP3204609B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791987B1 (en) * 1998-10-23 2004-09-14 Nortel Networks Limited Maintaining synchronization over asynchronous interface
JP4165044B2 (ja) * 2001-07-23 2008-10-15 沖電気工業株式会社 セル分解装置
JP2003152694A (ja) * 2001-11-14 2003-05-23 Mitsubishi Electric Corp データ・クロック再生装置
EP1394974A3 (en) * 2002-08-30 2005-08-03 Zarlink Semiconductor Limited Adaptive clock recovery in packet networks
JP4169725B2 (ja) * 2004-06-24 2008-10-22 富士通株式会社 パケット廃棄箇所探索方法及び装置
US7924885B2 (en) * 2006-11-20 2011-04-12 Siverge Networks Ltd Methods and apparatuses for circuit emulation multi-channel clock recovery
EP1990938A1 (en) * 2007-05-10 2008-11-12 Deutsche Thomson OHG Method for synchronizing a clock of a network component with a clock of a further network component and network component therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446726A (en) * 1993-10-20 1995-08-29 Lsi Logic Corporation Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device
JPH08154095A (ja) * 1994-11-28 1996-06-11 Hitachi Ltd Ａｔｍセル遅延揺らぎ吸収方式およびその装置
JP3630460B2 (ja) * 1995-01-23 2005-03-16 富士通株式会社 データ長補正システム

Also Published As

Publication number Publication date
US6061352A (en) 2000-05-09
JPH09162895A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
EP0381515B1 (en) Integrated communications system for HDLC variable-length data packets and fixed-length voice/video packets
US6233251B1 (en) Multiplex transmission method and system, and audio jitter absorbing method used therein
US7447216B2 (en) Method and system to transport high-quality video signals
US5657316A (en) Data length compensating device for compensating lost cells in packet data composed of a plurality of cells
EP0800295A2 (en) Method and apparatus for data packet transmission
TW406496B (en) Method and apparatus for restraining PCR (Programmable Clock Reference) based jitter in MPEG video stream transmitted on ATM system and MPEG decoder
JPH04229743A (ja) 同期デジタル階層システムの同期方法及び異なるデータ構造を識別する方法及びその回路
JPH0897825A (ja) データ伝送装置
JP3204609B2 (ja) ソースクロック再生回路を有するセル受信装置
US5953489A (en) Transport bit stream recording/reproducing apparatus and method
US6088826A (en) Method for checking data for errors in data communication systems
JP4148968B2 (ja) 通信システム
US4709227A (en) Method and device for inserting a digital signal in a channel with higher flow rate
US5838689A (en) Cell Receiver
JP3053749B2 (ja) セル受信装置
JP3438259B2 (ja) ブロックデータ伝送方法及びブロックデータ伝送装置
JP2769012B2 (ja) セル抜け誤配送検出および訂正方法
JPH1118071A (ja) スロー再生システム
JP2964484B2 (ja) 画像受信方法及び画像受信装置
JP4671915B2 (ja) 適応クロック再生装置及び方法
KR100271521B1 (ko) 고정비트율 멀티미디어 서비스를 위한 비동기전송모드 적응계층1(aal1) 수신처리장치
JPH11145969A (ja) 通信システム及び媒体
JPH04252535A (ja) Ａｔｍ映像符号化伝送装置
JPH01289341A (ja) パケット伝送方式
JP3256641B2 (ja) Ａｔｍにおけるエラー訂正フレームの伝送方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees