JPH04229743A - 同期デジタル階層システムの同期方法及び異なるデータ構造を識別する方法及びその回路 - Google Patents
同期デジタル階層システムの同期方法及び異なるデータ構造を識別する方法及びその回路Info
- Publication number
- JPH04229743A JPH04229743A JP3090755A JP9075591A JPH04229743A JP H04229743 A JPH04229743 A JP H04229743A JP 3090755 A JP3090755 A JP 3090755A JP 9075591 A JP9075591 A JP 9075591A JP H04229743 A JPH04229743 A JP H04229743A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- frame
- synchronization
- pointer
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 29
- 238000001514 detection method Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 230000007704 transition Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000737 periodic effect Effects 0.000 description 3
- 102100038546 Fibronectin type III and SPRY domain-containing protein 1 Human genes 0.000 description 2
- 101001030521 Homo sapiens Fibronectin type III and SPRY domain-containing protein 1 Proteins 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Electrically Operated Instructional Devices (AREA)
- Eye Examination Apparatus (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Inspection Of Paper Currency And Valuable Securities (AREA)
- Semiconductor Memories (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、同期デジタル階層シス
テムの同期方法及び異なるデータ構造を識別する方法及
びその回路に関する。
テムの同期方法及び異なるデータ構造を識別する方法及
びその回路に関する。
【０００２】
【従来の技術】国際電信電話諮問委員会（ＣＣＩＴＴ）
による同期デジタル階層ＳＤＨの導入により、世界的に
一様な伝送回路網の構成が可能となった。
による同期デジタル階層ＳＤＨの導入により、世界的に
一様な伝送回路網の構成が可能となった。
【０００３】ＳＤＨのビットレートはＣＣＩＴＴ勧告Ｇ
．７０７に特定されている。回路網のノードインタフェ
ースにおける信号の構造はＣＣＩＴＴ勧告Ｇ．７０８に
含まれており、多重化構造はＣＣＩＴＴ勧告Ｇ．７０９
に含まれている。
．７０７に特定されている。回路網のノードインタフェ
ースにおける信号の構造はＣＣＩＴＴ勧告Ｇ．７０８に
含まれており、多重化構造はＣＣＩＴＴ勧告Ｇ．７０９
に含まれている。
【０００４】ＣＣＩＴＴ Ｇ．７０８に基づいたＳＤ
Ｈフレームは、１５５，５２０ｋｂｉｔｓ ／ｓのビッ
トレートを有するオクテットによる同期トランスポート
モジュールＳＴＭ−１から成っている。
Ｈフレームは、１５５，５２０ｋｂｉｔｓ ／ｓのビッ
トレートを有するオクテットによる同期トランスポート
モジュールＳＴＭ−１から成っている。
【０００５】このフレームは、夫々が９行含む２７０列
から成っている。９×９オクテットはいわゆるセクショ
ンオーバーヘッドＳＯＨに専用され、２６１×９オクテ
ットは“ペイロード（ｐａｙｌｏａｄ）”と呼ばれる有
用な情報パートに専用される。
から成っている。９×９オクテットはいわゆるセクショ
ンオーバーヘッドＳＯＨに専用され、２６１×９オクテ
ットは“ペイロード（ｐａｙｌｏａｄ）”と呼ばれる有
用な情報パートに専用される。
【０００６】セクションオーバーヘッドＳＯＨの第１行
は６オクテット長のフレーム同期ワードを含んでいる。 セクションオーバーヘッドの第４行は、ペイロードの仮
想コンテナＶＣ４のパスオーバーヘッドＰＯＨをアドレ
ス指定するポインタＡＵ−４ＰＴＲを含んでいる。パス
オーバーヘッドＰＯＨは、２６０×９オクテットのセル
構成されたコンテナＣ４のセルヘッダをアドレス指定す
る別のポインタＨ４を含んでいる。コンテナのセル構造
により、同期フレーム（ＳＤＨ）内のＡＴＭセル（非同
期トランスポートモジュール）の形式でデータの非同期
伝送が可能とされる。
は６オクテット長のフレーム同期ワードを含んでいる。 セクションオーバーヘッドの第４行は、ペイロードの仮
想コンテナＶＣ４のパスオーバーヘッドＰＯＨをアドレ
ス指定するポインタＡＵ−４ＰＴＲを含んでいる。パス
オーバーヘッドＰＯＨは、２６０×９オクテットのセル
構成されたコンテナＣ４のセルヘッダをアドレス指定す
る別のポインタＨ４を含んでいる。コンテナのセル構造
により、同期フレーム（ＳＤＨ）内のＡＴＭセル（非同
期トランスポートモジュール）の形式でデータの非同期
伝送が可能とされる。
【０００７】
【発明が解決しようとする課題】高速でフレーム同期を
確立するために、所定のｎビットフレーム同期ワードを
用いてローカルクロックレートでつまり１ビット間隔で
受信ビットストリームのｎビットのビットパターンを連
続的に走査し、このｎビットのビットパターンをフレー
ム同期ワードと比較し、一致する場合にフレーム同期情
報を出力することが知られている（ＤＥ２８５５６７６
Ａ１）。伝送リンクが同期していることが高い信頼性を
もって推定される前に、周期的に発生する同期ワードが
所定の間隔で繰り返して検出されねばならない。このこ
とは、同期が達成されるまでに少なくとも２フレーム長
という非常に長時間を必要とするという問題点がある。
確立するために、所定のｎビットフレーム同期ワードを
用いてローカルクロックレートでつまり１ビット間隔で
受信ビットストリームのｎビットのビットパターンを連
続的に走査し、このｎビットのビットパターンをフレー
ム同期ワードと比較し、一致する場合にフレーム同期情
報を出力することが知られている（ＤＥ２８５５６７６
Ａ１）。伝送リンクが同期していることが高い信頼性を
もって推定される前に、周期的に発生する同期ワードが
所定の間隔で繰り返して検出されねばならない。このこ
とは、同期が達成されるまでに少なくとも２フレーム長
という非常に長時間を必要とするという問題点がある。
【０００８】ＡＴＭセルが伝送されねばならないシステ
ムでは、サービスの品質が同期化損失により損なわれる
ので、同期時間が非常に短い。
ムでは、サービスの品質が同期化損失により損なわれる
ので、同期時間が非常に短い。
【０００９】外部フレーム（非同期トランスポートモジ
ュール）を持たない一定長のセルを伝送することが知ら
れている。
ュール）を持たない一定長のセルを伝送することが知ら
れている。
【００１０】セル構成された伝送だけの場合には、同じ
長さのセルが５３オクテットの同期をもって伝送される
。各セルはセルヘッダとして５オクテットを含み、ペイ
ロードとして４８オクテットを含んでいる。セルヘッダ
は多項コードで符号化されており、そのため符号化され
ていないペイロードは受信端でセルヘッダを復号するこ
とによりセルヘッダから区別することができる。
長さのセルが５３オクテットの同期をもって伝送される
。各セルはセルヘッダとして５オクテットを含み、ペイ
ロードとして４８オクテットを含んでいる。セルヘッダ
は多項コードで符号化されており、そのため符号化され
ていないペイロードは受信端でセルヘッダを復号するこ
とによりセルヘッダから区別することができる。
【００１１】本発明の目的は、高い信頼性と短い同期時
間を保証する同期デジタル階層ＳＤＨに基づいてフレー
ム構成されたシステムに用いる同期方法を提供すること
である。
間を保証する同期デジタル階層ＳＤＨに基づいてフレー
ム構成されたシステムに用いる同期方法を提供すること
である。
【００１２】本発明の別の目的は、２つの互換性のない
データ構造を用いた場合に、高い信頼性をもって、余分
のコストを必要とせずに正しいデータ構造を識別する方
法及びその方法を実行する回路を提供することである。
データ構造を用いた場合に、高い信頼性をもって、余分
のコストを必要とせずに正しいデータ構造を識別する方
法及びその方法を実行する回路を提供することである。
【００１３】
【課題を解決するための手段】同期をとるために、一度
だけ検出されたフレーム同期ワードについては、従来技
術において行なわれていたように繰り返して周期的に検
出することによる確認は行なわれない。しかし、ＳＤＨ
フレームで伝送されたＡＴＭセルのヘッダを復号するこ
とによる確認が行なわれ、その結果１フレーム長内で同
期が実現される。
だけ検出されたフレーム同期ワードについては、従来技
術において行なわれていたように繰り返して周期的に検
出することによる確認は行なわれない。しかし、ＳＤＨ
フレームで伝送されたＡＴＭセルのヘッダを復号するこ
とによる確認が行なわれ、その結果１フレーム長内で同
期が実現される。
【００１４】本発明によれば、フレーム同期ワードを確
認するために、同期ワードに無関係の基準、つまりペイ
ロード中のセルヘッダの正しい復号が使用される。これ
は、ペイロード、つまりＡＴＭセルが同期ワードから所
定距離隔置されたポインタを介してアドレス指定される
ためである。
認するために、同期ワードに無関係の基準、つまりペイ
ロード中のセルヘッダの正しい復号が使用される。これ
は、ペイロード、つまりＡＴＭセルが同期ワードから所
定距離隔置されたポインタを介してアドレス指定される
ためである。
【００１５】請求項１による同期方法は、周期的に同期
ワードを送信し同時に少なくとも１つのポインタを介し
て、別個の符号化ワードを有するペイロードを含むデー
タ領域をアドレス指定するフレーム構成のシステムに適
する。
ワードを送信し同時に少なくとも１つのポインタを介し
て、別個の符号化ワードを有するペイロードを含むデー
タ領域をアドレス指定するフレーム構成のシステムに適
する。
【００１６】２つの異なったデータ構造（ＳＤＨシステ
ム、ＡＴＭセル）が識別されるべき場合には、請求項４
の方法が２つの安定状態への変化を与える。請求項９の
この方法を実行する回路は、単なるバイパス構造（フレ
ーム構造又はセル構造）ではなく全ての機能ブロックの
フレキシブルな使用が可能とされるようにスイッチング
ユニットにより機能ブロックのシーケンスを変更できる
。そのため最小限の回路だけが必要とされる。
ム、ＡＴＭセル）が識別されるべき場合には、請求項４
の方法が２つの安定状態への変化を与える。請求項９の
この方法を実行する回路は、単なるバイパス構造（フレ
ーム構造又はセル構造）ではなく全ての機能ブロックの
フレキシブルな使用が可能とされるようにスイッチング
ユニットにより機能ブロックのシーケンスを変更できる
。そのため最小限の回路だけが必要とされる。
【００１７】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１８】ＣＣＩＴＴにより導入された同期デジタル
階層ＳＤＨにあっては、ＣＣＩＴＴ勧告Ｇ．７０８によ
り特定されたフレーム構造が使用されている。ＳＤＨフ
レームは１５５，５２０Ｋｂ／ｓ信号用のオクテットに
よる（ｏｃｔｅｔ−ｏｒｉｅｎｔｅｄ）同期トランスポ
ートモジュールＳＴＭ−１から成っている。
階層ＳＤＨにあっては、ＣＣＩＴＴ勧告Ｇ．７０８によ
り特定されたフレーム構造が使用されている。ＳＤＨフ
レームは１５５，５２０Ｋｂ／ｓ信号用のオクテットに
よる（ｏｃｔｅｔ−ｏｒｉｅｎｔｅｄ）同期トランスポ
ートモジュールＳＴＭ−１から成っている。
【００１９】図１に示されているように、このフレーム
は各１オクテットに対して２７０列及び９行から成って
いる。９×９オクテットはセクションオーバーヘッドＳ
ＯＨに専用され、２６１×９オクテットは「ペイロード
」と呼ばれる有用な情報に専用されている。
は各１オクテットに対して２７０列及び９行から成って
いる。９×９オクテットはセクションオーバーヘッドＳ
ＯＨに専用され、２６１×９オクテットは「ペイロード
」と呼ばれる有用な情報に専用されている。
【００２０】セクションオーバヘッドＳＯＨの第１列は
、６オクテット長を有し、フレーム同期に対して周期的
に送信される（図１）同期ワードＳＹＮＣを含んでいる
。
、６オクテット長を有し、フレーム同期に対して周期的
に送信される（図１）同期ワードＳＹＮＣを含んでいる
。
【００２１】ペイロードは、１４９，７６Ｍｂ／ｓのビ
ットレートを有する非同期セル構成信号、ＡＴＭセルを
送信できるセル構成されたコンテナＣ４を含んでいる。
ットレートを有する非同期セル構成信号、ＡＴＭセルを
送信できるセル構成されたコンテナＣ４を含んでいる。
【００２２】ＡＴＭセルは５３オクテットの周期を有し
ており、５オクテットはセルヘッダに対してのものであ
り、４８オクテットはペイロードに対してのものである
。セルヘッダは多項コードに符号化されており、その結
果未符号化ペイロードは受信端でセルヘッダを復号する
ことによりセルヘッダから区別することができる。
ており、５オクテットはセルヘッダに対してのものであ
り、４８オクテットはペイロードに対してのものである
。セルヘッダは多項コードに符号化されており、その結
果未符号化ペイロードは受信端でセルヘッダを復号する
ことによりセルヘッダから区別することができる。
【００２３】パスオーバーヘッドＰＯＨはコンテナＣ４
に接続されており、パスオーバーヘッド及びコンテナＣ
４は仮想コンテナＶＣ４を形成している。
に接続されており、パスオーバーヘッド及びコンテナＣ
４は仮想コンテナＶＣ４を形成している。
【００２４】仮想コンテナＶＣ４のフレーム及び高レベ
ルの同期トランスポートモジュールＳＴＭ−１のフレー
ムは互いに固定した位相関係は持っていないので、いわ
ゆるポインタ法が用いられる。
ルの同期トランスポートモジュールＳＴＭ−１のフレー
ムは互いに固定した位相関係は持っていないので、いわ
ゆるポインタ法が用いられる。
【００２５】第１のポインタＡＵ−４はセクションオー
バーヘッドＳＯＨの第４行に含まれており、仮想コンテ
ナＶＣ４をアドレス指定する。つまり、これはパスオー
バーヘッドＰＯＨを指示する。
バーヘッドＳＯＨの第４行に含まれており、仮想コンテ
ナＶＣ４をアドレス指定する。つまり、これはパスオー
バーヘッドＰＯＨを指示する。
【００２６】パスオーバーヘッドの第６行は、ＡＴＭセ
ルの開始、すなわちセルヘッダ（図１）をアドレス指定
する第２のポインタＨ４を含んでいる。
ルの開始、すなわちセルヘッダ（図１）をアドレス指定
する第２のポインタＨ４を含んでいる。
【００２７】図１のフレーム構造は本発明に必須の情報
だけを示している。より詳しい説明はＣＣＩＴＴ勧告Ｇ
．７０７，Ｇ．７０８及びＧ．７０９に含まれている。
だけを示している。より詳しい説明はＣＣＩＴＴ勧告Ｇ
．７０７，Ｇ．７０８及びＧ．７０９に含まれている。
【００２８】図１に示されているようなフレーム構造に
ついては、本発明の同期方法は図２の状態図を参照して
説明される。
ついては、本発明の同期方法は図２の状態図を参照して
説明される。
【００２９】同期ＳＹＮＣを確立するために、フレーム
同期ワードは、ビット毎に入力ビットシーケンスを、同
期ワードを表わす所定の基準ビットパターンに比較する
ことにより、ハントモードＨＵＮＴにおいてまず検出さ
れる。
同期ワードは、ビット毎に入力ビットシーケンスを、同
期ワードを表わす所定の基準ビットパターンに比較する
ことにより、ハントモードＨＵＮＴにおいてまず検出さ
れる。
【００３０】フレームはオクテットに分割されているの
で、フレーム同期ワードの検出の直後に、全ての以後の
オクテットが配列される。
で、フレーム同期ワードの検出の直後に、全ての以後の
オクテットが配列される。
【００３１】以後の事前同期状態ＰＲＥＳＹＮＣにおい
て、セクションオーバーヘッドＳＯＨの第４行に含まれ
ており同期ワードから一定距離隔置されている第１のポ
インタＡＵ−４が読み取られる。ＡＵ−４ポインタは、
仮想コンテナＶＣ４中の第１のオクテットすなわちパス
オーバーヘッドを指示する。パスオーバーヘッドＰＯＨ
の第６行は、ＡＴＭセルの開始、つまりセルヘッダをア
ドレス指定する第２のポインタＨ４を含んでいる。
て、セクションオーバーヘッドＳＯＨの第４行に含まれ
ており同期ワードから一定距離隔置されている第１のポ
インタＡＵ−４が読み取られる。ＡＵ−４ポインタは、
仮想コンテナＶＣ４中の第１のオクテットすなわちパス
オーバーヘッドを指示する。パスオーバーヘッドＰＯＨ
の第６行は、ＡＴＭセルの開始、つまりセルヘッダをア
ドレス指定する第２のポインタＨ４を含んでいる。
【００３２】セルヘッダが符号化されている多項コード
に基づいて、復号が実行される。所定数Ｘの連続した正
しいセルヘッダが検出されると、同期状態ＳＹＮＣへの
遷移が起きる。Ｘの値は例えば６である。
に基づいて、復号が実行される。所定数Ｘの連続した正
しいセルヘッダが検出されると、同期状態ＳＹＮＣへの
遷移が起きる。Ｘの値は例えば６である。
【００３３】本発明の方法は、周期的なフレーム同期ワ
ードを検出し、フレーム中から所定のポインタを読み取
り、そしてコードワード（セルヘッダ）を探すというも
のであり、完全なフレームが受信される前でさえも極め
て速い同期を可能とする。
ードを検出し、フレーム中から所定のポインタを読み取
り、そしてコードワード（セルヘッダ）を探すというも
のであり、完全なフレームが受信される前でさえも極め
て速い同期を可能とする。
【００３４】フレーム同期ワード及びセルヘッダが正し
い位置にあることがわかる限り、システムは同期状態Ｓ
ＹＮＣにとどまる。
い位置にあることがわかる限り、システムは同期状態Ｓ
ＹＮＣにとどまる。
【００３５】エラーメッセージに応答して、チェック状
態への遷移ＴＲＯＵＢＬＥが生ずる。数ｆの連続した誤
ったセルヘッダが数Ｚの連続したセルの範囲内で検出さ
れた場合には、ハントモードへの変化ＨＵＮＴが発生す
る。これは説明された同期化に続いている。
態への遷移ＴＲＯＵＢＬＥが生ずる。数ｆの連続した誤
ったセルヘッダが数Ｚの連続したセルの範囲内で検出さ
れた場合には、ハントモードへの変化ＨＵＮＴが発生す
る。これは説明された同期化に続いている。
【００３６】例えば、単一のビットエラーにより生じた
セルヘッダ誤りだけが報告され、かつ数Ｘの連続した正
しいセルヘッダが再び検出されると、システムは同期状
態ＳＹＮＣに復帰する。このように、多少の誤りが発生
した場合でも再同期は避けられる。
セルヘッダ誤りだけが報告され、かつ数Ｘの連続した正
しいセルヘッダが再び検出されると、システムは同期状
態ＳＹＮＣに復帰する。このように、多少の誤りが発生
した場合でも再同期は避けられる。
【００３７】本発明の同期方法は、周期的な同期ワード
を送信し、かつ少なくとも１つのポインタを介して、デ
ータが別個のコードで送信されるデータ領域をアドレス
指定するこれらのシステムに広く適用できる。
を送信し、かつ少なくとも１つのポインタを介して、デ
ータが別個のコードで送信されるデータ領域をアドレス
指定するこれらのシステムに広く適用できる。
【００３８】一方では前述のＳＤＨシステムについて、
他方では５３オクテットの周期を有するＡＴＭセルの純
粋なセル構成の送信については、本発明の回路は図３を
参照して説明され、また異なるデータ構造を識別する本
発明の方法は図４の状態図を参照して説明される。
他方では５３オクテットの周期を有するＡＴＭセルの純
粋なセル構成の送信については、本発明の回路は図３を
参照して説明され、また異なるデータ構造を識別する本
発明の方法は図４の状態図を参照して説明される。
【００３９】入力ラインＥＬに入力するビットシーケン
スがフレーム同期ワード検出ユニットＦＲＡＭＥに供給
され、ここで入力ビットシーケンスがビット毎にフレー
ム同期ワードを表わす所定の基準ビットパターンに比較
される。
スがフレーム同期ワード検出ユニットＦＲＡＭＥに供給
され、ここで入力ビットシーケンスがビット毎にフレー
ム同期ワードを表わす所定の基準ビットパターンに比較
される。
【００４０】フレーム同期ワード検出ユニットＦＲＡＭ
Ｅは、第１のスイッチ位置にある第１のスイッチングユ
ニットＳ１を介して、出力ラインＡＬに接続されたセル
ヘッダデコーダユニットＣＥＬＬに接続される。その結
果、フレーム同期ワード検出ユニットＦＲＡＭＥを透過
的に通過するビットシーケンスが、セルヘッダを表わす
正しく挿入されたコードワードについて略同時にチェッ
クできる。
Ｅは、第１のスイッチ位置にある第１のスイッチングユ
ニットＳ１を介して、出力ラインＡＬに接続されたセル
ヘッダデコーダユニットＣＥＬＬに接続される。その結
果、フレーム同期ワード検出ユニットＦＲＡＭＥを透過
的に通過するビットシーケンスが、セルヘッダを表わす
正しく挿入されたコードワードについて略同時にチェッ
クできる。
【００４１】図３において、スイッチングユニットの各
第１のスイッチ位置は実線で示され、第２のスイッチ位
置は破線で示されている。
第１のスイッチ位置は実線で示され、第２のスイッチ位
置は破線で示されている。
【００４２】フレーム同期ワードの検出後に、フレーム
同期ワード検出ユニットＦＲＡＭＥは、第２のスイッチ
位置にある第２のスイッチングユニットＳ２を介して、
配列手段ＡＬＩＧに接続され、続いてポインタ読み取り
手段ＳＯＨ，ＰＯＨに接続される。配列手段ＡＬＩＧは
受信ビットシーケンスをオクテットに配列する。つまり
オクテットバウンダリコレクションに配列する。ポイン
タ読み取り手段ＳＯＨ，ＰＯＨはフレーム同期ワードか
ら所定距離隔置されているポインタを読み取る。ポイン
タ読み取り手段ＳＯＨ，ＰＯＨは第２のスイッチ位置に
ある第１のスイッチングユニットＳ１を介してセルヘッ
ダデコーダユニットＣＥＬＬに接続されている。出力ラ
インＡＬは第２のスイッチ位置にある第３のスイッチン
グユニットＳ３を介してセルヘッダデコーダユニットＣ
ＥＬＬに接続されている（図３）。
同期ワード検出ユニットＦＲＡＭＥは、第２のスイッチ
位置にある第２のスイッチングユニットＳ２を介して、
配列手段ＡＬＩＧに接続され、続いてポインタ読み取り
手段ＳＯＨ，ＰＯＨに接続される。配列手段ＡＬＩＧは
受信ビットシーケンスをオクテットに配列する。つまり
オクテットバウンダリコレクションに配列する。ポイン
タ読み取り手段ＳＯＨ，ＰＯＨはフレーム同期ワードか
ら所定距離隔置されているポインタを読み取る。ポイン
タ読み取り手段ＳＯＨ，ＰＯＨは第２のスイッチ位置に
ある第１のスイッチングユニットＳ１を介してセルヘッ
ダデコーダユニットＣＥＬＬに接続されている。出力ラ
インＡＬは第２のスイッチ位置にある第３のスイッチン
グユニットＳ３を介してセルヘッダデコーダユニットＣ
ＥＬＬに接続されている（図３）。
【００４３】読み取り手段は、第１のポインタＡＵ−４
を読み取る第１の手段と、第２のポインタＨ４を読み取
る第２の手段とから成り、そのため符号化ワードはセル
ヘッダデコーダユニットＣＥＬＬにおいて復号できる（
図１）。第１のポインタＡＵ−４は、セクションオーバ
ーヘッドＳＯＨのＳＤＨフレーム、第４行、第１列ない
し第９列に含まれており、セル構成された仮想コンテナ
ＶＣ４のパスオーバーヘッドＰＯＨをアドレス指定する
。第２のポインタＨ４は、パスオーバーヘッドＰＯＨの
第６行に含まれており、ＡＴＭセルの開始、つまりセル
ヘッダを示す。
を読み取る第１の手段と、第２のポインタＨ４を読み取
る第２の手段とから成り、そのため符号化ワードはセル
ヘッダデコーダユニットＣＥＬＬにおいて復号できる（
図１）。第１のポインタＡＵ−４は、セクションオーバ
ーヘッドＳＯＨのＳＤＨフレーム、第４行、第１列ない
し第９列に含まれており、セル構成された仮想コンテナ
ＶＣ４のパスオーバーヘッドＰＯＨをアドレス指定する
。第２のポインタＨ４は、パスオーバーヘッドＰＯＨの
第６行に含まれており、ＡＴＭセルの開始、つまりセル
ヘッダを示す。
【００４４】フレーム同期ワードが検出されないが、１
つの正しいセルヘッダが復号されると、３つのスイッチ
ングユニットＳ１，Ｓ２及びＳ３の第１のスイッチ位置
が有効となる。そのため、入力ビットシーケンスは、フ
レーム同期ワード検出ユニットＦＲＡＭＥ及び第１のス
イッチングユニットＳ１を介してセルヘッダデコーダユ
ニットＣＥＬＬに送られ、次に第２のスイッチングユニ
ットＳ２を介してオクテット配列手段ＡＬＩＧに送られ
、更に第３のスイッチングユニットＳ３を介して出力ラ
インＡＬに送られる（図３）。図３に示されているよう
に、機能ブロックＦＲＡＭＥ，ＡＬＩＧ，ＳＯＨ，ＰＯ
Ｈ及びＣＥＬＬを制御するために、制御ユニットＣとの
接続が設けられている。
つの正しいセルヘッダが復号されると、３つのスイッチ
ングユニットＳ１，Ｓ２及びＳ３の第１のスイッチ位置
が有効となる。そのため、入力ビットシーケンスは、フ
レーム同期ワード検出ユニットＦＲＡＭＥ及び第１のス
イッチングユニットＳ１を介してセルヘッダデコーダユ
ニットＣＥＬＬに送られ、次に第２のスイッチングユニ
ットＳ２を介してオクテット配列手段ＡＬＩＧに送られ
、更に第３のスイッチングユニットＳ３を介して出力ラ
インＡＬに送られる（図３）。図３に示されているよう
に、機能ブロックＦＲＡＭＥ，ＡＬＩＧ，ＳＯＨ，ＰＯ
Ｈ及びＣＥＬＬを制御するために、制御ユニットＣとの
接続が設けられている。
【００４５】本発明の異なるデータ構造を識別する方法
は図４の状態図を参照して説明される。
は図４の状態図を参照して説明される。
【００４６】まず、初めに、ハントモードＨＵＮＴにお
いて、入力ビットシーケンスが、所定のフレーム同期ワ
ードについて次いで正常に発生したセルヘッダについて
チェックされる。
いて、入力ビットシーケンスが、所定のフレーム同期ワ
ードについて次いで正常に発生したセルヘッダについて
チェックされる。
【００４７】正しいフレーム同期ワードあるいは正しい
セルヘッダが検出されると、フレーム同期モードあるい
はセル同期モードへの変化が夫々生ずる。
セルヘッダが検出されると、フレーム同期モードあるい
はセル同期モードへの変化が夫々生ずる。
【００４８】１つの正しいセルヘッダが検出されると、
ＣＤ１（フレーム同期ワード検出されず）、セル事前同
期状態ＰＲＥ ＣＥＬＬへの遷移が生じる。少なくと
も６つの連続した正しいセルヘッダが検出されると、Ｃ
ＤＸ（Ｘ＝６）、安定セル同期状態ＣＥＬＬ ＳＹＮ
Ｃへの遷移が生ずる。
ＣＤ１（フレーム同期ワード検出されず）、セル事前同
期状態ＰＲＥ ＣＥＬＬへの遷移が生じる。少なくと
も６つの連続した正しいセルヘッダが検出されると、Ｃ
ＤＸ（Ｘ＝６）、安定セル同期状態ＣＥＬＬ ＳＹＮ
Ｃへの遷移が生ずる。
【００４９】セル事前状態ＰＲＥ ＣＥＬＬにおいて
フレーム同期ワードが検出されると、ＦＳＤ１、フレー
ム事前状態ＰＲＥ ＦＲＡＭＥへの遷移が生ずる。
フレーム同期ワードが検出されると、ＦＳＤ１、フレー
ム事前状態ＰＲＥ ＦＲＡＭＥへの遷移が生ずる。
【００５０】同様に、フレーム事前同期状態ＰＲＥ
ＦＲＡＭＥにおいて、フレーム同期ワードが確認されな
いが、所定数の正しいセルヘッダが検出されると、ＣＤ
Ｘ、セル事前同期状態ＰＲＥ ＣＥＬＬへの遷移が発
生する。
ＦＲＡＭＥにおいて、フレーム同期ワードが確認されな
いが、所定数の正しいセルヘッダが検出されると、ＣＤ
Ｘ、セル事前同期状態ＰＲＥ ＣＥＬＬへの遷移が発
生する。
【００５１】このように、本発明によれば、ハントモー
ドＨＵＮＴからスタートして、２つの可能な安定状態Ｆ
ＲＡＭＥ ＳＹＮＣ及びＣＥＬＬ ＳＹＮＣがいつ
でも到達できる。
ドＨＵＮＴからスタートして、２つの可能な安定状態Ｆ
ＲＡＭＥ ＳＹＮＣ及びＣＥＬＬ ＳＹＮＣがいつ
でも到達できる。
【００５２】セル同期状態ＣＥＬＬ ＳＹＮＣにおい
て、数ｙの連続した正しいセルヘッダが検出されると、
ＮＰＣＤｙ、システムはセル事前同期状態ＰＲＥ Ｃ
ＥＬＬに復帰する。別の誤ったセルヘッダが検出される
と、ＣＤ１、システムはハントモードへ復帰する。
て、数ｙの連続した正しいセルヘッダが検出されると、
ＮＰＣＤｙ、システムはセル事前同期状態ＰＲＥ Ｃ
ＥＬＬに復帰する。別の誤ったセルヘッダが検出される
と、ＣＤ１、システムはハントモードへ復帰する。
【００５３】同様に、数ｙの連続した誤ったセルヘッダ
が検出されるかあるいは数ｍの連続したフレーム同期ワ
ードが検出されないと、フレーム同期状態ＦＲＡＭＥ
ＳＹＮＣからフレーム事前同期状態ＰＲＥ ＦＲＡ
ＭＥへの遷移が発生する。別のフレーム同期ワードが検
出されないと、ＦＳＤ１、このシステムはハントモード
に復帰する。
が検出されるかあるいは数ｍの連続したフレーム同期ワ
ードが検出されないと、フレーム同期状態ＦＲＡＭＥ
ＳＹＮＣからフレーム事前同期状態ＰＲＥ ＦＲＡ
ＭＥへの遷移が発生する。別のフレーム同期ワードが検
出されないと、ＦＳＤ１、このシステムはハントモード
に復帰する。
【００５４】本発明の方法は異なるデータ構造を区別す
るために別の情報を全く必要としない。また、本発明の
回路構成は、最小限の回路で、２つの機能的にそして基
本的に異なったデータ構造を信頼性をもって識別できる
。
るために別の情報を全く必要としない。また、本発明の
回路構成は、最小限の回路で、２つの機能的にそして基
本的に異なったデータ構造を信頼性をもって識別できる
。
【図１】同期デジタル階層ＳＤＨに配列されたフレーム
の構造を示す図。
の構造を示す図。
【図２】本発明の同期方法を説明する状態図。
【図３】本発明の回路の構成を示すブロック図。
【図４】本発明の異なったデータ構造を識別する方法を
説明する状態図。
説明する状態図。
ＦＲＡＭＥ フレーム同期ワード検出ユニットＡ
ＬＩＧ 配列手段 ＳＯＨ セクションオーバーヘッドＰＯＨ
パスオーバーヘッド ＣＥＬＬ セルヘッダデコードユニットＣ
制御ユニット ＥＬ 入力ライン ＡＬ 出力ライン Ｓ１，Ｓ２，Ｓ３ スイッチングユニットＡＵ−
４ ポインタ ＶＣ４ データ領域 ＶＣ４ 仮想コンテナ Ｃ４ コンテナ Ｈ４ ポインタ
ＬＩＧ 配列手段 ＳＯＨ セクションオーバーヘッドＰＯＨ
パスオーバーヘッド ＣＥＬＬ セルヘッダデコードユニットＣ
制御ユニット ＥＬ 入力ライン ＡＬ 出力ライン Ｓ１，Ｓ２，Ｓ３ スイッチングユニットＡＵ−
４ ポインタ ＶＣ４ データ領域 ＶＣ４ 仮想コンテナ Ｃ４ コンテナ Ｈ４ ポインタ
Claims (11)
- 【請求項１】 同期デジタル階層に基づいてフレーム
構成されたシステムを同期する方法において、入力ビッ
トシーケンスを所定の基準ビットパターンと比較するこ
とによりハントモード（ＨＵＮＴ）でフレーム同期ワー
ドを見つけること、事前同期状態（ＰＲＥＳＹＮＣ）に
変化し、フレーム同期ワードから所定距離間隔を置いて
配置されかつデジタル符号化ビットシーケンスを含むセ
ル構成されたデータ領域（ＶＣ４）をアドレス指定する
少なくとも一つのポインタ（ＡＵ−４）を読み取ること
、セルヘッダを示すビットシーケンスに正常に挿入され
た符号化ワードを復号すること、及び所定数の連続した
正しいセルヘッダが復号されると同期状態（ＳＹＮＣ）
に変化すること、の各ステップから成ることを特徴とす
る同期方法。 - 【請求項２】 オクテットによる同期トランスポート
モジュール（ＳＴＭ−１）を用いたＣＣＩＴＴ勧告Ｇ．
７０８に基づくフレーム構造を用いること、セクション
オーバーヘッド（ＳＯＨ）中のトランスポートモジュー
ルのフレームの開始を識別するフレーム同期ワードを検
出し、ビットシーケンスをオクテットに配列すること、
セクションオーバーヘッド（ＳＯＨ）の第４行、第１列
ないし第９列に含まれており、セル構造の仮想コンテナ
（ＶＣ４）のパスオーバーヘッド（ＰＯＨ）をアドレス
指定する第１のポインタ（ＡＵ−４）を読み取ること、
パスオーバーヘッド（ＰＯＨ）の第６行に含まれており
、セル構造のコンテナ（Ｃ４）のセルヘッダをアドレス
指定する第２のポインタ（Ｈ４）を読み取ること、及び
所定数の正しいセルヘッダが復号されると同期状態（Ｓ
ＹＮＣ）に変化すること、の各ステップから成る請求項
１記載の同期方法。 - 【請求項３】 フレーム同期ワード及びセルヘッダが
正しいと判断される限りは同期状態（ＳＹＮＣ）にとど
まること、フレーム同期ワードかセルヘッダが誤りと判
断されるとチェック状態（ＴＲＯＵＢＬＥ）に変化する
こと、及びＺ及びｆが０より大きい整数であり、誤りの
セルヘッダの数ｆが連続したセルの数Ｚの範囲内で検出
されると再同期を開始すること、またはＸが０より大き
い整数であり、連続した正しいセルヘッダの数Ｘが検出
されると同期状態（ＳＹＮＣ）に変化すること、の各ス
テップから成る請求項１ないし２記載の同期方法。 - 【請求項４】 非同期トランスポートモジュール伝送
システムに用いる異なるデータ構造を識別する方法にお
いて、所定のフレーム同期ワードについて入力ビットシ
ーケンスをチェックし（ＨＵＮＴ）、続いてセルヘッダ
を示す正しく挿入された符号化ワードについてビットシ
ーケンスをチェックする（ＨＵＮＴ）こと、及びフレー
ム同期ワードが検出されるとフレーム同期モードに変化
すること、又は、連続した正しいセルヘッダの所定の数
が検出されるとセル同期モードに変化すること、の各ス
テップから成ることを特徴とする識別方法。 - 【請求項５】 ＣＣＩＴＴ勧告Ｇ．７０８に特定され
ているフレーム構造に基づいて予め決められたフレーム
同期ワードが検出されるとフレーム事前同期状態（ＰＲ
Ｅ ＦＲＡＭＥ）に変化すること、及びフレーム同期
ワードから所定距離間隔を置いて配置されかつセル構成
されたデータ領域（ＶＣ４）をアドレス指定する少なく
とも１つのポインタ（ＡＵ−４）を読み取ること、又は
、ポインタによりアドレス指定された所定数の正しいセ
ルヘッダと所定数の正しいフレーム同期ワードとが検出
されるとフレーム同期状態（ＦＲＡＭＥ ＳＹＮＣ）
に変化すること、の各ステップから成る請求項４記載の
識別方法。 - 【請求項６】 １つの正しいセルヘッダが検出される
とセル事前同期状態（ＰＲＥ ＣＥＬＬ）に変化する
こと、及び少なくとも６つの連続した正しいセルヘッダ
が検出されるとセル同期状態（ＣＥＬＬ ＳＹＮＣ）
に変化すること、の各ステップから成る請求項４記載の
識別方法。 - 【請求項７】 フレーム同期ワードがセル事前同期状
態（ＰＲＥ ＣＥＬＬ）において検出されるとフレー
ム事前同期状態（ＰＲＥ ＦＲＡＭＥ）に変化するス
テップから成る請求項６記載の識別方法。 - 【請求項８】 フレーム事前同期状態（ＰＲＥ Ｆ
ＲＡＭＥ）において所定フレーム同期ワードが確認され
ず、所定数の正しいセルヘッダが検出されると、セル事
前同期状態（ＰＲＥ ＣＥＬＬ）に変化するステップ
から成る請求項５記載の識別方法。 - 【請求項９】 請求項４ないし８に記載の方法を実行
する回路であって、入力ライン（ＥＬ）に接続されたフ
レーム同期ワード検出ユニット（ＦＲＡＭＥ）が、第１
のスイッチ位置にある第１のスイッチングユニット（Ｓ
１）を介して、出力ライン（ＡＬ）に接続されたセルヘ
ッダデコーダユニット（ＣＥＬＬ）に接続されており；
フレーム同期ワードの検出後には、フレーム同期ワード
検出ユニット（ＦＲＡＭＥ）が、第２のスイッチ位置に
ある第２のスイッチングユニット（Ｓ２）を介して、フ
レーム同期ワードから所定距離間隔を置いて配置された
ポインタを読み取る手段（ＳＯＨ，ＰＯＨ）に接続され
、一方、読み取り手段（ＳＯＨ，ＰＯＨ）が、第２のス
イッチ位置にある第１のスイッチングユニット（Ｓ１）
を介して、セルヘッダデコーダユニット（ＣＥＬＬ）に
接続されていることを特徴とする識別回路。 - 【請求項１０】 ポインタ読み取り手段（ＳＯＨ，Ｐ
ＯＨ）が、受信ビットシーケンスをオクテットに配列す
る手段（ＡＬＩＧ）によって先行されており；配列手段
（ＡＬＩＧ）が、第１のスイッチ位置にある第２のスイ
ッチングユニット（Ｓ２）を介して、セルヘッダデコー
ダユニット（ＣＥＬＬ）に接続され、かつ第２のスイッ
チ位置にあるフレーム同期ワード検出ユニット（ＦＲＡ
ＭＥ）に接続されており；出力ライン（ＡＬ）が、第１
のスイッチ位置にある第３のスイッチングユニット（Ｓ
３）を介して配列手段（ＡＬＩＧ）に接続され、かつ第
２のスイッチ位置にあるセルヘッダデコーダユニット（
ＣＥＬＬ）に接続されている請求項９記載の識別回路。 - 【請求項１１】 ＣＣＩＴＴ勧告Ｇ．７０８に特定さ
れたフレーム構造が使用されると、読み取り手段（ＳＯ
Ｈ，ＰＯＨ）が、セクションオーバーヘッド（ＳＯＨ）
の第４行、第１列ないし第９列に含まれており、セル構
成された仮想コンテナ（ＶＣ４）のパスオーバーヘッド
（ＰＯＨ）をアドレス指定する第１のポインタ（ＡＵ−
４）を読み取る第１の手段と、パスオーバーヘッド（Ｐ
ＯＨ）の第６行に含まれており、コンテナ（Ｃ４）のセ
ルヘッダをアドレス指定する第２のポインタを読み取る
第２の手段とから成る請求項１０記載の識別回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19904012762 DE4012762A1 (de) | 1990-04-21 | 1990-04-21 | Verfahren zur synchronisation eines nach einer digitalen synchronen hierarchie rahmenstrukturierten systemes |
| DE19904015283 DE4015283A1 (de) | 1990-05-12 | 1990-05-12 | Verfahren und schaltungsanordnung zum erkennen unterschiedlicher datenstrukturen fuer asynchrone transport module uebertragende systeme |
| DE4015283:9 | 1990-05-12 | ||
| DE4012762:1 | 1990-05-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229743A true JPH04229743A (ja) | 1992-08-19 |
| JP3205351B2 JP3205351B2 (ja) | 2001-09-04 |
Family
ID=25892422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9075591A Expired - Fee Related JP3205351B2 (ja) | 1990-04-21 | 1991-04-22 | 同期デジタル階層システムの同期方法及び異なるデータ構造を識別する方法及びその回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5251239A (ja) |
| EP (1) | EP0453876B1 (ja) |
| JP (1) | JP3205351B2 (ja) |
| AT (1) | ATE154483T1 (ja) |
| AU (2) | AU642235B2 (ja) |
| CA (1) | CA2040085C (ja) |
| DE (1) | DE59108745D1 (ja) |
| ES (1) | ES2104629T3 (ja) |
| FI (1) | FI105376B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094975A (ja) * | 2010-10-25 | 2012-05-17 | Fujitsu Telecom Networks Ltd | 光パケットスイッチ装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2266979A (en) * | 1992-05-12 | 1993-11-17 | Apple Computer | Phase register for synchronization of multiple signal processors. |
| JP3306938B2 (ja) * | 1992-11-25 | 2002-07-24 | ソニー株式会社 | 同期符号抽出回路 |
| FI93289C (fi) * | 1993-03-16 | 1995-03-10 | Nokia Telecommunications Oy | Menetelmä ehdollisten kytkentöjen ohjaamiseksi synkronisessa digitaalisessa tietoliikennejärjestelmässä |
| FI93287C (fi) * | 1993-03-16 | 1995-03-10 | Nokia Telecommunications Oy | Menetelmä toisiinsa kytkettyjen SDH- ja PDH-tietoliikenneverkkojen synkronoimiseksi |
| FI93288C (fi) * | 1993-03-16 | 1995-03-10 | Nokia Telecommunications Oy | Menetelmä ehdollisten kytkentöjen ohjaamiseksi tietoliikennejärjestelmässä |
| FR2709899B1 (fr) * | 1993-09-07 | 1995-11-10 | Sagem | Procédé de détection d'une perte de synchronisation dans un réseau numérique de communication et terminal pour la mise en Óoeuvre du procédé. |
| US5646947A (en) * | 1995-03-27 | 1997-07-08 | Westinghouse Electric Corporation | Mobile telephone single channel per carrier superframe lock subsystem |
| US5963564A (en) * | 1995-06-13 | 1999-10-05 | Telefonaktiebolaget Lm Ericsson | Synchronizing the transmission of data via a two-way link |
| US6452927B1 (en) | 1995-12-29 | 2002-09-17 | Cypress Semiconductor Corporation | Method and apparatus for providing a serial interface between an asynchronous transfer mode (ATM) layer and a physical (PHY) layer |
| US5684727A (en) * | 1996-02-07 | 1997-11-04 | Macdonald, Dettwiler And Associates Ltd. | High-speed correlator |
| DE19653261A1 (de) * | 1996-12-20 | 1998-06-25 | Alsthom Cge Alcatel | Synchrones digitales Nachrichtenübertragungssystem, Steuerungseinrichtung, Netzelement und zentraler Taktgenerator |
| GB9718831D0 (en) * | 1997-09-05 | 1997-11-12 | Plessey Telecomm | Data transmission in an sdh network |
| DE19740107A1 (de) | 1997-09-12 | 1999-03-18 | Alsthom Cge Alcatel | Verfahren zum Übertragen von Datenpaketen und zur Durchführung des Verfahrens geeignetes Netzelement |
| DE19740106A1 (de) | 1997-09-12 | 1999-03-18 | Alsthom Cge Alcatel | Verfahren zum Einrichten von logischen Verbindungen in einem synchronen digitalen Nachrichtenübertragungsnetz, Netzelement und Managementsystem |
| DE19813168A1 (de) * | 1998-03-25 | 1999-09-30 | Siemens Ag | Verfahren zur Datenübertragung, Codierer sowie Decodierer |
| JP3411214B2 (ja) | 1998-05-22 | 2003-05-26 | 三菱電機株式会社 | ディジタル無線通信系の受信処理方法および受信機 |
| US6584118B1 (en) * | 1998-08-27 | 2003-06-24 | Nortel Networks Limited | Payload mapping in synchronous networks |
| US6381243B1 (en) * | 1998-09-18 | 2002-04-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Determining time slot delay for ATM transmission |
| JP2000324116A (ja) * | 1999-05-06 | 2000-11-24 | Nec Ic Microcomput Syst Ltd | フレーム同期方法およびフレーム同期回路 |
| EP1077562A1 (de) * | 1999-08-17 | 2001-02-21 | Siemens Aktiengesellschaft | Verfahren zur Synchronisierung von Datenpaketen variabler Länge in einem bit-orientierten Kanal |
| US20020159483A1 (en) * | 2001-04-26 | 2002-10-31 | International Business Machines Corporation | SDH/SONET frame byte alignment unit |
| US9479275B2 (en) | 2012-06-01 | 2016-10-25 | Blackberry Limited | Multiformat digital audio interface |
| EP2856690B1 (en) | 2012-06-01 | 2020-12-02 | BlackBerry Limited | Universal synchronization engine based on probabilistic methods for guarantee of lock in multiformat audio systems |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2351478C3 (de) * | 1973-10-13 | 1981-10-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Synchronisation des Zeitrahmens im Empfänger eines Zeitmultiplex-Übertragungssystems auf den Zeitrahmen des Senders |
| DE3735377A1 (de) * | 1987-10-19 | 1989-04-27 | Siemens Ag | Verfahren zur synchronisation eines zeitmultiplexsystems fuer eine uebertragung von paketen einheitlicher laenge |
| JP2531272B2 (ja) * | 1988-08-11 | 1996-09-04 | 日本電気株式会社 | フレ―ム同期制御方式 |
| DE3833184A1 (de) * | 1988-09-30 | 1990-04-05 | Standard Elektrik Lorenz Ag | Verfahren und schaltungsanordnung zur herstellung einer rahmensynchronisation in einem zeitmultiplexsystem |
| KR910005493B1 (ko) * | 1988-12-14 | 1991-07-31 | 한국전기통신공사 | 동기식 다중화 장치의 리프레임 회로 |
| GB8910255D0 (en) * | 1989-05-04 | 1989-06-21 | Stc Plc | Data stream frame synchronisation |
-
1991
- 1991-04-11 EP EP91105725A patent/EP0453876B1/de not_active Expired - Lifetime
- 1991-04-11 ES ES91105725T patent/ES2104629T3/es not_active Expired - Lifetime
- 1991-04-11 AT AT91105725T patent/ATE154483T1/de active
- 1991-04-11 DE DE59108745T patent/DE59108745D1/de not_active Expired - Fee Related
- 1991-04-15 CA CA002040085A patent/CA2040085C/en not_active Expired - Fee Related
- 1991-04-16 AU AU75036/91A patent/AU642235B2/en not_active Ceased
- 1991-04-19 FI FI911921A patent/FI105376B/fi not_active IP Right Cessation
- 1991-04-22 US US07/690,165 patent/US5251239A/en not_active Expired - Fee Related
- 1991-04-22 JP JP9075591A patent/JP3205351B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-09 AU AU44507/93A patent/AU647336B2/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094975A (ja) * | 2010-10-25 | 2012-05-17 | Fujitsu Telecom Networks Ltd | 光パケットスイッチ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0453876A2 (de) | 1991-10-30 |
| AU642235B2 (en) | 1993-10-14 |
| ATE154483T1 (de) | 1997-06-15 |
| AU4450793A (en) | 1993-10-21 |
| CA2040085C (en) | 1997-02-11 |
| FI911921A0 (fi) | 1991-04-19 |
| CA2040085A1 (en) | 1991-10-22 |
| EP0453876B1 (de) | 1997-06-11 |
| US5251239A (en) | 1993-10-05 |
| DE59108745D1 (de) | 1997-07-17 |
| JP3205351B2 (ja) | 2001-09-04 |
| FI911921A (fi) | 1991-10-22 |
| EP0453876A3 (en) | 1992-10-14 |
| ES2104629T3 (es) | 1997-10-16 |
| AU647336B2 (en) | 1994-03-17 |
| AU7503691A (en) | 1991-10-24 |
| FI105376B (fi) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205351B2 (ja) | 同期デジタル階層システムの同期方法及び異なるデータ構造を識別する方法及びその回路 | |
| US5072449A (en) | Packet framing using cyclic redundancy checking | |
| EP0503667B1 (en) | A CRC operating method and an HEC synchronizing unit in the ATM switching method | |
| US5568486A (en) | Integrated user network interface device | |
| US5577075A (en) | Distributed clocking system | |
| US5220563A (en) | Device for the transmission by an asynchronous network, notably an atm type network, of signalling data, channel by channel, assembled in a multiframe transmitted synchronously in out-of-band mode | |
| US5926303A (en) | System and apparatus for optical fiber interface | |
| JP2948464B2 (ja) | 非同期転送モード（ａｔｍ）ペイロード同期装置 | |
| KR970056348A (ko) | 완결 결합형 에이티엠(atm) 스위칭 장치 | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| US6256326B1 (en) | Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system | |
| US5671227A (en) | Transmission system for transmitting and detecting the beginning of the frame of a frame synchronized signal | |
| US4472811A (en) | Subscribers loop synchronization | |
| US4709227A (en) | Method and device for inserting a digital signal in a channel with higher flow rate | |
| EP0409168B1 (en) | Elastic store memory circuit | |
| US20020159483A1 (en) | SDH/SONET frame byte alignment unit | |
| JP3282707B2 (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
| US6836482B1 (en) | Method of transmission and transmission system | |
| JP3181205B2 (ja) | Ｓｄｈインタフェース送信回路及びｓｄｈインタフェース受信回路 | |
| JP3117858B2 (ja) | バーストデータ収容方式 | |
| KR19980020862A (ko) | 비동기 전송모드(atm) 셀 기반 전송방식의 프레임 동기장치 | |
| JPH1093536A (ja) | 伝送装置のユニット間インタフェース方式 | |
| JP2937128B2 (ja) | Ａｔｍ網加入者終端装置 | |
| JPH06252906A (ja) | 同期制御方式 | |
| Maniatopoulos et al. | A CMI decoder with single bit error correction capabilities |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |