KR910005493B1

KR910005493B1 - 동기식 다중화 장치의 리프레임 회로

Info

Publication number: KR910005493B1
Application number: KR1019880016773A
Authority: KR
Inventors: 이범철; 박권철; 김봉태
Original assignee: 한국전기통신공사; 이해욱; 재단법인 한국전자통신연구소; 경상현
Priority date: 1988-12-14
Filing date: 1988-12-14
Publication date: 1991-07-31
Also published as: US5018140A; JP2534788B2; KR900011199A; DE3941252C2; DE3941252A1; JPH02202734A

Abstract

내용 없음.

Description

동기식 다중화 장치의 리프레임 회로

제1도는 본 발명의 구성을 나타낸 블록도.

제2도는 프레임 동기패턴 검출수단의 세부구성도.

제3도는 프레임 패턴 비트에러 검출수단의 세부구성도.

제4도는 동기/동기 상실상태 결정수단의 구성도.

제5도는 동기/동기 상실상태의 상태천이도.

제6도는 카운터 위상 동기수단의 구성도.

제7도는 카운터 위상동기수단의 상태천이도.

제8도는 카운터 및 타이밍 발생수단의 구성도.

* 도면의 주요부분에 대한 부호의 설명

1 : 프레임 동기 패턴 검출수단 2 : 프레임 패턴 비트에러 검출수단

3 : 동기/동기상실상태 결정수단 4 : 카운터 위상동기수단

5 : 카운터 및 타이밍 발생수단 A : 검색상태

B-H : 확인상태 I : 정상동기상태

J : 준경보상태 W : 동기/동기상실상태 결정수단의 출력

X : 프레임 동기패턴 검출수단의 출력

Y : 카운터 기준위상정보 Z : 카운터 모드제어신호

BER : 프레임 패턴 비트에러 검출수단의 출력

FER : 프레임동기 패턴 검출수단의 동기상실 상태시 출력

본 발명은 동기식 다중화 장치의 리프레임 회로에 관한 것으로 동기(Inframe) 상태에서는 선로상의 에러율이 높은 경우에도 동기상태가 오랫동안 유지되도록 하고 동기상실(out-of-frame)상태에서는 동기회복을 위한 동기상실 검출시간을 최소화하여 수신된 다중화 데이터 스트림의 데이터 손실을 최소로 하는 동기식 다중화 장치의 리프레임 회로에 관한 것이다.

디지털화된 전화 및 데이터 통신망에서는 망을 구성하는 교환기 및 전송시스템을 포함한 다중화 장치들의 프레임 동기 성능은 데이터의전송 품질을 좌우하는 중요한 변수가 된다 동기식 다중화 장치의 프레임 동기 성능은 대부분 리프레임 회로의 성능에 의해 지배되며 리프레임 회로의 동기 성능은 데이터 전송속도, 프레임 반복주기, 동기 오버헤드 및 선로조건등에 따라 상이해지므로 모든 다중화 장치들에 만족한 만한 동기 성능을 제공할 수 있는 공통적인 리프레임 회로는 아직 개발되지 않았다. 따라서 본 발명의 목적은 특히 TDX-10데이터 링크에서 채택하고 있는 65.536Mbps의 데이터 전송속도와 8KHz 프레임 반복주기를 갖는 조건하에 최적의 동기 성능을 나타내는 리프레임 회로를 고안하여 데이터 링크를 경유하게 되는 데이터의 전송품질을 향상시키는데 있다. 또한 유사한 전송속도 및 프레임 반복주기를 갖는 동기식 다중화 장치에도 이용될 수 있도록 하여 표준화되지 않은 전송속도에서도 우수한 동기 성능을 갖는 리프레임 회로의 제공에 본 발명의 목적이 있다.

따라서 본 발명은 상기 목적을 달성하기 위한 수단으로서 수신된 데이터 스트림을 입력하여 이 데이터 스트림중의 프레임 동기패턴이 규정된 동기패턴과 일치하는지를 검출하여 그 결과를 출력하고 또한 검출된 동기패턴의 신호열을 출력하는 프레임 동기패턴 검출수단, 상기 프레임 동기패턴 검출수단으로부터의 직렬데이터 스트림을 입력하고 규정된 16비트 직렬 프레임 패턴과 비교하여 이 신호열상의 비트에러를 검출하고 이 검출된 비트에러값이 허용에러값을 초과하는지의 여부를 결정하여 그 결과를 출력하는 프레임 패턴 비트에러 검출수단, 상기 프레임 패턴 비트에러 검출수단의 출력신호와 상기 프레임 동기패턴 검출수단의 동기 상실상태의 출력신호를 입력하여 프레임 패턴 신호열의 비트에러가 허용에러값 이하이면 정상동기상태로 판단하고 허용에러값을 초과하면 준경보상태로 판단하되 연속적으로 몇번이상 계속되면 동기상실상태로 판단하여 그 판단결과를 출력하고 동기상실상태에서는 검출된 프레임 동기패턴의 위치로부터 예상되는 다음 프레임 신호의 위치에서 약속된 프레임 동기신호열이 검출되는가를 감시하여 이 검출된 프레임 동기패턴이 우연히 만들어진 것인지의 여부를 판단하는 수개의 확인상태를 거쳐 우연히 만들어진 것일때는 다시 처음 확인상태로 돌아가고 그렇지 않을 때는 동기상태로 판단하여 그 결과를 출력하는 동기/동기 상실상태 결정수단, 상기 동기/동기상실상태 결정수단의 출력과 상기 프레임 동기패턴 검출수단의 출력과 카운터 위상정보를 입력하여 카운터의 위상을 수신데이터 동기패턴의 위상에 고정시키는 병렬로드 모드와 비동기상태에서 동기상태로 될 때까지 카운팅을 하는 카운트업 모드의 두가지 카운터 동작모드를 결정하여 출력하는 카운터 위상동기수단, 상기 카운터 위상동기수단의 출력을 입력하여 상기 두가지 모드로 동작하여 각 동작모드에 따라 동기된 타이밍 신호를 출력하는 카운터 및 타이밍 발생수단으로 구성된 리프레임 회로를 제공하여 종래의 문제점을 해결하였다.

이하 첨부된 도면을 사용하여 본 발명을 상세히 설명한다.

제1도는 본 발명의 구성을 나타낸 블록도이다. 여기에서 X는 프레임 동기패턴 검출회로(1)에서 동기패턴을 검출한 결과를 나타내는 출력을, Y는 카운터 및 타이밍 발생회로의 기준위상정보를, W는 동기/동기 상실상태 결정회로(3)의 출력을, Z는 카운터 위상동기회로(4)의 출력을, FER은 프레임 동기패턴 검출회로(1)의 또다른 출력으로서 동기상실상태에서 규정된 동기패턴이 검출되는가를 나타내는 출력을, BER은 프레임 패턴 비트에러 검출회로(2)의 출력을 각각 나타낸다. 프레임 동기패턴 검출회로(1)에서는 수신된 데이터 스트림을 입력하여 이 데이터 스트림중의 동기패턴이 규정된 동기패턴과 일치하는가를 검출하여 검출한 결과를 규정된 동기패턴이 검출되면 '0' 그렇지 않으면 '1'이 되는 출력신호(X)를 카운터 위상동기회로(4)로 출력하고 또한 동기상실상태에서 규정된 동기패턴이 검출되면 0 그렇지 않으면 1이 되는 출력신호(FER)를 동기/동기상실상태 결정회로(3)도 출력하며 수신된 데이터 스트림을 직렬상태 그대로 프레임 패턴 비트에러 검출회로(2)로 출력한다.

프레임 패턴 비트에러 검출회로(2)는 상기 프레임 동기패턴 검출회로(1)에서 출력된 직렬 데이터 스트림이 허용에러값을 초과하는가를 비교하여 초과하면 ＂0＂ 초과하지 않으면 ＂1＂이 되는 출력신호(BER)로서 동기/동기상실상태 결정회로(3)로 송출하는 기능을 수행한다. 동기/동기상실상태 결정회로(3)는 상기 프레임 동기패턴 검출회로(1)의 동기상실상태에서의 검출을 나타내는 출력(FER)과 상기 프레임 패턴 비트에러 검출회로(2)의 출력신호(BER)를 입력하여 동기상태에서는 프레임 패턴 비트에러가 허용에러값 이하이면 정상동기 모드로 판단하여 출력신호(W)를 ＂0＂으로 하고, 프레임 패턴 비트에러가 허용에러값을 초과하면 준경보모드로 판단하여 출력신호(W)를 ＂0＂으로 하되 연속적으로 몇번 이상 허용에러값을 초과하면 동기상실 상태로 판단하여 출력신호를＂1＂로 하여 카운터 위상동기회로(4)로 송출하는 기능과 동기 상실상태에서는 감시된 프레임 동기신호열의 위치로부터 예상되는 다음 프레임 신호의 위치에서 약속된 프레임 동기신호열이 검출되는가를 FER을 통해 감시하여 검출된 프레임 패턴이 우연히 만들어진 것인지의 여부를 판단하는 8개의 확인상태를 거쳐 우연히 만들어진 것일때는 처음 확인상태로 되돌아가고 그렇지 않을때는 동기상태로 판단하여 출력신호(W)를 '0'으로 하여 카운터 위상동기회로(4)로 출력하는 기능을 수행한다. 카운터 위상 동기회로(4)는 프레임 동기패턴 검출회로(1)의 동기패턴 검출 결과를 나타내는 출력(이하 X라한다)과 동기/동기상실상태 결정회로(3)의 출력신호(이하 W라 한다) 그리고 카운터 및 타이밍 발생회로(5)의 기준위상정보(이하 Y라한다)를 입력하여 카운터 및 타이밍 발생회로(5)를 병렬로드 모드 또는 카운트업 모드로 동작하게 하는 제어신호를 발생하여 출력하는 기능을 수행한다.

카운터 및 타이밍 발생회로(5)는 상기 카운터 위상동기회로(4)의 출력(이하 Z라 한다)을 입력하여 Z가 '0'일 때는 동기상태로서 카운터가 병렬로드 모드로 동작하여 카운터의 위상을 X에 동기시켜 동기상태를 유지하고 또한 동기된 타이밍 신호를 수신 다중화 데이타를 분류하는 시스템에 공급하며, Z가 '1'일 때는 동기상실상태로서 카운터가 카운트업 모드로 동작하여 동기상태로 변화될 때까지 카운팅을 계속하고 동기회복에 필요한 타이밍 신호를 시스템에 공급하는 기능을 수행한다.

상기 각 회로의 세부구성과 구체적 동작상태를 제2도 내지 제4도를 참조하여 구체적으로 설명하면 다음과 같다.

제2도는 프레임 동기패턴 검출회로(1)의 세부구성도이다. 프레임 동기패턴 검출회로(1)는 시프트레지스터(6), 비교회로(7), 버퍼(8)로 구성되어 시프트레지스터(6)는 수신데이터 스트림에서 재생한 클럭펄스와 수신데이터 스트림을 입력하여 한 비트씩 시프트시키면서 비교회로(7)로 송출하고, 비교회로(7)는 상기 시프트레지스터(6)에서 시프트된 데이터 스트림을 입력하여 이 데이터 스트림과 규정된 동기패턴을 비교하여 이 데이터 스트립중에서 규정된 동기패턴과 일치하는 프레임 동기패턴 검출하면 '0', 검출하지 못하면 '1'이 되는 출력신호 X로서 카운터 위상동기회로(4)로 출력하는 기능과 상기 시프트레지스터(6)에서 출력된 데이터 스트림을 직렬로 하여 프레임 패턴 비트에서 검출회로(2)로 출력하는 기능을 수행하며, 버퍼(8)는 카운터 및 타이밍 발생회로(5)의 타이밍 신호와 X를 입력하여 동기상실상태로 동작하는 과정에 있어서 동기패턴이 검출되면 '0' 그렇지 않으면 '1'이 되는 출력(FER)을 동기/동작상실상태 결정회로(3)로 출력하는 기능을 수행한다.

제3도는 프레임 패턴 비트에러 검출회로(2)의 세부구성도이다. 프레임 패턴 비트에러 검출회로(2)는 로컬 동기패턴 발생회로(9), 비트에러 검출회로(10), 허용에러값(Eth) 비교회로(11)로 구성되어 로컬 동기패턴 발생회로(9)는 규정된 16비트 프레임 신호 및 타이밍 발생회로(5)에서의 제어된 타이밍 신호를 입력하여 카운터가 병렬로드 모드로 동작할 때에 규정된 동기패턴을 비트에러 검출회로(10)에송출하고, 비트에러 검출회로(10)는 상기 로컬 동기패턴 발생회로(9)의 규정된 동기패턴과 상기 프레임 동기패턴 회로(1)의 시프트레지스터(6)에서 시프트된 데이터 스트림을 입력하여 상기 검출한 프레임 동기신호열과 규정된 동기패턴을 비교하여 비트에러를 검출하여 그 에러값을 허용에러 값 비교회로(11)로 송출하고 허용에러값 비교회로 (11)는 규정된 허용에러값과 상기 비트에러값을 비교하여 상기 비트에러값이 허용에러값을 초과하면 ＂0＂ 그렇지 않으면 ＂1＂의 출력신호(BER)로서 동기/비동기상태 결정회로(3)로 송출하는 기능을 수행한다.

제4도는 동기/동기상실상태 결정회로(3)의 세부구성도이다. 동기/동기상실상태 결정회로(3)는 순서논리 회로(12)와 조합논리회로(13)로 구성되어 순서논리회로(12)는 FER과 BER를 조합논리회로(13)를 통해 입력하고 타이밍 신호를 입력하여 동기상태 및 동기상실상태의 각 상태천이 기능을 행하여 어느 순간에서의 동기 여부상태를 판단하며 이 판단된 결과를 조합논리회로(12)를 통해 출력신호 W로 출력하는 기능을 수행한다. 상기 순서논리회로(12)의 상태천이 기능의 수행과정을 제5도에 예시한 흐름도를 참조하여 실례를 들이 구체적으로 설명하면 다음과 같다.

제5도는 TDX-10교환기 데이터 링크의 경우에 있어서 동기/동기상실상태 결정과정을 나타낸 흐름도인데, 도면에서 A는 동기상실상태(15)에서의 검색(Search)상태를 B내지 H는 동기상실상태(15)에서의 각 확인상태를, I는 동기상태(14)에서의 정상동기상태를, J는 동기상태(14)에서의 준경보상태를 각각 나타낸다.

비동기상태(17)에서의 상태천이는 FER의 상태에 따라 결정되며, 동기상태(14)에서의 상태천이는 BER의 상태에 따라 결정되고 상태를 천이하는데 걸리는 시간은 한 프레임 구간의 시간이 소요된다.

TDX-10교환기 데이터 링크에서는 프레임 동기패턴으로 16비트를 사용하며, 허용에러값은 2를 가지며, 동기/동기상실상태 결정회로(3)는 동기상실상태(15)에서는 확인상태 B에서 확인상태 H까지 8번 계속해서 올바른 프레임 동기신호열을 검출하면, 즉 FER이 계속해서 0이면, 동기회복으로 판단하여서 W를 동기상태(14)를 나타내는 0으로 하여 출력하고, 동기상태(14)에서는 16비트 동기패턴 신호열중에서 2번 연속하여 허용에러값 2를 초과한 3비트 이상의 에러가 검출되면 동기상실상태(15)로 판단하여 W를 ＂1＂로 하여 출력한다. 즉 동기상태(14)에서는 수신된 프레임 동기패턴이 규정된 동기패턴과 일치하고 프레임 패턴 비트에러 값이 2이하이면 정상동기상태(I)를 유지하고 이때 W는 0을 나타내며, 동기패턴이 일치한다해도 동기패턴 비트에러값이 2를 초과하면 BER은 '0'이되고 천이상태는 준경보상태(J)로 변환되면서 동기상실상태(15)로 근접한 상태를 유지하며, 계속해서 비트에러값이 2를 초과하면 동기상실상태(15)로 판단하여 W를 ＂1＂로 함으로서 신속히 새로운 동기신호열의 위상정보를 찾아내게 하는 과정을 수행하게 하고, 허용에러값을 초과하지 않는 어느정도의 에러값에서는 동기상태를 오랫동안 유지하게 하여 수신데이터의 손실을 최소로 할 수 있게 된다.

또한 동기상실상태(15)에서는 검색상태(A)에서 수신된 데이터 스트립의 프레임 동기패턴이 규정된 동기패턴과 일치하는가를 검색하고, 일치할때는 FER은 '0'이 되어 B내지 H의 확인상태로 변환되는데, 이것은 수신프레임 동기패턴이 규정된 동기패턴과 우연히 일치하는지의 여부를 확인하는 상태이고 8번 계속해서 일치할때는 동기상태(14)로 이상이 없다고 판단하여 정상동기상태(I)로 변환하게 되어 선로상의 에러등으로 인하여 우연히 일치한 경우의 동기상태 판단을 방지하게 하고 일치하지 않을때에는 FER은 '1'이되어 A상태로 다시 되돌아가서 상기 과정을 반복한다.

이처럼 동기상태(14) 및 비동기상태(15)에 있어서의 상태천이 과정은 10개의 상태가 존재하게 되고 순서 논리회로(12)는 최소한 4개의 플립플롭이 필요로 하게 되어 이 도면의 상태천이 흐름도에 따라 적절한 소자를 이용하여 구성될 수 있다.

제6도는 카운터 위상동기회로(4)의 구성도이다. 카운터 위상동기회로(4)는 D플립플롭(16)과 조합논리 회로(17)로 구성되어 X와 Y와 W를 입력하여 이 세 입력의 각 입력상태에 따라 카운터 제어신호(이하 Z라한다)를 발생하여 출력하는 기능을 수행하는데 Z가 '0'이면 카운터 및 타이밍 발생회로(5)를 병렬로드 모드로 동작시키고 Z가 '1'이면 카운터 및 타이밍 발생회로(5)를 카운터업 모드로 동작시키게 하여 카운터의 위상을 수신데이터의 동기패턴 위상에 일치시키게 하는 기능을 수행한다.

이러한 기능의 수행과정을 제7도의 상태천이도를 참조하여 설명하면 다음과 같다.

제7도는 카운터 위상동기수단(4) 기능수행의 한 실시예로서 D형 플립플롭을 사용하여 구성하였을 때의 상태천이도이다. 도면에서 (18)은 D플립플롭의 출력(Q)이 0상태일때를, (19)는 D플립플롭의 출력(Q)이 1상태일 때를 각각 나타낸다.

Z가 '0'이면 카운터 및 타이밍 발생회로(5)를 병렬로드 모드로 동작시켜 카운터(제5도의 14)의 위상을 X에 고정시켜 동기상태를 유지하는 상태이고 Z가 '1'이면 카운터 및 타이밍 방생회로(5)를 동기상실상태의 동작모드인 카운트업 모드로 동작시켜 상기 동기/동기상실상태 결정회로(3)에서 규정된 프레임 동기패턴과 일치하는 수신프레임 동기패턴을 8회 이상 검출하여 동기상태로 변환시킬 때까지 카운터(제5도의 14)가 카운팅을 하게 하는 상태를 나타낸다.

W가 0이면 동기/동기상실상태 결정회로(3)에서 동기 상태(14)로 판단한 상태이므로 X는 0,Y는 0이 되고 따라서 Z는 0이되어 병렬모드 제어를 하고 W가 1이면 동기/동기상실상태 결정회로(3)에서 동기상실상태(15)로 판단한 상태이므로 D플립플롭이 유지하고 있는 상태와 X 및 Y에 따라 Z가 변환되어 그에 따라 카운터 제어를 한다.

일례를 들어 W가 1이고, D플립플롭의 초기상태가 0일 때 X,Y상태가 '0,1'이 되면 D플립플롭은 0상태를 계속 유지하며 Z는 1로 되고, X,Y가 '1.0'이면 D플립플롭은 '1'상태로 변환하며 Z는 계속 1을 유지하여 X 및 Y에 따라 Z가 변환하게 되어 이 Z의 변화에 따라 카운터 및 타이밍 발생회로(5)의 동작 모드가 변하게 된다.

제8도는 카운터 및 타이밍 발생회로(5)의 구성도이다. 카운터 및 타이밍 발생회로는 카운터(20) 및 타이밍 발생회로(21)로 구성되어 카운터(20)는 수신데이터 비트스트림에서 재생한 클럭펄스와 상기 카운터 위상 동기회로(4)의 제어신호(Z)를 입력하여 병렬로드 모드와 카운터 업 모드로 동작하여 병렬로드에서는 기준위상을 X에 고정시켜 동기상태를 유지시키고 카운트업 모드에서는 동기상태로 될 때까지 카운팅을 행하고 타이밍 발생회로(21)는 상기 카운터 (20)의 동작모드에 따른 타이밍 신호를 발생하여 각 회로로 송출하는 기능을 수행한다.

본 발명은 상기와 같이 구성되어 다중화된 비트열에 주기적인 프레임 동기정보(신호열)을 포함하여 전송하는 동기식 다중화 장치에 광범위하게 이용될 수 있으며 특히 TDX-10 데이터 링크와 유사한 정합장치에 이용되는 경우에 최고의 동기 성능을 나타내어 데이터의 손실을 최소화 할 수 있다. 특히 프레임 동기 알고리즘이 간단하여 회로구성이 용이하고 동기 모드에서와 비동기 모드에서의 동작이 서로 다른 요인에 의해 결정되도록 하여 선로상의 에러율이 높은 경우에도 오랫동안 동기상태가 지속되며 동기신호열의 위상변동을 신속히 감지하여 새로운 동기신호열의 위상에 수신카운터 밑 타이밍 발생회로의 위상을 동기시켜 데이터 전송 품질을 현저하게 개선하였다.

지금까지 표준화된 전송속도에서는 우수한 동기 성능을 갖는 리프레임 회로가 많이 고안되어 상용화되었으나 표준화되지 않는 전송속도에서도 일반적으로 널리 이용될 수 있는 리프레임 회로가 없어서 표준화된 전송속도에서 고안된 리프레임 회로를 채택하여 동기 성능 저하를 초래하였으나, 본 발명에서 제시된 일반적인 동기 알고리즘을 이용하는 경우 우수한 동기 성능을 갖는 리프레임 회로를 얻을 수 있다.

Claims

수신되어 입력한 데이터 스트림의 프레임 동기패턴이 규정된 동기패턴과 일치하는지 검출하여 그 결과를 출력신호(X)로 하여 출력하고 동기상실상태에서는 출력신호(FER)로 출력하는 프레임 동기패턴 검출수단(1), 상기프레임 동기패턴 검출수단(1)으로부터의 직렬데이터 스트림을 입력하고 규정된 직렬 프레임 패턴과 비교하여 이 신호열상의 비트에러를 검출하고 이 검출된 비트에러값이 허용에러값(Eth)을 초과하는지의 여부를 감시하여 이 결과를 출력신호(BER)로 하여 출력하는 프레임 패턴 비트에러 검출수단(2), 상기 프레임 패턴 비트에러 검출수단(2)의 출력수단(BER)과 상기 프레임 동기패턴 검출수단(1)의 동기상실상태의 출력신호(FER)를 입력하여 동기상태(14)에서는 프레임 동기신호열의 에러가 허용에러값(Eth) 이하이면 정상동기상태(I)로 판단하고 허용에러값(Eth)을 초과하면 준경보상태(J)로 판단하되 연속적으로 몇번 이상계속되면 동기상실상태(15)로 판단하고 동기상실상태(15)에서는 검출된 프레임 동기패턴의 위치로부터 예상되는 다음 프레임 신호의 위치에서 약속된 프레임 동기신호열이 검출되는가를 감시하여 이 검출된 프레임 동기패턴이 우연히 만들어진 것인지의 여부를 판단하는 확인상태(A내지 H)를 거쳐 동기상태(14)로 판단하여 그 결과를 출력신호(W)로서 송출하는 기능을 수행하는 동기/동기상실상태 결정수단(3), 상기 동기/동기상실상태 결정수단(3)의 출력신호(W)와 상기 프레임 동기패턴 검출수단(1)의 출력신호(X)와 기준 위상신호(Y)를 입력하여 동기상태(14)에서 동작하면서 위상을 고정시키는 병렬로드 모드와 비동기상태(15)에서 동기상태로 될 때까지 카운팅을 하는 카운트업 모드의 두가지 동작모드를 출력신호(Z)로서 송출하는 기능을 수행하는 카운터 위상동기수단(4), 상기 카운터 위상동기수단(4)에 상기 기준위상신호(Y)를 보내고, 상기 카운터 위상동기수단(4)의 동작모드 제어신호(Z)를 입력하여 상기한 병렬로드 모드와 카운트업 모드의 두가지 동작모드로 동작하고 상기 각 동작모드에 따라 타이밍을 발생하여 상기 각 수단과 수신다중화 데이터의 분류를 하는 시스템에 공급하는 기능을 수행하는 카운터 및 타이밍 발생수단(5)으로 구성된 것을 특징으로 하는 동기식 다중화 장치의 리프레임 회로.
제1항에 있어서, 프레임 동기패턴 검출수단(1)은 수신데이터 스트림과 수신데이터 스트림으로부터 재생한 클럭펄스를 입력하여 수신된 직렬비트 스트림을 한 비트씩 시프트시켜 출력하는 시프트레지스터(6), 상기 시프트레지스터(6)에서 시프트된 데이터 스트림을 프레임 패턴 비트에러 검출수단(2)으로 출력하고 규정된 동기패턴 신호열을 검출한 상태를 출력신호(X)로 하여 카운터 위상동기수단(4)으로 출력하는 비교회로(7), 및 상기 비교회로(7)에서의 출력(X)과 타이밍신호를 입력하여 동기상실상태에서 규정된 동기패턴을 검출한 결과를 출력(FER)으로 하여 출력하는 버퍼(8)를 포함하고 있는 것을 특징으로 하는 데이터 손실을 최소로 한 동기식 다중화 장치의 리프레임 회로.
제1항에 있어서, 프레임 패턴 비트에러 검출수단(2)은 상기 타이밍 신호 및 규정된 프레임 패턴을 입력하여 규정된 동기패턴 신호열을 발생하는 로컬 동기패턴 발생수단(9), 상기 로컬 동기패턴 발생수단(9)에서 발생한 규정된 동기패턴 신호열과 프레임 동기패턴 감시수단(1)을 통해 출력된 프레임 신호열을 비교하여 비트에러를 찾아내어 그 비트에러값을 송출하는 비트에러 검출수단(10), 상기 비트에러 검출수단에서 검출한 비트에러값이 규정된 허용에러값(Eth)을 초과하는지 여부를 결정하여 그 결과를 출력신호(BER)로 하여 동기/동기상실상태 결정수단(3)으로 송출하는 허용에러값 비교수단(11)을 포함하고 있는 것을 특징으로 하는 동기식 다중화 장치의 프레임 회로.
제2항에 있어서, 상기 시프트레지스터(6)는 16비트 시프트레지스터이고, 상기 비교회로(7)는 내부에 16비트의 규정된 패턴신호열을 갖고 있어 상기 시프트레지스터로부터 시프트된 16비트의 병렬데이터를 한 펄스구간에서 비교하도록 이루어져 있어, 비교결과 일치하는 경우 그 출력(X)을 그 펄스구간에서만 0으로 출력하는 것을 특징으로 하는 동기식 다중화 장치의 리프레임 회로.
제3항에 있어서, 상기 허용에러값 비교수단(11)은 그 허용에러값(Eth)의 기준을 2로 하여 비트에러가 2를 초과하는 경우에는 ＂0＂인 출력신호(BER)를, 2이하인 경우에는 ＂1＂인 출력신호(BER)를 송출하는 것을 특징으로 하는 동기식 다중화 장치의 리프레임 회로.