DE4304995A1 - Empfängerschaltung für eine Teilnehmerstation eines Netzwerks - Google Patents

Description

Die Erfindung betrifft eine Empfängerschaltung für eine Teilnehmerstation eines Netzwerks, der ein rahmenstrukturierter, serieller Bitstrom zugeführt ist, dessen Rahmenstruktur durch im seriellen Bitstrom enthaltene Rahmenkennmodule mit definierten Bitmustern festgelegt ist.

Ein derartiges Netzwerk ist in der älteren Patentanmeldung P 42 24 339.4 beschrieben. Dieses in einer Sternstruktur organisierte lokale Operationsnetzwerk weist mehrere Teilnehmerstationen auf, die jeweils direkt oder über einen sekundären Sternkoppler an einen zentralen Sternkoppler des Operationsnetzwerks angeschlossen sind. Im zentralen Sternkoppler des Netzwerksystems werden die von einzelnen Stationen auf den Datenbus gelegten Nachrichten in Datenrahmen zusammengefaßt, deren Rahmen- und Organisationsstruktur in der älteren Patentanmeldung P 42 24 340.8 beschrieben ist. Diese den seriellen Bitstrom rahmenstrukturierenden Datenrahien werden von einer als zentraler Taktgenerator fungierenden Teilnehmerstation des Netzwerksystems generiert und geben systemweit die Zeitreferenz vor, an der sich die empfangs- sowie die sendeseitige Signalverarbeitung der einzelnen Teilnehmerstationen des Netzwerks zu orientieren hat. Es ist also für eine einwandfreie Funktion dieses Netzwerksystems mit Sternstruktur - sowie für rahmenstrukturierte Bitströme verwendende Netzwerke im allgemeinen - erforderlich, daß die vom zentralen Sternkoppler zu den Teilnehmerstationen des Operationsnetzwerks gesendeten Datenrahmen von deren empfangsseitiger Signalverarbeitung erkannt und korrekt ausgewertet werden. Dies bedingt, daß ein die Zeitreferenz für die empfangsseitige Signalverarbeitung einer jeden Teilnehmerstation vorgebender interner Rahmenempfangstakt auf dem vom zentralen Taktgenerator vorgegebenen Rahmentakt zu synchronisieren ist. Hierzu ist es erforderlich, daß die Signallaufzeit der Bitimpulse des rahmenstrukturierten Bitstroms vom zentralen Sternkoppler zu der betreffenden Teilnehmerstation und vice versa möglichst genau bestimmt wird, da ansonsten in nachteiliger Art und Weise eine Überlagerung der von einer Teilnehmerstation empfangenen Bitimpulse als auch eine Überlagerung der von verschiedenen Teilnehmerstationen des lokalen Netzwerkes gesendeten Bitimpulse im zentralen Sternkoppler auftritt.

Es ist daher Aufgabe der Erfindung, eine Empfängerschaltung für eine Teilnehmerstation eines Netzwerks zu schaffen, welche in besonders einfacher Art und Weise eine sende- und empfangsseitige Synchronisation der internen Signalverarbeitung der Teilnehmerstation mit dem vorgegebenen Rahmentakt des rahmenstrukturierten seriellen Bitstroms ermöglicht.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine Rahmenerkenneinheit vorgesehen ist, die eine Komparatoreinheit zur Erkennung der die Rahmenstruktur festlegenden Rahmenkennmodule des rahmenstrukturierten, seriellen Bitstrom aufweist, daß ein von der Rahmenerkenneinheit aus der zeitlichen Abfolge der Rahmenkennmodule abgeleiteter, die empfangsseitige Signalverarbeitung der Teilnehmerstation steuernder, interner Rahmenempfangstakt einer Takteinheit der Empfängerschaltung zugeleitet ist, und daß die Takteinheit einen die sendeseitige Signalverarbeitung der Teilnehmerstationen steuernden Rahmensendetakt erzeugt, welcher gegenüber dem Rahmenempfangstakt um die Signallaufzeit eines von der Teilnehmerstation zu einem zentralen Sternkoppler des Netzwerks ausgesendeten Bitimpulses zeitlich um die Laufzeit dieses Bitimpulses von der sendenden Teilnehmerstation zum zentralen Sternkoppler verschoben ist.

Durch die erfindungsgemäßen Maßnahmen wird in besonders vorteilhafter Art und Weise eine Empfängerschaltung für eine Teilnehmerstation eines Netzwerk geschaffen, bei der die Rahmensynchronisation eines internen Rahmentakts auf den durch die Datenrahmen des rahmenstrukturierten, seriellen Bitstroms vorgegebenen, systemweit die Zeitreferenz festlegenden Rahmentakt besonders einfach möglich ist. Der die empfangsseitige interne Signalverarbeitung bestimmende Rahmenempfangstakt wird in vorteilhafter Art und Weise besonders einfach dadurch abgeleitet, daß die erfindungsgemäß vorgesehene Rahmenerkenneinheit mittels ihrer Komparatoreinheit die Rahmenstruktur des rahmenstrukturierten, seriellen Bitstroms festlegenden Rahmenkennmodule detektiert. Aus diesem Rahmenempfangstakt wird dann in vorteilhafter Art und Weise der zeitlich um die Signallaufzeit eines Bitimpulses von der Teilnehmerstation zum zentralen Sternkoppler des Netzwerks verschobene Rahmensendetakt abgeleitet, welcher dann die sendeseitige interne Signalverarbeitung der Teilnehmerstation taktet.

Eine vorteilhafter Weiterbildung der Erfindung sieht vor, daß der Rahmenerkenneinheit eine Abtasteinheit vorgeschaltet ist, welche die Bitimpulse des rahmenstrukturierten, seriellen Bitstroms mit einem Abtasttakt überabtastet, der um das N-fache größer ist als ein die interne Signalverarbeitung der Teilnehmerstation des Netzwerk taktender interner Bittakt. Durch eine derartige Überabtastung der Bitimpulse des der Teilnehmerstation zugeführten rahmenstrukturierten, seriellen Bitstroms wird in vorteilhafter Art und Weise eine Erhöhung der Auflösungsgenauigkeit erreicht, da in vorteilhafter Art und Weise nunmehr einem Bitimpuls N Abtastwerte zugeordnet werden.

Diese N Abtastwerte des überabgetasteten Bitimpulses werden erfindungsgemäß einer Integratoreinheit zugeführt, welche die N Abtastwerte des überabgetasteten Bitimpulses zu einem Summenwert aufaddiert, der erfindungsgemäß einer Vergleichereinheit zugeführt ist. In dieser Vergleichereinheit wird der Summenwert daraufhin analysiert, ob er kleiner oder größer als ein vorgegebener Vergleichswert ist. Im erstgenannten Fall wird dem Summenwert dann der binäre Wert "0" zugeordnet. Andernfalls erfolgt eine Zuordnung des binären Werts von "1". Durch eine derartige Vorgangsweise wird in vorteilhafter Art und Weise erreicht, daß auch bei Bitimpulsen mit unterschiedlichem Impulsdesign eine exakte Erkennung des durch diesen Bitimpuls repräsentierten Wertes möglich ist.

Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, daß der Rahmenerkenneinheit eine Verteilereinheit vorgeschaltet ist, an deren Eingang der rahmenstrukturierte, serielle Bitstrom anliegt. An einen ersten Ausgang der erfindungsgemäß vorgesehenen Verteilereinheit ist eine Synchronisiereinheit zur Bitsynchronisation des internen Bittaktes mit einem durch die Abfolge der Bitimpulse des rahmenstrukturierten, seriellen Bitstroms vorgegebenen Referenz-Bittakt. An einem zweiten Ausgang der erfindungsgemäßen Verteilereinheit ist ein die Rahmenerkenneinheit enthaltener Signalverarbeitungs-Funktionsblock angeschlossen. Durch die erfindungsgemäße Verteilereinheit ist es in besonders einfacher Art und Weise möglich, für den ankommenden Bitstrom entweder - im bitasynchronen Zustand der Teilnehmerstation - der die Bitsynchronisation durchführenden Synchronisiereinheit oder - im bitsynchronen Zustand - einem die eigentliche Signalverarbeitung der Teilnehmerstation durchführenden Signalverarbeitungs-Funktionsblock zuzuführen.

Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, daß die Synchronisiereinrichtung ein im Abtasttakt getaktetes Schieberegister und Komparatoren aufweist, in denen jeweils ein zur Detektion einer Takt und/oder Phasenablage des internen Bittakts dienendes Referenz-Abtastmuster gespeichert ist. Die Bitsynchronisation des internen Bittaktes der Teilnehmerstation des systemweit gültigen Referenz-Bittaktes wird in vorteilhafter Art und Weise auf einen einfachen Vergleich von Abtastmustern zurückgeführt, wodurch diese Bitsynchronisation besonders einfach durchführbar ist. Die durch die erfindungsgemäß vorgesehene Synchronisationsprozedur von den beiden Komparatoren der Synchronisiereinrichtung erzeugten Synchronisiersignale werden zu der den internen Bittakt erzeugenden Takteinheit geleitet, so daß eine besonders einfache Korrektur der Takt- und/oder Phasenablage möglich ist.

Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, daß die Messung der Signallaufzeit eines Bitimpulses von der Teilnehmerstation zum zentralen Sternkoppler durch einen im Abtasttakt getakteten Binärzähler erfolgt, welcher die Anzahl der Takte des Abtasttaktes registriert, die vom Aussenden bis zum Wiedereintreffen einer von der Teilnehmerstation zum zentralen Sternkoppler und von diesem zurück zur Teilnehmerstation laufenden Testsequenz vergehen. Aus der Signallaufzeit dieser Testsequenz wird in vorteilhafter Art und Weise die Signallaufzeit eines Bitimpulses berechnet und in einem erfindungsgemäß vorgesehenen Register der Takteinheit abgespeichert. In vorteilhafter Art und Weise werden dann die Taktimpulse des Rahmensendetakts derart erzeugt, daß jeder Taktimpuls des von der Rahmenerkenneinheit erzeugten Rahmenempfangstakt den Binärzähler der Takteinheit zurücksetzt und dieser daraufhin von neuem beginnt, die Takte des Abtasttakts hochzuzählen. Erreicht der Binärzähler erneut den im erfindungsgemäßen Register gespeicherten Wert, so wird in vorteilhafter Art und Weise ein Impuls erzeugt, welcher einen Taktimpuls des Rahmensendetakts festlegt. Durch die erfindungsgemäß vorgesehenen Maßnahmen ist somit eine präzise Messung der Signallaufzeit eines Bitimpulses von der Teilnehmerstation zum zentralen Sternkoppler möglich, wodurch in vorteilhafter Art und Weise eine besonders exakte Synchronisierung des Rahmensendetakts der Teilnehmerstation auf den durch die Rahmenstruktur der Datenrahmen vorgegebenen realen Rahmentakts des Netzwerksystems möglich ist.

Durch die mit hoher Präzision erfolgende Herstellung der empfangs- wie auch sendeseitigen Rahmensynchronität der internen Signalverarbeitung der Teilnehmerstation wird in vorteilhafter Art und Weise verhindert, daß sich aufeinanderfolgende Bitimpulse des rahmenstrukturierten, seriellen Bitstroms überlappen. Dadurch wird in vorteilhafter Art und Weise eine Erhöhung der möglichen Bitraten des rahmenstrukturierten, seriellen Bitstroms erreicht, wodurch dem erfindungsgemäßen Netzwerksystem eine drastisch erhöhte Leistungsfähigkeit zukommt.

Weitere Einzelheiten der Erfindung sind dem Ausführungsbeispiel zu entnehmen, welches im folgenden anhand der Figuren beschrieben wird. Es zeigt:

Fig. 1 ein Ausführungsbeispiel einer Empfängerschaltung.

Das in Fig. 1 gezeigte Ausführungsbeispiel einer Empfängerschaltung 1 ist für eine Teilnehmerstation eines lokalen Operationsnetzwerks bestimmt, wie es insbesondere in der älteren Patentanmeldung P 42 24 339.4 derselben Anmelderin beschrieben ist. Den Teilnehmerstationen wird ein rahmenstrukturierter, serieller Bitstrom B zugeführt, dessen Rahmen- und Organisationsstruktur in der älteren Patentanmeldung P 42 24 340.8 beschrieben ist. Zur Vermeidung von Wiederholungen wird auf diese beiden o.g. Patentanmeldungen verwiesen, deren technische Lehre durch diese explizite Bezugnahme hiermit in diese Anmeldung eingeführt werden soll.

Die Empfängerschaltung 1 weist einen Quantisierer 10 auf, dessen Eingang 11 über einen Datenbus 3 der rahmenstrukturierte serielle Bitstrom B zugeführt wird. Die zeitliche Abfolge von Bitimpulsen P1-P5 des Bitstroms B legt einen systemweit gültigen Referenz-Bittakt fest. Der Quantisierer 10 führt eine Signalformung der Bitimpulse P1-P5 des Bitstroms B durch, so daß an seinem Ausgang 12 eine Abfolge von Bitimpulsen definierter Impulsform auftritt.

Der Ausgang 12 des Quantisierers 10 ist mit einem Eingang 21 einer Abtasteinheit 20 verbunden, in der die Bitimpulse des Bitstroms B überabgetastet werden. Der zu dieser Überabtastung herangezogene Abtasttakt beträgt das N-fache eines die interne Signalverarbeitung der Empfängerschaltung 1 taktenden internen Bittaktes CB, welcher von einer einen Schwingquarz 31 aufweisenden Takteinheit 30 erzeugt wird. An einem Ausgang 22 der Abtasteinheit 20 tritt somit für jeden Bitimpuls P1-P5 des Bitstroms B eine Sequenz von N Abtastwerten auf. Diese werden einem Eingang 41 einer Verteilereinheit 40 zugeführt. Die Verteilereinheit 40 weist zwei Ausgänge 42 und 43 auf, wobei der erste Ausgang 42 mit einer Synchronisiereinheit 50 verbunden ist, die ein Schieberegister 51 und zwei Komparatoren 52, 53 aufweist, in denen jeweils ein zur Detektion einer Takt- und oder Phasenablage des internen Bittakts (CB) dienendes Referenz-Abtastmuster gespeichert ist, deren zur Bitsynchronisation dienende Ausgangssignale VS und PS zur Takteinheit 30 geleitet werden. Diese Synchronisiereinrichtung 50 dient zur Bitsynchronisation des internen Bittakts CB mit dem systemweit die Zeitreferenz festlegenden Referenz-Bittakt des Bitstroms B. Diese Synchronisiereinheit 50 ist detailliert in der Anmeldung "Verfahren und Vorrichtung zur Synchronisation einer Teilnehmerstation eines lokalen Operationsnetzwerks" derselben Anmelderin beschrieben, auf die hiermit ebenfalls explizit Bezug genommen wird.

Der zweite Ausgang 43 der Verteilereinheit 40 ist mit einem Eingang 101 eines allgemein mit 100 bezeichneten Funktionsblocks verbunden, welcher eine Integratoreinheit 110, eine Vergleichereinheit 120 und eine Rahmenerkenneinheit 130 aufweist. In einer Synchronisierphase, in der der interne Bittakt CB der Empfängerschaltung 1 mit dem durch die Abfolge der Bitimpulse P1-P5 des Bitstroms B festgelegten Referenz-Bittakt synchronisiert wird, schaltet die Verteilereinheit 40 die an ihrem Eingang 41 anliegenden Abtastwerte der Bitimpulse P1-P5 des Bitstroms B zu ihrem ersten Ausgang 42 und somit zur Synchronisiereinheit 50 durch. Hierbei ist anzumerken, daß die Synchronisiereinheit 50 und somit die Verteilereinheit 40 entfallen kann, wenn durch geeignete andere Mittel oder Einrichtung der Teilnehmerstation oder des lokalen Netzwerks eine Bitsynchronität der internen Signalverarbeitung der Teilnehmerstation gewährleistet ist. Wichtig für die nachfolgende Beschreibung der im wesentlichen durch den Funktionsblock 100 gebildeten eigentlichen Empfängerschaltung 1 ist nur, daß die o.g. Bitsynchronität gegeben ist.

Im bitsynchronen Zustand der Empfängerschaltung 1 werden die am Eingang 41 der Verteilereinheit 40 anliegenden Abtastwerte der Bitimpulse des Bitstroms zu deren zweiten Ausgang 43 und somit zur Integratoreinheit 110 des Funktionsblocks 100 geleitet. Diese summiert die N einem Bitimpuls P1-P5 des Bitstroms B zugeordneten Abtastwerte zu einem Summenwert SW auf. Der an einem Ausgang 112 der Integratoreinheit 110 auftretende Summenwert SW der Abtastwerte eines Bitimpulses P1-P5 wird zur Vergleichereinheit 120 geleitet. Diese überprüft den Summenwert SW daraufhin, ob ein in ihr gespeicherter, vordefinierter Vergleichswert erreicht wird. Ist der in der Integratoreinheit 110 aus den N Abtastwerten jeweils eines Bitimpulses P1-P5 gebildete Summenwert SW größer als der vordefinierte Vergleichswert, so wird angenommen, daß der abgetastete Bitimpuls des Bitstroms B den binären Wert "1" aufweist. Dementsprechend tritt dann an einem Ausgang 122 der Vergleichereinheit 120 eine binäre "1" auf. Ist jedoch der der Vergleichereinheit 120 zugeführte Summenwert kleiner als der vordefinierte Vergleichswert, so wird angenommen, daß der abgetastete Bitimpuls den Wert "0" aufweist. Am Ausgang 122 der Vergleichereinheit 120 tritt somit eine binäre "0" auf.

Der Ausgang 122 der Vergleichereinheit 120 ist mit einem Eingang 131 der Rahmenerkenneinheit 130 verbunden, welche vom internen Bittakt CB getaktet wird. Diese dient zur Bestimmung eines die empfangs- bzw. sendeseitige Signalverarbeitung der Teilnehmerstation 1 steuernden Rahmenempfangs- bzw. Rahmensendetakt und somit zur Herstellung der sende- bzw. empfangsseitigen Rahmensynchronität der internen Signalverarbeitung.

Die Rahmenerkennungseinheit 130 erkennt nun mit Hilfe von Komparatoren 131 in dem ihr zugeführten rahmenstrukturierten, seriellen Bitstrom B Rahmenkennmodule, die die Rahmenstruktur der Datenrahmen des Bitstroms festlegen (vgl. dazu P 42 24 340). Diese Erkennung erfolgt über die diesen Rahmenkennmodulen SOF, EOF fest zugeordneten Bitmuster. Aus der zeitlichen Abfolge dieser Bitmuster wird ein interner Rahmenempfangstakt RET abgeleitet. Dieser interne Rahmenempfangstakt RET stellt den die empfangsseitige Signalverarbeitung der Teilnehmerstation des Operationsnetzwerks taktenden internen Referenztakt dar. Die Empfängerschaltung 1 der Teilnehmerstation ist also empfangsseitig rahmensynchron, sobald die Rahmenerkenneinheit 130 aus den im Bitstrom B enthaltenen Bitmustern der Rahmenkennmodule SOF, EOF ihren internen Rahmenempfangstakt RET bestimmt hat, so daß die in den Datenrahmen des rahmenstrukturierten seriellen Bitstroms enthaltene Information von der Teilnehmerstation korrekt auswertbar ist. Der von der Rahmenerkenneinheit 130 erzeugte Rahmenempfangstakt RET wird zu einem Eingang 30′ der Takteinheit 30 geleitet.

Nachdem durch die oben beschriebenen Maßnahmen der Rahmenempfangstakt RET festgelegt wurde und die interne empfangsseitige Signalverarbeitung aufgrund der dadurch erreichten Rahmensynchronität in einen stationären Zustand übergeführt wurde, ist es desweiteren besonders einfach möglich, eventuell auftretende Abweichungen des Bittaktes der Bitimpulse P1-P5 des Bitstroms B zu registrieren und den internen Bittakt CB entsprechend zu modifizieren. Hierzu ist vorgesehen, daß die Rahmenerkenneinheit 130 die Anzahl der Bitimpulse zählt, welche jeweils zwischen dem den Beginn eines Datenrahmens kennzeichnenden Rahmenkennmodul SOF und dem das Ende dieses Datenrahmens charakterisierenden Rahmenkennmodul EOF auftreten. Entspricht die Anzahl der derart registrierten Bitimpulse P1-P5 der vordefinierten Anzahl von Bitimpulsen eines Datenrahmens, so wird kein Regelungsvorgang des internen Bittaktes CB eingeleitet.

Überschreitet hingegen die zwischen zwei korrespondierenden Rahmenkennmodulen SOF, EOF registrierte Anzahl von Bitimpulsen P1-P5 des zugeführten rahmenstrukturierten, seriellen Bitstroms B diese vordefinierte Anzahl von Bitimpulsen eines Datenrahmens, ist also der durch die Bitimpulse P1-P5 des Bitstroms B vorgegebene Bittakt zu groß, so würde ohne die nachfolgend beschriebene Korrektur der nächste Taktimpuls des von der Rahmenerkenneinheit 130 erzeugten Rahmenempfangstakt RET auftreten, bevor die Rahmenerkenneinheit 130 das Bitmuster des Rahmenkennmoduls EOF erkennt. In diesem Fall wird dann dieser Taktimpuls des Rahmenempfangstakt RET erst dann erzeugt, wenn die Rahmenerkenneinheit 130 das Rahmenkennmodul EOF erkennt. Außerdem wird die Taktrate des internen Bittakt CB entsprechend erhöht, so daß der interne Bittakt CB wiederum in Übereinstimmung mit dem durch die zeitliche Abfolge der Bitimpulse P1-P5 des rahmenstrukturierten, seriellen Bitstroms B in Übereinstimmung ist.

Wird jedoch zwischen zwei Bitimpulsen des von der Rahmenerkenneinheit 130 erzeugten Rahmenempfangstakt RET eine Anzahl von Bitimpulsen P1-P5 registriert, welche kleiner als die vorgegebene Anzahl von Bitimpulsen eines Datenrahmens ist, so würde - ohne Korrektur - der entsprechende Taktimpuls des Rahmenempfangstakts RET auftreten, nachdem bereits das Rahmenkennmodul EOF von der Rahmenerkenneinheit 130 registriert wurde. In diesem Fall erzeugt die Rahmenerkenneinheit 130 den entsprechenden Taktimpuls des Rahmenempfangstakt RET bereits dann, wenn das das Ende eines Datenrahmens charakterisierende Rahmenkennmodul EOF erkannt wird. Die Taktrate des internen Bittakts CB wird in diesem Fall dann verkleinert.

Um die Empfängerschaltung 1 und somit die Teilnehmerstation auch sendeseitig zu synchronisieren, ist es erforderlich, einen Rahmensendetakt RST zu generieren, der derart festgelegt ist, daß ein zum Zeitpunkt T1 relativ zum Rahmensendetakt RST von der Teilnehmerstation ausgesendeter Bitimpuls genau zu dem Zeitpunkt T relativ zu dem die systemweite Zeitreferenz festlegenden Rahmentakt T im zentralen Sternkoppler des lokalen Netzwerks eintrifft, zu dem dieser Bitimpuls in den im zentralen Sternkoppler auftretenden, den Rahmentakt RT festlegenden Datenrahmen (vgl. dazu P 42 24 339.4) an seiner ihm zugeordneten Position eingefügt werden soll.

Zur Ableitung dieses Rahmensendetakts ist es also erforderlich, die Signallaufzeit eines Bitimpulses von der Teilnehmerstation zum zentralen Sternkoppler des Operationsnetzwerk zu bestimmen. Hierzu ist vorgesehen, daß die Empfängerschaltung eine Testsequenz TS aussendet, die über den Datenbus 3 zum zentralen Sternkoppler geleitet wird. Diese Testsequenz TS wird im zentralen Sternkoppler in den aktuell vorliegenden Datenrahmen eingefügt und mit diesem Datenrahmen wieder zu der aussendenden Teilnehmerstation zurückgesendet. Zur exakten Bestimmung der Signallaufzeit der Testsequenz TS wird ein vom Abtasttakt CU getakteter Binärzähler 34 der Takteinheit 30 beim Absenden dieses Testsignals gestartet. Die Zahl der Abtasttakte CU wird registriert, die bis zum Wiedereintreffen der Testsequenz TS vergehen. Beträgt die Zeitdauer bis zur Rückkehr der Testsequenz nun Y Takte des Abtasttaktes CU, so beträgt die einfache Signallaufzeit von der Teilnehmerstation zum Mittelpunkt des zentralen Sternkopplers X = Y/2.

Ausgehend von dieser X Takte des Abtasttaktes CU betragenden Signallaufzeit von der Teilnehmerstation zum Sternmittelpunkt erzeugt die Takteinheit 30 den internen Rahmensendetakt RST, indem in ein Register 33 der Takteinheit 30 der Wert S = M-X geladen wird, wobei M die Länge eines Datenrahmens in Bit bezeichnet. Dieser Wert S gibt die Verschiebung eines (hypothetischen) Datenrahmens des Rahmensendetakts RST zum realen Rahmen des Rahmenempfangstakts RET an. Mit jedem der Takteinheit zugeleiteten Rahmenempfangstakt RET wird der Binärzähler 34 der Takteinheit 30 zurückgesetzt und beginnt von neuem, die Takte des Abtasttakts CU zu zählen. Erreicht dieser Binärzähler 34 den im Register 35 geladenen Wert S, so wird für eine bestimmte Zeitdauer ein Signal erzeugt, das den Rahmensendetakt RST festlegt. In vorteilhafter Art und Weise wird durch diese Verschiebung des Rahmensendetakts RST gegenüber dem Rahmenempfangstakt RET erreicht, daß die von der Teilnehmerstation des Netzwerks ausgesandten Bitimpulse P1-P5 genau dann relativ zu dem die systemweite Zeitreferenz festlegenden Rahmentakt RT im zentralen Sternkoppler des lokalen Netzwerks eintreffen, zu dem dieser Bitimpuls in den im zentralen Sternkoppler auftretenden, den Rahmentakt RT festlegenden realen Datenrahmen an seiner ihm zugeordneten Position eingefügt werden soll (vgl. dazu P 42 24 339.4).

Außerdem kann vorgesehen sein, daß gleichzeitig mit der Bestimmung der Signallaufzeit der Testsequenz TS eine Kontrolle und/oder Regelung der Sendeleistung der Impulse der Testsequenz TS durchgeführt wird. Hierzu ist vorgesehen, daß die Sendeleistung der Impulse der abgesandten Testsequenz TS sowie die Empfangsleistung dieser Testimpulse registriert wird. Aus dem Vergleich von abgesandter Leistung und empfangener Leistung der Testimpulse der Testsequenz TS ist es dann möglich, die Sendeleistung entsprechend den speziellen Anforderungen des Netzwerksystems zu modifizieren.

Zur Durchführung dieser Messungen dient eine im Rahmensendetakt RST getaktete Sendeleistungs-Kontrolleinheit 140, deren Eingang 141 der rahmenstrukturierte, serielle Bitstrom 8 zugeführt ist. Es ist auch möglich, abweichend von obiger Annahme der simultanen Messung der Laufzeit und der Sende-/Empfangsleistung der Bitimpulse der Testsequenz TS vorzusehen, daß - wie aus Fig. 1 ersichtlich ist - hierzu eine spezielle Testsequenz TS′ verwendet wird, welche speziell zu diesem Zweck von der Sendeleistungs-Kontrolleinheit 140 erzeugt wird.

Zusammenfassend ist festzustellen, daß durch die beschriebene Empfängerschaltung 1 für eine Teilnehmerstation eines Operationsnetzwerks eine besonders vorteilhafte Vorrichtung geschaffen wird, die vollständig in einem einzigen Chip integriert werden kann. In vorteilhafter Art und Weise erlaubt die beschriebene Empfängerschaltung 1 eine Rahmensynchronisation der Teilnehmerstation auf dem durch die Datenrahmen des rahmenstrukturierten, seriellen Bitstroms B vorgegebenen Rahmentakt auch dann, wenn die Bitimpulse P1-P5 des Bitstroms B nicht die vorgesehene Position einnehmen. Außerdem ist es in einfacher Art und Weise möglich, eine Kompensation von Signallaufzeiten auf dem Übertragungsmedium effizient und unabhängig von der Leitungslänge zwischen dem zentralen Sternkoppler und der Teilnehmerstation durchzuführen. Hierdurch wird eine Überlappung von aufeinanderfolgenden Bitimpulsen verhindert, wodurch in vorteilhafter Art und Weise die mögliche Bitrate erhöht wird. Die beschriebene Rahmensynchronisation erlaubt außerdem den Betrieb des Operationsnetzwerks bei vielen Bitraten und unterschiedlichsten Übertragungsmedien wie z. B. Kupferkabel oder optische Fasern.

Claims (13)

1. Empfängerschaltung für eine Teilnehmerstation eines Netzwerks, der ein rahmenstrukturierter, serieller Bitstrom (B) zugeführt ist, dessen Rahmenstruktur durch im seriellen Bitstrom (B) enthaltene Rahmenkennmodule (SOF , EOF) mit definiertem Bitmuster festgelegt ist, dadurch gekennzeichnet, daß eine Rahmenerkenneinheit (130) vorgesehen ist, die eine Komparatoreinheit (131) zur Erkennung der die Rahmenstruktur festlegenden Rahmenkennmodule (SOF, EOF) des rahmenstrukturierten, seriellen Bitstrom (B) aufweist, daß ein von der Rahmenerkenneinheit (130) aus der zeitlichen Abfolge der Rahmenkennmodule (SOF, EOF) abgeleiteter, die empfangsseitige Signalverarbeitung der Teilnehmerstation steuernder, interner Rahmenempfangstakt (RET) einer Takteinheit (30) der Empfängerschaltung (1) zugeleitet ist, und daß die Takteinheit (30) einen die sendeseitige Signalverarbeitung der Teilnehmerstationen steuernden Rahmensendetakt (RST) erzeugt, welcher gegenüber dem Rahmenempfangstakt (RET) um die Signallaufzeit eines von der Teilnehmerstation zu einem zentralen Sternkoppler des Netzwerks ausgesendeten Bitimpulses (P1-P5) zeitlich um die Laufzeit dieses zentralen Sternkoppler verschoben ist.

2. Empfängerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Rahmenerkenneinheit (130) eine Abtasteinheit (20) vorgeschaltet ist, welche die Bitimpulse (P1-P5) des rahmenstrukturierten, seriellen Bitstroms (B) mit einem Abtasttakt (CU) überabtasten, der um das N-fache größer ist als ein die interne Signalverarbeitung der Teilnehmerstation taktender interner Bittakt (CB), daß die N jeweils einem Bitimpuls (P1-P5) zugeordneten Abtastwerte einer Integratoreinheit (110) zugeführt sind, welche die N Abtastwerte des überabgetasteten Bitimpulses (P1-P5) zu einem Summenwert (SW) aufaddiert, daß dieser Summenwert (SW) einer Vergleichereinheit (120) zugeführt ist, die dem Summenwert (SW) einen binären Wert von "1" zuordnet, wenn dieser größer als ein vorgegebener Vergleichswert ist, und die diesem Summenwert (SW) einen binären Wert von "0" zuordnet, wenn dieser kleiner als der vorgegebene Vergleichswert ist, und daß das Ausgangssignal der Vergleichereinheit (120) der Rahmenerkenneinheit (130) zugeführt ist.

3. Empfängerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Rahmenerkennheit (130) eine Verteilereinheit (140) vorgeschaltet ist, an deren Eingang (41) der rahmenstrukturierte, serielle Bitstrom (B) anliegt, an deren erstem Ausgang (42) eine Synchronisiereinheit (50) zur Bitsynchronisation des internen Bittaktes (CB) mit einem durch die Abfolge der Bitimpulse (P1-P5) des rahmenstrukturierten, seriellen Bitstroms (B) vorgegebenen Referenz-Bittakt angeschlossen ist, und daß an einem zweiten Ausgang (43) der Verteilereinheit (40) ein die Rahmenerkenneinheit (130) enthaltender Signalverarbeitungs-Funktionsblock (100) angeschlossen ist.

4. Empfängerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Synchronisiereinrichtung (50) ein im N-fachen Takt des internen Bittakts (CB) getaktetes Schieberegister (51) und Komparatoren (52, 53) aufweist, in denen jeweils ein zur Detektion einer Takt und/oder Phasenablage des internen Bittakts (CB) dienendes Referenz-Abtastmuster gespeichert ist, und daß von den beiden Komparatoren (52, 53) erzeugte Synchronisiersignale (VS, PS) zur Takteinheit (30) geleitet sind.

5. Empfängerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Takteinheit (30) zur Erzeugung des Rahmensendetakts (RST) einen Binärzähler (34) aufweist.

6. Empfängerschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Takteinheit (30) zur Messung der Signallaufzeit von der Teilnehmerstation zum zentralen Sternkoppler eine Testsequenz (TS) aussendet, die über den zentralen Sternkoppler zur Teilnehmerstation zurückgeleitet wird, und daß der durch den Abtasttakt (CU) getaktete Binärzähler (34) die Anzahl der Takte des Abtasttaktes (CU) bis zum Wiedereintreffen dieser Testsequenz registriert.

7. Empfängerschaltung nach Anspruch 1 oder Anspruch 6, dadurch gekennzeichnet, daß die Sendeleistung der Signalimpulse der von der Takteinheit (30) oder von einer Sendeleistungs-Kontrolleinheit (140) erzeugten Testsequenz (TS, TS′) registriert wird, und daß die Sendeleistungs-Kontrolleinheit (140) die Empfangsleistung der Signalimpulse dieser Testsequenz (TS, TS′) registriert, nachdem diese vom zentralen Sternkoppler zurück zur Teilnehmerstation des Netzwerks geleitet sind.

8. Empfängerschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Takteinheit (30) ein Register (35) enthält, in dem die Signallaufzeit des Bitimpulses (P1-P5) abspeicherbar ist.

9. Empfängerschaltung nach Anspruch 5 und 8, dadurch gekennzeichnet, daß der Binärzähler (34) durch jeden von der Rahmenerkenneinheit (130) erzeugten Taktimpuls des Rahmenempfangstakt (RET) zurücksetzbar ist, daß der Binärzähler (34) nach diesem Rücksetzvorgang die Takte des Abtasttakts (CU) hochzählt, und daß die Takteinheit (30) einen Taktimpuls des Rahmensendetakts (RST) erzeugt, wenn der Zählerstand des Binärzählers (34) den im Register (35) gespeicherten Wert erreicht.

10. Empfängerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Rahmenerkenneinheit (130) die Anzahl der Bitimpulse (P1-P5) des rahmenstrukturierten, seriellen Bitstroms (B) registriert, welche zwischen zwei einen Datenrahmen des rahmenstrukturierten, seriellen Bitstroms (B) festlegenden Rahmenkennmodulen (SOF, EOF) auftreten, und daß die Rahmenerkenneinheit (130) den Rahmenempfangstakt (RET) und den internen Bittakten (CB) in Abhängigkeit von der aktuell registrierten Anzahl der zwischen zwei Rahmenkennmodulen (SOF, EOF) auftretenden Bitimpulsen (P1-P5) modifiziert.

11. Empfängerschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Taktrate des Rahmenempfangstakts (RET) verkleinert und die Taktrate des internen Bittakts (CB) vergrößert wird, wenn die Anzahl der aktuell registrierten Bitimpulse (P1-P5) des rahmenstrukturierten, seriellen Bitstroms (B) größer als die vordefinierte Anzahl der Bitimpulse (P1-P5) eines Datenrahmens des rahmenstrukturierten, seriellen Bitstroms (B) ist, und daß die Taktrate des Rahmenempfangstakts (RET) vergrößert und die Taktrate des internen Bittakts (CB) verkleinert wird, wenn die Anzahl der aktuell registrierten Bitimpulse (P1-P5) kleiner als die vorgegebene Anzahl der Bitimpulse (P1-P5) eines Datenrahmens ist.

12. Teilnehmerstation für ein Netzwerk, insbesondere für ein Operationsnetzwerk, gekennzeichnet durch eine Empfängerschaltung nach mindestens einem der Ansprüche 1 bis 11.

13. Netzwerk, gekennzeichnet durch eine Teilnehmerstation nach Anspruch 12.