DE3722567A1 - Verfahren und schaltungsanordnung zur rahmensynchronisierung - Google Patents

Verfahren und schaltungsanordnung zur rahmensynchronisierung

Info

Publication number
DE3722567A1
DE3722567A1 DE19873722567 DE3722567A DE3722567A1 DE 3722567 A1 DE3722567 A1 DE 3722567A1 DE 19873722567 DE19873722567 DE 19873722567 DE 3722567 A DE3722567 A DE 3722567A DE 3722567 A1 DE3722567 A1 DE 3722567A1
Authority
DE
Germany
Prior art keywords
synchronous
pulse
word
syw
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873722567
Other languages
English (en)
Inventor
Walter Dipl Ing Wessely
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19873722567 priority Critical patent/DE3722567A1/de
Publication of DE3722567A1 publication Critical patent/DE3722567A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Description

Die Erfindung betrifft ein Verfahren zur Rahmensynchronisierung nach dem Oberbegriff des Patentanspruchs 1. Außerdem ist eine Schaltungsanordnung zur Durchführung des Verfahrens angegeben.
Die Übertragung von digitalen Signalen erfolgt meist synchron. Hierbei ist ein Gleichlauf zwischen Sende- und Empfangseinrich­ tung erforderlich, genauer zwischen der Empfangseinrichtung und den empfangenen digitalen Signalen. Neben der Übertragung der eigentlichen Information wird Zusatzinformation benötigt, um den Gleichlauf zu gewährleisten. Die digitalen Signale, beispiels­ weise digitalisierte Fernsehsignale oder Signale von Multiplex­ systemen werden in einem Pulsrahmen angeordnet, in dem an einem festen Platz ein Synchronwort eingefügt wird. Dieses besteht im allgemeinen aus einer bestimmten Bitkombination, die in den übrigen Datensignalen nicht oder nur selten vorhanden ist.
Empfangsseitig dient das erkannte Synchronwort zur Synchronisie­ rung eines Taktgenerators. Das periodische Auftreten des Syn­ chronwortes wird ausgewertet, um unnötige oder fehlerhafte Syn­ chronisiervorgänge zu vermeiden.
Aus der DE-OS 27 19 224 ist ein Verfahren und eine Schaltungsan­ ordnung zur Rahmensynchronisierung bekannt. Die empfangene digi­ tale Information wird für die Dauer von mehreren Rahmen in Schie­ beregistern gespeichert. Hierbei wird überprüft, daß innerhalb eines Pulsrahmens außer dem Synchronwort kein weiteres vorge­ täuschtes Synchronwort auftritt, wie dies durch digitalisier­ te Sprachsignale vorgetäuscht werden kann. Außerdem ist eine Fangschleife vorgesehen, die zur Unterscheidung zwischen echten Synchronwörtern und vorgetäuschten Synchronwörtern dient. Mehre­ re richtig empfangene Synchronwörter bewirken eine korrekte Ein­ stellung eines empfangsseitigen Pulsrahmenzählers (Taktgenera­ tors). Diese Schaltungsanordnung ist sehr umfangreich, durch die erforderlichen Speicher ist sie nur für kurze Rahmenlängen ge­ eignet.
In der DE-OS 32 12 450 ist eine Synchronisiereinrichtung für eine Digitalsignal-Demultiplexeinrichtung beschrieben. Diese enthält eine Zähleinrichtung, die als Schieberegister ausgebil­ det ist. Durch einen Rahmentakt wird überprüft, ob ein Synchron­ wort zum erwarteten Zeitpunkt empfangen wird. Ist dies mehrere aufeinanderfolgende Male nicht der Fall, kann eine neue Synchro­ nisation erfolgen. Dies jedoch nur, wenn mit Hilfe eines paral­ lellaufenden zweiten Pulsrahmenzählers festgestellt wird, daß das Synchronwort periodisch zu einem anderen Zeitpunkt auftritt. Bei dieser Lösung ist der Schaltungsaufwand bereits reduziert, es ist jedoch ein zweiter Pulsrahmenzähler erforderlich. Eine Neusynchronisierung erfolgt auch erst, wenn drei periodisch auf­ einanderfolgende Synchronwörter fehlerfrei erkannt sind, wozu ein praktisch störungsfreier Empfang erforderlich ist.
Aufgabe der Erfindung ist es, ein einfach realisierbares Verfah­ ren zur Synchronisierung von digitalen Signalen anzugeben, daß auch bei teilweise gestörtem Betrieb eine korrekte Synchronisie­ rung ermöglicht.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Außerdem wird eine einfach realisierbare Schal­ tungsanordnung zur Durchführung des Verfahrens angegeben.
Vorteilhaft ist besonders, daß bei einem fehlenden Synchronwort zum Erwartungs-Zeitpunkt nur dann ein Synchronverlust angenommen wird, wenn das Synchronwort an einer anderen Stelle erkannt wird. Die Kriterien, die einen Synchronverlust und eine korrekte Syn­ chronisation angeben, werden integriert. Hierbei kann auch eine unterschiedliche Bewertung beider Kriterien stattfinden. Er­ scheint der Verlust der Synchronisation wahrscheinlich, so wird mit dem nächsten empfangenen Synchronwort synchronisiert.
Es ist besonders vorteilhaft, wenn ein redundantes Synchronwort verwendet wird. Hierdurch kann eine Neusynchronisierung auch bei gestörtem Empfang erfolgen.
Weitere vorteilhafte Ausbildungen sind in den übrigen Unteran­ sprüchen angegeben.
Ausführungsbeispiele der Erfindung werden anhand von Figuren nä­ her erläutert. Es zeigt
Fig. 1 einen Pulsrahmen,
Fig. 2 ein Prinzipschaltbild einer Synchronisationseinrichtung,
Fig. 3 eine Logikschaltung,
Fig. 4 eine Variante der Logikschaltung,
Fig. 5 eine zweite Variante der Logikschaltung,
Fig. 6 eine Zähleinrichtung,
Fig. 7 eine Synchronwort-Erkennungsschaltung und
Fig. 8 eine fehlertolerante Synchronwort-Erkennungsschaltung.
In Fig. 1a ist ein Pulsrahmen R dargestellt, der mehrere Teilrah­ men TR beinhaltet. Im ersten Teilrahmen wird ein Synchronwort SYW übertragen. Dieses kann aus nur wenigen Bits bestehen, es kann auch mehrere Bytes umfassen oder sogar einen ganzen Teil­ rahmen ausfüllen. Die Länge des Synchronwortes kann durch die Aufteilung des Pulsrahmens R entsprechend von Normen oder tech­ nischen Notwendigkeiten bestimmt sein; gibt es solche Einschrän­ kungen nicht, dann bestimmen die Länge des Pulsrahmens R, die Fehlerrate des empfangenen Digitalsignals und die geforderte Synchronisiersicherheit die Länge des Synchronwortes.
Die Erfindung ist für die unterschiedlichsten Arten von Puls­ rahmen und für die verschiedenartigsten digitalen Signalquellen geeignet. Das Verfahren soll an einem Übertragungssystem er­ läutert werden, bei dem jeweils ein Datenwort (Byte) parallel übertragen wird und der Pulsrahmen eine ungewöhnlich große An­ zahl von Daten umfaßt. Ein solches Übertragungssystem wird bei­ spielsweise bei der Übertragung digitaler Fernsehsignale einge­ setzt, wobei ein Pulsrahmen ein Vollbild (oder mehrere Vollbil­ der) umfaßt und das Synchronwort SYW den Bildwechsel angibt. Einem Teilrahmen entspricht hierbei eine Fernsehzeile. Es hängt von der Konzeption des Übertragungssystems ab, ob und wieweit die bei dem analogen Fernsehbild bestehenden Horizontal- und Vertikalaustastlücken zur Übertragung der digitalisierten Infor­ mation verwendet werden. Häufig wird man einen lückenlosen In­ formationsfluß bevorzugen. Es kann jedoch stets ein Synchronwort von praktisch unbegrenter Länge vorgesehen werden. Der das Syn­ chronwort enthaltende erste Teilrahmen TR 1 kann auch längenmäs­ sig nur einen Teil eines der übrigen Teilrahmen TR 2, TR 3 umfas­ sen.
In Fig. 2 ist das Prinzipschaltbild der Synchronsiereinrichtung einer Empfangseinrichtung dargestellt. Sie enthält einen Puls­ rahmenzähler RZ, dessen Takteingang 2 ein Worttakt WT zugeführt wird. Mit jedem empfangenen Datenwort des Digitalsignals DS wird die Zählerstellung um 1 verändert. Der Zählumfang entspricht der Anzahl der Datenwörter eines Pulsrahmens. Der Pulsrahmenzähler RZ besteht hier aus zwei Zählern, von denen der erste Zähler Z 1 einen Zählumfang von einem Teilrahmen TR aufweist und der Zähl­ umfang des zweiten Zählers Z 2 der Anzahl des Teilrahmen TR in einem Pulsrahmen entspricht. Über ein UND-Gatter UN 1 wird ein Rahmenimpuls RI (Fig. 1b) von der Dauer einer Worttaktperiode erzeugt, der am Rahmenimpulsausgang 5 abgegeben wird. Dieser Ausgang ist mit einem Rahmenimpuls-Eingang 7 einer Logikschal­ tung LS verbunden.
Das Digitalsignal DS wird wortweise einem Signaleingang 1 einer Synchronwort-Erkennungsschaltung SYE zugeführt, deren Ausgang 4 mit einem Synchronimpuls-Eingang 8 der Logikschaltung LS verbun­ den ist. Die Ausgänge 9 und 10 der Logikschaltung sind mit einem d-Eingang 11 (down-abwärts) bzw. mit einem u-Eingang 12 (up-auf­ wärts) einer Zähleinrichtung ZE verbunden. Über ein zweites UND- Gatter UN 2, dessen zweiter Eingang mit dem Synchronimpuls-Eingang 8 verbunden ist, wird ein Steuerausgang 14 der Zähleinrichtung auf einen zweiten d-Eingang 13 der Zähleinrichtung sowie auf ei­ nen Setz-Eingang 6 des Pulsrahmenzählers RZ zurückgekoppelt.
Zunächst wird angenommen, daß Synchronismus zwischen der Empfangs­ einrichtung und dem empfangenen Digitalsignal DS besteht. Dann wird bei ungestörtem Betrieb immer zum durch den Rahmenimpuls RI gekennzeichneten Erwartungs-Zeitpunkt für das Synchronwort auch ein Synchronwort SYW vorliegen. Jedesmal wenn ein Synchronwort SYW empfangen wird, wird ein entsprechender Synchronimpuls SI am Ausgang 4 der Synchronwort-Erkennungsschaltung SYE abgegeben (Fig. 1b), der zeitlich mit dem Rahmenimpuls RI des Rahmenzählers übereinstimmt. In der Logikschaltung LS wird diese Übereinstim­ mung als Synchronismus-Kriterium "d" festgestellt und die Zähl­ einrichtung durch ein "d"-Signal veranlaßt, in einer Zählrich­ tung - beispielsweise abwärts - zu zählen. Dies ist durch ein "d"-Signal angedeutet. Es wird eine Zähleinrichtung ZE angenom­ men, die die Zustandswerte ZW 0 bis 3 umfaßt. Ist mehrmals hin­ tereinander eine Übereinstimmung zwischen Rahmenimpuls RI und Synchronimpuls SI festgestellt worden, so ist der Minimalwert MIN=0 erreicht. Die Zähleinrichtung ist so ausgelegt, daß der Minimalwert nicht unterschritten und der Maximalwert nicht über­ schritten werden kann, d. h. sie blockiert sich jeweils selbst in jeweils einer Zählrichtung.
Geht der Synchronismus, beispielsweise weil das Digitalsignal DS über einen anderen Übertragungsweg mit unterschiedlicher Laufzeit empfangen wird, verloren, dann stimmen Rahmenimpuls und Synchronimpuls nicht mehr überein (Fig. 1d). In diesem Fall wird von der Logikschaltung Synchronverlust-Kriterium "u" ein "u"-Signal erzeugt, das die Zähleinrichtung ZE zur Zählung in der entgegengesetzten Richtung - hier also aufwärts - veranlaßt. Ist der Maximalwert MAX=3 der Zähleinrichtung ZE erreicht, so wird über das zweite UND-Gatter UN 2 mit dem nächsten Synchronim­ puls bzw. "u"-Signal der Rahmenzähler über seinen Setz-Eingang 6 synchronisiert, d. h. er wird so eingestellt, daß Rahmenimpuls RI und Synchronimpuls SI wieder übereinstimmen. Gleichzeitig wird der Zählerstand der Zähleinrichtung um einen Wert k verrin­ gert, mindestens jedoch um den Wert 1. Hierdurch wird verhin­ dert, daß sogleich eine erneute Synchronisation durch ein durch Störungen des übertragenen Digitalsignals vorgetäuschtes Syn­ chronwort erfolgen kann. Da nach einer korrekten Synchronisie­ rung Rahmenimpuls und Synchronimpuls übereinstimmen, wird der Zählerstand der Zähleinrichtung bis zu dem Minimalwert verrin­ gert.
In einsynchronisierten Zustand wird eine große Störunempfind­ lichkeit dadurch erreicht, daß die Zähleinrichtung nur dann aufwärts zählt, wenn das Synchronwort zeitlich gegenüber dem Rahmenimpuls verschoben empfangen wird. Wird aufgrund starker Störungen auf dem Übertragungsweg oder sogar eines kurzen Sen­ derausfalls das empfangene Digitalsignal stark gestört, so kann davon ausgegangen werden, daß auch kein Synchronwort vorge­ täuscht wird und die Zähleinrichtung daher unverändert bleibt. Je nach zu erwartender Fehlerrate und geforderter Sicherheit ge­ gen eine Fehlsynchronisation ist ein Synchronwort entsprechender Länge zu wählen; ebenso verhindert ein größerer Zählbereich der Zähleinrichtung einen unnötigen Synchronisiervorgang aufgrund vorgetäuschter Synchronwörter.
Die in Fig. 2 dargestellte Schaltungsanordnung ist rein prinzi­ piell zu verstehen. Für den Rahmenzähler, die Logikschaltung, die Zähleinrichtung und die Synchronwort-Erkennung sind zahlrei­ che Varianten denkbar. Natürlich müssen auch die Laufzeiten der verwendeten Bauelemente bei einer Realisierung der Schaltungsan­ ordnung berücksichtigt werden.
In Fig. 3 ist ein erstes Ausführungsbeispiel der Logikschaltung LS dargestellt. Sie enthält ein drittes UND-Gatter UN 3 und ein viertes UND-Gatter UN 4, deren ersten Eingängen jeweils der Syn­ chronimpuls zugeführt wird. Dem zweiten Eingang des dritten UND- Gatters UN 3 wird der Rahmenimpuls RI direkt zugeführt, dem zwei­ ten Eingang des vierten UND-Gatters UN 4 wird der Rahmenimpuls invertiert zugeführt. Die Ausgänge der UND-Gatter sind an eine erste D-Kippstufe K 1 bzw. an eine zweite D-Kippstufe K 2 ange­ schaltet. Den Takteingängen der beiden Kippstufen wird der Wort­ takt WT zugeführt. Am Ausgang 9 der ersten D-Kippstufe K 1 wird dann ein Impuls (logische 1) abgegeben, wenn Rahmenimpuls und Synchronimpuls übereinstimmen; am Ausgang 10 der zweiten D-Kipp­ stufe K 2 wird dagegen ein Impuls abgegeben, wenn Rahmenimpuls und Synchronimpuls nicht übereinstimmen. Die Kippstufen dienen allein zur Erzeugung eines getakteten Digitalsignals und liefern an ihren -Ausgängen auch die inversen logischen Signale für die Zähleinrichtung. Je nach Ausführung der Zähleinrichtung und Laufzeiten der logischen Schaltungen kann auf sie auch verzich­ tet werden.
In Fig. 4 ist die zweite D-Kippstufe K 2 durch eine JK-Kippstufe K 3 ersetzt. Der Ausgang des vierten UND-Gatters UN 4 ist mit dem J-Eingang verbunden, während dem K-Eingang der Rahmenimpuls RI zugeführt wird. In der JK-Kippstufe K 3 bleibt ein nicht mit dem Rahmenimpuls übereinstimmender Synchronimpuls SI so lange ge­ speichert, bis es als "u"-Signal mit einem Rahmentakt RT, der jeweils einmal je Pulsrahmen nach dem in den Rahmenimpuls RI fallenden Worttakt WT auftritt (Fig. 1c), in die Zähleinrichtung übernommen wird. Diese Anordnung hat den Vorteil, daß auch meh­ rere vorgetäuschte Synchronwörter innerhalb eines Pulsrahmens jeweils nur einen Zählvorgang auslösen.
In Fig. 5 ist die eine besonders einfache Schaltungsanordnung für die Logikschaltung dargestellt. Sie enthält nur die JK-Kipp­ stufe K 3, deren invertierender Ausgang den Schaltungsausgang 9 bildet und der Ausgang Q 3 den Schaltungsausgang 10 c. Diese Logikschaltung hat den Vorteil, daß nur ein nichtsynchron auf­ tretender Synchronimpuls SI den Zählerstand der Zähleinrichtung ZE erhöht, während sowohl ein gleichzeitig mit dem Rahmenimpuls auftretender Synchronimpuls sowie ein aufgrund von Störungen ganz entfallender Synchronimpuls den Zählerstand der Zählein­ richtung ZE verringert. Hierdurch wird erreicht, daß die Zähl­ einrichtung ZE bei starken Störungen ihrem Minimalwert praktisch nicht verlassen kann.
Für die Zähleinrichtung ZE sind zahlreiche Varianten möglich. Hierzu eignen sich beispielsweise Vorwärts-Rückwärts-Zähler, bei denen dafür gesorgt wird, daß sie nicht über die Minimal- und die Maximalstellung hinauszählen oder Links-Rechts-Schiebe­ register oder andere Anordnungen mit gesteuerten Speicherelemen­ ten. Anstelle der "u"- und "d"-Signale können diese Bausteine natürlich mit äquivalenten u/d-Signalen bzw. L/R-Signalen und einem Enable-Signal angesteuert werden.
In Fig. 6 ist eine für die Logikschaltung 3 und 4 geeignete Zähleinrichtung dargestellt. Sie ist mit zwei D-Kippstufen K 4 und K 5 aufgebaut, deren D-Eingängen jeweils eine Gatterschaltung GS 1 bzw. GS 2 vorgeschaltet ist. Die Eingänge der Gatterschaltun­ gen sind mit den Ausgängen Q 4, , Q 5, der Kippstufen K 4 und K 5 verbunden. Außerdem werden den Gatterschaltungen die "u"- und "d"-Signale und die hierzu invertierten Signale , zugeführt, beispielsweise von den Kippstufen K 1 und K 2. Die Maximalstellung wird am Ausgang eines fünften UND-Gatters UN 5 angegeben. Dessen Gatterausgang ist mit dem Eingang eines sechsten UND-Gatters UN 6 verbunden, dessen zweitem Eingang noch der Synchronimpuls SI zu­ geführt ist. Die Funktionen der beiden UND-Gatter UN 5 und UN 6 werden zweckmäßigerweise durch ein einziges UND-Gatter reali­ siert, wie dies in Fig. 2 durch das UND-Gatter UN 2 dargestellt ist. Der Ausgang 15 ist mit dem Setzeingang 6 des Pulsrahmenzäh­ lers RZ verbunden und über die zweite Gatterschaltung GS 2 auf den D-Eingang der fünften Kippstufe K 5 rückgekoppelt. Hierdurch wird der Zählerstand von der Maximalstellung beim Synchronisie­ ren um 1 vermindert. Auf eine genaue Beschreibung der Gatter­ schaltungen soll hier verzichtet werden, da diese durch einen Fachmann mit den unterschiedlichsten Typen von Gatterbausteinen realisiert werden kann. Diese Schaltung ist einfach zu integrie­ ren. Wird die in Fig. 5 angegebene Logikschaltung verwendet, fallen auch die Gatterschaltungen GS 1, GS 2 einfacher aus.
Natürlich müssen auch der Minimalwert und der Maximalwert nicht mit den numerischen Werten der Zähleinrichtung übereinstimmen; ebenso sind die Begriffe "aufwärts" und "abwärts" nicht absolut zu verstehen, sondern nur als Richtungsangaben.
In der folgenden Tabelle sind die Zählzustände 0 bis 3 der Zähl­ einrichtung nach Fig. 6 dargestellt.
Die Kombination 00 entspricht hierbei dem Minimalwert MIN und die Kombination 10 dem Maximalwert MAX. Durch die Zurückstellung um einen Zählwert k=1 aufgrund eines Synchronisiervorganges wird bewirkt, daß der Maximalwert der Zähleinrichtung ohne grö­ peren Zeitverlust wieder erreicht wird, wenn eine fehlerhafte Synchronisierung ausnahmsweise aufgrund eines vorgetäuschten Synchronwortes erfolgte. Je nach angestrebter Priorität in der Funktion der Synchronisiereinrichtung und nach der Wahrschein­ lichkeit für das Vortäuschen eines Synchronisierwortes kann die Zähleinrichtung auch weiter bis zum Minimalwert zurückgestellt werden.
Alle bisher beschriebenen Maßnahmen dienen dazu, bei gestörtem Betrieb einen unnötigen Synchronisiervorgang zu verhindern, ins­ besondere die Ausführungsbeispiele der Logikschaltung nach Fig. 3 oder Fig. 4 führen eine Bewertung der Zustände "synchroni­ siert" und "unsynchronisiert" nur während günstiger Übertra­ gungsbedingungen durch, so daß auch bei einem zeitweilig gestör­ ten Digitalsignal DS der Maximalwert der Zähleinrichtung er­ reicht werden kann, da die "u"- und "d"-Signale integriert und gespeichert werden. Ist der Maximalwert erreicht, dann erfolgt eine Neusynchronisation des Rahmenzählers beim Auftreten des nächsten Synchronimpulses.
Dieser wird von einer Synchronwort-Erkennungsschaltung SYE gelie­ fert, wie sie beispielsweise in Fig. 7 dargestellt ist. Sie be­ steht hier aus drei in Serie geschalteten Registern R 1, R 2 und R 3, wobei dem ersten Register R 1 über dessen Signaleingang 1 je­ weils ein Datenwort bitparallel zugeführt wird. Die Ausgänge der drei Register sind mit den Eingängen einer dritten Gatter­ schaltung GS 3 verbunden, die dann an ihrem Ausgang 4 einen Syn­ chronimpuls abgibt, wenn das hier drei Datenwörter umfassende Synchronwort in den Registern R 1 bis R 3 gespeichert ist. Als Synchronwort wird eine Bitkombination verwendet, die nach Mög­ lichkeit in dem übrigen Digitalsignal nicht enthalten ist. Je länger das Synchronwort gewählt wird, desto unwahrscheinlicher ist auch eine Vortäuschung durch gestörte Datenwörter. Für den beschriebenen Fall erscheint ein Synchronwort von drei Bytes Länge völlig ausreichend. Darüber hinaus ist es, wie einleitend beschrieben, zur Erhöhung der Sicherheit bei der Neusynchronisa­ tion insbesondere bei kürzeren oder im Datensignal enthaltenen Synchronwörtern bekannt, eine erneute Synchronisierung erst nach dem Empfang mehrerer Synchronwörter im korrekten Abstand durch­ zuführen. Bei normalem Betrieb entstehen bei sinnvoller Ausle­ gung der Synchronisiereinrichtung keine unzureichenden lange Wartezeiten bis zum Empfang eines korrekten Synchronwortes und damit bis zur korrekten Synchronisierung. Für spezielle Fälle, in denen auch eine Synchronisation auch bei einer gestörten Übertragung durchgeführt werden soll, ist eine fehlertolerante Synchronwort-Erkennungsschaltung in Fig. 8 dargestellt. Diese enthält eine vierte Gatterschaltung GS 4, deren Eingänge entspre­ chend Fig. 7 an sechs Register angeschlossen sind. Es wird ein redundantes Synchronwort verwendet, das hier drei unterschiedli­ che Datenwörter A, B und C enthält, die nicht in den übrigen Da­ tensignalen enthalten sind. Durch die Anordnung der Synchronwör­ ter in der Reihenfolge A, B, C, C, B, A kann die richtige Posi­ tion des Synchronwortes auch dann ermittelt werden, wenn bei­ spielsweise drei beliebige Datenwörter gestört sind. Der Aufwand für die vierte Gatterschaltung GS 4 ist zwar erheblich, kann je­ doch leicht in einem einzigen integrierten Baustein realisiert werden. Ebenso kann auch eine bestimmte Anzahl von verfälschten Bits innerhalb eines Synchronwortes zugelassen werden. Durch die Kombination der hier beschriebenen Maßnahmen kann stets ei­ ne zuverlässige Synchronisation entworfen werden.
Zu ergänzen ist noch die Möglichkeit, daß die Synchronisation mit dem u-Signal (bzw. Synchronimpuls) erfolgt, das auch die Zähleinrichtung auf den Maximalwert eingestellt hat. Dies wird erreicht, indem der Synchronimpuls oder das u-Signal verzögert auf das sechste UND-Gatter UN 6 geführt wird. Der Pulsrahmenzäh­ ler ist dann in eine entsprechend höhere Zählstellung zu schal­ ten. In den anderen Fällen wird zunächst die Zähleinrichtung in auf den Maximalwert gestellt. Nur wenn jetzt noch kein d-Signal erscheint, d. h. ein der Zustand "synchronisiert" erkannt wird, wird mit dem nächsten Synchronwort synchronisiert. Es müssen folglich mindestens zwei u-Signale in Folge auftreten - also ohne Unterbrechung durch ein d-Signal - damit eine Neusynchroni­ sation erfolgt.

Claims (10)

1. Verfahren zur Rahmensynchronisierung bei der Übertragung von Digitalsignalen (DS), deren Datenwörter zu jeweils ein Synchron­ wort (SYW) enthaltenden Pulsrahmen (R) zusammengefaßt werden und die Synchronwörter (SYW) zur Herstellung des Synchronismus zwischen einer Empfangseinrichtung und dem empfangenen Digital­ signal (DS) durch Einstellen eines Pulsrahmenzählers (RZ) ver­ wendet werden, dadurch gekennzeichnet,
daß der Empfänger eines Synchronwortes (SYW) außerhalb des durch die Empfangseinrichtung vorgegebenen Erwartungs-Zeitpunk­ tes (EZ) als Synchronverlust-Kriterium (u) gewertet wird, und daß die Synchronverlust-Kriterien (u) zu einem Zustandswert (ZW) summiert werden,
daß der Empfang eines Synchronwortes (SYW) zum Erwartungs-Zeit­ punkt (EZ) als Synchronismus-Kriterium (d) gewertet wird und die Synchronverlust-Kriterien (d) bis zu einem Minimalwert (MIN) von dem Zustandswert (ZW) subtrahiert werden und daß bei Erreichen eines Maximalwertes (MAX) eine Synchroni­ sierung der Empfangseinrichtung aufgrund eines empfangenen Syn­ chronwortes (SYW) erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auch der Empfang keines Synchronwortes (SYW) innerhalb ei­ nes Pulsrahmens (R) vom Zustandswert subtrahiert wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß nach einer Synchronisation der Zustandswert um Eins vermin­ dert wird.
4. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß nach einer Synchronisation des Zustandswertes (ZW) auf den Minimalwert (MIN) reduziert wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nur dann eine Synchronisation erfolgt, wenn das Synchronwort (SYW) zweimal nacheinander außerhalb des Erwartungs-Zeitpunktes empfangen wurde, ohne daß zum Erwartungs-Zeitpunkt ein Synchron­ wort (SYW) zwischendurch empfangen wurde.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Synchronismus-Kriterien (d) und die Synchronverlust-Kri­ terien (u) unterschiedlich gewichtet summiert werden.
7. Schaltungsanordnung zur Rahmensynchronisierung mit einem ein­ stellbaren Pulsrahmenzähler (RZ), mit einer Synchronwort-Erken­ nungsschaltung (SYE) und mit einer Zähleinrichtung (ZE) die Syn­ chronismus-Kriterien (d) und Synchronverlust-Kriterien (u) aus­ wertet, dadurch gekennzeichnet,
daß der Zähleinrichtung (ZE) eine Logikschaltung (LS) vorge­ schaltet ist, der vom Pulsrahmenzähler ein Rahmenimpuls (RI) zu­ geführt wird und von der Synchronwort-Erkennungsschaltung (SYE) ein Synchronimpuls (SI) zugeführt wird,
daß die Logikschaltung (LS) bei Übereinstimmung beider Impulse ein Synchronismus-Kriterium (d) abgibt,
und bei Nichtübereinstimmung ein Synchronverlust-Kriterium (u) abgibt,
daß die Zähleinrichtung (ZE) als Vor-Rückwärts-Zähleinrichtung realisiert ist, die jeweils ein Kriterium addiert und das andere subtrahiert und bei einem Maximalwert (MAX) aufgrund eines emp­ fangenen Synchronwortes der Pulsrahmenzähler (RZ) synchronisiert wird.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß als Zähleinrichtung ein Links-Rechts-Schieberegister vorge­ sehen ist.
9. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß als Zähleinrichtung bistabile Kippstufen vorgesehen sind.
10. Schaltungsanordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß eine fehlertolerante Synchronwort-Erkennungsschaltung vor­ gesehen ist.
DE19873722567 1987-07-08 1987-07-08 Verfahren und schaltungsanordnung zur rahmensynchronisierung Ceased DE3722567A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873722567 DE3722567A1 (de) 1987-07-08 1987-07-08 Verfahren und schaltungsanordnung zur rahmensynchronisierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873722567 DE3722567A1 (de) 1987-07-08 1987-07-08 Verfahren und schaltungsanordnung zur rahmensynchronisierung

Publications (1)

Publication Number Publication Date
DE3722567A1 true DE3722567A1 (de) 1989-01-19

Family

ID=6331149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873722567 Ceased DE3722567A1 (de) 1987-07-08 1987-07-08 Verfahren und schaltungsanordnung zur rahmensynchronisierung

Country Status (1)

Country Link
DE (1) DE3722567A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0530030A2 (de) * 1991-08-30 1993-03-03 Nec Corporation Schaltungsanordnung zur Detektion vom Synchronisationssignal in Datenübertragung mit Rahmensynchronisation
EP0579039A2 (de) * 1992-06-30 1994-01-19 Sony Corporation Synchron-Detektoreinrichtung und Synchron-Detektions- und Schutzverfahren
DE4431023A1 (de) * 1994-08-31 1996-03-14 Siemens Ag Verfahren zur Neusynchronisation eines Datenempfangsgerätes
DE19908070C1 (de) * 1999-02-12 2000-05-11 Lear Automotive Electronics Gm Verfahren zur Detektion der Horizontal- und Vertikalsynchronimpulse in einem Fernsehsignalempfänger und Schaltung zur Durchführung des Verfahrens

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1235389B (de) * 1965-12-04 1967-03-02 Telefunken Patent Einrichtung zur digitalen Synchronisation des Empfangsverteilers eines Zeitmultiplex-UEbertragungssystems
DE1537127B2 (de) * 1966-11-18 1972-04-06 Fujitsu Ltd , Kawasaki, Kanagawa (Japan) Verfahren zur rastersynchronisierung bei der uebertragung digitaler signale und anordnung zur durchfuehrung des verfahrens
DE2442507A1 (de) * 1973-09-05 1975-03-06 Post Office Anordnung und verfahren zur rahmensynchronisierung
DE1291767C2 (de) * 1966-02-28 1975-11-20 Rank Xerox Ltd., London Schaltungsanordnung zur synchronisationsueberwachung in datenuebermittlungssystemen
DE2842371A1 (de) * 1978-09-28 1980-04-10 Siemens Ag Verfahren zur synchronisierung von sende- und empfangseinrichtungen
DE2950015A1 (de) * 1978-12-12 1980-07-03 Sony Corp Synchronisierungssignal-ausblendsystem, insbesondere blocksynchronisierungssignal-ausblendsystem fuer digitale video-magnetbandrecorder
DE3103574C2 (de) * 1981-02-03 1983-06-16 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Herstellen und Aufrechterhalten des Gleichlaufs zwischen von örtlich erzeugten Bittaktimpulsen abgeleiteten Envelopetaktimpulsen und in Envelopes eines binärcodierten Signals enthaltenen Synchronisierbits
DE3420169C2 (de) * 1983-05-30 1987-05-21 Victor Company Of Japan, Ltd., Yokohama, Kanagawa, Jp

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1235389B (de) * 1965-12-04 1967-03-02 Telefunken Patent Einrichtung zur digitalen Synchronisation des Empfangsverteilers eines Zeitmultiplex-UEbertragungssystems
DE1291767C2 (de) * 1966-02-28 1975-11-20 Rank Xerox Ltd., London Schaltungsanordnung zur synchronisationsueberwachung in datenuebermittlungssystemen
DE1537127B2 (de) * 1966-11-18 1972-04-06 Fujitsu Ltd , Kawasaki, Kanagawa (Japan) Verfahren zur rastersynchronisierung bei der uebertragung digitaler signale und anordnung zur durchfuehrung des verfahrens
DE2442507A1 (de) * 1973-09-05 1975-03-06 Post Office Anordnung und verfahren zur rahmensynchronisierung
DE2842371A1 (de) * 1978-09-28 1980-04-10 Siemens Ag Verfahren zur synchronisierung von sende- und empfangseinrichtungen
DE2950015A1 (de) * 1978-12-12 1980-07-03 Sony Corp Synchronisierungssignal-ausblendsystem, insbesondere blocksynchronisierungssignal-ausblendsystem fuer digitale video-magnetbandrecorder
DE3103574C2 (de) * 1981-02-03 1983-06-16 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Herstellen und Aufrechterhalten des Gleichlaufs zwischen von örtlich erzeugten Bittaktimpulsen abgeleiteten Envelopetaktimpulsen und in Envelopes eines binärcodierten Signals enthaltenen Synchronisierbits
DE3420169C2 (de) * 1983-05-30 1987-05-21 Victor Company Of Japan, Ltd., Yokohama, Kanagawa, Jp

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z: NTZ, Bd. 32, 1979, H. 2, S. 86-88 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0530030A2 (de) * 1991-08-30 1993-03-03 Nec Corporation Schaltungsanordnung zur Detektion vom Synchronisationssignal in Datenübertragung mit Rahmensynchronisation
EP0530030A3 (en) * 1991-08-30 1994-08-17 Nec Corp Circuit for detecting synchronizing signal in frame synchronization data transmission
US5367543A (en) * 1991-08-30 1994-11-22 Nec Corporation Circuit for detecting synchronizing signal in frame synchronization data transmission
EP0579039A2 (de) * 1992-06-30 1994-01-19 Sony Corporation Synchron-Detektoreinrichtung und Synchron-Detektions- und Schutzverfahren
EP0579039A3 (de) * 1992-06-30 1995-01-25 Sony Corp Synchron-Detektoreinrichtung und Synchron-Detektions- und Schutzverfahren.
DE4431023A1 (de) * 1994-08-31 1996-03-14 Siemens Ag Verfahren zur Neusynchronisation eines Datenempfangsgerätes
US5784420A (en) * 1994-08-31 1998-07-21 Siemens Aktiengesellschaft Method for resynchronization of a data reception device
DE19908070C1 (de) * 1999-02-12 2000-05-11 Lear Automotive Electronics Gm Verfahren zur Detektion der Horizontal- und Vertikalsynchronimpulse in einem Fernsehsignalempfänger und Schaltung zur Durchführung des Verfahrens

Similar Documents

Publication Publication Date Title
DE3333379C2 (de)
DE4017494C2 (de)
DE10262239B4 (de) Digitales Signalübertragungsverfahren
DE2437390A1 (de) Digitalkode-ueberwachungssystem
DE3905669C2 (de) Schaltungsanordnung zur Ableitung von Synchronsignalen aus einem digitalen Videosignal
DE3225365A1 (de) Verfahren zur wandlung serieller datensignale
DE3722567A1 (de) Verfahren und schaltungsanordnung zur rahmensynchronisierung
EP0400397B1 (de) Verfahren zur Synchronisation eines mit Hilfe eines Zählers erzeugten Taktes auf einen Referenztakt
DE1537127B2 (de) Verfahren zur rastersynchronisierung bei der uebertragung digitaler signale und anordnung zur durchfuehrung des verfahrens
DE2719224A1 (de) Verfahren und schaltungsanordnung zur erzielung einer rahmensynchronisierung in einer pcm-empfangseinrichtung eines pcm-zeitmultiplex-fernmeldenetzes
DE2719309B2 (de) Serielle Datenempfangsvorrichtung
EP0091061A2 (de) Synchronisiereinrichtung einer Digitalsignal- Demultiplexeinrichtung
DE1462858B2 (de) Verfahren zur umsetzung von mit einer ersten folgefrequenz auftretenden pcm eingangsimpulsen in mit einer zweiten folgefrequenz auftretende pcm ausgangsimpulse
DE4431023C2 (de) Verfahren zur Neusynchronisation eines Datenempfangsgerätes
DE2908366A1 (de) Verfahren und schaltungsanordnung fuer einen phasenvergleich in einem digitalen nachrichtenuebertragungssystem
DE3625589C2 (de)
DE3723187A1 (de) Digitales nachrichtenuebertragungssystem
DE4435215B4 (de) Verfahren zur Erfassung eines Synchronisierungsverlustes in einem digitalen Datenübertragungsnetz und Terminal zur Durchführung des Verfahrens
DE2521731B1 (de) Verfahren und anordnung zur sendeseitigen asynchronen uebernahme, uebertragung und empfangsseitigen uebergabe digitaler signale
DE3731674A1 (de) Verfahren zur synchronisierung von endgeraeten innerhalb eines nachrichtenuebertragungssystems mit asynchronem zeitlagenzugriff
DE2351478B2 (de) Verfahren zur Synchronisation des Zeitrahmens im Empfaenger eines Zeitmultiplex-UEbertragungssystems auf den Zeitrahmen des Senders
DE4001065C2 (de)
DE2832589C2 (de)
DE1937646C (de) Schaltungsanordnung zur Übertragung von binären Informationsworten, bei der in einer Empfangseinrichtung Taktsignale mit den ankommenden binären Signalen synchronisiert werden
DE3604834C2 (de)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8131 Rejection