JP2534788B2 - 同期式多重化装置のリフレ―ム回路 - Google Patents
同期式多重化装置のリフレ―ム回路Info
- Publication number
- JP2534788B2 JP2534788B2 JP1322773A JP32277389A JP2534788B2 JP 2534788 B2 JP2534788 B2 JP 2534788B2 JP 1322773 A JP1322773 A JP 1322773A JP 32277389 A JP32277389 A JP 32277389A JP 2534788 B2 JP2534788 B2 JP 2534788B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- pattern
- frame
- state
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 18
- 238000001514 detection method Methods 0.000 claims description 40
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 17
- 238000012790 confirmation Methods 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 230000007704 transition Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は同期式多重化装置のリフレーム（reframe）
回路に関するものである。さらに詳述すれば、本発明は
線路上のエラー率が高い場合にも、同期（In−frame）
状態が長く維持されるようにし、同期喪失状態（out−o
f−frame）では同期回復のための同期喪失検出時間を最
小化して受信された多重化データストリームのデータ損
失を最小にする同期式多重化装置のリフレーム回路に関
するものである。
回路に関するものである。さらに詳述すれば、本発明は
線路上のエラー率が高い場合にも、同期（In−frame）
状態が長く維持されるようにし、同期喪失状態（out−o
f−frame）では同期回復のための同期喪失検出時間を最
小化して受信された多重化データストリームのデータ損
失を最小にする同期式多重化装置のリフレーム回路に関
するものである。
［従来の技術］ ディジタル化された電話およびデータ通信網では、網
を構成する交換器および伝送システムを含んだ多重化装
置のフレーム同期性能は、データの伝送品質を左右する
重要なパラメータとなる。
を構成する交換器および伝送システムを含んだ多重化装
置のフレーム同期性能は、データの伝送品質を左右する
重要なパラメータとなる。
同期式多重化装置のフレーム同期性能は主としてリフ
レーム回路の性能により支配され、リフレーム回路の同
期性能はデータの伝送速度，フレーム反復周期，フレー
ム同期のオーバーヘッドおよび線路条件等に依存してい
る。
レーム回路の性能により支配され、リフレーム回路の同
期性能はデータの伝送速度，フレーム反復周期，フレー
ム同期のオーバーヘッドおよび線路条件等に依存してい
る。
［発明が解決しようとする課題］ しかしながら、上述したすべての多重化装置に満ち足
りるほどの同期性能を提供することができる共通的なリ
フレーム回路は未だ開発されていない。
りるほどの同期性能を提供することができる共通的なリ
フレーム回路は未だ開発されていない。
よって本発明は上述の如き問題点を解決するものであ
って、その目的とするところは、特にスイッチングシス
テムデータリンクで採択している65.536Mbpsのデータ転
送速度ならびに8kHzフレーム反復周期を有する条件下に
おいて最適の同期性能を発揮するリフレーム回路を提供
し、さらにデータリンクを経て得られるデータの伝送品
質を向上させると共に、類似した伝送速度およびフレー
ム反復周期を有する同期式多重化装置にも利用すること
ができるようにして、標準化されない伝送速度に対して
も優れた同期性能を有するリフレーム回路を提供するこ
とにある。
って、その目的とするところは、特にスイッチングシス
テムデータリンクで採択している65.536Mbpsのデータ転
送速度ならびに8kHzフレーム反復周期を有する条件下に
おいて最適の同期性能を発揮するリフレーム回路を提供
し、さらにデータリンクを経て得られるデータの伝送品
質を向上させると共に、類似した伝送速度およびフレー
ム反復周期を有する同期式多重化装置にも利用すること
ができるようにして、標準化されない伝送速度に対して
も優れた同期性能を有するリフレーム回路を提供するこ
とにある。
［課題を解決するための手段］ 本発明に係るリフレーム回路は、受信され入力したデ
ータストリームのフレーム同期パターンが規定された同
期パターンと一致することを検出してその結果を出力信
号（Ｘ）として出力し、同期喪失状態では出力信号（FE
R）として出力するフレーム同期パターン検出手段と； 前記フレーム同期パターン検出手段からの直列データス
トリームを入力し、規定された同期パターンと比較して
当該信号列上のビットエラーを検出し、該検出されたビ
ットエラー値が許容エラー値（Eth）を超過するか否か
を監視して当該結果を出力信号（BER）として出力する
フレームパターンビットエラー検出手段と； 前記フレームパターンビットエラー検出手段の出力信号
（BER）と前記フレーム同期パターン検出手段における
同期喪失状態の出力信号（FER）を入力して同期状態で
はフレーム同期信号列のエラーが許容エラー値（Eth）
以下であれば定常同期状態と判断し、許容エラー値（Et
h）を超過すれば準警報状態と判断し、さらに続けざま
に所定の回数以上続けば同期喪失状態と判断し、同期喪
失状態では検出されたフレーム同期パターンの位置から
予想される次のフレーム信号の位置で約束されたフレー
ム同期パターンが偶然に作られたものであるか否かを判
断する確認状態を経て同期状態と判断し、当該結果を出
力信号（Ｗ）て送出する機能を遂行する同期／同期喪失
状態決定手段と； 前記同期／同期喪失状態決定手段の出力信号（Ｗ）と前
記フレーム同期パターン検出手段の出力信号（Ｘ）と基
準位相信号（Ｙ）を入力して同期状態で動作しながら現
在のフレーム同期位相を固定させるための並列ロード・
モードへのカウンタ動作制御信号と、同期喪失状態では
同期状態に至る時まで計数を行うためにカウントアップ
・モードへのカウンタ動作制御信号を出力するカウンタ
位相同期手段と； 前記カウンタ位相同期手段に前記基準位相信号（Ｙ）を
送出し、前記カウンタ位相同期手段の動作モード制御信
号（Ｚ）を入力して前記並列ロード・モードとカウント
アップ・モードの二つの動作モードにて動作し、前記各
動作モードに伴ってタイミング信号を発生して前記フレ
ーム同期パターン検出手段と前記フレームパターンビッ
トエラー検出手段と前記同期／同期喪失状態決定手段と
入力データを逆多重化する外部の装置とに供給する機能
を遂行するカウンタおよびタイミング発生手段と； を具備したものである。
ータストリームのフレーム同期パターンが規定された同
期パターンと一致することを検出してその結果を出力信
号（Ｘ）として出力し、同期喪失状態では出力信号（FE
R）として出力するフレーム同期パターン検出手段と； 前記フレーム同期パターン検出手段からの直列データス
トリームを入力し、規定された同期パターンと比較して
当該信号列上のビットエラーを検出し、該検出されたビ
ットエラー値が許容エラー値（Eth）を超過するか否か
を監視して当該結果を出力信号（BER）として出力する
フレームパターンビットエラー検出手段と； 前記フレームパターンビットエラー検出手段の出力信号
（BER）と前記フレーム同期パターン検出手段における
同期喪失状態の出力信号（FER）を入力して同期状態で
はフレーム同期信号列のエラーが許容エラー値（Eth）
以下であれば定常同期状態と判断し、許容エラー値（Et
h）を超過すれば準警報状態と判断し、さらに続けざま
に所定の回数以上続けば同期喪失状態と判断し、同期喪
失状態では検出されたフレーム同期パターンの位置から
予想される次のフレーム信号の位置で約束されたフレー
ム同期パターンが偶然に作られたものであるか否かを判
断する確認状態を経て同期状態と判断し、当該結果を出
力信号（Ｗ）て送出する機能を遂行する同期／同期喪失
状態決定手段と； 前記同期／同期喪失状態決定手段の出力信号（Ｗ）と前
記フレーム同期パターン検出手段の出力信号（Ｘ）と基
準位相信号（Ｙ）を入力して同期状態で動作しながら現
在のフレーム同期位相を固定させるための並列ロード・
モードへのカウンタ動作制御信号と、同期喪失状態では
同期状態に至る時まで計数を行うためにカウントアップ
・モードへのカウンタ動作制御信号を出力するカウンタ
位相同期手段と； 前記カウンタ位相同期手段に前記基準位相信号（Ｙ）を
送出し、前記カウンタ位相同期手段の動作モード制御信
号（Ｚ）を入力して前記並列ロード・モードとカウント
アップ・モードの二つの動作モードにて動作し、前記各
動作モードに伴ってタイミング信号を発生して前記フレ
ーム同期パターン検出手段と前記フレームパターンビッ
トエラー検出手段と前記同期／同期喪失状態決定手段と
入力データを逆多重化する外部の装置とに供給する機能
を遂行するカウンタおよびタイミング発生手段と； を具備したものである。
［作用］ 上記構成により、各種の多重化装置に対して満ち足り
るほどの同期性能を共通的に提供することができる。
るほどの同期性能を共通的に提供することができる。
［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の一実施例の構成を表したブロック図
である。
である。
第１図において、Ｘはフレーム同期パターン検出回路
１より同期パターンを検出した結果を表わす出力であ
る。Ｙはカウンタおよびタイミング発生回路５の基準位
相情報を表わす。Ｗは同期／同期喪失状態決定回路３の
出力を表わす。Ｚはカウンタ位相同期回路４の出力を表
わす。FERはフレーム同期パターン検出回路１のほかの
出力として、同期喪失状態下において所定の（すなわ
ち、予め規定された）同期パターンが検出されたことを
表わす出力である。BERはフレームパターンビットエラ
ー検出回路２の出力を表わす。
１より同期パターンを検出した結果を表わす出力であ
る。Ｙはカウンタおよびタイミング発生回路５の基準位
相情報を表わす。Ｗは同期／同期喪失状態決定回路３の
出力を表わす。Ｚはカウンタ位相同期回路４の出力を表
わす。FERはフレーム同期パターン検出回路１のほかの
出力として、同期喪失状態下において所定の（すなわ
ち、予め規定された）同期パターンが検出されたことを
表わす出力である。BERはフレームパターンビットエラ
ー検出回路２の出力を表わす。
フレーム同期パターン検出回路１では、受信されたデ
ータストリームを入力してこのデータストリーム中の同
期パターンが規定された同期パターンと一致することを
検出し、検出した結果として規定された同期パターンが
検出されれば“0"、そうでなければ“1"になる出力信号
Ｘをカウンタ位相同期回路４へ出力し、また同期喪失状
態下において予め規定された同期パターンが検出されれ
ば“0"、そうでなければ“1"になる出力信号FERを同期
／同期喪失状態決定回路３へ送出する機能を遂行する。
ータストリームを入力してこのデータストリーム中の同
期パターンが規定された同期パターンと一致することを
検出し、検出した結果として規定された同期パターンが
検出されれば“0"、そうでなければ“1"になる出力信号
Ｘをカウンタ位相同期回路４へ出力し、また同期喪失状
態下において予め規定された同期パターンが検出されれ
ば“0"、そうでなければ“1"になる出力信号FERを同期
／同期喪失状態決定回路３へ送出する機能を遂行する。
同期／同期喪失状態決定回路３は、前記フレーム同期
パターン検出回路１の同期喪失状態での検出を表わす出
力FERと前記フレームパターンビットエラー検出回路２
の出力信号BEFを入力して、同期状態ではフレームパタ
ーンビットエラーが許容エラー値以下であれば定常同期
モードと判断して出力信号Ｗを“0"とし、フレームパタ
ーンビットエラーが許容エラー値を超過すれば準警報モ
ードと判断して出力信号Ｗを初めに“0"とし、さらに続
け様に所定の回数以上許容エラー値を超過すれば同期喪
失状態と判断して出力信号を“1"としてカウンタ位相同
期回路４へ送出する機能と、同期喪失状態では監視され
たフレーム同期信号列の位置から予想される次のフレー
ム信号の位置で約束されたフレーム同期信号列が検出さ
れることをFERを通じて監視して検出されたフレームパ
ターンが偶然に作られたものであるか否かを判断する８
個の確認状態をへて偶然に作られたものであるときは初
めの状態へ帰り、そうでないときは同期状態と判断して
出力信号Ｗを“0"としてカウンタ位相同期回路４へ出力
する機能を遂行する（第５図を参照して、後に詳述す
る）。
パターン検出回路１の同期喪失状態での検出を表わす出
力FERと前記フレームパターンビットエラー検出回路２
の出力信号BEFを入力して、同期状態ではフレームパタ
ーンビットエラーが許容エラー値以下であれば定常同期
モードと判断して出力信号Ｗを“0"とし、フレームパタ
ーンビットエラーが許容エラー値を超過すれば準警報モ
ードと判断して出力信号Ｗを初めに“0"とし、さらに続
け様に所定の回数以上許容エラー値を超過すれば同期喪
失状態と判断して出力信号を“1"としてカウンタ位相同
期回路４へ送出する機能と、同期喪失状態では監視され
たフレーム同期信号列の位置から予想される次のフレー
ム信号の位置で約束されたフレーム同期信号列が検出さ
れることをFERを通じて監視して検出されたフレームパ
ターンが偶然に作られたものであるか否かを判断する８
個の確認状態をへて偶然に作られたものであるときは初
めの状態へ帰り、そうでないときは同期状態と判断して
出力信号Ｗを“0"としてカウンタ位相同期回路４へ出力
する機能を遂行する（第５図を参照して、後に詳述す
る）。
カウンタ位相同期回路４は、フレーム同期パターン検
出回路１の同期パターン検出結果を表わす出力（以下、
ｘという）と、同期／同期喪失状態決定回路３の出力信
号（以下、Ｗという）と、カウンタおよびタイミング発
生回路５の基準位相情報（以下、Ｙという）を入力し
て、カウンタおよびタイミング発生回路５を並列ロード
・モードまたはカウントアップ・モードで動作させるた
めの制御信号を出力する機能を遂行する。
出回路１の同期パターン検出結果を表わす出力（以下、
ｘという）と、同期／同期喪失状態決定回路３の出力信
号（以下、Ｗという）と、カウンタおよびタイミング発
生回路５の基準位相情報（以下、Ｙという）を入力し
て、カウンタおよびタイミング発生回路５を並列ロード
・モードまたはカウントアップ・モードで動作させるた
めの制御信号を出力する機能を遂行する。
カウンタおよびタイミング発生回路５はカウンタ位相
同期回路４の出力（以下、ｚという）を入力し、Ｚが
“0"であるときは同期状態としてカウンタが並列ロード
モードで動作してカウンタの位相をＸに同期させて同期
状態を維持し、さらに、同期されたタイミング信号を受
信多重化データを分類するシステムに供給し、Ｚが“1"
であるときは同期喪失状態としてカウンタがカウントア
ップ・モードで動作して同期状態に変化されるときまで
カウントを続け、同期回復に必要なタイミング信号をシ
ステムに供給する機能を遂行する。
同期回路４の出力（以下、ｚという）を入力し、Ｚが
“0"であるときは同期状態としてカウンタが並列ロード
モードで動作してカウンタの位相をＸに同期させて同期
状態を維持し、さらに、同期されたタイミング信号を受
信多重化データを分類するシステムに供給し、Ｚが“1"
であるときは同期喪失状態としてカウンタがカウントア
ップ・モードで動作して同期状態に変化されるときまで
カウントを続け、同期回復に必要なタイミング信号をシ
ステムに供給する機能を遂行する。
次に、上述した各回路の細部構成と具体的動作状態を
第２図ないし第４図を参照して具体的に説明する。
第２図ないし第４図を参照して具体的に説明する。
第２図はフレーム同期パターン検出回路１の細部構成
図である。第２図に示したフレーム同期パターン検出回
路１は、シフトレジスタ6,比較回路7,バッファ回路８か
ら構成され、シフトレジスタ６は受信データストリーム
より再生したクロックパルスと受信データストリームを
入力して１ビットずつシフトさせながら比較回路７へ送
出する。比較回路７はシフトレジスタ６よりシフトされ
たデータストリームを入力してそのデータストリームと
規定された同期パターンを比較してこのデータストリー
ム中で規定された同期パターンと一致するフレーム同期
パターンを検出したとき“0"、検出しなければ“1"にな
る出力信号Ｘをカウンタ位相同期回路４へ出力する機能
と、シフトレジスタ６より出力された出力ストリームを
直列にフレームパターンビットエラー検出回路２へ出力
する機能を遂行する。
図である。第２図に示したフレーム同期パターン検出回
路１は、シフトレジスタ6,比較回路7,バッファ回路８か
ら構成され、シフトレジスタ６は受信データストリーム
より再生したクロックパルスと受信データストリームを
入力して１ビットずつシフトさせながら比較回路７へ送
出する。比較回路７はシフトレジスタ６よりシフトされ
たデータストリームを入力してそのデータストリームと
規定された同期パターンを比較してこのデータストリー
ム中で規定された同期パターンと一致するフレーム同期
パターンを検出したとき“0"、検出しなければ“1"にな
る出力信号Ｘをカウンタ位相同期回路４へ出力する機能
と、シフトレジスタ６より出力された出力ストリームを
直列にフレームパターンビットエラー検出回路２へ出力
する機能を遂行する。
すなわち、前記シフトレジスタ６は16ビットのシフト
レジスタであり、比較回路７は内部に16ビットの規定さ
れたパターン信号列の発生手段を有しており、シフトレ
ジスタ６からシフトされた16ビットの並列データをデー
タストリームの単位ビット間隔でビット単位に比較し、
当該比較結果が一致する場合にはその出力（Ｘ）をその
単位ビット間隔のみで“0"として出力するものである。
レジスタであり、比較回路７は内部に16ビットの規定さ
れたパターン信号列の発生手段を有しており、シフトレ
ジスタ６からシフトされた16ビットの並列データをデー
タストリームの単位ビット間隔でビット単位に比較し、
当該比較結果が一致する場合にはその出力（Ｘ）をその
単位ビット間隔のみで“0"として出力するものである。
バッファ回路８は、カウンタ及びタイミング発生回路
５のタイミング信号とＸを入力し、同期喪失状態で動作
する過程において同期パターンが検出されれば“0"、そ
うでなければ“1"になる出力FERを同期／同期喪失状態
決定回路３へ出力する機能を遂行する。
５のタイミング信号とＸを入力し、同期喪失状態で動作
する過程において同期パターンが検出されれば“0"、そ
うでなければ“1"になる出力FERを同期／同期喪失状態
決定回路３へ出力する機能を遂行する。
第３図は、フレームパターンビットエラー検出回路２
の詳細な構成図である。第３図において、フレームパタ
ーンビットエラー検出回路２は、ローカル同期パターン
発生回路9,ビットエラー検出回路10,許容エラー値
（Eth）比較回路11から構成される。ここで、ローカル
同期パターン発生回路９は規定された16ビットフレーム
信号とタイミング発生回路５での制御されたタイミング
信号を入力し、カウンタが並列ロード・モードで動作す
るときに規定された同期パターンをビットエラー検出回
路10へ送出する。ビットエラー検出回路10は、ローカル
同期パターン発生回路９の同期パターンとフレーム同期
パターン回路１に含まれるシフトレジスタ６よりシフト
されたデータストリームを入力し、前記検出したフレー
ム同期信号列と規定された同期パターンを比較してビッ
トエラーを検出し、そのエラー値を許容エラー値比較回
路11へ送出する。許容エラー値比較回路11は、規定され
た許容エラー値と前記ビットエラー値を比較して、前記
ビットエラー値が許容エラー値を超過すれば“0"、そう
でなければ“1"の出力信号BERを形成して同期／同期状
態決定回路３へ送出する機能を遂行する。
の詳細な構成図である。第３図において、フレームパタ
ーンビットエラー検出回路２は、ローカル同期パターン
発生回路9,ビットエラー検出回路10,許容エラー値
（Eth）比較回路11から構成される。ここで、ローカル
同期パターン発生回路９は規定された16ビットフレーム
信号とタイミング発生回路５での制御されたタイミング
信号を入力し、カウンタが並列ロード・モードで動作す
るときに規定された同期パターンをビットエラー検出回
路10へ送出する。ビットエラー検出回路10は、ローカル
同期パターン発生回路９の同期パターンとフレーム同期
パターン回路１に含まれるシフトレジスタ６よりシフト
されたデータストリームを入力し、前記検出したフレー
ム同期信号列と規定された同期パターンを比較してビッ
トエラーを検出し、そのエラー値を許容エラー値比較回
路11へ送出する。許容エラー値比較回路11は、規定され
た許容エラー値と前記ビットエラー値を比較して、前記
ビットエラー値が許容エラー値を超過すれば“0"、そう
でなければ“1"の出力信号BERを形成して同期／同期状
態決定回路３へ送出する機能を遂行する。
第４図は、同期／同期喪失状態決定回路３の詳細な構
成図である。第４図において、同期／同期喪失状態決定
回路３は順序論理回路12と組合論理回路13から構成され
ている。この順序論理回路12は、FERとBERを組合論理回
路13を通じて入力し、タイミング信号を入力して同期状
態及び同期喪失状態の各状態遷移機能を行なって各瞬間
での同期可否状態を判断し、この判断された結果を組合
論理回路13を通じて出力信号Ｗとして出力する機能を遂
行する。
成図である。第４図において、同期／同期喪失状態決定
回路３は順序論理回路12と組合論理回路13から構成され
ている。この順序論理回路12は、FERとBERを組合論理回
路13を通じて入力し、タイミング信号を入力して同期状
態及び同期喪失状態の各状態遷移機能を行なって各瞬間
での同期可否状態を判断し、この判断された結果を組合
論理回路13を通じて出力信号Ｗとして出力する機能を遂
行する。
次に、順序論理回路12が実行する状態遷移機能の遂行
過程を、第５図に示した流れ図を参照して説明する。
過程を、第５図に示した流れ図を参照して説明する。
第５図は交換器（スイッチングシステム）データリン
クにおける同期／同期喪失状態決定過程を表した流れ図
である。本図において、Ａは同期喪失状態15での検索
（search）状態を、ＢないしＨは同期喪失状態15での各
確認状態を、Ｉは同期状態14での定常同期状態を、Ｊは
同期状態14での準警報状態をそれぞれ表わす。
クにおける同期／同期喪失状態決定過程を表した流れ図
である。本図において、Ａは同期喪失状態15での検索
（search）状態を、ＢないしＨは同期喪失状態15での各
確認状態を、Ｉは同期状態14での定常同期状態を、Ｊは
同期状態14での準警報状態をそれぞれ表わす。
同期喪失状態15での状態遷移はFERの状態につれて決
定され、同期状態14での状態遷移はBERの状態につれて
決定され、状態を遷移することに要する時間は一つのフ
レーム区間の時間が所要される。
定され、同期状態14での状態遷移はBERの状態につれて
決定され、状態を遷移することに要する時間は一つのフ
レーム区間の時間が所要される。
交換器データリンクではフレーム同期パターンとして
16ビットを使用し、許容エラー値として“2"を有する。
同期／同期喪失状態決定回路３は、同期喪失状態15では
確認状態Ｂを経て８回続けて正しいフレーム同期信号列
を検出したとき、すなわちFERが続けて“0"であれば、
同期回復と判断し、Ｗを同期状態14を表わす“0"として
出力する。また、同期状態14（定常同期状態Ｉ）では、
16ビット同期パターン信号列中で２回続けて許容エラー
値２を超過した３ビット以上のエラーが検出されたと
き、同期喪失状態15に至ったものと判断して、Ｗを“1"
として出力する。
16ビットを使用し、許容エラー値として“2"を有する。
同期／同期喪失状態決定回路３は、同期喪失状態15では
確認状態Ｂを経て８回続けて正しいフレーム同期信号列
を検出したとき、すなわちFERが続けて“0"であれば、
同期回復と判断し、Ｗを同期状態14を表わす“0"として
出力する。また、同期状態14（定常同期状態Ｉ）では、
16ビット同期パターン信号列中で２回続けて許容エラー
値２を超過した３ビット以上のエラーが検出されたと
き、同期喪失状態15に至ったものと判断して、Ｗを“1"
として出力する。
すなわち、同期状態14では受信されたフレーム同期パ
ターンが規定された同期パターンと一致し、フレームパ
ターンビットエラー値が２以下であれば定常同期状態Ｉ
を維持し、このときＷは“0"を表わす。他方、同期パタ
ーンビットエラー値が２を超過すればBERは“0"にな
り、遷移状態は準警報状態Ｊに変換しながら同期喪失状
態15に近接の状態を維持し、続けてビットエラー値が２
を超過すれば同期喪失状態15と判断してＷを“1"とする
ことにより、迅速に新たな同期信号列の位相情報を見付
けようとする過程（検索状態Ａ）を遂行する。また、許
容エラー値を超過しない程度のエラー値では同期状態14
を長く維持しようとし、受信データの損失を最小にする
ことができるようになる。
ターンが規定された同期パターンと一致し、フレームパ
ターンビットエラー値が２以下であれば定常同期状態Ｉ
を維持し、このときＷは“0"を表わす。他方、同期パタ
ーンビットエラー値が２を超過すればBERは“0"にな
り、遷移状態は準警報状態Ｊに変換しながら同期喪失状
態15に近接の状態を維持し、続けてビットエラー値が２
を超過すれば同期喪失状態15と判断してＷを“1"とする
ことにより、迅速に新たな同期信号列の位相情報を見付
けようとする過程（検索状態Ａ）を遂行する。また、許
容エラー値を超過しない程度のエラー値では同期状態14
を長く維持しようとし、受信データの損失を最小にする
ことができるようになる。
また、同期喪失状態15では、検索状態Ａより受信され
たデータストリームのフレーム同期パターンが規定され
た同期パターンと一致することを検索し、一致する時に
FERは“0"となってＢないしＨの確認状態に変換され
る。これは、受信フレーム同期パターンが規定された同
期パターンと偶然に一致することの可否を確認する状態
であり、８回続けて一致するときには同期状態14として
異常がないと判断し、定常同期状態Ｉに変換することに
より線路上のエラー等により偶然に一致した場合の同期
状態判断を防ぐようにし、他方、一致しないときにはFE
Rは“1"になってＡ状態へ再び戻り、前記過程を反復す
る。
たデータストリームのフレーム同期パターンが規定され
た同期パターンと一致することを検索し、一致する時に
FERは“0"となってＢないしＨの確認状態に変換され
る。これは、受信フレーム同期パターンが規定された同
期パターンと偶然に一致することの可否を確認する状態
であり、８回続けて一致するときには同期状態14として
異常がないと判断し、定常同期状態Ｉに変換することに
より線路上のエラー等により偶然に一致した場合の同期
状態判断を防ぐようにし、他方、一致しないときにはFE
Rは“1"になってＡ状態へ再び戻り、前記過程を反復す
る。
このように同期状態14及び非同期状態15における状態
遷移過程には10個の状態が存在する。そこで、順序論理
回路12は最小限４個のフリップフロップを必要とし、第
５図に示した状態遷移流れ図に従った適切な素子を利用
して構成することができる。
遷移過程には10個の状態が存在する。そこで、順序論理
回路12は最小限４個のフリップフロップを必要とし、第
５図に示した状態遷移流れ図に従った適切な素子を利用
して構成することができる。
第６図はカウンタ位相同期回路４の詳細な構成図であ
る。第６図において、カウンタ位相同期回路４はＤ型フ
リップフロップ16と組合論理回路17から構成され、Ｘと
ＹとＷを入力してこれらの３入力の各入力状態につれて
カウンタ制御信号（以下、Ｚという）を出力する機能を
遂行する。すなわち、Ｚが“0"であればカウンタ及びタ
イミング発生回路５を並列ロード・モードで動作させ、
Ｚが“1"であればカウンタ及びタイミング発生回路５を
カウントアップ・モードで動作させることにより、カウ
ンタ（第８図の20）の位相を受信データの同期パターン
位相に一致させる機能を遂行する。
る。第６図において、カウンタ位相同期回路４はＤ型フ
リップフロップ16と組合論理回路17から構成され、Ｘと
ＹとＷを入力してこれらの３入力の各入力状態につれて
カウンタ制御信号（以下、Ｚという）を出力する機能を
遂行する。すなわち、Ｚが“0"であればカウンタ及びタ
イミング発生回路５を並列ロード・モードで動作させ、
Ｚが“1"であればカウンタ及びタイミング発生回路５を
カウントアップ・モードで動作させることにより、カウ
ンタ（第８図の20）の位相を受信データの同期パターン
位相に一致させる機能を遂行する。
ここで並列ロード・モードとは、カウンタが入力信号
を直接出力端へ出力する動作モードであり、またカウン
トアップ・モードとは、カウンタが計数を増加させる動
作モードのことである。
を直接出力端へ出力する動作モードであり、またカウン
トアップ・モードとは、カウンタが計数を増加させる動
作モードのことである。
カウンタ位相同期回路４は、同期／同期喪失状態決定
回路３の出力信号Ｗと、フレーム同期パターン検出回路
１の出力信号（Ｘ）と、カウンタ及びタイミング発生回
路５から出力される基準位相情報（Ｙ）を入力し、上記
“X,Y/W"が“0,0/0"または“0,1/0"の場合には、カウン
タ及びタイミング発生回路５内のカウンタ20（第８図参
照）へ“0"の論理を持つ信号（Ｚ）を出力し、上記“X,
Y/W"が“0,0/0",“0,1/0"でない場合には、カウンタ及
びタイミング発生回路５内の上記カウンタへ“1"の論理
を持つ信号（Ｚ）を出力する。すなわち、Ｚ＝０の場合
には上記カウンタが並列ロード・モードの動作状態にな
り、Ｚ＝１の場合には上記カウンタがカウントアップ・
モードの動作状態になる。
回路３の出力信号Ｗと、フレーム同期パターン検出回路
１の出力信号（Ｘ）と、カウンタ及びタイミング発生回
路５から出力される基準位相情報（Ｙ）を入力し、上記
“X,Y/W"が“0,0/0"または“0,1/0"の場合には、カウン
タ及びタイミング発生回路５内のカウンタ20（第８図参
照）へ“0"の論理を持つ信号（Ｚ）を出力し、上記“X,
Y/W"が“0,0/0",“0,1/0"でない場合には、カウンタ及
びタイミング発生回路５内の上記カウンタへ“1"の論理
を持つ信号（Ｚ）を出力する。すなわち、Ｚ＝０の場合
には上記カウンタが並列ロード・モードの動作状態にな
り、Ｚ＝１の場合には上記カウンタがカウントアップ・
モードの動作状態になる。
かかる機能の遂行過程を第７図の状態遷移図を参照し
て説明すると、次のとおりとなる。
て説明すると、次のとおりとなる。
第７図は、カウンタ位相同期回路４が機能遂行するた
めの一実施例としてＤ型フリップフロップを使用して構
成した時の状態遷移図である。
めの一実施例としてＤ型フリップフロップを使用して構
成した時の状態遷移図である。
第７図において、18はＤ型フリップフロップの出力Ｑ
が“0"状態である時を示す。また、19はＤ型フリップフ
ロップの出力Ｑが“1"状態である時を示す。
が“0"状態である時を示す。また、19はＤ型フリップフ
ロップの出力Ｑが“1"状態である時を示す。
Ｚが“0"であれば、カウンタ及びタイミング発生回路
５を並列ロード・モードで動作させてカウンタ20の位相
をＸに固定し、同期状態を維持する状態となる（第５図
の14）。また、Ｚが１であれば、カウンタ及びタイミン
グ発生回路５を同期喪失状態の動作モードであるカウン
トアップ・モードで動作させて同期／同期喪失状態決定
回路３より規定されたフレーム同期パターンと一致する
受信フレーム同期パターンを８回以上検出して同期状態
に変換させる時まで上記カウンタが計数しようとする状
態を表わす（第５図の15）。
５を並列ロード・モードで動作させてカウンタ20の位相
をＸに固定し、同期状態を維持する状態となる（第５図
の14）。また、Ｚが１であれば、カウンタ及びタイミン
グ発生回路５を同期喪失状態の動作モードであるカウン
トアップ・モードで動作させて同期／同期喪失状態決定
回路３より規定されたフレーム同期パターンと一致する
受信フレーム同期パターンを８回以上検出して同期状態
に変換させる時まで上記カウンタが計数しようとする状
態を表わす（第５図の15）。
Ｗが“0"であれば、同期／同期喪失状態決定回路３で
同期状態14と判断した状態であるので、Ｘは“0",Yは
“0"になり、したがってＺは“0"となって並列モード制
御を行う。またＷが“1"であれば同期／同期喪失状態決
定回路３で同期喪失状態15と判断した状態であるので、
Ｄ型フリップフロップが維持している状態とＸ及びＹに
つれてＺが変化され、それに応答してカウンタ制御を行
う。
同期状態14と判断した状態であるので、Ｘは“0",Yは
“0"になり、したがってＺは“0"となって並列モード制
御を行う。またＷが“1"であれば同期／同期喪失状態決
定回路３で同期喪失状態15と判断した状態であるので、
Ｄ型フリップフロップが維持している状態とＸ及びＹに
つれてＺが変化され、それに応答してカウンタ制御を行
う。
例えば、Ｗが“1"であれば、Ｄ型フリップフロップの
初期状態が“0"である時、X,Y状態がそれぞれ“0",“1"
になればＤ型フリップフロップは“0"状態を継続維持
し、Ｚは“1"になる。また、X,Yがそれぞれ“1",“0"で
あれば、Ｄ型フリップフロップは“1"状態に変化し、Ｚ
は“1"を維持してＸ及びＹにつれてＺが変化するように
なり、このＺの変化につれてカウンタ及びタイミング発
生回路５の動作モードが変わるようになる。
初期状態が“0"である時、X,Y状態がそれぞれ“0",“1"
になればＤ型フリップフロップは“0"状態を継続維持
し、Ｚは“1"になる。また、X,Yがそれぞれ“1",“0"で
あれば、Ｄ型フリップフロップは“1"状態に変化し、Ｚ
は“1"を維持してＸ及びＹにつれてＺが変化するように
なり、このＺの変化につれてカウンタ及びタイミング発
生回路５の動作モードが変わるようになる。
第８図はカウンタ及びタイミング発生回路５の詳細な
構成図である。図示したカウンタ及びタイミング発生回
路５は、カウンタ20およびタイミング発生回路21から構
成される。このカウンタ20は受信データビットストリー
ムより再生したクロックパルスとカウンタ位相同期回路
４の制御信号Ｚを入力し、並列ロード・モードとカウン
トアップ・モードで動作する。ここで、並列ロード・モ
ードでは基準位相をＸに固定させて同期状態を維持さ
せ、カウントアップ・モードでは同期状態になる時まで
カウントを行う。また、タイミング発生回路21は、カウ
ンタ20の動作モードに伴うタイミング信号を発生して各
回路へ送出する機能を遂行する。
構成図である。図示したカウンタ及びタイミング発生回
路５は、カウンタ20およびタイミング発生回路21から構
成される。このカウンタ20は受信データビットストリー
ムより再生したクロックパルスとカウンタ位相同期回路
４の制御信号Ｚを入力し、並列ロード・モードとカウン
トアップ・モードで動作する。ここで、並列ロード・モ
ードでは基準位相をＸに固定させて同期状態を維持さ
せ、カウントアップ・モードでは同期状態になる時まで
カウントを行う。また、タイミング発生回路21は、カウ
ンタ20の動作モードに伴うタイミング信号を発生して各
回路へ送出する機能を遂行する。
［発明の効果］ 以上述べたように、本発明は多重化されたビット列に
周期的なフレーム同期情報（信号列）を含んで伝送する
同期式多重化装置に広範囲に利用されることができる。
特に交換器データリンクと類似な整合装置に利用される
場合に、最高の周期性能を発揮してデータの損失を最小
化することができる。さらに、フレーム周期アルゴリズ
ムが簡単であり、回路構成が容易となり、同期モードと
非同期モードでの動作が互いに別の要因により決定され
ることから線路上のエラー率が高い場合にも長い同期状
態が持続される。しかも、周期信号列の位相変動を迅速
に感知して新しい同期信号列の位相に受信カウンタ及び
タイミング発生回路の位相を同期させて、データ伝送品
質を顕著に改善することができる。
周期的なフレーム同期情報（信号列）を含んで伝送する
同期式多重化装置に広範囲に利用されることができる。
特に交換器データリンクと類似な整合装置に利用される
場合に、最高の周期性能を発揮してデータの損失を最小
化することができる。さらに、フレーム周期アルゴリズ
ムが簡単であり、回路構成が容易となり、同期モードと
非同期モードでの動作が互いに別の要因により決定され
ることから線路上のエラー率が高い場合にも長い同期状
態が持続される。しかも、周期信号列の位相変動を迅速
に感知して新しい同期信号列の位相に受信カウンタ及び
タイミング発生回路の位相を同期させて、データ伝送品
質を顕著に改善することができる。
また、これまで標準化された伝送速度では優れた同期
性能を有するリフレーム回路が数多く提案されている
が、標準化されていない伝送速度に対してまで一般に広
く利用し得るリフレーム回路は見当らない。すなわち、
標準化された伝送速度に対応する従来のリフレーム回路
を採択した場合には同期性能の低下を招くことになる
が、本発明によれば一般的な同期アルゴリズムを利用す
る場合にも、優れた周期性能を有するリフレーム回路を
得ることができる。
性能を有するリフレーム回路が数多く提案されている
が、標準化されていない伝送速度に対してまで一般に広
く利用し得るリフレーム回路は見当らない。すなわち、
標準化された伝送速度に対応する従来のリフレーム回路
を採択した場合には同期性能の低下を招くことになる
が、本発明によれば一般的な同期アルゴリズムを利用す
る場合にも、優れた周期性能を有するリフレーム回路を
得ることができる。
第１図は本発明の一実施例全体を示すブロック図、 第２図はフレーム同期パターン検出回路の細部構成図、 第３図はフレームパターンビットエラー検出回路の細部
構成図、 第４図は同期／同期喪失状態決定回路の細部構成図、 第５図は同期／同期喪失状態を表わす状態遷移図、 第６図はカウンタ位相同期回路の細部構成図、 第７図はカウンタ位相同期回路の状態遷移図、 第８図はカウンタ及びタイミング発生回路の細部構成図
である。 １…フレーム同期パターン検出回路、２…フレームパタ
ーンビットエラー検出回路、３…同期／同期喪失状態決
定回路、４…カウンタ位相同期回路、５…カウンタ及び
タイミング発生回路、Ａ…検索状態、Ｂ−Ｈ…確認状
態、Ｉ…定常同期状態、Ｊ…準警報状態、Ｗ…同期／同
期喪失状態決定手回路の出力、Ｘ…フレーム同期パター
ン検出回路の出力、Ｙ…カウンタ基準位相情報、Ｚ…カ
ウンタモード制御信号、BER…フレームパターンビット
エラー検出回路の出力、FER…フレーム同期パターン検
出回路の同期喪失状態時の出力。
構成図、 第４図は同期／同期喪失状態決定回路の細部構成図、 第５図は同期／同期喪失状態を表わす状態遷移図、 第６図はカウンタ位相同期回路の細部構成図、 第７図はカウンタ位相同期回路の状態遷移図、 第８図はカウンタ及びタイミング発生回路の細部構成図
である。 １…フレーム同期パターン検出回路、２…フレームパタ
ーンビットエラー検出回路、３…同期／同期喪失状態決
定回路、４…カウンタ位相同期回路、５…カウンタ及び
タイミング発生回路、Ａ…検索状態、Ｂ−Ｈ…確認状
態、Ｉ…定常同期状態、Ｊ…準警報状態、Ｗ…同期／同
期喪失状態決定手回路の出力、Ｘ…フレーム同期パター
ン検出回路の出力、Ｙ…カウンタ基準位相情報、Ｚ…カ
ウンタモード制御信号、BER…フレームパターンビット
エラー検出回路の出力、FER…フレーム同期パターン検
出回路の同期喪失状態時の出力。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ボム チョル リー 大韓民国 チュンナム ヨンウンドン デージョン ジューゴン アパートメン ト 201‐205 (72)発明者 クウォン チョル パク 大韓民国 デージョン ソーグ ドリョ ンドン タウン ハウス ３‐103 (72)発明者 ボン テ キム 大韓民国 デージョン テードッグ ポ ッドン ジューゴン アパートメント 201‐1206
Claims (5)
- 【請求項１】受信され入力したデータストリームのフレ
ーム同期パターンが規定された同期パターンと一致する
ことを検出してその結果を出力信号（Ｘ）として出力
し、同期喪失状態では出力信号（FER）として出力する
フレーム同期パターン検出手段と； 前記フレーム同期パターン検出手段からの直列データス
トリームを入力し、規定された同期パターンと比較して
当該信号列上のビットエラーを検出し、該検出されたビ
ットエラー値が許容エラー値（Eth）を超過するか否か
を監視して当該結果を出力信号（BER）として出力する
フレームパターンビットエラー検出手段と； 前記フレームパターンビットエラー検出手段の出力信号
（BER）と前記フレーム同期パターン検出手段における
同期喪失状態の出力信号（FER）を入力して同期状態で
はフレーム同期信号列のエラーが許容エラー値（Eth）
以下であれば定常同期状態と判断し、許容エラー値（Et
h）を超過すれば準警報状態と判断し、さらに続けざま
に所定の回数以上続けば同期喪失状態と判断し、同期喪
失状態では検出されたフレーム同期パターンの位置から
予想される次のフレーム信号の位置で約束されたフレー
ム同期パターンが偶然に作られたものであるか否かを判
断する確認状態を経て同期状態と判断し、当該結果を出
力信号（Ｗ）として送出する機能を遂行する同期／同期
喪失状態決定手段と； 前記同期／同期喪失状態決定手段の出力信号（Ｗ）と前
記フレーム同期パターン検出手段の出力信号（Ｘ）と基
準位相信号（Ｙ）を入力して同期状態で動作しながら現
在のフレーム同期位相を固定させるための並列ロード・
モードへのカウンタ動作制御信号と、同期喪失状態では
同期状態に至る時まで計数を行うためにカウントアップ
・モードへのカウンタ動作制御信号を出力するカウンタ
位相同期手段と； 前記カウンタ位相同期手段に前記基準位相信号（Ｙ）を
送出し、前記カウンタ位相同期手段の動作モード制御信
号（Ｚ）を入力して前記並列ロード・モードとカウント
アップ・モードの二つの動作モードにて動作し、前記各
動作モードに伴ってタイミング信号を発生して前記フレ
ーム同期パターン検出手段と前記フレームパターンビッ
トエラー検出手段と前記同期／同期喪失状態決定手段と
入力データを逆多重化する外部の装置とに供給する機能
を遂行するカウンタおよびタイミング発生手段と； を具備したことを特徴とする同期式多重化装置のリフレ
ーム回路。 - 【請求項２】前記フレーム同期パターン検出手段は、 受信データストリームと受信データストリームにより再
生したクロックパルスとを入力して受信された直列ビッ
トストリームを１ビットずつシフトさせ出力するシフト
レジスタと、 前記シフトレジスタでシフトされたデータストリームを
前記フレームパターンビットエラー検出手段へ出力し、
規定された同期パターン信号列を検出した状態を出力信
号（Ｘ）として前記カウンタ位相同期手段へ出力する比
較回路と、 前記比較回路からの出力信号（Ｘ）とタイミング信号を
入力して同期喪失状態で規定された同期パターンを検出
した結果を出力（FER）として出力するバッファ回路と を含んでいることを特徴とする請求項１に記載の同期式
多重化装置のリフレーム回路。 - 【請求項３】前記フレームパターンビットエラー検出手
段は、 前記タイミング信号および規定されたフレームパターン
を入力して規定された同期パターン信号列を発生するロ
ーカル同期パターン発生手段と、 前記ローカル同期パターン発生手段から発生され規定さ
れた同期パターン信号列と前記フレーム同期パターン監
視手段を通じて出力されたフレーム信号列を比較してビ
ットエラーを見付け、当該ビットエラー値を送出するビ
ットエラー検出手段と、 前記ビットエラー検出手段により検出されたビットエラ
ー値が規定された許容エラー値（Eth）を超過するか否
かを決定して当該結果を出力信号（BER）として前記同
期／同期喪失状態決定手段へ送出する許容エラー値比較
手段と、 を含んでいることを特徴とする請求項１に記載の同期式
多重化装置のリフレーム回路。 - 【請求項４】前記シフトレジスタは16ビットのシフトレ
ジスタであり、前記比較回路は内部に16ビットの規定さ
れたパターン信号列の発生手段を有しており、前記シフ
トレジスタからシフトされた16ビットの並列データをデ
ータストリームの単位ビット間隔でビット単位に比較
し、当該比較結果が一致する場合にはその出力（Ｘ）を
その単位ビット間隔のみで“0"として出力することを特
徴とする請求項２に記載の同期式多重化装置のリフレー
ム回路。 - 【請求項５】前記許容エラー値比較手段は、その許容エ
ラー値（Eth）の基準を２としてビットエラーが２を超
過する場合には“0"である出力信号（BER）を、２以下
である場合には“1"である出力信号（BER）を送出する
ことを特徴とする請求項３に記載の同期式多重化装置の
リフレーム回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1988-16773 | 1988-12-14 | ||
| KR1019880016773A KR910005493B1 (ko) | 1988-12-14 | 1988-12-14 | 동기식 다중화 장치의 리프레임 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02202734A JPH02202734A (ja) | 1990-08-10 |
| JP2534788B2 true JP2534788B2 (ja) | 1996-09-18 |
Family
ID=19280224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1322773A Expired - Lifetime JP2534788B2 (ja) | 1988-12-14 | 1989-12-14 | 同期式多重化装置のリフレ―ム回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5018140A (ja) |
| JP (1) | JP2534788B2 (ja) |
| KR (1) | KR910005493B1 (ja) |
| DE (1) | DE3941252A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0771060B2 (ja) * | 1990-04-10 | 1995-07-31 | シャープ株式会社 | フレーム同期保護回路 |
| EP0453876B1 (de) * | 1990-04-21 | 1997-06-11 | Alcatel SEL Aktiengesellschaft | Synchronisationsverfahren für SDH-Systeme sowie Verfahren und Schaltungsanordnung zum Erkennen unterschiedlicher Datenstrukturen |
| KR950003027B1 (ko) * | 1992-02-29 | 1995-03-29 | 삼성전자 주식회사 | 위상 보상 회로 |
| KR0136568B1 (ko) * | 1992-07-23 | 1998-11-16 | 강진구 | D2 mac신호의 프레임동기검출방법 및 장치 |
| DE4304995A1 (de) * | 1993-02-18 | 1994-08-25 | Sel Alcatel Ag | Empfängerschaltung für eine Teilnehmerstation eines Netzwerks |
| JP2666679B2 (ja) * | 1993-04-27 | 1997-10-22 | 日本電気株式会社 | スロット受信同期回路 |
| JPH06350589A (ja) * | 1993-06-10 | 1994-12-22 | Nec Corp | フレーム同期検出回路 |
| US5444743A (en) * | 1993-11-18 | 1995-08-22 | Hitachi America, Ltd. | Synchronous pulse generator |
| US5442636A (en) * | 1993-12-14 | 1995-08-15 | At&T Corp. | Circuit and method for alignment of digital information packets |
| KR950035184A (ko) * | 1994-05-12 | 1995-12-30 | 이헌조 | 직렬 비트 스트림의 동기 에러 보상 회로 |
| US5615237A (en) * | 1994-09-16 | 1997-03-25 | Transwitch Corp. | Telecommunications framer utilizing state machine |
| GB9420307D0 (en) * | 1994-10-08 | 1994-11-23 | Plessey Telecomm | Fast serial pattern recognition |
| JP3322561B2 (ja) * | 1996-04-12 | 2002-09-09 | シャープ株式会社 | Ｆｍ文字多重放送用受信機 |
| US5809091A (en) * | 1996-06-04 | 1998-09-15 | Ericsson, Inc. | Timing signal generator for digital communication system |
| JP2982731B2 (ja) * | 1997-01-10 | 1999-11-29 | 日本電気株式会社 | 同期信号検出方式 |
| KR100317810B1 (ko) * | 1998-12-31 | 2001-12-22 | 서평원 | 디지털 계위 구조의 리프레머 및 프레임 손실 검사 장치 |
| US20030161351A1 (en) * | 2002-02-22 | 2003-08-28 | Beverly Harlan T. | Synchronizing and converting the size of data frames |
| KR100575710B1 (ko) * | 2002-07-20 | 2006-05-03 | 엘지전자 주식회사 | 업링크 동기 검출방법 |
| JP4094570B2 (ja) * | 2004-03-02 | 2008-06-04 | 株式会社東芝 | 乱数検査回路、乱数生成回路、半導体集積装置、ｉｃカードおよび情報端末機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146156A (ja) * | 1982-02-25 | 1983-08-31 | Mitsubishi Electric Corp | デ−タ伝送方式 |
| JPS58204653A (ja) * | 1982-05-24 | 1983-11-29 | Nippon Columbia Co Ltd | デジタル同期信号検出装置 |
| JPS62176234A (ja) * | 1986-01-29 | 1987-08-03 | Kokusai Denshin Denwa Co Ltd <Kdd> | フレ−ム同期保護方式 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3903371A (en) * | 1974-07-01 | 1975-09-02 | Bell Telephone Labor Inc | Common control framing detector |
| US3940563A (en) * | 1974-10-23 | 1976-02-24 | Trw Inc. | Reframing method for a carrier system having a serial digital data bit stream |
| US4016368A (en) * | 1975-12-12 | 1977-04-05 | North Electric Company | Framing circuit for digital receiver |
| US4404675A (en) * | 1981-04-27 | 1983-09-13 | Gte Automatic Electric Incorporated | Frame detection and synchronization system for high speed digital transmission systems |
| JPH0210690Y2 (ja) * | 1984-12-10 | 1990-03-16 | ||
| DE3510296A1 (de) * | 1985-03-22 | 1986-09-25 | Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover | System zur synchronisation von digitalen informationssignalen |
| JPS61158780U (ja) * | 1985-03-22 | 1986-10-01 | ||
| NZ220548A (en) * | 1986-06-18 | 1990-05-28 | Fujitsu Ltd | Tdm frame synchronising circuit |
-
1988
- 1988-12-14 KR KR1019880016773A patent/KR910005493B1/ko not_active IP Right Cessation
-
1989
- 1989-12-11 US US07/448,805 patent/US5018140A/en not_active Expired - Lifetime
- 1989-12-14 JP JP1322773A patent/JP2534788B2/ja not_active Expired - Lifetime
- 1989-12-14 DE DE3941252A patent/DE3941252A1/de active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146156A (ja) * | 1982-02-25 | 1983-08-31 | Mitsubishi Electric Corp | デ−タ伝送方式 |
| JPS58204653A (ja) * | 1982-05-24 | 1983-11-29 | Nippon Columbia Co Ltd | デジタル同期信号検出装置 |
| JPS62176234A (ja) * | 1986-01-29 | 1987-08-03 | Kokusai Denshin Denwa Co Ltd <Kdd> | フレ−ム同期保護方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005493B1 (ko) | 1991-07-31 |
| US5018140A (en) | 1991-05-21 |
| JPH02202734A (ja) | 1990-08-10 |
| KR900011199A (ko) | 1990-07-11 |
| DE3941252A1 (de) | 1990-06-21 |
| DE3941252C2 (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2534788B2 (ja) | 同期式多重化装置のリフレ―ム回路 | |
| JPS5810038B2 (ja) | 通信交換方式 | |
| JPH01154652A (ja) | リングネットワーク接続管理方式 | |
| JPH0879230A (ja) | フレーム同期信号のフレームの開始位置情報を伝送しかつ検出する伝送装置 | |
| JP2001352318A (ja) | 送信回路とその方法、受信回路とその方法およびデータ通信装置 | |
| US5068879A (en) | Monitoring of digital transmission systems | |
| JPH0879211A (ja) | ディジタル通信装置 | |
| CA1270575A (en) | I/o handler | |
| CA1074029A (en) | Framing circuit for digital signals using evenly spaced alternating framing bits | |
| JP2001358736A (ja) | リング型ネットワークシステム | |
| JP3773959B2 (ja) | フレーム同期 | |
| KR910005490B1 (ko) | 동기식 전송시스템의 수신카운터 위상동기회로 | |
| JPH11177635A (ja) | 外部システムにタイミングを提供する装置および方法 | |
| JP2655460B2 (ja) | クロック切り替え方式 | |
| JPH01263566A (ja) | 伝送遅延差測定方式 | |
| JPH118643A (ja) | タイミングソース切替方法及びシステム | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| RU2205445C1 (ru) | Устройство для передачи данных | |
| JPH0661963A (ja) | 並列展開型フレーム同期方式 | |
| KR100300847B1 (ko) | 데이터 링크 보드의 프레임 동기 감시 및 프레임 펄스 리타이밍 장치 | |
| KR100221307B1 (ko) | 동기식 전송모드의 외부 e1 데이터 발생장치 | |
| JPH05219000A (ja) | フレーム同期型デマルチプレクサ回路 | |
| JPH0795632A (ja) | 時分割多重空間スイッチ | |
| JPH05235916A (ja) | データ転送装置 | |
| JPH08288959A (ja) | リングネットワークにおけるクロック切替方法 |