JPH02202734A - 同期式多重化装置のリフレーム回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野１ 本発明は同期式多重化装置のリフレーム（ｒｅ−ｆｒａ
ｍｅ）回路に関するものである。さらに詳述すれば、本
発明は線路上のエラー率が高い場合にも、同期（Ｉｎ−
ｆｒａｍｅ）状態が長（維持されるようにし、同期喪失
状態（ｏｕｔ−ｏｆ−ｆｒａｍｅ）では同期回復のため
の同期喪失検出時間を最小化して受信された多重化デー
タストリームのデータ損失−を最小にする同期式多重化
装置のリフレーム回路に関するものである。

［従来の技術１ ディジタル化された電話およびデータ通信網では、網を
構成する交換器および伝送システムを含んだ多重化装置
のフレーム同期性能は、データの伝送品質を左右する重
要なパラメータとなる。

同期式多重化装置のフレーム同期性能は主としてリフレ
ーム回路の性能により支配され、リフレーム回路の同期
性能はデータの伝送速度、フレーム反復周期、フレーム
同期のオーバーヘッドおよび線路条件等に依存している
。

［発明が解決しようとする課題ｌ しかしながら、上述したすべての多重化装置に満ち足り
るほどの同期性能を提供することができる共通的なリフ
レーム回路は未だ開発されていない。

よって本発明は上述の如き問題点を解決するものであっ
て、その目的とするところは、特にスイッチングシステ
ムデータリンクで採択している６５、５３６Ｍｂｐｓの
データ転送速度ならびに８ｋＨｚフレ一ム反復周期を有
する条件下において最適の同期性能を発揮するリフレー
ム回路を提供し、さらにデータリンクを経て得られるデ
ータの伝送品質を向上させると共に、類似した伝送速度
およびフレーム反復周期を有する同期式多重化装置にも
利用することができるようにして、標準化されない伝送
速度に対しても優れた同期性能を有するリフレーム回路
を提供することにある。

［課題を解決するための手段］ 本発明に係るリフレーム回路は、受信されたデータスト
リーム中のフレーム同期パターンが規定された（予め定
められた）同期パターンと一致することを検出してその
結果を出力し更に検出された同期パターンの信号列を出
力するフレーム同期パターン検出手段と、前記フレーム
同期パターン積出手段からの直列データストリームを入
力し、規定された１６ビット直列フレームパターンと比
較してこの信号列上のビットエラーを検出し。

この検出されたとットエラー値が許容エラー値を超過す
るか否かを決定してその結果を出力するフレームパター
ンビットエラー検出手段と、前記フレームパターンビッ
トエラー検出手段の出力信号と前記フレーム同期パター
ン検出手段の同期喪失状態の出力信号を入力してフレー
ムパターン信号列のビットエラーが許容エラー値以下で
あれば定常同期状態と判断し、許容エラー値を超過すれ
ば準警報状態と判断し、さらに続は様に何回以上も準警
報状態が続けば同期喪失状態と判断してその判断結果を
出力し、この同期喪失状態では検出されたフレーム同期
パターンの位置より予想される次のフレーム信号の位置
で約束されたフレーム同期信号列が検出されることを監
視してこの検出されたフレーム同期パターンが偶然に作
られたものであるか否かを判断する数個の確認状態を経
て偶然に作られたものであるときは再び初めの確認状態
へ帰り、そうでないときは同期状態と判断してその結果
を出力する同期／同期喪失状態決定手段と５前記間期／
同期喪失状態決定手段の出力と前記フレーム同期パター
ン検出手段の出力とカウンタ位相情報を入力してカウン
タの位相を受信データ同期パターンの位相に固定させる
並列ロード・モードと非同期状態より同期状態になると
きまで計数をするカウントアップ・モードの二つカウン
タ動作モードを決定し出力するカウンタ位相同期手段と
、前記カウンタ位相同期手段の出力を入力し前記二つの
モードで動作して各動作モードによって同期されたタイ
ミング信号を出力するカウンタおよびタイミング発生手
段から構成される装［作　用Ｊ 上記構成により、各種の多重化装置に対して満ち足りる
ほどの同期性能を共通的に提供することができる。

［実施例１ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例の構成を表したブロック図で
ある。

第１図において、Ｘはフレーム同期パターン検出回路１
より同期パターンを検出した結果を表わす出力である。

Ｙはカウンタおよびタイミング発生回路５の基準位相情
報を表わす、Ｗは同期／同期喪失状態決定回路３の出力
を表わす。２はカウンタ位相同期回路４の出力を表わす
、　ＦＥＢはフレーム同期パターン検出回路１のほかの
出力として、同期喪失状態で規定された同期パターンが
検出されることを表わす出力である。　ＢＥＲはフレー
ムパターンビットエラー検出回路２の出力を表わす。

フレーム同期パターン検出回路ｌでは、受信されたデー
タストリームを入力してこのデータストリーム中の同期
パターンが規定された同期パターンと一致することを検
出し、検出した結果として規定された同期パターンが検
出されれば′０”そうでなければ“１″になる出力信号
Ｘをカウンタ位相同期回路４へ出力し、また同期喪失状
態で規定された同期パターンが検出されれば“０”そう
でなければ“１“になる出力信号ＦＵＲを同期／同期喪
失状態決定回路３へ送出する機能を遂行する。

同期／同期喪失状態決定回路３は、前記フレーム同期パ
ターン検出回路１の同期喪失状態での検出を表わす出力
ＦＥＲと前記フレームパターンビットエラー検出回路２
の出力信号ＢＥＲを入力して、同期状態ではフレームパ
ターンビットエラーが許容エラー値以下であれば定常同
期モードと判断して出力信号Ｗを“Ｏ“とし、フレーム
パターンビットエラーが許容エラー値を超過すれば準警
報モードと判断して出力信号Ｗを“０”とし、さらに続
は様に所定の回数以上許容エラー値を超過すれば同期喪
失状態と判断して出力信号を“ｌ“としてカウンタ位相
同期回路４へ送出する機能と、同期喪失状態では監視さ
れたフレーム同期信号列の位置から予想される次のフレ
ーム信号の位置で約束されたフレーム同期信号列が検出
されることをＦＥＲを通じて監視して検出されたフレー
ムパターンが偶然に作られたものであ・るか否かを判断
する８個の確認状態をへて偶然に作られたものであると
きは初めの状態へ帰り、そうでないときは同期状態と判
断して出力信号Ｗを“０”としてカウンタ位相同期回路
４へ出力する機能を遂行する。

カウンタ位相同期回路４は、フレーム同期パターン検出
回路１の同期パターン検出結果を表わす出力（以下、Ｘ
という）と、同期／同期喪失状態決定回路３の出力信号
（以下、Ｗという）と、カウンタおよびタイミング発生
回路５の基準位相情報（以下、Ｙという）を入力して、
カウンタおよびタイミング発生回路５を並列ロード・モ
ードまたはカウントアップ・モードで動作させるための
制御信号を出力する機能を遂行する。

カウンタおよびタイミング発生回路５はカウンタ位相同
期回路４の出力（以下、２という）を入力し、Ｚが“０
”であるときは同期状態としてカウンタが並列ロードモ
ードで動作してカウンタの位相をＸに同期させて同期状
態を維持し、さらに、同期されたタイミング信号を受信
多重化データを分類するシステムに供給し、Ｚが“１”
であるときは同期喪失状態としてカウンタがカウントア
ップ・モードで動作して同期状態に変化されるときまで
カウントを続け、同期回復に必要なタイミング信号をシ
ステムに供給する機能を遂行する。

次に、上述した各回路の細部構成と具体的動作状態を第
２図ないし第４図を参照して具体的に説明する。

第２図はフレーム同期パターン検出回路１の細部構成図
である。第２図に示したフレーム同期バターン検出回路
ｌは、シフトレジスタ６、比較回路７．バッファ回路８
から構成され、シフトレジタ スｆ６．は受信データストリームより再生したクロック
パルスと受信データストリームを入力して１ビットずつ
シフトさせながら比較回路７へ送出する。比較回路７は
シフトレジスタ６よりシフトされたデータストリームを
入力してそのデータストリームと規定された同期パター
ンを比較してこのデータストリーム中で規定され・た同
期パターンと一致するフレーム同期パターンを検出した
とき“０”、検出しなければ“ｌ”になる出力信号Ｘを
カウンタ位相同期回路４へ出力する機能と、シフトレジ
スタ６より出力されたデータストリームを直列にフレー
ムパターンビットエラー検出回路２へ出力する機能を遂
行する。バッファ回路８は、カウンタ及びタイミング発
生回路５のタイミング信号とＸを入力し、同期喪失状態
で動作する過程において同期パターンが検出されれば“
Ｏ”、そうでなければＩ”になる出力ＦＥＲを同期／同
期喪失状態決定回路３へ出力する機能な遂行する。

第３図は、フレームパターンビットエラー検出回路２の
詳細な構成図である。第３図において。

フレームパターンビットエラー検出回路２は、ローカル
同期パターン発生回路９．ビットエラー検出回路１０．
許容エラー値（Ｅ、、、）比較回路１１から構成される
。ここで、ローカル同期パターン発生回路９は規定され
た１６ビットフレ一ム信号とタイミング発生回路５での
制御されたタイミング信号を入力し、カウンタが並列ロ
ード・モードで動作するときに規定された同期パターン
をとットエラー検出回路ｌＯへ送出する。ビットエラー
検出回路ｌＯは、ローカル同期パターン発生回路９の同
期パターンとフレーム同期パターン回路１に含まれるシ
フトレジスタ６よりシフトされたデータストリームを入
力し、前記検出したフレーム同期信号列と規定された同
期パターンを比較してビットエラーを検出し、そのエラ
ー値を許容エラー値比較回路１１へ送出する。許容エラ
ー値比較回路１１は、規定された許容エラー値と前記ビ
ットエラー値を比較して、前記ビットエラー値が許容エ
ラー値を超過すれば“０”、そうでなければ“１”の出
力信号旺Ｒを形成して同期／同期状態決定回路３へ送出
する機能を遂行する。

第４図は、同期／同期喪失状態決定回路３の詳細な構成
図である。第４図において、同期／同期喪失状態決定回
路３は順序論理回路１２と組合論理回路１３から構成さ
れている。この順序論理回路１２は、ＦＥＲとＢＥＲを
組合論理回路１３を通じて入力し、タイミング信号を入
力して同期状態及び同期喪失状態の各状態遷移機能を行
なって各瞬間での同期可否状態を判断し、この判断され
た結果を組合論理回路１３を通じて出力信号Ｗとして出
力する機能を遂行する。

次に、順序論理回路１２が実行する状態遷移機能の遂行
過程を、第５図に示した流れ図を参照して説明する。

第５図は交換器（スイッチングシステム）データリンク
における同期／同期喪失状態決定過程を表した流れ図で
ある１本図において、Ａは同期喪失状態１５での検索（
ｓｅａｒｃｈ）状態を、ＢないしＨは同期喪失状態１５
での各確認状態を、■は同期状態１４での定常同期状態
を、Ｊは同期状態１４での準警報状態をそれぞれ表わす
。

非同期状態１７での状態遷移はＦＥＢの状態につれて決
定され、同期状態１４での状態遷移はＢＥＲの状態につ
れて決定され、状態を遷移することに要する時間は一つ
のフレーム区間の時間が所要される。

交換器データリンクではフレーム同期パターンとして１
６ビットを使用し、許容エラー値として“２”を有する
。同期／同期喪失状態決定回路３は、同期喪失状態１５
では確認状態Ｂから確認状態Ｈまで８回続けて正しいフ
レーム同期信号列を検出したとき、すなわちＦＥＲが続
けて“０”であれば、同期回復と判断し、Ｗを同期状態
１４を表わす“０“とじて出力する。また、同期状態１
４では、１６ビット同期パターン信号列中で２回続けて
許容エラー値２を超過した３ビット以上のエラーが検出
されたとき、同期喪失状態１５と判断して、Ｗを“１”
として出力する。

すなわち、同期状態１４では受信されたフレーム同期パ
ターンが規定された同期パターンと一致し、フレームパ
ターンビットエラー値が２以下であれば定常同期状態工
を維持し、このときＷは“０”を表わす。同期パターン
が一致して同期パターンビットエラー値が２を超過すれ
ばＢＥＲは“０”になり、遷移状態は準警報状態Ｊに変
換しながら同期喪失状態１５に近接の状・態を維持し、
続けてビットエラー値が２を超過すれば同期喪失状態１
５と判断してＷを“１“とすることにより、迅速に新た
な同期信号列の位相情報を見付けようとする過程を遂行
するようにし、許容エラー値を超過しない程度のエラー
値では同期状態を長く維持しようとし、受信データの損
失を最小にすることができるようになる。

また、同期喪失状態１５では、検索状態Ａより受信され
たデータストリームのフレーム同期パターンが規定され
た同期パターンと一致することを検索し、一致する時に
ＦＥＲは０″となってＢないしＨの確認状態に変換され
る。これは、受信フレーム同期パターンが規定された同
期パターンと偶然に一致することの可否を確認する状態
であり、８回続けて一致するときには同期状態１４とし
て異常がないと判断し、定常同期状態工に変換すること
により線路上のエラー等により偶然に一致した場合の同
期状態判断を防ぐようにし、他方。

一致しないときにはＦＥＲは“１”になってＡ状態へ再
び戻り、前記過程を反復する。

このように同期状態１４及び非同期状態１５における状
態遷移過程には１０個の状態が存在する。そこで、順序
論理回路１２は最小限４個のフリップフロップを必要と
し、第５図に示した状態遷移流れ図に従った適切な素子
を利用して構成することができる。

第６図はカウンタ位相同期回路４の詳細な構成図である
。第６図において、カウンタ位相同期回路４はＤ型フリ
ップフロップ１６と組合論理回路１７から構成され、Ｘ
とＹとＷを入力してこれらの３人力の各入力状態につれ
てカウンタ制御信号（以下、Ｚという）を出力する機能
を遂行する。すなわち、Ｚが“０”であればカウンタ及
びタイミング発生回路５を並列ロード・モードで動作さ
せ、２が“１”であればカウンタ及びタイミング発生回
路５をカウントアップ・モードで動作させることにより
、カウンタの位相を受信データの同期パターン位相に一
致させる機能を遂行する。

かかる機能の遂行過程を第７図の状態遷移図を参照して
説明すると、次のとおり−となる。

第７図は、カウンタ位相同期回路４が機能遂行するため
の一実施例としてＤ型フリップフロップを使用して構成
した時の状態遷移図である。

第７図において、１８はＤ型フリップフロップの出力Ｑ
が“０”状態である時を示す、また、１９はＤ型フリッ
プフロップの出力Ｑが“１”状態である時を示す。

Ｚが“０”であれば、カウンタ及びタイミング発生回路
５を並列ロード・モードで動作させてカウンタ（第５図
の１４）の位相をＸに固定し同期状態を維持する状態と
なる。また、２が“１”であれば、カウンタ及びタイミ
ング発生回路５を同期喪失状態の動作モードであるカウ
ントアップ・モードで動作させて同期／同期喪失状態決
定回路３より規定されたフレーム同期パターンと一致す
る受信フレーム同期パターンを８回以上検出して同期状
態に変換させる時までカウンタ（第５図の１４）が計数
しようとする状態を表わす。

Ｗが“０”であれば、同期／同期喪失状態決定回路３で
同期状態１４と判断した状態であるので、ＸはＮＯ″、
Ｙは“０”になり、したがってＺは。

“Ｏ”となって並列モード制御を行う。またＷが“ｌ”
であれば同”期／同期喪失状態決定回路３で同期喪失状
態１５と判断した状態であるので、Ｄ型フリップフロッ
プが維持している状態とＸ及びＹにつれてＺが変化され
、それに応答してカウンタ制御を行う。

例えば、Ｗが“１”であれば、Ｄ型フリップフロップの
初期状態が“Ｏ”である時、Ｘ、Ｙ状態がそれぞれ０“
、“１”になればＤ型フリップフロップは“Ｏ”状態を
継続維持し、Ｚは“１”になる。また、Ｘ、Ｙがそれぞ
れ“１”、“０”であれば、Ｄ型フリップフロップは“
１”状態に変化し、Ｚは“１”を維持してＸ及びＹにつ
れてＺが変化するようになり、このＺの変化につれてカ
ウンタ及びタイミング発生回路５の動作モードが変わる
ようになる。

第８図はカウンタ及びタイミング発生回路５の詳細な構
成図である０図示したカウンタ及′びタイミング発生回
路５は、カウンタ２０およびタイミング発生回路２１か
ら構成される。このカウンタ２０は受信データビットス
トリームより再生したクロックパルスとカウンタ位相同
期回路４の制御信号Ｚを入力し、並列ロード・モードと
カウントアップ・モードで動作する。ここで、並列ロー
ド・モードでは基準位相をＸに固定させて同期状態を維
持させ、カウントアップ・モードでは同期状態になる時
までカウントを行う。また、タイミング発生回路２１は
、カウンタ２０の動作モードに伴うタイミング信号を発
生して各回路へ送出する機能を遂行する。

［発明の効果１ 以上述べたように、本発明は多重化されたビット列に周
期的なフレーム同期情報（信号列）を含んで伝送する同
期式多重化装置に広範囲に利用されることができる。特
に交換器データリンクと類似な整合装置に利用される場
合に、最高の同期性能を発揮してデータの損失を最小化
することができる。さらに、フレーム同期アルゴリズム
が簡単であり、回路構成が容易となり、同期モードと非
同期モードでの動作が互いに別の要因により決定される
ことから線路上のエラー率が高い場合にも長い同期状態
が持続される。しかも、同期信号列の位相変動を迅速に
感知して新しい同期信号列の位相に受信カウンタ及びタ
イミング発生回路の位相を同期させて、データ伝送品質
を顕著に改善することができる。

また、これまで標準化された伝送速度では優れた同期性
能を有するリフレーム回路が数多く提案されているが、
標準化されていない伝送速度に対してまで一般に広（利
用し得るリフレーム回路は見当らない、すなわち、標準
化された伝送速度に対応する従来のリフレーム回路を採
択した場合には同期性能の低下を招くことになるが、本
発明によれば一般的な同期アルゴリズムを利用する場合
にも、優れた同期性能を有するリフレーム回路を得るこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例全体・を示すブロック図、 第２図はフレーム同期パターン検出回路の細部構成図、 第３図はフレームパターンビットエラー検出回路の細部
構成図、 第４図は同期／同期喪失状態決定回路の細部構成図、 第５図は同期／同期喪失状態を表わす状態遷移図、 第６図はカウンタ位相同期回路の細部構成図、第７図は
カウンタ位相同期回路の状態遷移図、第８図はカウンタ
及びタイミング発生回路の細部構成図である。 １・・・フレーム同期パターン検出回路、２・・・フレ
ームパターンビットエラー検出回路、３・・・同期／同
期喪失状態決定回路、４・・・カウンタ位相同期回路、 ５・・・カウンタ及びタイミング発生回路、Ａ・・・検
索状態、 Ｂ−Ｈ・・・確認状態、 ■・・・定常同期状態、 Ｊ・・・準警報状態、 Ｗ・・・同期／同期喪失状態決定手回路の出力、Ｘ・・
・フレーム同期パターン検出回路の出力、Ｙ・・・カウ
ンタ基準位相情報、 ２・・・カウンタモード制御信号、 ＢＥＲ・・・フレームパターンビットエラー検出回路の
出力、 ＦＥＲ・・・フレーム同期パターン検出回路の同期喪失
状態時の出力。 第３ 図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １）受信され入力したデータストリームのフレーム同期
   パターンが規定された同期パターンと一致することを検
   出してその結果を出力信号（Ｘ）として出力し、同期喪
   失状態では出力信号（ＦＥＲ）として出力するフレーム
   同期パターン検出手段と、前記フレーム同期パターン検
   出手段からの直列データストリームを入力し、規定され
   た直列フレームパターンと比較して当該信号列上のビッ
   トエラーを検出し、該検出されたビットエラー値が許容
   エラー値（Ｅｔｈ）を超過するか否かを監視して当該結
   果を出力信号（ＢＥＲ）として出力するフレームパター
   ンビットエラー検出手段と、 前記フレームパターンビットエラー検出手段の出力信号
   （ＢＥＲ）と前記フレーム同期パターン検出手段におけ
   る同期喪失状態の出力信号（ＦＥＲ）を入力して同期状
   態ではフレーム同期信号列のエラーが許容エラー値（Ｅ
   ｔｈ）以下であれば定常同期状態と判断し、許容エラー
   値（Ｅｔｈ）を超過すれば準警報状態と判断し、さらに
   続けざまに所定の回数以上続けば同期喪失状態と判断し
   、同期喪失状態では検出されたフレーム同期パターンの
   位置から予想される次のフレーム信号の位置で約束され
   たフレーム同期パターンが偶然に作られたものであるか
   否かを判断する確認状態を経て同期状態と判断し、当該
   結果を出力信号（Ｗ）て送出する機能を遂行する同期／
   同期喪失状態決定手段と、 前記同期／同期喪失状態決定手段の出力信号（Ｗ）と前
   記フレーム同期パターン検出手段の出力信号（Ｘ）と基
   準位相信号（Ｙ）を入力して同期状態で動作しながら位
   相を固定させる並列ロード・モードと、非同期状態より
   同期状態に至る時まで計数を行うカウントアップ・モー
   ドの二つの動作モードを表わす出力信号を送出する機能
   を遂行するカウンタ位相同期手段と、 前記カウンタ位相同期手段に前記基準位相信号（Ｙ）を
   送出し、前記カウンタ位相同期手段の動作モード制御信
   号（Ｚ）を入力して前記並列ロード・モードとカウント
   アップ・モードの二つの動作モードにて動作し、前記各
   動作モードに伴ってタイミング信号を発生して前記各手
   段と受信多重化データの分類をするシステムとに供給す
   る機能を遂行するカウンタおよびタイミング発生手段と
   を具備したことを特徴とする同時式多重化装置のリフレ
   ーム回路。 ２）前記フレーム同期パターン監視手段は、受信データ
   ストリームと受信データストリームにより再生したクロ
   ックパルスとを入力して受信された直列ビットストリー
   ムを１ビットずつシフトさせ出力するシフトレジスタと
   、 前記シフトレジスタでシフトされたデータストリームを
   前記フレームパターンビットエラー検出手段へ出力し、
   規定された同期パターン信号列を検出した状態を出力信
   号（Ｘ）として前記カウンタ位相同期手段へ出力する比
   較回路と、 前記比較回路からの出力信号（Ｘ）とタイミング信号を
   入力して同期喪失状態で規定された同期パターンを検出
   した結果を出力（ＦＥＲ）として出力するバッファ回路
   と を含んでいることを特徴とする請求項１に記載の同期式
   多重化装置のリフレーム回路。 ３）前記フレームパターンビットエラー検出手段は、 前記タイミング信号および規定されたフレームパターン
   を入力して規定された同期パターン信号列を発生するロ
   ーカル同期パターン発生手段と、前記ローカル同期パタ
   ーン発生手段から発生され規定された同期パターン信号
   列と前記フレーム同期パターン監視手段を通じて出力さ
   れたフレーム信号列を比較してビットエラーを見付け、
   当該ビットエラー値を送出するビットエラー検出手段と
   、 前記ビットエラー検出手段により検出されたビットエラ
   ー値が規定された許容エラー値（Ｅｔｈ）を超過するか
   否かを決定して当該結果を出力信号（ＢＥＲ）として前
   記同期／同期喪失状態決定手段へ送出する許容エラー値
   比較手段と、 を含んでいることを特徴とする請求項１に記載の同期式
   多重化装置のリフレーム回路。 ４）前記シフトレジスタは１６ビットのシフトレジスタ
   であり、前記比較回路は内部に１６ビットの規定された
   パターン信号列の発生手段を有しており、前記シフトレ
   ジスタからシフトされた１６ビットの並列データを一つ
   のパルス区間で比較し、当該比較結果が一致する場合に
   はその出力（Ｘ）をそのパルス区間のみで“０”として
   出力することを特徴とする請求項２に記載の同期式多重
   化装置のリフレーム回路。 ５）前記許容エラー値比較手段は、その許容エラー値（
   Ｅｔｈ）の基準を２としてビットエラーが２を超過する
   場合には“０”である出力信号（ＢＥＲ）を、２以下で
   ある場合には“１”である出力信号（ＢＥＲ）を送出す
   ることを特徴とする請求項３に記載の同期式多重化装置
   のリフレーム回路。