JPH05211496A - 無瞬断切替装置及び切替方法 - Google Patents

Abstract

(57)【要約】 【目的】 通常運用時の切替制御を、多大のメモリを必
要とせずに、遅延時間を０にして伝送路を切替える無瞬
断切替装置及び切替方法を得ることを目的とする。 【構成】 互いに現用系／予備系となる０系／１系の位
相差を検出する手段と、この位相差と０系または１系の
位相情報からスタッフ情報を発生するスタッフ制御手段
と、このスタッフ情報を受けて系のデ−タを先入れ先出
しシフトするＦＩＦＯ手段と、位相差信号とスタッフ情
報に基づき各系入力またはＦＩＦＯ出力を選択して出力
とする選択手段を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、現用系、予備系共同じ
データを送信し、異常があれば切替手段にて予備系の受
信データに切り替える伝送システムの無瞬断切替装置及
び切替方法に関するものである。

【０００２】

【従来の技術】図５は特開平３−３８１２８に示された
無瞬断切替方法のブロック図である。図において、１Ａ
〜ＮＡ，１Ｂ〜ＮＢはインタフェースユニット、２３，
２４はＭＵＸ回路、２５，２６はパルス発生器、２７，
２８はＰＬＬである。２９は現用伝送路、３０は予備伝
送路、３１は固定遅延回路、３２は遅延回路、３３は位
相差検出回路、３４，３５は同期回路、３６，３７はＤ
ＭＵＸ回路、３８は切替スイッチである。

【０００３】以下に動作を説明する。図５の場合は、送
信側では、パルス発生器２５よりのフレームタイミング
パルスをパルス発生器２６に送りリセットして動作を再
開させることにより、フレームタイミングを合致させ
る。このようにすることにより、受信側で受信した現用
系データと予備系データの位相差を少なくし、位相差を
無くするのを容易にしている。受信側では、固定遅延回
路３１、位相差検出回路３３、遅延回路３２、現用系分
離部（ＤＭＵＸ）３６、予備系分離部（ＤＭＵＸ）３７
を備えている。現用系と予備系では、布線とか伝送路の
ルートの違い等により位相遅延量の違いが生じ、送信側
で位相を合わしても受信側で位相差が発生するので、を
受信側で遅延回路３２を用いて、この位相差をなくする
ようにする。同期回路３４，３５にて同期を確立した場
合の現用系のフレームビットの位置及び予備系のフレー
ムビットの位置は、位相差検出回路３３に送信され、位
相差を検出し、遅延回路３２に送る。

【０００４】遅延回路３２により、同期回路３４の出力
の位相は同期回路３５の位相に合致し、夫々分離部３
６，３７に入力する。分離部３６，３７では、夫々ＮＣ
Ｈの低次群信号に分離し、切替スイッチ３８に入力し、
通常は現用系のデータをインタフェースユニット１Ｂ〜
ＮＢを介して出力する。もし、現用系が異常となると、
予備系に切り替え、現用系のデータにひき続き、現用系
のデータと同じデータをインタフェースユニット１Ｂ〜
ＮＢを介して出力する。従って、無瞬断切替となる。つ
まり、時間的に途切れることなく系の切替が行われる。
また、図６は、１９９１年電子情報通信学会秋全大Ｂ−
５１６に示された無瞬断切替方式に関するものであり、
以下にその方式を説明する。

【０００５】無瞬断切替方式を実現するためには、切替
元パスと切替先パスの絶対遅延量を合わせ、データ位相
を一致させることが必要である。無瞬断切替実行時、現
用パスの遅延量の変更を行うと主信号に瞬断等の影響を
与えることから、遅延量の調整は切替先パスについての
み可能である。従って、より長いルートへの切替を可能
とするため、サービス提供前に、無瞬断切替対象のパス
に予め必要な遅延を挿入する。無瞬断切替時には、切替
先のパスに遅延を挿入し、元のルートの絶対遅延量と合
わせた後、選択回路を制御することで主信号にエラーを
与えることなく網的なルートの変更が可能となる。

【０００６】また、伝送路故障時にルート変更を行うと
パスの絶対遅延量が変動する。このため、次の計画的切
替実施時に無瞬断切替のために必要な遅延量が調整可能
な遅延量を越える場合が生じる。絶対遅延量の変動によ
り無瞬断切替の適用可能領域が変化することを防止する
ため、新たに接続されたルートから送られてくる各パス
の位相差を認識し、自動的に遅延量を調整することでパ
スの絶対遅延量を常に一定値に保存可能とした。

【０００７】

【発明が解決しようとする課題】従来の無瞬断切替方法
では、伝送路の長さの差に相当したメモリ量が必要であ
り、このメモリにより情報が遅延するという課題があっ
た。

【０００８】また従来の無瞬断切替方法では、処理遅延
時間が大きくなるＳＤＨ伝送装置において、何らかの原
因で基板間伝達速度が一時的にでも上昇した場合無瞬断
切替の動作が困難となる、下流の局に切替が起きたこと
を通知する必要がある、等の課題があった。

【０００９】

【課題を解決するための手段】この発明にかかわる無瞬
断切替装置及び方法は、互いに現用系／予備系となる０
系／１系の位相差を検出する手段と、この位相差と０系
または１系の位相情報からスタッフ情報を発生するスタ
ッフ制御手段と、このスタッフ情報を受けて系のデ−タ
を先入れ先出しシフトするＦＩＦＯ手段と、位相差信号
とスタッフ情報に基づき各系入力またはＦＩＦＯ出力を
選択して出力とする選択手段を設けた。

【００１０】また各系のデ−タを並直列変換し、シリア
ル転送して、直並列変換する場合には、０系と１系の各
並直列変換後のシリアルデ−タと変換の区切りをを示す
各ワ−ドパルスとシリアルクロックを入力とし、いずれ
かのシリアルデ−タとワ−ドパルスを選ぶ選択手段を備
え、ＳＯＨを検出してＳＯＨを終端した直後の空き領域
でシリアルデ−タを切り替えるようにした。

【００１１】

【作用】この発明の無瞬断切替装置及び方法は、系の切
替時にスタッフ情報に基づき正スタッフを挿入して送出
し、または下流に負スタッフを発生させてＦＩＦＯ手段
の出力が送られる。

【００１２】各系のデ−タを並直列変換し、シリアル転
送して直並列変換する場合は、ＳＯＨ領域でシリアルデ
−タが切替られる。そして直並列変換後にＳＯＨ領域内
でラッチされる。

【００１３】

【実施例】実施例１．図１はこの発明による無瞬断切替
方法の一実施例の全体構成図である。以下、この発明の
一実施例を図について説明する。図１において、１，２
は０系／１系（互に現用／予備系）のデータを入力と
し、その位相差を検出する位相差検出回路、３は位相差
検出回路１の出力と０系入力データの位相情報を入力と
し、スタッフパルスとスタッフ情報を発生するスタッフ
制御回路１、４は位相差検出回路２の出力と１系入力デ
ータの位相情報を入力とし、スタッフパルスとスタッフ
情報を発生するスタッフ制御回路２である。５は０系入
力データとスタッフ制御回路１ ３からのスタッフパル
スを入力とし、データを記憶するFirst in First outメ
モリからなるＦＩＦＯ回路１、６は１系入力データとス
タッフ制御回路２４からのスタッフパルスを入力とし、
データを記憶するFirst in First outメモリからなるＦ
ＩＦＯ回路２である。７はＦＩＦＯ回路１とＦＩＦＯ回
路２からの出力信号を入力とし、選択した１つの信号を
出力する選択回路１で、８はスタッフ制御回路１とスタ
ッフ制御回路２からの出力信号を入力とし、選択した１
つの信号を出力する選択回路２である。

【００１４】前提として両系とも１バイト単位の並列デ
−タを並列伝送しているとする。これは伝送タイミング
としては１ビットである。まず、０系現用で０系信号が
１系信号に対して位相が進んでいる場合を考える。通常
の状態ではＦＩＦＯ回路１ ５、ＦＩＦＯ回路２ ６で
はデータをためないで、それぞれ選択回路１ ７へ信号
をそのまま通す。

【００１５】次に、強制切替命令が発生した場合を考え
る。位相差検出回路１ １において０系信号と１系信号
間の位相差を検出し、その位相差に応じてＦＩＦＯ回路
１５にデータをためるために、スタッフ制御回路１ ３
にその位相差情報と０系位相情報を入力し、その情報を
元にスタッフ挿入が許容されるフレームごとに、伝送の
最小単位である１バイトの正スタッフ（空キャラクタ）
を発生させる。（伝送タイミンク的には１ビット挿入で
ある。）ＦＩＦＯ回路１ ５に入力する０系信号にその
正スタッフを挿入することによって、０系信号の位相を
調整し、０系信号と１系信号の位相が一致するまで必要
バイトの正スタッフを発生させて、この処理を続ける。
例えば３単位０系が進んでいたとすれば、３バイト挿入
する。そして、０／１系信号の位相が一致し、選択回路
１ ７、選択回路２ ８の切替を行うことによって、無
瞬断切替を実現する。ただし、その後にＦＩＦＯ回路１
５内のデータを廃棄する。

【００１６】次に、０系現用で０系信号が１系信号に対
して位相が遅れている場合を考える。位相検出回路２
２において０系信号と１系信号間の位相差を検出し、そ
の位相差に応じてＦＩＦＯ回路１ ５出力とＦＩＦＯ回
路２ ６の出力位相を揃えるだけのデータをＦＩＦＯ回
路２ ６にためておく。ＦＩＦＯ回路１ ５はデータを
ためずに０系信号をそのまま通す。そして、強制切替命
令が発生した場合、直ちに選択回路１ ７、選択回路２
８の切替を行う。その後、ＦＩＦＯ回路２６にたまっ
ているデータを空にするために、スタッフ制御回路２
４は、下流に伝えて調整をさせ、伝送デ−タのＳＤＨの
負スタッフ領域（予備領域）にデ−タを前詰めにさせて
位相遅れを吸収する。吸収後、ＦＩＦＯ回路２ ６にた
まっているデータを空にして運用する。これにより、無
瞬断切替が実現できる。

【００１７】実施例２．また、この発明の他の一実施例
を同図について説明する。これは無瞬断切替が可能な位
相進み、遅れの範囲を拡げようとするものである。この
ために、現用系のＦＩＦＯ回路１ ５に入力する０系信
号の遅延量をＦＩＦＯ回路１ ５のメモリ容量の半分と
なるようにスタッフ制御回路１ ３から出力されるスタ
ッフを調整する。予備系（仮に１系とする）信号を受信
するＦＩＦＯ回路２ ６は、蓄積する信号をＦＩＦＯ回
路１ ５の入力信号位相と一致するように遅延量の調整
を行う。そして、切替命令が発生した時に選択回路１
７、選択回路２ ８を切り替える。切替後、ＦＩＦＯ回
路２ ６の容量を後の回路に正スタッフ又は負スタッフ
を発生してメモリ容量の半分になるように調整する。こ
うすることにより、現用／予備信号の最大遅延差はＦＩ
ＦＯ回路の容量の半分まで許容できるようになり、ルー
ト変更を行うことによるパスの絶対遅延量の変動により
無瞬断切替の適用可能領域が変化するのを防ぐことがで
きる。また、下流の局に切替情報を転送する必要がな
い。この様にして、無瞬断切替を実現できる。

【００１８】実施例３．図２はこの発明による無瞬断切
替方法の別の実施例の全体構成図である。以下、この発
明の別の実施例を同図について説明する。図２におい
て、９は０系／１系のデータを入力とし、その位相差を
検出する位相差検出回路、１０は位相差検出回路９の出
力と０系／１系入力データの位相情報を入力とし、スタ
ッフパルスとスタッフ情報を発生するスタッフ制御回路
である。１１は０系入力データとスタッフ制御回路１０
からのスタッフパルスを入力とし、データを記憶するFi
rstin First outメモリからなるＦＩＦＯ回路である。
１２は０系／１系信号を入力とし、選択した１つの信号
を出力する選択回路１、１３はＦＩＦＯ回路１１からの
出力信号と０系／１系信号を入力とし、選択した１つの
信号を出力する選択回路２である。

【００１９】基本的には、図１の実施例と同様に０系、
１系間の伝送遅延差にあたるスタッフを下流に向けて発
生し、情報の位相を揃えた後に０系／１系の切替を行
う。図１の実施例と異なる点はＦＩＦＯ回路等を共用化
したことである。

【００２０】この動作を説明する。この場合もデ−タは
１バイト並列伝送されているとする。まず、０系現用で
０系信号が１系信号に対して位相が進んでいる場合を考
える。最初、選択回路１ １２、選択回路２ １３では
０系信号を選択しているとする。ＦＩＦＯ回路１１は入
力信号をためずにそのまま出力している。その状態で強
制切替が発生すると、まず選択回路２でＦＩＦＯ回路１
１出力を選択する。そして、位相差検出回路９で検出さ
れる０系／１系信号位相差を検出し、その位相差に応じ
てＦＩＦＯ回路１１にデータをためるために、スタッフ
制御回路１０にその位相差情報と０系／１系位相情報を
入力し、その情報を元にスタッフが許容されるフレーム
ごとに最小伝送単位の１バイトの正スタッフを発生させ
る。ＦＩＦＯ回路１１に入力する選択信号にその正スタ
ッフを挿入することによって、選択信号の位相を調整
し、０系信号と１系信号の位相が一致するまで正スタッ
フを発生させて、この処理を続ける。そして、選択回路
２の入力の１系信号及びＦＩＦＯ回路１１出力信号の位
相が一致し、選択回路２ １３の切替を行うことによっ
て１系信号を選択し、また、選択回路１ １２で１系信
号の選択を行うことにより、無瞬断切替を実現する。た
だし、その後にＦＩＦＯ回路１１内のデータを廃棄す
る。

【００２１】次に、０系現用で０系の位相が遅れている
場合を考える。０系現用で０系の位相が遅れている場
合、選択回路１ １２で１系信号を選択し、選択回路２
１３で０系信号を選択する。次に位相差検出回路９で
検出される０系／１系信号位相差に応じてＦＩＦＯ回路
１１出力と０系信号の出力位相を揃えるだけのデータを
ＦＩＦＯ回路１１にためておく。

【００２２】次に、強制切替命令が発生した場合、直ち
に選択回路２でＦＩＦＯ回路１１出力を選択する。その
後、スタッフ制御回路１０により下流に情報を伝えて、
伝送デ−タのＳＤＨ部分の負スタッフ領域にデ−タを前
詰めにさせ、位相遅れを吸収する。その後、ＦＩＦＯ回
路１１内データを空にして、その時点で選択回路２１３
で１系信号を選択して、無瞬断切替を完了する。

【００２３】実施例４．図３はこの発明による無瞬断切
替方法のもう一つの実施例の全体構成図である。以下、
この発明のもう一つの実施例を図について説明する。図
３において、１４は基板内フレームパルスと基板内シリ
アルクロックを入力とし、Ｐ／Ｓ（並直列）変換回路１
へのタイミングパルスと、シリアルクロックと同期し並
列信号の区切りを示す基板間ワードパルスと、基板間シ
リアルクロックを出力するカウンタ回路１である。１５
は同様に、基板内フレームパルスと基板内シリアルクロ
ックを入力とし、Ｐ／Ｓ変換回路２へのタイミングパル
スと、シリアルクロックと同期し並列信号の区切りを示
す基板間ワードパルスと、基板間シリアルクロックを出
力するカウンタ回路２である。１６はＮ個（Ｎは正整
数）の０系データとカウンタ回路１からのタイミングパ
ルスを入力とし、基板間シリアルデータを出力するＰ／
Ｓ変換回路１、１７は同じく、Ｎ個（Ｎは正整数）の１
系データとカウンタ回路２からのタイミングパルスを入
力とし、基板間シリアルデータを出力するＰ／Ｓ変換回
路２である。

【００２４】１８は０／１系基板からのデータ、ワード
パルス、シリアルクロックと、制御回路からの切替のた
めの選択制御信号を入力とし、選択した後のデータ、ワ
ードパルス、シリアルクロックを出力する選択回路であ
る。１９は基板内フレームパルスと基板内シリアルクロ
ックを入力とし、フリップフロップＦＦ３へのラッチの
ためのタイミングパルスを出力するカウンタ回路３であ
る。２０はＳ／Ｐ変換回路から出力したシリアルデータ
とカウンタ回路３からのタイミングパルスを入力とし、
ラッチしたデータを出力するＦＦ３、２１は選択回路１
８からのデータとワードパルス、シリアルクロックを入
力とし、Ｓ／Ｐ変換したデータを出力するＳ／Ｐ（直並
列）変換回路である。２２は選択回路１８の選択動作を
制御する選択信号を生成、出力する制御回路である。

【００２５】２重化された伝送路インタフェースの冗長
切替において、基板コネクタピン数の制約により多重化
して次の処理基板との間に、Ｐ／Ｓ，Ｓ／Ｐ変換回路を
用いる場合を想定する。カウンタ回路１ １４によって
生成されたタイミングパルスをＰ／Ｓ変換回路１ １６
に入力して０系データのＰ／Ｓ変換を行う。同様に、カ
ウンタ回路２ １５によって生成されたタイミングパル
スをＰ／Ｓ変換回路２１７に入力して１系データのＰ／
Ｓ変換を行う。カウンタ回路１ １４、カウンタ回路２
１５は基板内フレームパルスと基板内シリアルクロッ
クを入力し、ワードパルスを生成して別の基板へ送信す
る基板間シリアルクロック、基板間ワードパルスを出力
する。Ｐ／Ｓ変換回路１ １６、Ｐ／Ｓ変換回路２ １
７とカウンタ回路１ １４、カウンタ回路２ １５から
の０系／１系データ、０系／１系ワードパルス、０系／
１系シリアルクロックは別の基板へと伝送され、選択回
路１８に入力する。

【００２６】次に、０系／１系の切替動作について説明
する。切替タイミングを図４に示す。０系データ、０系
ワードパルス、０系シリアルクロックが１系データ、１
系ワードパルス、１系シリアルクロックに対して、１ビ
ットの遅延を生じた場合について考える。図中の切替位
置（この位置はＳＯＨ（ヘッダ）を終端した後の空き領
域を用いる。この中のどの位置で切替えてもよい。）で
０系／１系の切替を行うと、切替後のデータは例えば図
中の「切替後データ」のようになり、「３」のデータを
２度読みする結果となる。また、ワードパルスは図中の
「切替後ワードパルス」のように切替によりＨｉレベル
が１ビット長くなる領域を生じる。この切替後のデー
タ、ワードパルス、シリアルクロックをＳ／Ｐ変換回路
（シフトレジスタ）２１に入力し、１：８のＳ／Ｐ変換
の場合、ワードパルスの立上がりによりデータ１から順
番に２，３，３，４，５，６，７，８と読み込んでいき
次のワードパルスの立上がりでデータの出力を行う。よ
って、この場合、２，３，３，４，５，６，７，８の並
列データを出力する。

【００２７】また、この場合ワードパルスの長さがこの
領域で１ビット長くなっているので、Ｓ／Ｐ変換後デー
タのように１ビット長い正常データを出力した後、上記
のデータ（２，３，３，４，５，６，７，８、ここでは
不定データと表現する。）を出力する。そして、次のワ
ードパルスの立上がりと０系／１系のデータの位相関係
が不変であるので、ここから先は正常なデータを出力す
る。ここで、切替位置はＳＯＨを終端した後の空き領域
を用いるとしているので、上記のデータ１〜８は固定パ
ターン（ａｌｌ “１”）であり、このパタ−ンはもと
もと破棄されるので、２度読みによるデータの乱れの影
響はなくなる。カウンタ回路３ １９により生成される
ラッチパルスのタイミングをＳＯＨ相当領域内であり、
かつ切替位置の後ろに置くことによりＦＦ３によってラ
ッチした後のデータは０系／１系基板に入力したデータ
と等しくなり、よって、無瞬断切替が実現される。すな
わち、ＳＯＨを終端した後の空き領域を用い、Ｓ／Ｐ変
換回路出力信号のためのラッチパルスがＳＯＨ相当領域
内にあり、切替タイミングがＳＯＨ相当領域内で、かつ
ラッチパルスよりも前とする。こうすることにより、上
記のようにＳＯＨ相当領域に対応して切替タイミングの
領域を大きくでき、インタフェース速度が上昇しても切
替を行うことが容易となる。また、０系／１系出力信号
の間に位相差を生じることによる切替時の誤りは、切替
後にラッチパルスによってラッチを行うことにより吸収
できる。従って、上記のタイミングで切り替えることに
より、データ、シリアル転送クロック、ワードパルスが
２重化される２つの基板間で位相が揃っていなくても無
瞬断切替が可能となる。

【００２８】また、この例では１ビットの０系／１系デ
ータ位相差について説明を行ったが、複数ビットのデー
タ位相差の場合についても同様に無瞬断切替が可能であ
る。

【００２９】また、この例では０系のデータが１系のデ
ータに対して遅延する場合を考えたが、１系データが０
系データに対して遅延する場合も同様に無瞬断切替が可
能である。

【００３０】また、この例では０系／１系切替後のシリ
アルクロックの乱れを考えていないが、切替位置付近で
シリアルクロックの乱れが生じても、データの乱れと同
様に吸収することができる。

【００３１】

【発明の効果】以上のように、この発明によれば両系の
位相差検出手段と、スタッフ情報を発生するスタッフ制
御手段と、ＦＩＦＯ手段と、選択手段とを設けたので、
または並直列変換と直並列変換使用の場合は、シリアル
デ−タの切替をＳＯＨ領域で行うようにしたので、強制
切替時の伝送路無瞬断切替ができる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例を示す伝送路の無瞬断切替
方式を示すブロック図である。

【図２】この発明の他の実施例を示す伝送路の無瞬断切
替方式を示すブロック図である。

【図３】この発明の他の実施例を示す伝送路の無瞬断切
替方式を示すブロック図である。

【図４】図３の実施例の無瞬断切替動作を説明する切替
タイミング図である。

【図５】従来の伝送路の無瞬断切替方式を示すブロック
図である。

【図６】従来の伝送路の他の無瞬断切替方式を示すブロ
ック図である。

【符号の説明】

１ 位相差検出回路１ ２ 位相差検出回路２ ３ スタッフ制御回路１ ４ スタッフ制御回路２ ５ ＦＩＦＯ回路１ ６ ＦＩＦＯ回路２ ７ 選択回路１ ８ 選択回路２ ９ 位相差検出回路 １０ スタッフ制御回路 １１ ＦＩＦＯ回路 １２ 選択回路１ １３ 選択回路２ １４ カウンタ回路１ １５ カウンタ回路２ １６ Ｐ／Ｓ変換回路１ １７ Ｐ／Ｓ変換回路２ １８ 選択回路 １９ カウンタ回路３ ２０ ＦＦ３ ２１ Ｓ／Ｐ変換回路 ２２ 制御回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 互いに現用系／予備系を構成する０系／
   １系の位相差を検出する位相差検出回路と、 少なくとも０または１系の位相情報と上記位相差検出回
   路出力とを入力とし、スタッフパルスとスタッフ情報を
   発生するスタッフ制御回路と、 上記スタッフパルスを受けて系のデ−タを先入れ先出し
   でシフトするＦＩＦＯ回路と、 少なくとも上記ＦＩＦＯ回路出力を入力とし、場合によ
   り０系１系も入力とし、位相差信号と上記スタッフ情報
   に基づき、入力を選択して出力とする選択回路を備えた
   無瞬断切替装置。
2. 【請求項２】 互いに現用系／予備系を構成する０系／
   １系の伝送系において、 少なくとも０または１系の位相情報と０系と１系の位相
   差を検出した位相差信号により、スタッフ情報を発生す
   るスタッフ制御手段と、 上記スタッフ情報を受けて系のデ−タを先入れ先出しで
   シフトするＦＩＦＯ手段とを備え、 少なくとも上記ＦＩＦＯ手段の出力を入力とし、場合に
   より０系１系も入力とし、位相差信号と上記スタッフ情
   報に基づき、 位相が進んでいる現用系から予備系に切替える時は正ス
   タッフを挿入して出力し、位相が遅れている現用系から
   予備系に切替える時は下流に負スタッフを発生させて、
   上記ＦＩＦＯ出力をすることを特徴とする無瞬断切替方
   法。
3. 【請求項３】 互いに現用系／予備系を構成する０系／
   １系の伝送系において、 ０系及び１系の各並直列変換後のシリアルデ−タと、上
   記並直列変換の区切りを示す各ワ−ドパルスと、シリア
   ルクロックを入力とし、いずれかのシリアルデ−タとワ
   −ドパルスを選ぶ選択回路を備え、また上記選択回路出
   力を直並列変換する回路を備え、 ＳＯＨ（ヘッダ）を検出して０系と１系のシリアルデ−
   タの切替えて選択することを特徴とする無瞬断切替方
   法。