JPH0983529A - Ａｔｍセルフロー制御装置 - Google Patents
Ａｔｍセルフロー制御装置Info
- Publication number
- JPH0983529A JPH0983529A JP23454795A JP23454795A JPH0983529A JP H0983529 A JPH0983529 A JP H0983529A JP 23454795 A JP23454795 A JP 23454795A JP 23454795 A JP23454795 A JP 23454795A JP H0983529 A JPH0983529 A JP H0983529A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- delay
- phase
- unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 冗長構成の２系統の伝送路におけるセルフロ
ーを位相調整して伝送路の無瞬断切替えを実現すると
き、各系統のセルフローの違反セルの廃棄制御等を行う
ポリシング機能を付加した場合、このポリシング機能に
影響されないセル位相調整を実現する。 【解決手段】 両系インタフェース部１，２の遅延調整
用セルバッファ１２，２２の出力において、自系と他系
とのセル位相差を位相比較部１５，２５にて夫々検出
し、この位相差に応じた遅延量制御信号をセルバッファ
制御部１６，２６により生成して遅延調整用セルバッフ
ァの遅延量を制御する。これにより、両系のセルフロー
の位相が一致する。よって、その後段でポリシング機能
によるセルフロー制御によってはセル位相制御が何等影
響を受けない。
ーを位相調整して伝送路の無瞬断切替えを実現すると
き、各系統のセルフローの違反セルの廃棄制御等を行う
ポリシング機能を付加した場合、このポリシング機能に
影響されないセル位相調整を実現する。 【解決手段】 両系インタフェース部１，２の遅延調整
用セルバッファ１２，２２の出力において、自系と他系
とのセル位相差を位相比較部１５，２５にて夫々検出
し、この位相差に応じた遅延量制御信号をセルバッファ
制御部１６，２６により生成して遅延調整用セルバッフ
ァの遅延量を制御する。これにより、両系のセルフロー
の位相が一致する。よって、その後段でポリシング機能
によるセルフロー制御によってはセル位相制御が何等影
響を受けない。
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ（A Synchron
ous Transfer Mode ）セルフロー制御装置に関し、特に
冗長構成とされ同一のセル系列が供給された２系統の伝
送路らの各入力セル系列の位相制御を行うＡＴＭセルフ
ロー制御装置に関するものである。
ous Transfer Mode ）セルフロー制御装置に関し、特に
冗長構成とされ同一のセル系列が供給された２系統の伝
送路らの各入力セル系列の位相制御を行うＡＴＭセルフ
ロー制御装置に関するものである。
【０００２】
【従来の技術】Ｂ−ＩＳＤＮ（Integrated Services Di
gital Network ）における伝送方式としてのＡＴＭ通信
システムにおいては、その信頼性向上のために、冗長構
成の２系統の伝送路を用いて、現用系伝送路の障害時に
予備系伝送路へ切替える方式がある。その場合のＡＴＭ
装置の概略ブロックを図２に示している。
gital Network ）における伝送方式としてのＡＴＭ通信
システムにおいては、その信頼性向上のために、冗長構
成の２系統の伝送路を用いて、現用系伝送路の障害時に
予備系伝送路へ切替える方式がある。その場合のＡＴＭ
装置の概略ブロックを図２に示している。
【０００３】図２において、冗長構成とされ同一のＡＴ
Ｍセル系列が伝送される２系統の伝送路からの各入力セ
ル系列は、０系及び１系インタフェース部１及び２へ夫
々入力される。これ等インタフェース部１及び２は共に
同一構成であり、ＡＴＭ終端機能を有している。基本的
には、図示する如く、ＡＴＭセル同期機能を有するセル
同期部１１，２１と、セル位相調整機能を有する遅延調
整部１２，２２と、警報監視制御機能を有する警報監視
制御部１３，２３とからなっている。
Ｍセル系列が伝送される２系統の伝送路からの各入力セ
ル系列は、０系及び１系インタフェース部１及び２へ夫
々入力される。これ等インタフェース部１及び２は共に
同一構成であり、ＡＴＭ終端機能を有している。基本的
には、図示する如く、ＡＴＭセル同期機能を有するセル
同期部１１，２１と、セル位相調整機能を有する遅延調
整部１２，２２と、警報監視制御機能を有する警報監視
制御部１３，２３とからなっている。
【０００４】セル同期部１１，２１は各入力セル系列か
ら固定長のセル単位のデータを識別して、このセル単位
のデータ毎に次段の遅延調整部１２へ夫々送出する。
ら固定長のセル単位のデータを識別して、このセル単位
のデータ毎に次段の遅延調整部１２へ夫々送出する。
【０００５】遅延調整部１２，２２は外部からの制御信
号に従って各セルの遅延調整を行うものであり、例えば
ＦＩＦＯ（First-In First-Out）メモリ等のセルバッフ
ァからなり、その読出しタイミングの制御により遅延調
整がなされる。
号に従って各セルの遅延調整を行うものであり、例えば
ＦＩＦＯ（First-In First-Out）メモリ等のセルバッフ
ァからなり、その読出しタイミングの制御により遅延調
整がなされる。
【０００６】警報監視制御部１３，２３は入力セルの異
常情報（ＡＩＳ；Alarm IndicationSignal ）の検出
や、入力異常時に当該異常情報の挿入等を行う。
常情報（ＡＩＳ；Alarm IndicationSignal ）の検出
や、入力異常時に当該異常情報の挿入等を行う。
【０００７】これ等２系統のインタフェース部１，２の
各出力は選択盤３のセレクタ３１により択一的に導出さ
れて次段の図示せぬＡＴＭ装置へ送信されることにな
る。
各出力は選択盤３のセレクタ３１により択一的に導出さ
れて次段の図示せぬＡＴＭ装置へ送信されることにな
る。
【０００８】この選択盤３には２つの出力セル系列の位
相制御をなす位相制御部３２が設けられており、両セル
系列の各種セル単位での位相状態を監視して、両者が同
相となる様に、両系のインタフェース部１，２の遅延調
整部の遅延量を制御するようになっている。
相制御をなす位相制御部３２が設けられており、両セル
系列の各種セル単位での位相状態を監視して、両者が同
相となる様に、両系のインタフェース部１，２の遅延調
整部の遅延量を制御するようになっている。
【０００９】こうして、冗長系の切替え時における無瞬
断切替えが実現可能となるのである。
断切替えが実現可能となるのである。
【００１０】
【発明が解決しようとする課題】図２に示した構成にお
いて、０系及び１系の各インタフェース部１，２中の警
報監視制御部１３，２３の各後段に、ポリシング（Poli
cing）機能部１４，２４を点線で示す如く付加した場
合、次の様な問題点が生ずる。
いて、０系及び１系の各インタフェース部１，２中の警
報監視制御部１３，２３の各後段に、ポリシング（Poli
cing）機能部１４，２４を点線で示す如く付加した場
合、次の様な問題点が生ずる。
【００１１】この問題点を説明する前に、当該ポリシン
グ機能について図３を用いて簡単に説明する。ポリシン
グ機能とは、常にセル毎に前セルを基準として自セル
（現在セル）とのセル間隔を監視し、契約セル間隔（又
は契約ビットレート）より短い（又は速い）場合は、図
３の点線で示す如く、違反セルと見なして自セルを廃棄
する機能である。
グ機能について図３を用いて簡単に説明する。ポリシン
グ機能とは、常にセル毎に前セルを基準として自セル
（現在セル）とのセル間隔を監視し、契約セル間隔（又
は契約ビットレート）より短い（又は速い）場合は、図
３の点線で示す如く、違反セルと見なして自セルを廃棄
する機能である。
【００１２】尚、この様なポリシング機能については、
特開平４−１００４５１号公報，特開平４−１０４６３
５号公報，特開平４−１３０８３８号公報，特開平４−
２６６２４１号公報等に開示されている。
特開平４−１００４５１号公報，特開平４−１０４６３
５号公報，特開平４−１３０８３８号公報，特開平４−
２６６２４１号公報等に開示されている。
【００１３】かかるポリシング機能を図２の点線で示す
如く付加した場合、前述した如くポリシング機能は、常
にセル毎に前セルを基準として自セル（現在セル）との
間隔を監視しているために、本機能が動作を開始するタ
イミングによっては、０系と１系との間でポリシング動
作が異なる場合がある。
如く付加した場合、前述した如くポリシング機能は、常
にセル毎に前セルを基準として自セル（現在セル）との
間隔を監視しているために、本機能が動作を開始するタ
イミングによっては、０系と１系との間でポリシング動
作が異なる場合がある。
【００１４】その様子が図３に示されており、同一入力
データのセル系列に対して、０系はタイミングｔ１から
ポリシングを開始し、１系はタイミングｔ２から開始し
た場合であり、明らかに両系でセル系列パタンが異なっ
てしまうことになる。
データのセル系列に対して、０系はタイミングｔ１から
ポリシングを開始し、１系はタイミングｔ２から開始し
た場合であり、明らかに両系でセル系列パタンが異なっ
てしまうことになる。
【００１５】その例としては、前セルに影響されずに廃
棄されないパタンと、前セルが廃棄されなかったために
自セルが廃棄されてしまうパタンと、逆に全セルが廃棄
されたために前々セルが比較対象セル（基準セル）とな
ってセル間隔があたかも広がった様に判定されることに
なり、自セルは廃棄されずに通過するパタンとの３つの
パタンが考えられる。
棄されないパタンと、前セルが廃棄されなかったために
自セルが廃棄されてしまうパタンと、逆に全セルが廃棄
されたために前々セルが比較対象セル（基準セル）とな
ってセル間隔があたかも広がった様に判定されることに
なり、自セルは廃棄されずに通過するパタンとの３つの
パタンが考えられる。
【００１６】これ等３つのパタンが発生する確率はほぼ
同等であると考えられ、従ってこれにより生ずるセル系
列のゆらぎがポリシング開始タイミングで決定されるこ
とになる。その結果、両系のポリシング機能部１４，２
４を通過したセル系列が０系と１系とでは異なることに
なり、よって選択盤３での位相制御部３２での位相差検
出動作が困難になるという問題が生ずるのである。
同等であると考えられ、従ってこれにより生ずるセル系
列のゆらぎがポリシング開始タイミングで決定されるこ
とになる。その結果、両系のポリシング機能部１４，２
４を通過したセル系列が０系と１系とでは異なることに
なり、よって選択盤３での位相制御部３２での位相差検
出動作が困難になるという問題が生ずるのである。
【００１７】すなわち、ポリシング機能の後に位相制御
部３２による位相制御機能が存在すると、上述のポリシ
ング機能の作用に起因してセル位相の一致検出に時間を
要したり、不要な位相制御が行われてしまうという問題
がある。
部３２による位相制御機能が存在すると、上述のポリシ
ング機能の作用に起因してセル位相の一致検出に時間を
要したり、不要な位相制御が行われてしまうという問題
がある。
【００１８】本発明の目的は、ポリシング機能によって
影響を受けることなく両系のセル位相を正しく容易に行
い得るようにしたＡＴＭセルフロー制御装置を提供する
ことである。
影響を受けることなく両系のセル位相を正しく容易に行
い得るようにしたＡＴＭセルフロー制御装置を提供する
ことである。
【００１９】本発明の他の目的は、ポリシング機能の動
作開始タイミングが異なっても自系から他系に位相制御
を行うことで他系の動作を自系に同調させることが可能
なＡＴＭセルフロー制御装置を提供することである。
作開始タイミングが異なっても自系から他系に位相制御
を行うことで他系の動作を自系に同調させることが可能
なＡＴＭセルフロー制御装置を提供することである。
【００２０】
【課題を解決するための手段】本発明によれば、冗長構
成とされ同一のセル系列が供給された２系統の伝送路ら
の各入力セル系列の位相制御を行うＡＴＭセルフロー制
御装置であって、各入力セル系列のセル同期制御を行っ
てセル単位に送出するセル同期部と、このセル同期部か
ら送出されたセル単位に遅延調整を行う遅延調整部と、
この遅延調整後の各セル系列のセル間隔を検出して予め
定められたセル間隔よりも小なるセルを廃棄するセル廃
棄制御部と、前記遅延調整部の出力セルと他系の遅延調
整部の出力セルとの位相差を検出してこの位相差に応じ
て自系の前記遅延調整部の遅延制御を行う遅延制御部と
を、前記２系統の伝送路夫々に対応して有することを特
徴とするＡＴＭセルフロー制御装置が得られる。
成とされ同一のセル系列が供給された２系統の伝送路ら
の各入力セル系列の位相制御を行うＡＴＭセルフロー制
御装置であって、各入力セル系列のセル同期制御を行っ
てセル単位に送出するセル同期部と、このセル同期部か
ら送出されたセル単位に遅延調整を行う遅延調整部と、
この遅延調整後の各セル系列のセル間隔を検出して予め
定められたセル間隔よりも小なるセルを廃棄するセル廃
棄制御部と、前記遅延調整部の出力セルと他系の遅延調
整部の出力セルとの位相差を検出してこの位相差に応じ
て自系の前記遅延調整部の遅延制御を行う遅延制御部と
を、前記２系統の伝送路夫々に対応して有することを特
徴とするＡＴＭセルフロー制御装置が得られる。
【００２１】
【発明の実施の形態】本発明の作用について述べる。各
系において、自系の遅延調整部の出力と他系の遅延調整
部の出力との位相差を検出してこの位相差に応じて夫々
自系の遅延調整部の遅延量制御を行うことで、これ等遅
延調整部の各出力においてポリシング機能を付加して
も、ポリシング機能に影響を受けることなく、容易に正
しくセル位相の調整が可能となる。
系において、自系の遅延調整部の出力と他系の遅延調整
部の出力との位相差を検出してこの位相差に応じて夫々
自系の遅延調整部の遅延量制御を行うことで、これ等遅
延調整部の各出力においてポリシング機能を付加して
も、ポリシング機能に影響を受けることなく、容易に正
しくセル位相の調整が可能となる。
【００２２】以下に本発明の実施例について図面を用い
て説明する。
て説明する。
【００２３】図１は本発明の実施例のブロック図であ
り、図２と同等部分は同一符号により示している。０
系，１系の各インタフェース部１，２において、遅延調
整部である遅延調整用セルバッファ１２，２２の各出力
（自系出力）と他系の遅延調整用セルバッファの各出力
（他系出力）とを夫々位相比較する位相比較部１５，２
５を設ける。これ等位相比較部１５，２５の比較出力に
応じて自系の遅延調整用セルバッファ１２，２２の遅延
量を制御するセルバッファ制御部１６，２６を動作せし
めるようになっている。
り、図２と同等部分は同一符号により示している。０
系，１系の各インタフェース部１，２において、遅延調
整部である遅延調整用セルバッファ１２，２２の各出力
（自系出力）と他系の遅延調整用セルバッファの各出力
（他系出力）とを夫々位相比較する位相比較部１５，２
５を設ける。これ等位相比較部１５，２５の比較出力に
応じて自系の遅延調整用セルバッファ１２，２２の遅延
量を制御するセルバッファ制御部１６，２６を動作せし
めるようになっている。
【００２４】そして、警報監視制御部１３，２３の各後
段にポリシング機能部１４，２４を夫々付加し、これ等
ポリシング機能部１４，２４の各出力を選択盤３のセレ
クタ３１の２入力とするものである。この選択盤３に
は、図２に示した位相制御部３２は設けられていない点
に着目すべきである。
段にポリシング機能部１４，２４を夫々付加し、これ等
ポリシング機能部１４，２４の各出力を選択盤３のセレ
クタ３１の２入力とするものである。この選択盤３に
は、図２に示した位相制御部３２は設けられていない点
に着目すべきである。
【００２５】他の構成については、図２のそれと同等で
あってその説明は省略するものとする。
あってその説明は省略するものとする。
【００２６】かかる構成において、位相比較部１５，２
５にて夫々に他系セルとの位相差が検出され、この位相
差がなくなって両系でセル位相が揃う様に、セルバッフ
ァ制御部１６，２６は遅延調整用セルバッファ１２，２
２の各読出しタイミングを制御する様動作する。この場
合の遅延調整は、位相が進んでいる方の系に対してその
ずれ分だけ遅延を挿入することでなされる。
５にて夫々に他系セルとの位相差が検出され、この位相
差がなくなって両系でセル位相が揃う様に、セルバッフ
ァ制御部１６，２６は遅延調整用セルバッファ１２，２
２の各読出しタイミングを制御する様動作する。この場
合の遅延調整は、位相が進んでいる方の系に対してその
ずれ分だけ遅延を挿入することでなされる。
【００２７】こうすることにより、ポリシング機能部１
４，２４における入力セル位相は同一となるので、ポリ
シング機能制御が両系で同一となり、よって後段のセレ
クタ３１にも同位相で入力されて、無瞬断切替えが可能
になる。
４，２４における入力セル位相は同一となるので、ポリ
シング機能制御が両系で同一となり、よって後段のセレ
クタ３１にも同位相で入力されて、無瞬断切替えが可能
になる。
【００２８】
【発明の効果】以上述べた如く、本発明によれば、冗長
化ハードウェアである両系インタフェース部にポリシン
グ機能を付加した場合、このポリシング機能に影響され
ない前段位置にセル位相比較，調整機能を設けたので、
両系に対して正しいセル位相制御が可能となり、セル単
位での伝送無瞬断切替えが実現でき、よってＡＴＭ網で
構築されるネットワークにおいて伝送路の品質向上が期
待できるという効果がある。
化ハードウェアである両系インタフェース部にポリシン
グ機能を付加した場合、このポリシング機能に影響され
ない前段位置にセル位相比較，調整機能を設けたので、
両系に対して正しいセル位相制御が可能となり、セル単
位での伝送無瞬断切替えが実現でき、よってＡＴＭ網で
構築されるネットワークにおいて伝送路の品質向上が期
待できるという効果がある。
【００２９】また、ポリシング動作開始タイミングが異
なる場合にも、自系から他系に対して位相制御を行える
ので、他系の動作を自系に同調させることができるとい
う効果もある。
なる場合にも、自系から他系に対して位相制御を行える
ので、他系の動作を自系に同調させることができるとい
う効果もある。
【図１】本発明の実施例のブロック図である。
【図２】従来のＡＴＭセルフロー制御装置の例を示すブ
ロック図である。
ロック図である。
【図３】ポリシング機能を説明するためのセルフローチ
ャートの例である。
ャートの例である。
１ ０系インタフェース部 ２ １系インタフェース部 ３ 選択盤 １１，２１ セル同期部 １２，２２ 遅延調整用セルバッファ １３，２３ 警報監視制御部 １４，２４ ポリシング機能部 １５，２５ 位相比較部 １６，２６ セルバッファ制御部 ３１ セレクタ
Claims (3)
- 【請求項１】 冗長構成とされ同一のセル系列が供給さ
れた２系統の伝送路らの各入力セル系列の位相制御を行
うＡＴＭセルフロー制御装置であって、各入力セル系列
のセル同期制御を行ってセル単位に送出するセル同期部
と、このセル同期部から送出されたセル単位に遅延調整
を行う遅延調整部と、この遅延調整後の各セル系列のセ
ル間隔を検出して予め定められたセル間隔よりも小なる
セルを廃棄するセル廃棄制御部と、前記遅延調整部の出
力セルと他系の遅延調整部の出力セルとの位相差を検出
してこの位相差に応じて自系の前記遅延調整部の遅延制
御を行う遅延制御部とを、前記２系統の伝送路夫々に対
応して有することを特徴とするＡＴＭセルフロー制御装
置。 - 【請求項２】 前記遅延制御部の各々は、自系及び他系
の前記セル廃棄制御部の各出力セルの位相比較を行う位
相比較部と、この位相比較出力に応じて前記遅延調整部
の遅延量を制御して前記各出力セルの位相が等しくなる
ように制御するようにしたことを特徴とする請求項１記
載のＡＴＭセルフロー制御装置。 - 【請求項３】 前記２系統の各セル廃棄部の各出力セル
系列を択一的に送出するようにしたことを特徴とする請
求項１または２記載のＡＴＭセルフロー制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23454795A JP2812261B2 (ja) | 1995-09-13 | 1995-09-13 | Ａｔｍセルフロー制御装置 |
| US08/712,837 US5751695A (en) | 1995-09-13 | 1996-09-12 | ATM cell flow control apparatus |
| CA 2185411 CA2185411C (en) | 1995-09-13 | 1996-09-12 | Atm cell flow control apparatus |
| GB9619136A GB2305332A (en) | 1995-09-13 | 1996-09-13 | ATM cell flow control apparatus |
| DE1996137403 DE19637403C2 (de) | 1995-09-13 | 1996-09-13 | ATM-Zellenflußsteuervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23454795A JP2812261B2 (ja) | 1995-09-13 | 1995-09-13 | Ａｔｍセルフロー制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0983529A true JPH0983529A (ja) | 1997-03-28 |
| JP2812261B2 JP2812261B2 (ja) | 1998-10-22 |
Family
ID=16972739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23454795A Expired - Lifetime JP2812261B2 (ja) | 1995-09-13 | 1995-09-13 | Ａｔｍセルフロー制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5751695A (ja) |
| JP (1) | JP2812261B2 (ja) |
| CA (1) | CA2185411C (ja) |
| DE (1) | DE19637403C2 (ja) |
| GB (1) | GB2305332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490282B1 (en) | 1998-03-12 | 2002-12-03 | Nec Corporation | Switching system for asynchronous transfer mode switch |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233256B1 (en) * | 1996-03-13 | 2001-05-15 | Sarnoff Corporation | Method and apparatus for analyzing and monitoring packet streams |
| JP3157718B2 (ja) * | 1996-08-21 | 2001-04-16 | 日本電気エンジニアリング株式会社 | Ａｔｍ伝送網の時刻管理方法 |
| JPH10164088A (ja) * | 1996-12-04 | 1998-06-19 | Nec Corp | Ｃｄｖ削減形アルゴリズム回路自己監視方式 |
| US6094420A (en) * | 1997-07-17 | 2000-07-25 | Telefonaktiebolaget Lm Ericsson | Burst correlation dispersion mechanism for a packet switched communications system |
| EP1053656B1 (de) * | 1998-02-04 | 2005-04-20 | Siemens Aktiengesellschaft | Verfahren zur synchronisierung von atm-zellen aufweisenden datenströmen |
| US7145908B1 (en) * | 2000-08-28 | 2006-12-05 | Agere Systems Inc. | System and method for reducing jitter in a packet transport system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232892A (ja) * | 1993-01-29 | 1994-08-19 | Fujitsu Ltd | 同期制御方式 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2661578A1 (fr) * | 1990-04-27 | 1991-10-31 | Trt Telecom Radio Electr | Dispositif de commutation dynamique pour le masquage d'erreurs dans un systeme a doublement du conduit numerique. |
| JP3078001B2 (ja) * | 1990-08-20 | 2000-08-21 | 株式会社東芝 | Ａｔｍ通信システム |
| CA2049428C (en) * | 1990-08-20 | 1996-06-18 | Yasuro Shobatake | Atm communication system |
| JPH0767107B2 (ja) * | 1990-08-24 | 1995-07-19 | 日本電気株式会社 | Ａｔｍセル流量監視／制御用セルカウンタ回路 |
| JPH04130838A (ja) * | 1990-09-21 | 1992-05-01 | Oki Electric Ind Co Ltd | セル流量制御方式 |
| DK0483397T3 (da) * | 1990-10-29 | 1996-04-09 | Siemens Ag | Fremgangsmåde til overvågning af en bitrate fra mindst en virtuel forbindelse |
| JPH04286242A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 無瞬断切替え装置と方法 |
| JPH05130134A (ja) * | 1991-11-08 | 1993-05-25 | Fujitsu Ltd | Ａｔｍ交換における系切替方式 |
| US5398235A (en) * | 1991-11-15 | 1995-03-14 | Mitsubishi Denki Kabushiki Kaisha | Cell exchanging apparatus |
| US5285441A (en) * | 1992-03-17 | 1994-02-08 | At&T Bell Laboratories | Errorless line protection switching in asynchronous transer mode (ATM) communications systems |
| CA2105268C (en) * | 1992-12-28 | 1999-07-13 | Shahrukh S. Merchant | Resynchronization of asynchronous transfer mode (atm) switch fabric |
| DE4416720C1 (de) * | 1994-05-11 | 1995-03-23 | Siemens Ag | Verfahren und Schaltungsanordnung zum Synchronisieren von redundant übertragenen Nachrichtenzellenströmen |
-
1995
- 1995-09-13 JP JP23454795A patent/JP2812261B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-12 CA CA 2185411 patent/CA2185411C/en not_active Expired - Fee Related
- 1996-09-12 US US08/712,837 patent/US5751695A/en not_active Expired - Fee Related
- 1996-09-13 DE DE1996137403 patent/DE19637403C2/de not_active Expired - Fee Related
- 1996-09-13 GB GB9619136A patent/GB2305332A/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232892A (ja) * | 1993-01-29 | 1994-08-19 | Fujitsu Ltd | 同期制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490282B1 (en) | 1998-03-12 | 2002-12-03 | Nec Corporation | Switching system for asynchronous transfer mode switch |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2185411C (en) | 2000-11-14 |
| DE19637403A1 (de) | 1997-03-20 |
| CA2185411A1 (en) | 1997-03-14 |
| GB2305332A (en) | 1997-04-02 |
| DE19637403C2 (de) | 1998-01-15 |
| US5751695A (en) | 1998-05-12 |
| GB9619136D0 (en) | 1996-10-23 |
| JP2812261B2 (ja) | 1998-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872823A (en) | Reliable switching between data sources in a synchronous communication system | |
| JPH0983529A (ja) | Ａｔｍセルフロー制御装置 | |
| US6754172B1 (en) | Non-interruptive protection switching device and network system using the same | |
| JP2000513521A (ja) | 電気通信システム内の冗長な信号を処理する装置と方法 | |
| JP3008923B2 (ja) | Ａｔｍスイッチの切替方式 | |
| JPH0556065A (ja) | スイツチ同期切替方式 | |
| JP3076456B2 (ja) | 同期制御方式 | |
| JP4187480B2 (ja) | クロック同期切替装置 | |
| JP3406854B2 (ja) | ノード装置 | |
| JP3166063B2 (ja) | 無瞬断切替方法 | |
| JP3458846B2 (ja) | 故障時伝送路無瞬断切替システム及びそれに用いる故障時伝送路無瞬断切替方法 | |
| JPH10126398A (ja) | 位相合わせ回路 | |
| JP2859241B2 (ja) | Ａｔｍスイッチの再同期確立回路 | |
| JPH0662036A (ja) | 同期維持制御方式 | |
| JP2748840B2 (ja) | 無瞬断切換方法およびその装置 | |
| JP2828140B2 (ja) | Ａｔｍスイッチ切替方式 | |
| JPH08186575A (ja) | 無瞬断切替システム | |
| WO2001028165A1 (fr) | Methode de synchronisation-esclave d'horloge et dispositif correspondant | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPH06311176A (ja) | セル流切替え方式 | |
| JP2000196603A (ja) | Ａｔｍ伝送路切替装置及び方法 | |
| JPH05211496A (ja) | 無瞬断切替装置及び切替方法 | |
| JPH07283819A (ja) | パケット交換装置およびパケットのブロック間同期転送における位相設定方法 | |
| JPH05268197A (ja) | クロック無瞬断切替制御方法 | |
| JPH07118695B2 (ja) | 網同期クロック選択回路 |