JPH05268197A

JPH05268197A - クロック無瞬断切替制御方法

Info

Publication number: JPH05268197A
Application number: JP4064104A
Authority: JP
Inventors: Yuji Takahashi; 祐司高橋; Toyohiko Yoshino; 豊彦吉野; Masumi Norizuki; 真澄法月
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-03-19
Filing date: 1992-03-19
Publication date: 1993-10-15

Abstract

(57)【要約】【目的】本発明は、２つの装置基準内位相クロック，
フレームクロックを受信し、クロックの切替え前後にク
ロックの位相差があっても、データエラーを発生するこ
となく、無瞬断でクロックの切替えを行うことができる
クロック無瞬断切替制御方法を提供することを目的とす
る。【構成】第１の選択部１１、位相比較部１２、位相遅
延部１３、第２の選択部１４で構成し、入力される０系
クロックＦＰ０と１系クロックＦＰ１との位相差を位相
比較部１２で比較し、位相が所定値以内で遅れているク
ロックＦＰ０，ＦＰ１が第１の選択部１１、及び第２の
選択部１４を経て出力し、位相が進んでいるクロックＦ
Ｐ１，ＦＰ０は前記位相比較部１２から、前記位相遅延
部１３へ送られ、必要量の遅延を与えられて前記第２の
選択部１４へ送られ、非運用系となるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２系のクロックを受信
し、そのうちの１つを選択して送受信するデータを処理
する伝送装置におけるクロック無瞬断切替制御に関す
る。

【０００２】通信分野における伝送装置に対しては、近
年、特に高い信頼性が要求され、伝送装置を動作させる
タイミングを与えるクロックについても、クロック発生
装置から送られて来る２系のクロックを受信する共通部
より、各システムへ２系のクロックが０系、１系として
分配されるようになっている。

【０００３】更に、このような伝送装置においては、ク
ロックを０系から１系に切替える際に、この２つの系の
クロック位相差に関係なく、無瞬断で切替えられるよう
にすることにより、より信頼性を向上させようとする要
求がある。

【０００４】

【従来の技術】図１０は従来のクロック切替方法を示す
図である。クロック供給装置より送られて来たクロック
は、伝送装置の共通部１０において、その伝送装置に必
要なクロックやフレームクロックとしてが０系、１系の
２つで生成され、各システムに配分される。

【０００５】各システムに配分された０系と１系のクロ
ックは、図１０に示す例のように、第１の切替部１１に
それぞれ入力され、通常は０系が第１の選択部１１で選
択されている。クロックの０系から１系への切替えは、
０系が断になったとき、断検出部３０でクロック断を検
出し、断切替制御信号を送出して、第１の選択部１１で
単純に切替えられていた。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
切替えでは、切替えの前後のクロックの位相差によって
は、出力データに抜けが出たり、伝送路エラーを発生し
たりする原因になっていた。

【０００７】その対策として、クロック供給装置におい
て、０系クロックと１系クロックとの位相差を無くし
て、伝送装置に供給したり、伝送装置においても、共通
部１０で切替え前後のクロックの位相差を合わせること
も行なわれていたが、クロックの位相関係は、例えば、
回路上のパッケージの位置等によって変化するものであ
り、調整に手間が掛かると言う問題があった。

【０００８】ここで、クロックには、クロック供給装置
より送られて来た基本クロックより、共通部で生成す
る、例えば、８ＫＨｚのフレームクロックや、６４ＫＨ
ｚの高速クロック等があり、伝送装置の種類により、こ
れらのクロックを使い分けているが、位相ずれは、どち
らにも共通した問題である。

【０００９】本発明は、係る問題を解決するもので、こ
れらのクロックの切替え前後のクロックの位相差にかか
わりなく、データエラーを発生することなく、無瞬断で
クロックの切替えを行うことができるクロック無瞬断切
替制御方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】図１は、本発明に係わる
クロック無瞬断切替制御方法の原理構成図を示すもの
で、図中、１１は第１の選択部、１２は位相比較部、１
３は位相遅延部、１４は第２の選択部である。

【００１１】本発明は、０系、１系の２つの装置基準内
位相フレームクロックＦＰ０，ＦＰ１を受信し、外部か
らの制御で切替えを行う第１の選択部１１を有する伝送
装置のクロック切替制御方法において、受信する２つの
該フレームクロックＦＰ０，ＦＰ１の位相差を比較し、
位相が進んでいる該クロックＦＰ１，ＦＰ０を出力する
と共に、位相差分の遅延量を位相遅延部１３に対して遅
延指示する位相比較部１２と、該位相比較部１２から出
力された該フレームクロックＦＰ１，ＦＰ０の位相を前
記位相比較部１２からの指示により所定量遅延させる位
相遅延部１３と、前記第１の選択部１１の出力と、前記
位相遅延部１３の出力の一方を選択する第２の選択部１
４とを設ける。

【００１２】そして、前記位相比較部１２で、前記０系
フレームクロックＦＰ０と前記１系フレームクロックＦ
Ｐ１との位相差を比較し、位相が遅れている該クロック
ＦＰ０，ＦＰ１が、前記第１の選択部１１、及び前記第
２の選択部１４を経て出力され、位相が進んでいる該ク
ロックＦＰ１，ＦＰ０が前記位相比較部１２から、前記
位相遅延部１３へ送られ、必要量の遅延を与えられて前
記第２の選択部１４へ送られるようにする。

【００１３】また、無瞬断切替制御の対象となるクロッ
クが、フレームクロックＦＰ０，ＦＰ１の代わりに、０
系、１系装置基準内位相クロックＣＬＫ０，ＣＬＫ１で
あってよい。

【００１４】更に、無瞬断切替制御の対象となるクロッ
クが、０系、１系のフレームクロックＦＰ０，ＦＰ１の
場合、該第１の選択部１１から出力する該フレームクロ
ックＦＰ０，ＦＰ１と入力するウインドウとを比較し、
該出力フレームクロックＦＰ０，ＦＰ１の位相が該ウイ
ンドウ設定範囲外のときは、リセットパルスを出力する
位相比較部１２と、第１の選択部１１の出力で、基準と
するクロックを再生する位相同期回路（２０）と、該位
相同期回路２０より出力するクロックパルスをカウント
し、前記位相比較部１２の出力からのリセットパルスに
より、カウンタを０にして、該位相同期回路２０より出
力するクロックパルスをカウントし、前記位相同期回路
２０より出力するクロックパルスの位相ずれを矯正する
カウント機能と、予め基準値に対して許される位相ずれ
の範囲を持つウインドを作成する機能を有するクロック
パルス発生回路１５とを設ける。

【００１５】そして、該位相比較部１２において、前記
第１の選択部１１により選択された該フレームクロック
ＦＰ０，ＦＰ１と、前記ウインドウとを比較して、選択
された前記フレームクロックＦＰ０，ＦＰ１の位相が前
記ウインドウで設定された範囲外になれば、前記クロッ
クパルス発生回路１５に対してリセットパルスを出し、
前記カウンタ機能１５１のカウント数を０にし、該クロ
ックパルス発生回路１５が前記位相同期回路２０を介し
て送られて来るクロックの位相を、第１の選択部１１で
選択された前記フレームクロックＦＰ０，ＦＰ１の位相
と一致させるようにする。

【００１６】また、無瞬間切替制御の対象がクロックの
場合、前記第１の選択部１１を選択するクロックＣＬＫ
０，ＣＬＫ１とは別のクロックＣＬＫ１、ＣＬＫ０を選
択する第２の選択部１４と、前記第１の選択部１１と、
前記第２の選択部１４とでそれぞれ選択された前記クロ
ックＣＬＫ０，ＣＬＫ１とを比較し、切替えのタイミン
グを制御する切替制御部１７を設け、前記第１の選択部
１１の該クロックＣＬＫ０，ＣＬＫ１を別の該クロック
ＣＬＫ１，ＣＬＫ０に切替えようとするとき、別の該ク
ロックＣＬＫ１、ＣＬＫ０がＬＯＷＬＥＶＥＬのとき
の該クロックＣＬＫ０，ＣＬＫ１の変化点において切替
えるようにする。

【００１７】また、無瞬間切替制御の対象がクロックの
場合、前記第１の選択部１１を選択するクロックＣＬＫ
０，ＣＬＫ１とは別のクロックＣＬＫ１、ＣＬＫ０を選
択する第２の選択部１４と、２つの該クロックＣＬＫ
０，ＣＬＫ１の位相差を比較し、位相差分のクロックを
出力する位相比較部１２と、入力したクロックに対して
位相差を段階的に所定の値ずつ遅らせる位相遅延部２１
と、該位相遅延部２１により生成された多点サンプリン
グクロックを微分して理論和するＯＲ回路２２と、入力
するアドレス情報により、多点サンプリングされたクロ
ックの中から１つのクロックを選択する第３の選択部１
８と、前記多点サンプリングクロックから隣接するクロ
ック間の位相差分を検出し、選択すべきクロックを決
め、選択すべき位相のクロックのアドレスを選定するア
ドレス選定機能１５３とを持つクロックパルス発生回路
１５Ａと、前記第３の選択部１８の出力と前記第２の選
択部１４の出力の一方を選択する第４の選択部１９とを
設ける。

【００１８】そして、前記第１の選択部１１で選択され
た遅延していない前記クロックＣＬＫ０，ＣＬＫ１を基
準にして作成した、段階的に遅延した位相を持つ多点サ
ンプリングクロッククロックを、前記ＯＲ回路２２で微
分して論理和し、前記クロックパルス発生回路１５Ａに
送出し、また、前記比較部１２で前記２つのクロックＣ
ＬＫ０，ＣＬＫ１の差分を検出して、前記クロックパル
ス発生回路１５Ａに送出する。

【００１９】また、該クロックパルス発生回路１５Ａに
おいて、入力した前記多点サンプリングクロックをサン
プリングすると共に、遅れている前記クロックＣＬＫ
１，ＣＬＫ０の遅延量を検出し、その遅延量と最も近い
サンプリングされた前記クロックを識別して、該当する
該クロックのアドレス情報を前記第３の選択部１８に送
り、アドレス情報を受けた該第３の選択部１８は、その
アドレスに相当する位相差のクロックを選択して出力す
る。

【００２０】そして、前記第２の選択部２０において、
前記第２の選択部１４の出力クロックと前記第３の選択
部１８の出力クロックとのうちの一方を選択して出力す
るようにしてもよい。

【００２１】

【作用】本発明は、位相比較部１２で、受信する２つの
該フレームクロックＦＰ０，ＦＰ１の位相差を比較し、
第１の選択部１１は位相が遅れているクロックＦＰ０，
ＦＰ１を選択し出力する。位相比較部１２は、位相が進
んでいるクロックＦＰ１，ＦＰ０を選択し出力すると共
に、位相差分に相当する遅延量を位相遅延部１３に対し
て遅延させるよう制御し、制御を受けた位相遅延部１３
で、該位相比較部１２から出力された該フレームクロッ
クＦＰ１，ＦＰ０の位相を前記位相比較部１２からの制
御により所定量遅延させる。

【００２２】その結果、位相遅延部１３の出力は第１の
選択部１１の出力と同じ位相となり、非運用として待機
状態にあるため、第２の選択部１４に入力している前記
第１の選択部１１の出力を、位相遅延部１３の出力側に
切替えてもデータエラーになることはない。

【００２３】また、この方法は無瞬断切替制御の対象と
なるクロックが、フレームクロックＦＰ０，ＦＰ１の代
わりに、０系、１系の２つの装置基準内位相クロックＣ
ＬＫ０，ＣＬＫ１であって位相ずれが所定の範囲内であ
れば同じ結果が得られる。

【００２４】更に、無瞬断切替制御の対象となるクロッ
クが、０系、１系の２つフレームクロックＦＰ０，ＦＰ
１の場合で、ある範囲内の位相ずれのときは、クロック
を切替えてもデータエラーが発生しない場合、位相比較
部１２に、第１の選択部１１の出力フレームクロックＦ
Ｐ０，ＦＰ１と、所定の範囲を設定したウインドウを入
力し、フレームクロックＦＰ０，ＦＰ１のクロックパル
スが該ウインドウ設定範囲内のときは、そのままで運用
し、設定範囲外のときは、リセットパルスを出力するよ
うにし、クロックパルス発生回路１５では位相比較部１
２の出力からのリセット信号によりカウンタを０にし
て、位相同期回路２０より出力するクロックパルスの位
相ずれを矯正するので、クロックパルス発生回路１５か
ら出力するフレームクロックＦＰ０，ＦＰ１の位相を第
１の選択部１１で選択された前記フレームクロックＦＰ
０，ＦＰ１の位相と一致させることができる。

【００２５】また、無瞬間切替制御の対象がクロックの
場合、第１の選択部１１と、第２の選択部１４と、別々
のクロックを選択し、切替制御部では２つのクロックＣ
ＬＫ０，ＣＬＫ１の位相を比較しておき、位相ずれが発
生したときは、第１の選択部１１が選択したクロックが
ＨＩＧＨＬＥＶＥＬで、第２の選択部１４が選択した
クロックがＬＯＷＬＥＶＥＬのときに、切替えるよう
に制御することにより、切替時にデータエラーを発生さ
せないようすることができる。

【００２６】また、無瞬間切替制御の対象がクロックの
場合、第１の選択部１１で位相が進んだクロックＣＬＫ
０，ＣＬＫ１を選択し、第２の選択部１４で位相が遅れ
たクロックＣＬＫ１，ＣＬＫ０を選択し、位相比較部１
２でクロックＣＬＫ０，ＣＬＫ１の位相差を比較し、そ
の結果を出力する。

【００２７】位相遅延部２１で位相が進んだＣＬＫ０，
ＣＬＫ１に対して位相差を段階的に所定の値ずつ遅らせ
た多点サンプリングクロックをつくる。そしてこのクロ
ックを微分して理論和すると、クロックパルス発生回路
１５Ａでは、位相比較部１２から出力された位相が遅れ
たクロックＣＬＫ１，ＣＬＫ０と比較して、サンプリン
グされたクロックの中で、位相比較部１２から出力され
たクロックと位相が一致するクロックを検出し、そのク
ロックに相当するアドレスを選定して、第３の選択部１
８へ送出する。

【００２８】第３の選択部１８は入力されている多点サ
ンプリングクロックのうち、位相が第２の選択部１４か
ら出力されたクロックと同じ位相のクロックを出力する
ことになり、第４の選択部１９に入力する２つのクロッ
クは位相差のないクロックにすることができるので、第
４の選択部１９が切替ってもデータエラーの発生はな
い。

【００２９】

【実施例】次に、実施例について、図２〜図９を用いて
説明する。図２は本発明に係わる第１の実施例を示す図
で、図３は図２の動作を説明する図であり、図４は本発
明に係わる第２の実施例を示す図で、図５は図４の動作
を説明する図である。また、図６は本発明に係わる第３
の実施例を示す図で、図７は図６の動作を説明する図で
あり、図８は本発明に係わる第４の実施例を示す図で、
図９は図８の動作を説明する図である。

【００３０】図中、図１は同じ符号は同じものを示し、
１５，１５Ａはクロックパルス発生回路（ＰＧ）、１５
１はカウンタ機能、１５２はウインドウ作成機能、１５
３はアドレス選定機能、１６はＮＯＴ回路、１７は切替
制御部、１８は第３の選択部、１９は第４の選択部、２
０は位相同期回路、２１は位相遅延部、２２はＯＲ回
路、３０は断検出部である。

【００３１】図２は伝送装置の中で、各種の処理に使用
するクロックと、フレーム同期に使用するフレームクロ
ックとについて、共通に対応することができる実施例で
あるので、フレームクロックＦＰ０，ＦＰ１について説
明するが、クロックについても全く同じである。

【００３２】第１の選択部１１に入力する２つのフレー
ムクロックＦＰ０，ＦＰ１は、断検出部３０と、位相比
較部１２にも入力される。断検出部３０は第１の選択部
１１で選択されたフレームクロックＦＰ０，ＦＰ１の断
を検出して、強制的に第２の選択部１４を切替えるもの
である。

【００３３】位相比較部１２では入力した２つのフレー
ムクロックＦＰ０，ＦＰ１の位相を比較し、第１の選択
部１１に対して、位相が後れているクロックＦＰ０，Ｆ
Ｐ１を選択する選択制御信号を送出すると共に、位相が
進んでいるクロックＦＰ１，ＦＰ０を選択して出力し、
かつ、選択したクロックＦＰ１，ＦＰ０の送出先である
位相遅延部１３に対して、０系クロックＦＰ０と１系ク
ロックＦＰ１との位相差分だけの遅延量を与えるべく遅
延指示信号を送出する。

【００３４】位相遅延部１３では位相比較部１２からの
遅延指示信号により、入力したクロックに対して、所定
の遅延量を与える。図３に示すように、位相が進んでい
るクロックに対して、位相が後れているクロックの位相
と同じ位相になるよう遅延量を与える。この結果、第２
の選択部１４において、０系クロックＦＰ０と１系クロ
ックＦＰ１とは同じ位相になる。０系と１系との間に大
きな位相のずれがなく、また、データエラーしない一定
の位相差の範囲は無調整にすることができる場合には、
位相遅延部１３は簡単な回路で実現することができる。

【００３５】そして、断検出部３０からの切替制御信号
が来るまでの間、第１の選択部１１で選択された位相の
後れたクロックＦＰ０，ＦＰ１が、第２の選択部１４か
ら自動的に出力されるようになっている。ここで、第２
の選択部１４が断切替制御信号による動作で、切替って
も位相が同じになっているので、データエラーは発生し
ない。

【００３６】次に、図４，図５は第２の実施例を示すも
のである。この例は０系フレームクロックＦＰ０と１系
フレームクロックＦＰ１との間において、大きな位相差
がない場合に適しており、第１の選択部１１で選択され
たフレームクロックＦＰ０，ＦＰ１は位相比較部１２に
おいて、設定されたウインドウと比較され、位相ずれが
ウインドウで設定された範囲内であれば、そのまま動作
を続行し、ウインドウの設定範囲を逸脱すれば、位相比
較部１２よりリセット信号をクロックパルス発生回路１
５に送出する。

【００３７】クロックパルス発生回路１５はカウンタ機
能１５１とウインドウ作成機能１５２とからなってお
り、位相同期回路２０の出力をクロックパルス発生回路
１５のクロックとして入力し、例えば８ＫＨｚのクロッ
クであれば、１０２４を周期としてカウントとし、入力
クロックパルスと同じ周波数のパルスにウインドウを持
たせたパルスを出力させ、位相比較部１２に送出すると
共に、出力にフレームクロックＦＰ３を出力する。

【００３８】図５には０系クロックＦＰ０が第１の選択
部１１で選択され、このクロックを基準としてウインド
ウが作成され、最初は、（１）のように、ウインドウの
中央に０系クロックＦＰ０のパルスは位置しており、こ
のパルスに同期したクロッＦＰ３がクロックパルス発生
回路１５Ａから出力されることになる。ところが、何か
の原因で（２）のように、基準となっていた０系クロッ
クＦＰ０パルスがウインドウの設定許容範囲外になる
と、位相比較部１２はリセットパルスをクロックパルス
発生回路１５Ａに送出する。すると、クロックパルス発
生回路１５Ａは（３）に示すように位相制御し、０系ク
ロックＦＰ０のパルスがウインドウの中央に来るように
する。

【００３９】０系クロックＦＰ０と１系クロックＦＰ１
とに大きな位相差がなければ、第１の選択部１１を切替
えた時、クロックパルスがウインドウの設定範囲内にあ
れば切替え前と同じ状態を継続して運用でき、データエ
ラーすることはない。

【００４０】また、クロックパルスがウインドウの設定
範囲外にあれば、リセットパルスが送出されるので、ク
ロックパルス発生回路１５Ａは位相制御して１系クロッ
クＦＰ１のパルスがウインドウの中央に来るようにな
る。

【００４１】次に、図６，図７は第３の実施例を示すも
のである。この例は０系クロックＣＬＫ０と１系クロッ
クＣＬＫ１との間において、大きな位相差がない場合に
適しており、第１の選択部１１では、最初０系を選択
し、選第１の選択部１１からは第２の選択部１４にＮＯ
Ｔ回路１６を介して制御信号が送られ、第２の選択部１
４は第１の選択部１１とは別の１系クロックＦＰ１が選
択される。

【００４２】切替制御部１７では第１，第２それぞれの
選択部１１，１４の出力である０系，１系ＣＬＫ０，Ｃ
ＬＫ１のクロックパルスの位相を監視しておき、タイミ
ングを見て切替制御信号を出し、切替えを行うものであ
る。

【００４３】図７の例に示すように、例えば、（１）の
第１の選択部１１の出力である０系クロックＣＬＫ０が
進んでいる場合に、０系を１系に切替えるときは、切替
えられる１系がＬＯＷＬＥＶＥＬのときの０系クロッ
クの立上り点で切替えるように制御することにより、デ
ータエラーの発生を防止することができる。

【００４４】次に、図８，図９は第４の実施例を示すも
のである。この例も第３の実施例と同様に０系クロック
と１系クロックとの間において、大きな位相差がない場
合に適している。

【００４５】第１の選択部１１では位相比較部１２によ
り、位相が進んだクロックが選択され、ｎ−１個の遅延
素子を持つ位相遅延部２１に送られ、（２）に示すよう
なｎ個の多点サンプリングクロックが作成される。遅延
素子としては、ＤＥＲＡＹＬＩＮＥのような素子を使用
してもよい。

【００４６】位相遅延部２１で作られた多点サンプリン
グクロックはＯＲ回路２２と第３の選択部１８へに送出
される。ＯＲ回路２２において多点サンプリングクロッ
クは微分された後、（３）に示すように論理和されて、
クロックパルス発生回路１５Ａへ送出される。

【００４７】クロックパルス発生回路１５Ａでは、ＯＲ
回路２２から送られて来た多点サンプリングクロック
と、（４）に示す位相比較部１２から送られて来た０系
クロックＣＬＫ０と１系クロックＣＬＫ１と位相差を比
較し、この位相差と同じ位相差のクロックを多点サンプ
リングクロックの中から選択し、該当するクロックのア
ドレス情報を第３の選択部１８に送出すると、第３の選
択部１８に送出する。

【００４８】第３の選択部１８では、受信したアドレス
情報に対応するクロックを選択出力する。その結果、第
４の選択部１９の入力には、第２の選択部１４から送ら
れるクロックと、同じ位相に位相遅延されて第３の選択
部１８から送られるクロックとが入力されることにな
り、第４の選択部１９を切替えてもデータエラーは発生
しない。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
０系クロックと１系クロックとが所定の範囲内の位相ず
れである場合、位相差を一定の範囲に抑えることができ
るため、クロックの切替えにおいて、データエラーが発
生することなく切替えることができるため、通信の信頼
性の向上に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明に係わるクロック無瞬断切替制御方法の
原理構成図である。

【図２】本発明に係わるクロック無瞬断切替制御方法の
第１の実施例である。

【図３】図２の第１の実施例の動作を説明する図であ
る。

【図４】本発明に係わるクロック無瞬断切替制御方法の
第２の実施例である。

【図５】図４の第２の実施例の動作を説明する図であ
る。

【図６】本発明に係わるクロック無瞬断切替制御方法の
第３の実施例である。

【図７】図６の第３の実施例の動作を説明する図であ
る。

【図８】本発明に係わるクロック無瞬断切替制御方法の
第４の実施例である。

【図９】図８の第４の実施例の動作を説明する図であ
る。

【図１０】従来例を示す図である。

【符号の説明】

１共通部１１，１４，１８，１９選択部１２比較部１３，２１位相遅延部１５，１５Ａクロックパルス発生回路（ＰＧ）１６ＮＯＴ回路１７切替制御部２０位相同期回路２２ＯＲ回路３０断検出部ＣＬＫ０〜ＣＬＫ３０系，１系，出力クロックＦＰ０〜ＦＰ３０系，１系，出力フレームクロ
ック

Claims

【特許請求の範囲】

【請求項１】０系、１系の２つの装置基準内位相フレ
ームクロック（ＦＰ０，ＦＰ１）を受信し、外部からの
制御で切替えを行う第１の選択部（１１）を有する伝送
装置のクロック切替制御方法において、２つの該フレームクロック（ＦＰ０，ＦＰ１）の位相差
を比較し、位相が進んでいるクロック（ＦＰ１，ＦＰ
０）を出力するとともに、位相差分に相当する遅延量を
位相遅延部（１３）に対して遅延指示する位相比較部
（１２）と、前記位相比較部（１２）から出力された該フレームクロ
ック（ＦＰ１，ＦＰ０）の位相を、前記位相比較部（１
２）からの指示により、所定量遅延させる位相遅延部
（１３）と、前記第１の選択部（１１）の出力と、前記位相遅延部
（１３）の出力を選択する第２の選択部（１４）とを設
け、前記０系フレームクロック（ＦＰ０）と、前記１系フレ
ームクロック（ＦＰ１）との位相差を比較し、位相が所定値以内で遅れている該クロック（ＦＰ０，Ｆ
Ｐ１）が、前記第１の選択部（１１）、及び前記第２の
選択部（１４）を経て出力され、位相が進んでいる該ク
ロック（ＦＰ１，ＦＰ０）は前記位相比較部（１２）か
ら、前記位相遅延部（１３）へ送られ、必要量の遅延を
与えられて前記第２の選択部（１４）へ送られることを
特徴とするクロック無瞬断切替制御方法。
【請求項２】請求項１において、無瞬断切替制御の対
象となるクロックが、０系、１系の２つの装置基準内位
相クロック（ＣＬＫ０，ＣＬＫ１）であることを特徴と
するクロック無瞬断切替制御方法。
【請求項３】０系、１系の２つの装置基準内位相フレ
ームクロック（ＦＰ０，ＦＰ１）を受信し、外部からの
制御で切替えを行う第１の選択部（１１）を有する伝送
装置のクロック切替制御方法において、該第１の選択部（１１）が出力するフレームクロック
（ＦＰ０，ＦＰ１）と入力するウインドウとを比較し、
該フレームクロック（ＦＰ０，ＦＰ１）の位相が該ウイ
ンドウ設定範囲外のときは、リセットパルスを出力する
位相比較部（１２）と、該位相同期回路（２０）より出力するクロックパルスを
カウントし、前記位相比較部（１２）の出力からのリセ
ットパルスにより、カウンタを０にして、該位相同期回
路（２０）より出力するクロックパルスの位相ずれを矯
正するカウント機能と、予め基準値に対して許される位
相ずれの範囲を持つウインドを作成する機能を有するク
ロックパルス発生回路（１５）とを設け、該位相比較部（１２）において、前記第１の選択部（１
１）により選択された該フレームクロック（ＦＰ０，Ｆ
Ｐ１）と、ウインドウとを比較して、前記フレームクロ
ック（ＦＰ０，ＦＰ１）の位相が前記ウインドウで設定
された範囲外になれば、前記クロックパルス発生回路
（１５）に対してリセットパルスを出し、前記カウンタ
機能（１５１）のカウント数を０にし、該クロックパル
ス発生回路（１５）が位相同期回路（２０）を介して送
られて来るクロックの位相を、第１の選択部（１１）で
選択された前記フレームクロック（ＦＰ０，ＦＰ１）の
位相と一致させることを特徴とするクロック無瞬断切替
制御方法。
【請求項４】０系、１系の２つの装置基準内位相クロ
ック（ＣＬＫ０，ＣＬＫ１）を受信し、外部からの制御
で切替えを行う第１の選択部（１１）を有する伝送装置
のクロック切替制御方法において、０系，１系クロック（ＣＬＫ０，ＣＬＫ１）の一方を選
択する前記第１の選択部（１１）に対して、別のクロッ
ク（ＣＬＫ１、ＣＬＫ０）を選択する第２の選択部（１
４）と、前記第１の選択部（１１）と、前記第２の選択部（１
４）とでそれぞれ選択された前記クロック（ＣＬＫ０，
ＣＬＫ１）とを比較し、切替えのタイミングを制御する
切替制御部（１７）を設け、前記第１の選択部（１１）の該クロック（ＣＬＫ０，Ｃ
ＬＫ１）を別の該クロック（ＣＬＫ１，ＣＬＫ０）への
切替えを、別の該クロック（ＣＬＫ１，ＣＬＫ０）がＬ
ＯＷＬＥＶＥＬのときの該クロック（ＣＬＫ０，Ｃ
ＬＫ１）の変化点で行うことを特徴とするクロック無瞬
断切替制御方法。
【請求項５】０系、１系の２つの装置基準内位相クロ
ック（ＣＬＫ０，ＣＬＫ１）を受信し、外部からの制御
で切替えを行う第１の選択部（１１）を有する伝送装置
のクロック切替制御方法において、前記第１の選択部（１１）で選択された前記クロック
（ＣＬＫ０，ＣＬＫ１）とは別のクロック（ＣＬＫ１、
ＣＬＫ０）を選択する第２の選択部（１４）と、２つの該クロック（ＣＬＫ０，ＣＬＫ１）の位相差を比
較し、位相差分のクロックを出力する位相比較部（１
２）と、入力したクロックに対して位相差を段階的に所定の値ず
つ遅らせる位相遅延部（２１）と、該位相遅延部（２１）により生成された多点サンプリン
グクロックを微分して理論和するＯＲ回路（２２）と、入力するアドレス情報により、多点サンプリングされた
クロックの中から１つのクロックを選択する第３の選択
部（１８）と、前記多点サンプリングクロックから隣接するクロック間
の位相差分を検出し、選択すべきクロックを決め、選択
すべき位相のクロックのアドレスを選定するアドレス選
定機能（１５３）とを持つクロックパルス発生回路（１
５Ａ）と、前記第３の選択部（１８）の出力と前記第２の選択部
（１４）の出力の一方を選択する第４の選択部（１９）
とを設け、前記第１の選択部（１１）で選択された遅延していない
前記クロック（ＣＬＫ０，ＣＬＫ１）を基準にして作成
した、段階的に遅延した位相を持つ多点サンプリングク
ロッククロックを、前記ＯＲ回路（２２）で微分して論
理和し、前記クロックパルス発生回路（１５Ａ）に送出
し、また、前記比較部（１２）で前記２つのクロック（ＣＬ
Ｋ０，ＣＬＫ１）の差分を検出して、前記クロックパル
ス発生回路（１５Ａ）に送出し、該クロックパルス発生回路（１５Ａ）において、入力し
た前記多点サンプリングクロックをサンプリングすると
共に、遅れている前記クロック（ＣＬＫ１，ＣＬＫ０）
の遅延量を検出し、その遅延量と最も近いサンプリング
された前記クロックを識別して、該当する該クロックの
アドレス情報を前記第３の選択部（１８）に送り、アドレス情報を受けた該第３の選択部（１８）は、その
アドレスに相当する位相差のクロックを選択して出力
し、前記第２の選択部（２０）において、前記第２の選択部
（１４）の出力クロックと前記第３の選択部（１８）の
出力クロックとのうちの一方を選択して出力することを
特徴とするクロック無瞬断切替制御方法。