JPH08237230A - ディジタル通信システムにおける自動遅延調整回路及び調整方法 - Google Patents

ディジタル通信システムにおける自動遅延調整回路及び調整方法

Info

Publication number
JPH08237230A
JPH08237230A JP7063546A JP6354695A JPH08237230A JP H08237230 A JPH08237230 A JP H08237230A JP 7063546 A JP7063546 A JP 7063546A JP 6354695 A JP6354695 A JP 6354695A JP H08237230 A JPH08237230 A JP H08237230A
Authority
JP
Japan
Prior art keywords
delay
line
circuit
working
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7063546A
Other languages
English (en)
Other versions
JP2785736B2 (ja
Inventor
Naoto Kubo
久保  直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7063546A priority Critical patent/JP2785736B2/ja
Publication of JPH08237230A publication Critical patent/JPH08237230A/ja
Application granted granted Critical
Publication of JP2785736B2 publication Critical patent/JP2785736B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 ディジタル通信システムにおいて、現用回線
から予備回線へ同期切替を行うための遅延調整を行うた
めの遅延回路の遅延調整範囲を縮小し、装置の設定を省
力化することを可能にする。 【構成】 N本の現用回線と予備回線のそれぞれに遅延
回路10〜12が設けられ、遅延差検出手段(ラッチ回
路21,22、カウンタ回路31,32)によって各現
用回線と予備回線との間の遅延差を検出し、この遅延差
に基づいて遅延量補正回路41,32は、信号の1フレ
ーム周期の半分以下の範囲で遅延量が少ない側の遅延回
路10〜12を制御して遅延差をなくすように遅延量の
設定を行う。これにより、各遅延回路10〜12に設定
される固定遅延調整範囲を小さくでき、各遅延回路の規
模を縮小することが可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は現用回線と予備回線とを
備えるディジタル無線通信システムにおいて、回線切替
時における両回線の同期をとるための自動遅延調整回路
と調整方法に関する。
【0002】
【従来の技術】ディジタル無線通信システムにおいて
は、通信障害や機器故障などによる回線断や保守などの
作業を行う場合に備えて予備回線を設けておくことが一
般的であり、この際、回線切替に伴う符号誤りを避ける
ために現用回線と予備回線との間の同期を確立した上で
切替を行う同期切替方式を採用する場合が多い。この同
期切替を行うためには現用回線と予備回線との間の伝搬
遅延が等しくなるように調整を行う必要がある。両回線
の間に生じる伝搬遅延差には、フェージングによる遅延
変動に起因する変動遅延差と、電気長の差に起因する固
定遅延差とがある。
【0003】このうち、変動遅延差はメモリにより遅延
差を自動的に補償する機能を備えた同期切替回路を用意
して回線切替に伴う符号誤りを防止している。また、固
定遅延差は各現用回線の受信側に予備回線との間の固定
遅延差を補償する遅延回路を設けて補償を行っている。
この場合、遅延回路の遅延調整に際しては、装置設営段
階において手動で調整を行なう方式としたり、あるいは
自動的に調整を行う方式とすることがある。この自動的
に調整を行う方式では、例えば現用回線側に遅延回路を
設け、予備回線側の伝搬遅延を基準としてその差すなわ
ち固定遅延差を現用回線側で調整している。このような
固定遅延差を補償する技術として、例えば、特開昭62
−137934号公報に記載のものがある。この公報に
記載のものは、予備回線側にも遅延回路を設けてはいる
が、現用回線側との遅延差を補償する際には現用回線側
の遅延回路の調整を行っている。
【0004】
【発明が解決しようとする課題】このような従来の遅延
調整の方式では、手動で調整を行う場合には、誤った遅
延量に設定したり設定作業を忘れてしまうことがあり、
作業や管理が面倒なものとなる。この点、自動的に調整
を行う方式ではこのような問題は解消できるが、この場
合には前記したように現用回線側の遅延回路の調整を行
うため、遅延回路には固定遅延調整範囲分の遅延回路を
用意しておく必要があり、各現用回線の遅延回路の規模
が大きくなる。
【0005】また、現用回線と予備回線との位相差の状
態によっては、現用回線側よりも予備回線側の信号を遅
延した方が好ましい場合がある。例えば、現用回線側が
1フレーム周期の半分以上も進んでいるような場合に
は、現用回線側を遅延させるよりも予備回線側を遅延さ
せれば、1フレーム周期の半分以下の遅延で済み、遅延
回路の調整範囲を縮小することができる。しかしなが
ら、このような場合でも、現用回線側のみの遅延ではこ
のような調整範囲を縮小するという利益を得ることがで
きないという問題もある。
【0006】
【発明の目的】本発明の目的は、遅延回路の遅延調整範
囲を縮小し、装置の設定を省力化することを可能にした
ディジタル通信システムにおける自動遅延調整回路及び
調整方法を提供することにある。
【0007】
【課題を解決するための手段】本発明の遅延調整回路
は、N本の現用回線と予備回線のそれぞれに設けられた
遅延回路と、予備回線と各現用回線との間の遅延差を検
出すべく各現用回線に設けられた遅延差検出手段と、各
遅延差検出手段で検出された遅延差に基づいて前記遅延
回路における遅延量を選択的に制御する遅延量補正回路
とを備えており、前記遅延量補正回路は予備回線と現用
回線のうち絶対遅延量が少ない側の回線の遅延回路を制
御して両回線の遅延量を等しく制御する構成とされる。
【0008】また、第1の現用回線に設けた遅延量補正
回路は予備回線と第1の現用回線の各遅延回路に遅延調
整を行うための制御信号を出力可能とし、第M(Mは2
以上N以下の整数)の現用回線に設けた遅延量補正回路
は自身の現用回線の遅延回路と第M−1の現用回線に設
けた遅延量補正回路にそれぞれ遅延調整を行うための制
御信号を出力可能とする。
【0009】また、本発明の遅延調整方法は、N本の現
用回線と予備回線のそれぞれに遅延回路が設けられ、遅
延差検出手段によって各現用回線と予備回線との間の遅
延差を検出し、この遅延差に基づいて遅延量補正回路が
前記遅延回路を制御してその遅延量を調整する自動遅延
調整方法において、前記遅延量補正回路は信号の1フレ
ーム周期の半分以下の範囲で遅延量が少ない側の遅延回
路を制御して遅延差をなくすように遅延量の設定を行う
ことを特徴とする。
【0010】また、第1の現用回線の遅延量補正回路が
予備回線の遅延回路を制御したときには、第Mの現用回
線の遅延量補正回路は自身の回線の遅延回路を制御する
と同時に前記第1の現用回線の遅延量補正回路を介して
第1の現用回線と予備回線の両方の遅延回路を制御する
ことを特徴とする。
【0011】
【作用】N本の現用回線と予備回線の間に遅延差が生じ
ている場合、各回線の遅延回路のうちのいずれか一方の
遅延回路において遅延調整を行うため、1フレーム周期
の半分以下の範囲の遅延差が少ない方向での遅延量の調
整を行うことが可能となり、各遅延回路に設定される固
定遅延調整範囲を小さくでき、各遅延回路の規模を縮小
することが可能となる。
【0012】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図1は本発明の自動遅延調整回路を使用したディ
ジタル無線通信システムの受信側の一実施例について示
した図であり、現用回線が2系統、すなわちN=2の場
合の例である。予備回線、現用回線1、現用回線2には
それぞれ遅延回路10,11,12が設けられ、ここで
遅延された信号は予備回線と現用回線1との間に設けら
れた同期切替回路51と、予備回線と現用回線2との間
に設けられた同期切替回路52によってそれぞれ選択的
に切り替えられるように構成される。
【0013】また、前記予備回線と現用回線1との間、
予備回線と現用回線2との間にはそれぞれラッチ回路2
1,22が設けられ、かつ各ラッチ回路21,22には
カウンタ回路31,32、遅延量補正回路41,42が
縦続接続される。これら遅延量補正回路41,42はそ
れぞれ前記遅延回路10,11,12の遅延量を補正す
ることができるように構成される。また、一方の遅延量
補正回路42からは他方の遅延量補正回路41に対して
制御情報を出力するように構成される。
【0014】このような構成においては、予備回線及び
現用回線1,2の各遅延回路10〜12では、それぞれ
フレーム同期回路(図示せず)からのデータ信号10
1,111,121、およびフレーム信号201,21
1,221を遅延量補正回路41,42からの制御情報
を基にある量だけ遅延させる。ラッチ回路21,22で
は、現用回線1,2の遅延回路11,12から出力され
たフレーム信号212,222と予備回線の遅延回路1
0から出力されたフレーム信号202とを入力し、現用
回線1,2のフレーム信号212,222が入力されて
から予備回線のフレーム信号202が入力されるまでの
間ラッチを行う。
【0015】カウンタ回路31,32では、ラッチ回路
21,22からのラッチ信号のタイミングによりカウン
ト動作を行うことで予備回線と現用回線1,2とのそれ
ぞれの間の遅延量の差を求める。さらに、遅延量補正回
路41,42では、カウンタ回路31,32によって求
められた各現用回線と予備回線との間の遅延量の差を入
力して現用回線1,2の遅延回路11,12または予備
回線の遅延回路10に対して遅延量の補正を指示する。
【0016】そして、同期切替回路51,52では、現
用回線1,2の遅延回路11,12および予備回線の遅
延回路10により各々の遅延量が調整され、現用回線
1,2からのデータ信号112,122と予備回線から
のデータ信号102とがある一定以上の確率で一致して
いる場合には、切替制御情報511,521により現用
と予備との間の無瞬断での切替が可能となる。
【0017】ここで、現用回線1,2の遅延回路11,
12に入力されるフレーム信号211,221と予備回
線の遅延回路10に入力されるフレーム信号201との
位相関係について、2つの異なる場合について考える。
これらの場合を図2、図3に示す。図2は予備回線のフ
レーム信号202を基準として、現用回線のフレーム信
号212が進んでいる場合、図3は予備回線のフレーム
信号202を基準として、現用回線のフレーム信号21
2が遅れている場合をそれぞれ示している。通常、現用
回線より予備回線の方が絶対遅延量は大きくなるが、現
用回線のみ特殊な機能を有する部分が挿入されている場
合などには現用回線の絶対遅延量の方が予備回線の絶対
遅延量より大きくなることがある。また、フレーム周期
に対して現用・予備間で生じる遅延差は充分小さいもの
とする。
【0018】まず、現用回線が1つの場合、ここでは予
備回線と現用回線1との場合(N=1)について考え
る。図2の場合、現用回線1の方が予備回線より絶対遅
延量が少ないため、現用回線1側に遅延差分の固定遅延
を追加する必要がある。この遅延差はカウンタ回路31
にて検出されているので、遅延量補正回路41では現用
回線の遅延回路11に対してカウンタ回路31で検出さ
れた量の遅延をそのままの値で追加するように制御を行
う。これにより現用回線1と予備回線との間の遅延差が
0となる。
【0019】一方、図3の場合、現用回線1の方が予備
回線より絶対遅延量が大きいため、予備回線側に遅延差
分の固定遅延を追加する必要がある。ところで、カウン
タ回路31にて検出された遅延差は現用回線のフレーム
信号を基準として予備回線のフレーム信号までの遅延差
となっているので、この遅延差は1フレーム周期の半分
より大きな値となっている。したがって、カウンタ回路
で検出された遅延差が1フレーム周期の半分より大きな
値となっている場合には、現用回線の方が予備回線より
絶対遅延量が大きいものと判断し、予備回線側に固定遅
延を追加するように遅延量補正回路41から制御を行
う。この時予備回線の遅延回路10で追加される固定遅
延量は、カウンタ回路31にて検出された遅延差をB
d、1フレーム周期あたりのビッド数をBfとすると、
(Bf−Bd)で求められる。
【0020】次に、図1に示したように、2つの現用回
線1,2と予備回線との場合(N=2)について考え
る。通常、現用・予備間の遅延調整は、初めに現用回線
1と予備回線との間の遅延調整を行ない、その後に現用
回線2と予備回線との間の遅延調整を行う。先ず、現用
回線1と予備回線との間の遅延調整を前記したN=1の
場合の方法で行う。これにより現用回線1と予備回線と
の間の遅延調整は調整済となるため、その後に現用回線
1の遅延回路11と予備回線の遅延回路10の固定遅延
量の設定を変えることは基本的にできない。
【0021】次に、現用回線2と予備回線との間の遅延
調整を行う。ここで、遅延調整前の現用回線2のフレー
ム信号222と予備回線のフレーム信号202との位相
関係が図2の場合と、図3の場合との2通りについて考
える。まず、現用回線2のフレーム信号222と予備回
線のフレーム信号202との位相関係が図2の場合、す
なわち現用回線2の絶対遅延量が予備回線よりも少ない
場合には、固定遅延調整は現用回線2の遅延回路12に
て遅延量を大きくするように行うので、現用回線1と予
備回線には何等影響を与えない。よって、現用回線2と
予備回線との間の遅延調整は現用回線1と同様に容易に
行うことができる。
【0022】ところが、現用回線2のフレーム信号22
2と予備回線のフレーム信号202との位相関係が図3
の場合、すなわち予備回線の絶対遅延量が現用回線2よ
りも少ない場合には、予備回線の遅延回路10にて固定
遅延調整を行う必要があるが、この調整を行うと既に調
整済の現用回線1と予備回線との位相関係が変わってし
まい固定遅延差が生じる。このため、この場合には予備
回線の遅延調整と同時に現用回線1の遅延調整を同時に
行うこととする。
【0023】すなわち、現用回線2の遅延量補正回路4
2から現用回線1の遅延量補正回路41へ予備回線の固
定遅延量を調整するという制御情報621を送る。これ
により現用回線1の遅延量補正回路41は現用回線1と
予備回線との間の遅延量の調整が終了しているかを確認
し、終了していれば予備回線の遅延回路10に対して行
う固定遅延量の増減を現用回線1の遅延回路11にも同
時に制御を行う。終了していない場合には、予備回線と
現用回線1の遅延調整を同時に行うことになる。この結
果、現用回線1,2と予備回線との間の遅延調整を自動
的に行うことができる。
【0024】したがって、この自動遅延調整方法では、
遅延設定が自動的に行われるために、作業や管理を簡略
化できる上に、現用回線1,2と予備回線のいずれか一
方または両方の遅延回路10〜12において遅延調整を
行うため、各遅延回路10〜12に設定される固定遅延
調整範囲を小さくでき、各遅延回路10〜12の規模を
縮小することができる。
【0025】また、現用回線1,2と予備回線との間の
遅延差に応じて現用回線1,2と予備回線の各遅延回路
10〜12を選択して遅延調整を行うことで、常に1フ
レーム周期の半分以下の範囲で遅延調整が可能となり、
遅延回路の調整範囲をさらに縮小することができる。
【0026】
【発明の効果】以上説明したように本発明は、N本の現
用回線と予備回線のそれぞれに遅延回路が設けられ、遅
延差検出手段によって各現用回線と予備回線との間の遅
延差を検出し、この遅延差に基づいて遅延量補正回路
は、信号の1フレーム周期の半分以下の範囲で遅延量が
少ない側の遅延回路を制御して遅延差をなくすように遅
延量の設定を行うことにより、各遅延回路に設定される
固定遅延調整範囲を小さくでき、各遅延回路の規模を縮
小することが可能となる。
【0027】また、本発明は、第1の現用回線の遅延量
補正回路が予備回線の遅延回路を制御したときには、第
Mの現用回線の遅延量補正回路は自身の回線の遅延回路
を制御すると同時に前記第1の現用回線の遅延量補正回
路を介して第1の現用回線と予備回線の両方の遅延回路
を制御することにより、N本の現用回線の全てに対し予
備回線の同期を取ることが可能となる。
【図面の簡単な説明】
【図1】本発明の自動遅延調整回路の一実施例のブロッ
ク図である。
【図2】現用回線の絶対遅延量が少ない場合の遅延調整
動作を説明するためのタイミング図である。
【図3】予備回線の絶対遅延量が少ない場合の遅延調整
動作を説明するためのタイミング図である。
【符号の説明】
10,11,12 遅延回路 21,22 ラッチ回路 31,32 カウンタ回路 41,42 遅延量補正回路 51,52 同期切替回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 N本(Nは1以上の整数)の現用回線と
    予備回線とから構成され、現用回線を予備回線に同期し
    て切り替え可能に構成したディジタル通信システムにお
    いて、前記現用回線と予備回線のそれぞれに設けられた
    遅延回路と、予備回線と各現用回線との間の遅延差を検
    出すべく各現用回線に設けられた遅延差検出手段と、各
    遅延差検出手段で検出された遅延差に基づいて前記遅延
    回路における遅延量を選択的に制御する遅延量補正回路
    とを備え、前記遅延量補正回路は予備回線と現用回線の
    うち絶対遅延量が少ない側の回線の遅延回路を制御して
    両回線の遅延量を等しく制御することを特徴とするディ
    ジタル通信システムにおける自動遅延調整回路。
  2. 【請求項2】 第1の現用回線に設けた遅延量補正回路
    は予備回線と第1の現用回線の各遅延回路に遅延調整を
    行うための制御信号を出力可能とし、第M(Mは2以上
    N以下の整数)の現用回線に設けた遅延量補正回路は自
    身の現用回線の遅延回路と第M−1の現用回線に設けた
    遅延量補正回路にそれぞれ遅延調整を行うための制御信
    号を出力可能としてなる請求項1のディジタル通信シス
    テムにおける自動遅延調整回路。
  3. 【請求項3】 遅延差検出手段は、現用回線の遅延回路
    から出力されたフレーム信号と予備回線の遅延回路から
    出力されたフレーム信号とを入力し、現用回線のフレー
    ム信号が入力されてから予備回線のフレーム信号が入力
    されるまで間信号をラッチするラッチ回路と、ラッチ回
    路におけるラッチ間にカウント動作を行って現用回線と
    予備回線との間の遅延量の差を求めるカウンタ回路とを
    備える請求項1または2のディジタル通信システムにお
    ける自動遅延調整回路。
  4. 【請求項4】 N本の現用回線と予備回線のそれぞれ
    に遅延回路が設けられ、遅延差検出手段によって各現用
    回線と予備回線との間の遅延差を検出し、この遅延差に
    基づいて遅延量補正回路が前記遅延回路を制御してその
    遅延量を調整する自動遅延調整方法において、前記遅延
    量補正回路は信号の1フレーム周期の半分以下の範囲で
    遅延量が少ない側の遅延回路を制御して遅延差をなくす
    ように遅延量の設定を行うことを特徴とするディジタル
    通信システムにおける自動遅延調整方法。
  5. 【請求項5】 第1の現用回線の遅延量補正回路が予備
    回線の遅延回路を制御したときには、第Mの現用回線の
    遅延量補正回路は自身の回線の遅延回路を制御すると同
    時に前記第1の現用回線の遅延量補正回路を介して第1
    の現用回線と予備回線の両方の遅延回路を制御する請求
    項4のディジタル通信システムにおける自動遅延調整方
    法。
JP7063546A 1995-02-28 1995-02-28 ディジタル通信システムにおける自動遅延調整回路及び調整方法 Expired - Fee Related JP2785736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7063546A JP2785736B2 (ja) 1995-02-28 1995-02-28 ディジタル通信システムにおける自動遅延調整回路及び調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7063546A JP2785736B2 (ja) 1995-02-28 1995-02-28 ディジタル通信システムにおける自動遅延調整回路及び調整方法

Publications (2)

Publication Number Publication Date
JPH08237230A true JPH08237230A (ja) 1996-09-13
JP2785736B2 JP2785736B2 (ja) 1998-08-13

Family

ID=13232343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7063546A Expired - Fee Related JP2785736B2 (ja) 1995-02-28 1995-02-28 ディジタル通信システムにおける自動遅延調整回路及び調整方法

Country Status (1)

Country Link
JP (1) JP2785736B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016163232A (ja) * 2015-03-03 2016-09-05 Kddi株式会社 無線基地局装置、ベースバンドユニット及び基地局システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183541A (ja) * 1992-01-07 1993-07-23 Yaskawa Electric Corp 伝送路二重化装置
JPH06350579A (ja) * 1993-06-11 1994-12-22 Nec Corp 無瞬断切替方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183541A (ja) * 1992-01-07 1993-07-23 Yaskawa Electric Corp 伝送路二重化装置
JPH06350579A (ja) * 1993-06-11 1994-12-22 Nec Corp 無瞬断切替方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016163232A (ja) * 2015-03-03 2016-09-05 Kddi株式会社 無線基地局装置、ベースバンドユニット及び基地局システム

Also Published As

Publication number Publication date
JP2785736B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
CA1270552A (en) Clock control circuit for phase control
US20060067449A1 (en) Data processing device including clock recovery from various sources
JP2001352241A (ja) デジタルpll装置
JPH08237230A (ja) ディジタル通信システムにおける自動遅延調整回路及び調整方法
US6316973B1 (en) Transmission timing adjusting circuit and method
US6418116B1 (en) Transmission system having an uninterrupted switchover function for a plurality of lines
JP3674576B2 (ja) 回線切替装置
JP3039365B2 (ja) 受信同期位置制御方式
JP2682438B2 (ja) クロック冗長系切替時の送信伝送フレーム補正方式
JPS6216589B2 (ja)
JP2000250651A (ja) クロックとデータ間のスキューを補正する方式
JP2621606B2 (ja) 回線切替方式
JP2671824B2 (ja) 遅延調整装置
JP2550891B2 (ja) 回線切替装置
JP4826352B2 (ja) フレームタイミング位相差補正方法および装置
JPH0898263A (ja) 遠方監視制御装置および時刻同期装置
JP2591871B2 (ja) Plo二重化切り換え回路
JP2713009B2 (ja) 遅延時間差吸収装置
JP2023146420A (ja) 信号品質監視装置、信号品質監視方法およびコンピュータプログラム
JPH05316097A (ja) 回線切替装置
KR100501138B1 (ko) 이동통신 시스템용 이중화 시간/주파수 생성 카드의 기준 시간동기 장치
JPH03165132A (ja) ヒットレス切替方式
JPH05268197A (ja) クロック無瞬断切替制御方法
JPH0746229A (ja) 同期切替装置
JPH05219027A (ja) 同期切替方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees