JPH03165132A - ヒットレス切替方式 - Google Patents
ヒットレス切替方式Info
- Publication number
- JPH03165132A JPH03165132A JP30428289A JP30428289A JPH03165132A JP H03165132 A JPH03165132 A JP H03165132A JP 30428289 A JP30428289 A JP 30428289A JP 30428289 A JP30428289 A JP 30428289A JP H03165132 A JPH03165132 A JP H03165132A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- phase matching
- switching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 5
- 238000005562 fading Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 206010038743 Restlessness Diseases 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル無線通信における回線切替方式に関
し、特にビット誤りなしで現用回線と予備回線との切替
えを行うしットレス切替方式に関する。
し、特にビット誤りなしで現用回線と予備回線との切替
えを行うしットレス切替方式に関する。
第２図は従来のヒツトレス切替方式の一例を示す図であ
り、バッファ回路１、切替回路２、回線切替制御回路４
および位相合致判定回路６を備えている。 バッファ回
路１は、送信端局で２分岐されて現用回線および予備回
線を介して伝送されてきた現用信号１１および予備信号
１２をそれぞれ受け、位相合致判定回路６が出力する遅
延差制御信号１７に応じて両信号の遅延差がなくなるよ
うに制御して出力する。この場合、回線切替制御回路４
から切替制御信号１５を受けているときは予備信号１２
を基準として遅延差を制御する。
り、バッファ回路１、切替回路２、回線切替制御回路４
および位相合致判定回路６を備えている。 バッファ回
路１は、送信端局で２分岐されて現用回線および予備回
線を介して伝送されてきた現用信号１１および予備信号
１２をそれぞれ受け、位相合致判定回路６が出力する遅
延差制御信号１７に応じて両信号の遅延差がなくなるよ
うに制御して出力する。この場合、回線切替制御回路４
から切替制御信号１５を受けているときは予備信号１２
を基準として遅延差を制御する。
一方、位相合致判定回路６は、バッファ回路１が出力す
る現用信号１３および予備信号Ｉ４をそれぞれ受け、両
信号をビット毎に比較して位相差を検知し、位相差に応
じた遅延差制御信号１７を生成してバッファ回路１へ送
出すると共に、両信号の位相が一致しているか不一致か
を示す位相合致信号１８を生成して回線切替制御回路４
へ出力する。回線切替制御回路４は、現用回線のビット
誤り率等が劣化したために現用回線から予備回線への切
替指示信号２０を受けた場合は、位相合致判定回路６が
出力している位相合致信号１８が位相一致を示している
ときに、切替制御信号１５をバッファ回路１および切ｄ
回路２へ出力する。切替回路２は切替制御信号１５に応
じて現用信号１１から予備信号１２への切替えを行って
出力信号１６として出力する。
る現用信号１３および予備信号Ｉ４をそれぞれ受け、両
信号をビット毎に比較して位相差を検知し、位相差に応
じた遅延差制御信号１７を生成してバッファ回路１へ送
出すると共に、両信号の位相が一致しているか不一致か
を示す位相合致信号１８を生成して回線切替制御回路４
へ出力する。回線切替制御回路４は、現用回線のビット
誤り率等が劣化したために現用回線から予備回線への切
替指示信号２０を受けた場合は、位相合致判定回路６が
出力している位相合致信号１８が位相一致を示している
ときに、切替制御信号１５をバッファ回路１および切ｄ
回路２へ出力する。切替回路２は切替制御信号１５に応
じて現用信号１１から予備信号１２への切替えを行って
出力信号１６として出力する。
」二連した従来のヒツトレス切替方式では、位相合致判
定回路が現用信号と予備信号との位相の一致状況を検出
するのに、両信号をビット毎に比較しているので検出す
るのに時間を要する。このため、変化の速いフェージン
グ等によってフレーム同期が外れる状況においては、現
用信号、予備信号にビット誤りが生じて位相が不一致と
なっているにも拘わらず不一致を示す信号の出力が遅れ
るので、ヒツトレス切替えが確実に行うことができない
。
定回路が現用信号と予備信号との位相の一致状況を検出
するのに、両信号をビット毎に比較しているので検出す
るのに時間を要する。このため、変化の速いフェージン
グ等によってフレーム同期が外れる状況においては、現
用信号、予備信号にビット誤りが生じて位相が不一致と
なっているにも拘わらず不一致を示す信号の出力が遅れ
るので、ヒツトレス切替えが確実に行うことができない
。
本発明の目的は、フレーム同期外れを検知して強制的に
位相不一致と判定することによって、変化の速いフェー
ジング等に対しても確実に切替えを行うことのできるヒ
ツトレス切替方式を提供することにある。
位相不一致と判定することによって、変化の速いフェー
ジング等に対しても確実に切替えを行うことのできるヒ
ツトレス切替方式を提供することにある。
本発明のヒツトレス切替方式は、２分岐されて現用回線
および予備回線を介してそれぞれ伝送される現用信号お
よび予備信号のフレームを検知しフレームの同１ｇＩ外
れが生じたときにフレーム同期外れ信号を生成し出力す
るフレーム同期検知手段と、前記現用信号および前記予
備信号を受け両信号の伝送遅延差がなくなるように制御
して出力する伝送遅延吸収手段と、前記伝送遅延吸収手
段から出力される現用信号および予備信号をビット毎に
比較して位相差を検知し遅延差制御信号を生成して前記
伝送遅延吸収手段へ出力すると共に、位相の一致あるい
は不一致を示す位相合致信号を生成して出力する位相合
致判定手段と、回線切付の指示を受けた場合は首記位相
合致信号が位相一致を示しているとき（こ切替制御信号
を生成して出力する回線切替制御回路と、前記切替制御
信号に応じて前記伝送遅延吸収手段から出力される現用
信号および予備信号のいずれかを切替えて出力する切替
手段とを備え、前記位相合致判定手段が前記フレーム同
期検知手段から前記フレーム同期外れ信号を受けたとき
は強制的に位相不一致を示す前記位相合致信号を生成し
て出力するように構成されている。
および予備回線を介してそれぞれ伝送される現用信号お
よび予備信号のフレームを検知しフレームの同１ｇＩ外
れが生じたときにフレーム同期外れ信号を生成し出力す
るフレーム同期検知手段と、前記現用信号および前記予
備信号を受け両信号の伝送遅延差がなくなるように制御
して出力する伝送遅延吸収手段と、前記伝送遅延吸収手
段から出力される現用信号および予備信号をビット毎に
比較して位相差を検知し遅延差制御信号を生成して前記
伝送遅延吸収手段へ出力すると共に、位相の一致あるい
は不一致を示す位相合致信号を生成して出力する位相合
致判定手段と、回線切付の指示を受けた場合は首記位相
合致信号が位相一致を示しているとき（こ切替制御信号
を生成して出力する回線切替制御回路と、前記切替制御
信号に応じて前記伝送遅延吸収手段から出力される現用
信号および予備信号のいずれかを切替えて出力する切替
手段とを備え、前記位相合致判定手段が前記フレーム同
期検知手段から前記フレーム同期外れ信号を受けたとき
は強制的に位相不一致を示す前記位相合致信号を生成し
て出力するように構成されている。
次に図面を参照して本発明を説明する。
第１図は本発明の一実施例を示す図であり、バッファ回
路１、切替回路２、位相合致判定回路３、回線切替制御
回路４およびフレーム同期検知回路５を備えている。バ
ッファ回路１、切替回路２および回線切替制御回路４は
、第２図に示す従来のものと同様に動作するので説明は
省略する。フレ・−ム同期検知回路５は、現用信号１１
および予備信号１２のそれぞれのフレームを検知し、少
なくとも一方がフレーム同期外れ状態となった場合には
フレーム同期外れ信号１−９を位相合致判定回路３へ出
力する。
路１、切替回路２、位相合致判定回路３、回線切替制御
回路４およびフレーム同期検知回路５を備えている。バ
ッファ回路１、切替回路２および回線切替制御回路４は
、第２図に示す従来のものと同様に動作するので説明は
省略する。フレ・−ム同期検知回路５は、現用信号１１
および予備信号１２のそれぞれのフレームを検知し、少
なくとも一方がフレーム同期外れ状態となった場合には
フレーム同期外れ信号１−９を位相合致判定回路３へ出
力する。
位相合致判定回路３は、通常（フレーム同期外れ信号１
９を受けていない状態のとき）、バッファ回路１が出力
する現用信号１３および予備信号１４をそれぞれ受け、
両信号をビット毎に比較して位相差を検知し、位相差に
応じた遅延差制御信号１７を生成してバッファ回路１へ
送出すると共に、両信号の位相一致状況を示す位相合致
信号１８を生成して回線切替制御回路４へ出力する。
９を受けていない状態のとき）、バッファ回路１が出力
する現用信号１３および予備信号１４をそれぞれ受け、
両信号をビット毎に比較して位相差を検知し、位相差に
応じた遅延差制御信号１７を生成してバッファ回路１へ
送出すると共に、両信号の位相一致状況を示す位相合致
信号１８を生成して回線切替制御回路４へ出力する。
そして、フレーム同期外れ信号１９を受けたときは、強
制的に不一致と判定して位相合致信号１８を出力する。
制的に不一致と判定して位相合致信号１８を出力する。
以上説明したように本発明は、フェージング等によって
フレーム同期が外れる状況においては、従来のように現
用信号と予備信号とをビット毎に比較して位相不一致を
判定することなく、フレーム同期外れを検知して強制的
に位相不一致と判定するので、位相不一致の検出時間を
短縮することがでる。従って、変化の速いフェージング
等に対しても確実にヒツトレス切替えを行って回線を救
済することができる。
フレーム同期が外れる状況においては、従来のように現
用信号と予備信号とをビット毎に比較して位相不一致を
判定することなく、フレーム同期外れを検知して強制的
に位相不一致と判定するので、位相不一致の検出時間を
短縮することがでる。従って、変化の速いフェージング
等に対しても確実にヒツトレス切替えを行って回線を救
済することができる。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のヒツトレス切替方式の一例を示すブロック図であ
る。 １・・・バッファ回路、２・・・切替回路、３・・・位
相合致判定回路、４・・・回線切替制御回路、５・・・
フレーム同期検知回路、１１．１３・・・現用信号、１
２゜１４・・・予備信号、１５・・・切替制御信号、１
６・・・出力信号、１７・・・遅延差制御信号、１８・
・・位相合致信号、１９・・・フレーム同期外れ信号、
２０・・・切替指示信号。
従来のヒツトレス切替方式の一例を示すブロック図であ
る。 １・・・バッファ回路、２・・・切替回路、３・・・位
相合致判定回路、４・・・回線切替制御回路、５・・・
フレーム同期検知回路、１１．１３・・・現用信号、１
２゜１４・・・予備信号、１５・・・切替制御信号、１
６・・・出力信号、１７・・・遅延差制御信号、１８・
・・位相合致信号、１９・・・フレーム同期外れ信号、
２０・・・切替指示信号。
Claims (1)
- ２分岐されて現用回線および予備回線を介してそれぞれ
伝送される現用信号および予備信号のフレームを検知し
フレームの同期外れが生じたときにフレーム同期外れ信
号を生成し出力するフレーム同期検知手段と、前記現用
信号および前記予備信号を受け両信号の伝送遅延差がな
くなるように制御して出力する伝送遅延吸収手段と、前
記伝送遅延吸収手段から出力される現用信号および予備
信号をビット毎に比較して位相差を検知し遅延差制御信
号を生成して前記伝送遅延吸収手段へ出力すると共に、
位相の一致あるいは不一致を示す位相合致信号を生成し
て出力する位相合致判定手段と、回線切替の指示を受け
た場合は前記位相合致信号が位相一致を示しているとき
に切替制御信号を生成して出力する回線切替制御手段と
、前記切替制御信号に応じて前記伝送遅延吸収手段から
出力される現用信号および予備信号のいずれかを切替え
て出力する切替手段とを備え、前記位相合致判定手段が
前記フレーム同期検知手段から前記フレーム同期外れ信
号を受けたときは強制的に位相不一致を示す前記位相合
致信号を生成して出力することを特徴とするヒットレス
切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304282A JP2867495B2 (ja) | 1989-11-22 | 1989-11-22 | ヒットレス切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304282A JP2867495B2 (ja) | 1989-11-22 | 1989-11-22 | ヒットレス切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165132A true JPH03165132A (ja) | 1991-07-17 |
| JP2867495B2 JP2867495B2 (ja) | 1999-03-08 |
Family
ID=17931161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1304282A Expired - Fee Related JP2867495B2 (ja) | 1989-11-22 | 1989-11-22 | ヒットレス切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867495B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067304A (en) * | 1997-03-12 | 2000-05-23 | Nec Corporation | No-hit switching apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247142A (ja) * | 1985-04-25 | 1986-11-04 | Nec Corp | デジタル伝送路切換方式 |
-
1989
- 1989-11-22 JP JP1304282A patent/JP2867495B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247142A (ja) * | 1985-04-25 | 1986-11-04 | Nec Corp | デジタル伝送路切換方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067304A (en) * | 1997-03-12 | 2000-05-23 | Nec Corporation | No-hit switching apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2867495B2 (ja) | 1999-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515362A (en) | Digital signal transmission apparatus | |
| JPH07264156A (ja) | 同期通信網の障害検出方式 | |
| KR100233261B1 (ko) | 대국장애표시신호를 이용한 1+1 양방향 선로절체 제어방법 | |
| JPH03165132A (ja) | ヒットレス切替方式 | |
| JPH03201840A (ja) | 無瞬断切替回路 | |
| JP2682438B2 (ja) | クロック冗長系切替時の送信伝送フレーム補正方式 | |
| JPS639244A (ja) | デイジタル回線におけるル−プバツク識別方式 | |
| JPH07154302A (ja) | 伝送路切替装置 | |
| JP2699862B2 (ja) | 無瞬断切替装置 | |
| JP2705417B2 (ja) | 伝送路監視切替え方式 | |
| JPH02224531A (ja) | 伝送路切り替え方式 | |
| JP2621606B2 (ja) | 回線切替方式 | |
| JP2925045B2 (ja) | 伝送路切替方式 | |
| JPH10154972A (ja) | 無瞬断切替方式 | |
| JP3390288B2 (ja) | フレーム同期確立装置および確立方法 | |
| JPH0923216A (ja) | 回線監視システム | |
| JPH0697922A (ja) | 機器障害検出方式 | |
| JPS63131743A (ja) | 受信タイミング切替制御方式 | |
| JP4658759B2 (ja) | ディジタル信号伝送インタフェース回路とそのループ切り替え方法 | |
| JP2616695B2 (ja) | 回線切替装置 | |
| JPH06197044A (ja) | 伝送装置 | |
| JP2550887B2 (ja) | 回線切替装置 | |
| JPH1041928A (ja) | 位相調整装置 | |
| JPH06189348A (ja) | 宅内データ回線終端装置 | |
| JPH0370325A (ja) | フレーム同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |