JPS6216589B2 - - Google Patents

Info

Publication number
JPS6216589B2
JPS6216589B2 JP55176010A JP17601080A JPS6216589B2 JP S6216589 B2 JPS6216589 B2 JP S6216589B2 JP 55176010 A JP55176010 A JP 55176010A JP 17601080 A JP17601080 A JP 17601080A JP S6216589 B2 JPS6216589 B2 JP S6216589B2
Authority
JP
Japan
Prior art keywords
bit
phase
signal
clock signal
line side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55176010A
Other languages
English (en)
Other versions
JPS5799841A (en
Inventor
Tomoyuki Kurahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55176010A priority Critical patent/JPS5799841A/ja
Publication of JPS5799841A publication Critical patent/JPS5799841A/ja
Publication of JPS6216589B2 publication Critical patent/JPS6216589B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は、デジタル通信回線におけるN対1現
用、予備回線切替方式等での無瞬断化のための自
動信号位相整合回路に関する。
一般に信号伝送回路は複数の現用回線を有して
いる。この現用回線上の障害は大別すると次の2
つの場合がある。第1は、送受信器等の故障によ
り、急に受信側でデータ信号が断となる場合、第
2は、フエージング等の障害により徐々に受信デ
ータ信号のビツト誤り率が劣化してゆく場合であ
る。
前者の場合、信号断を予期できないので現用回
線から予備回線に切替え、さらにフレーム同期が
とられ回線が復帰するまでの間のデータ信号は失
しなわざるを得ない。故に、切替えを無瞬断化す
ることは無意味である。
一方、後者の場合は徐々にビツト誤りが劣化し
てゆくので、受信側でビツト誤り率を検出し、あ
らかじめ定められた値(例えば後局のフレーム同
期等がはずれない値)より劣化した時点で、切替
えることにより回線断となる時間をなくすことが
できる。この場合、切替器としてリレースイツチ
等の瞬断が生じるようなものはそこでの瞬断のた
め、後位局のフレーム同期がはずれ回線断とな
る。したがつて、現用、予備切替えによるデータ
信号の瞬断を防ぐために以下の方法が用いられ
る。
送信側で例えばデータ信号のパリテイチエツク
等を行ない、受信側でそれを検出し、データ信号
のビツト誤り率があらかじめ定められた値より劣
化すると送信側へアラーム信号を送る。
アラーム信号を受けた送信側は、予備回線にも
現用回線を用いて伝送しているデータ信号と同じ
信号を送信する。
そして受信側でこの信号が受信されたとき、あ
らかじめ現用回線、予備回線のデータ信号同士の
時間差およびクロツクの位相同志を一致させてお
いて、前記クロツクに同期させた信号により切替
えを行なう。以上により現用、予備の切替えを瞬
断することなく行なうことができる。これを第1
図を例にして説明する。
第1図は、現用回線3本および予備回線1本を
持つ装置(3対1)の例である。今、現用回線1
を用いて1a点から1c点へ信号を伝送中に10
3の現用回線1上でフエージング等により回線品
質が徐々に劣化した場合を想定する。
受信側で回線品質劣化を検出すると、受信側は
送端にアラームを発し、予備回線102にも信号
1aを送るべく切替器1bを動作させる。
受信側では103の現用回線1のデータ信号と
同じ信号を受信したことを検出して(通常101
のパイロツト信号断で判定)、無瞬断回線切替器
106を動作させ、現用から予備回線にデータ信
号を瞬断することなく切替える。この無瞬断回線
切替器106は第2図aに示すように、あらかじ
め位相差検出器201および表示器202を用い
て端子2に入力される現用回線クロツクと端子4
に入力される予備回線側クロツクの位相が一致す
るよう位相調整器208で調整し、またビツト差
検出器203および表示器204を用いて端子1
に入力される現用側データ信号と端子3に入力さ
れる予備側データ信号のビツト差がなくなるよう
遅延時間調整器207を調整する必要があつた。
この場合、これを設定した後温度変化、パネル変
換等によりビツト差が生じた場合、そのつど調整
し直さなければならない欠点があつた。
本発明は、以上の考察に基きなしたもので、そ
の目的は現用回線のデータ信号を予備回線のデー
タ信号とのビツト差を自動的になくすことによ
り、調整の手間を省くとともに安定した無瞬断切
替えを可能とする自動信号位相調整回路を提供す
ることにある。
前記目的を達成するために本発明による自動信
号位相調整回路は、現用回線側クロツク信号と予
備回線側クロツク信号の位相を比較する位相比較
器と、前記位相比較器の出力により予備回線側ク
ロツク信号の移相を制御するための信号を出力す
る移相制御器と前記移相制御器の出力により予備
回線側レジスタ信号と現用回線側クロツク信号の
移相整合をとる移相器とを含むクロツク自動位相
調整回路と、前記現用回線データ信号に対し変動
範囲Nビツトの予備回線側データ信号を順次記憶
するNビツトシフトレジスタと、前記Nビツトシ
フトクロツクのN個の出力中から1個の出力を選
ぶN−チヤンネルセレクタと前記クロツク自動位
相調整回路により現用回線側クロツク信号に位相
整合のとられた予備回線側クロツク信号を用いて
前記N−チヤンネルセレクタの出力と現用回線側
データ信号とを1ビツトごとに比較するビツト比
較器と、前記N−チヤンネルセレクタを制御する
Nビツトサイクリツクカウンタと前記ビツト比較
器において、あらかじめ定められた回数、連続し
て前記N−チヤンネルセレクタ出力と現用回線側
データ信号が一致しない場合、前記N−ビツトサ
イクリツクカウンタを作動させ、あらかじめ定め
られた回数、連続して前記N−チヤンネルセレク
タ出力と現用回線側データ信号が一致した場合、
前記Nビツトサイクリツクカウンタを停止するカ
ウンタ制御回路とを含むビツト差自動整合回路と
からなり、デジタル信号伝送装置現用、予備回線
の切替えを無瞬断で行なう際の現用、予備回線の
両信号間の絶対時間差を自動的に補償するように
構成してある。
前記構成によれば、本発明の目的を完全に達成
することができる。
以下、図面を参照して本発明をさらに詳しく説
明する。
第3図は、本発明による自動信号位相整合回路
の実施例である。
本回路図は、第2図の位相調整器208、位相
差検出器201および表示器202をクロツク位
相自動整合回路210に、遅延時間差調整器20
7、ビツト差検出器203および表示器204を
ビツト差自動整合回路209に置換えたものであ
る。
自動信号位相整合回路はこのクロツク位相自動
整合回路210およびビツト差自動整合回路20
9より成る。以下、これら回路を個々の詳細図を
用いて説明する。
まず第4図により、クロツク位相自動整合回路
210から説明する。
本回路では端子41に入力される現用回線側ク
ロツク信号と、端子42に入力され移相回路40
3で移相された予備回線側クロツク信号とを位相
比較器401で位相比較し、その結果を移相制御
器402に入力し、この移相制御器402の出力
信号で移相器403を制御し、現用回線側クロツ
ク信号と位相整合のとられた予備回線側クロツク
信号を端子43に出力する。
次に第5図により、ビツト差自動整合回路20
9を説明する。現用回線を用いて伝送されるデー
タ信号に対し、予備回線を用いて伝送されるデー
タ信号の変動範囲が既知の値Nビツトとする。端
子51に予備回線側データ信号を入力し、Nビツ
ト、シフトレジスタ501に順次記憶させる。N
−チヤンネルセレクタ502により、Nビツトシ
フトレジスタ501のN個の出力の中から任意の
n番目の出力をNビツトサイクリツクカウンタ5
05の信号に応じて選択する。選択されたデータ
信号と、端子52に入力された現用回線側データ
信号とをビツト比較器503で第4図端子43で
出力され端子53に入力される。現用、予備回線
間で位相整合のとられたクロツクを用い、1ビツ
トごとに比較する。もし現用、予備両伝送路に誤
りがない場合には、ビツト比較器503の出力が
常に一致している所でNビツトサイクリツクカウ
ンタ505が止まり、データ間の時間が自動的に
整合される(第5図a)。このとき両回路にビツ
ト誤りがある場合は、この方式では常にハンチン
グを起こすので、改良する必要がある。第5図b
はこれを示したもので、ビツト比較器503の出
力が一致の場合と不一致の場合をそれぞれ独立に
カウンタ制御回路504に含まれるカウンタでカ
ウントし、あらかじめ定められた回数Mだけ連続
して、一致のときには不一致カウンタをリセツト
して同期と判定し、Nビツトサイクリツクカウン
タ505の動作を停止する。これにより両回線の
ビツト時間が整合され、その後切替器を動作させ
れば無瞬断切替が可能である。また、一旦同期と
判定した後に何らかの原因で時間ずれが生じた場
合、これを救済するため連続して一致がM回出る
前に、あらかじめ定められた回数L回の不一致が
カウントされた場合には、非同期と判定し、一致
カウンタをリセツトしてNビツトサイクリツクカ
ウンタ505を動作させ、再び同期の過程を行な
わせることにより、伝送路に誤りがあつた場合に
も、安定な動作を自動的に行なわせることが可能
となる。
なお、M、Lの選び方は、ビツト誤りを検出し
て、回線切替えのアラームを出す閾値以上で十分
な保護動作をするよう選ぶ必要がある。
以上説明したように、本発明によれば現用回線
のデータ信号と予備回線のデータ信号とのビツト
時間差を自動的に整合できるので、調整の手間が
省けるとともに、現用、予備切替え前に充分高速
で整合をとることができるので、自動無瞬断切替
えを行なうことができる。また、本発明回路は論
理回路のみで構成できるので小形化できIC化を
適する。
【図面の簡単な説明】
第1図は現用回線3本および予備回線1本を有
する通信装置の保護機構図、第2図は従来の無瞬
断回線切替器の構成を示す回路ブロツク図、第3
図は本発明による自動信号位相整合回路を用いた
無瞬断回線切替器の構成を示す回路ブロツク図、
第4図は第3図のクロツク位相自動整合回路の詳
細を示す回路ブロツク図、第5図は第3図のビツ
ト差自動整合回路の詳細を有す回路ブロツク図
で、同図aはビツト誤りがない場合、同図bはビ
ツト誤りがある場合の回路を示している。 101……予備回線をチエツクするための信号
を発生するパイロツト発生器、109……101
の信号を受け予備回線が正しく動作しているか検
出するパイロツト検出器、102……予備回線、
103〜105……現用回線、1b,2b,3b
……回線切替器、106〜108……無瞬断回線
切替器、1a,1b,1c……送信器側デジタル
信号入力、1c,2c,3c……受信器側デジタ
ル信号出力、201……位相差検出器、202,
204……表示器、203……ビツト時間差検出
器、205……チヤンネルセレクタ、206……
チヤンネルセレクタ制御回路、207……遅延時
間差調整器、208……位相調整器、209……
ビツト時間差自動整合回路、210……クロツク
自動位相調整回路、1……現用回線データ信号入
力、2……現用回線クロツク信号入力、3……予
備回線データ信号入力、4……予備回線クロツク
信号入力、5……データ信号出力、6……クロツ
ク信号出力、7……現用予備切替信号入力、40
1……位相比較器、402……移相制御器、40
3……移相器、41……現用回線クロツク信号入
力、42……予備回線クロツク信号入力、43…
…クロツク出力、501……Nビツトシフトレジ
スタ、502……N−チヤンネルセレクタ、50
3……ビツト比較器、504……カウンタ制御回
路、505……Nビツトサイクリツクカウンタ、
51……予備回線データ信号入力、52……現用
回線データ信号入力、53……現用回線クロツク
信号に位相整合された予備回線クロツク信号入
力、54……現用回線データ信号とビツト差整合
された予備回線データ信号出力。

Claims (1)

    【特許請求の範囲】
  1. 1 現用回線側クロツク信号と予備回線側クロツ
    ク信号の位相を比較する位相比較器と、前記位相
    比較器の出力により予備回線側クロツク信号の移
    相を制御するための信号を出力する移相制御器
    と、前記移相制御器の出力により予備回線側クロ
    ツク信号と現用回線側クロツク信号の移相整合を
    とる移相器とを含むクロツク自動位相調整回路
    と、前記現用回線側データ信号に対し変動範囲N
    ビツトの予備回線側データ信号を順次記憶するN
    ビツトシフトレジスタと前記Nビツトシフトレジ
    スタのN個の出力中から1個の出力を選ぶN−チ
    ヤンネルセレクタと、前記クロツク自動位相調整
    回路により現用回線側クロツク信号に位相整合の
    とられた予備回線側クロツク信号を用いて、前記
    N−チヤンネルセレクタの出力と現用回線側デー
    タ信号とを1ビツトごとに比較するビツト比較器
    と前記N−チヤンネルセレクタを制御するNビツ
    トサイクリツクカウンタと、前記ビツト比較器に
    おいてあらかじめ定められた回数、連続して前記
    Nチヤンネルセレクタ出力と現用回線側データ信
    号が一致しない場合、前記Nビツトサイクリツク
    カウンタを作動させ、あらかじめ定められた回
    数、連続して前記N−チヤンネルセレクタ出力と
    現用回線側データ信号が一致した場合、前記Nビ
    ツトサイクリツクカウンタを停止するカウンタ制
    御回路とを含むビツト差自動整合回路とからな
    り、デジタル信号伝送装置現用、予備回線の切替
    を無瞬断で行なう際の現用、予備回路の両信号間
    の絶対時間差を自動的に補償するように構成した
    自動信号位相整合回路。
JP55176010A 1980-12-12 1980-12-12 Automatic signal phase matching circuit Granted JPS5799841A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55176010A JPS5799841A (en) 1980-12-12 1980-12-12 Automatic signal phase matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55176010A JPS5799841A (en) 1980-12-12 1980-12-12 Automatic signal phase matching circuit

Publications (2)

Publication Number Publication Date
JPS5799841A JPS5799841A (en) 1982-06-21
JPS6216589B2 true JPS6216589B2 (ja) 1987-04-13

Family

ID=16006135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55176010A Granted JPS5799841A (en) 1980-12-12 1980-12-12 Automatic signal phase matching circuit

Country Status (1)

Country Link
JP (1) JPS5799841A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6167344A (ja) * 1984-09-11 1986-04-07 Nec Corp 回線切替え装置
JPS62274946A (ja) * 1986-05-23 1987-11-28 Fujitsu Ltd 無瞬断切替回路
JPS632435A (ja) * 1986-06-20 1988-01-07 Fujitsu Ltd 回線切替装置
JP4506370B2 (ja) * 2004-09-17 2010-07-21 株式会社明電舎 遠方監視制御システム

Also Published As

Publication number Publication date
JPS5799841A (en) 1982-06-21

Similar Documents

Publication Publication Date Title
US4939752A (en) Distributed timing recovery for a distributed communication system
US4961190A (en) (1+N) Hitless channel switching system
US4417348A (en) Errorless line protection switcher
JPS61111037A (ja) 回線切替方式
US4797903A (en) Channel switching system without instantaneous signal loss
US4380814A (en) Baseband data switching apparatus for digital communications system
JPS6216589B2 (ja)
JPS63240241A (ja) 中間中継装置
JP2989378B2 (ja) 移動体通信網の同期方式
CN111654361B (zh) 一种用于双通道同步的方法和系统
JPH0746801B2 (ja) 遅延補償方式
JPH1132449A (ja) 分散形監視制御システム
JPH11103268A (ja) 無瞬断切替方式
JP2785736B2 (ja) ディジタル通信システムにおける自動遅延調整回路及び調整方法
JPH04243335A (ja) 無瞬断回線切替回路
JPH05134062A (ja) プロセス監視装置の時刻同期方式
JP3436241B2 (ja) 無線通信装置における冗長化ベースバンド部
JP2671824B2 (ja) 遅延調整装置
JPS6216588B2 (ja)
JPH07303099A (ja) クロック冗長系切替時の送信伝送フレーム補正方式
JPH0560693B2 (ja)
KR100195966B1 (ko) 파워 콤바이너를 이용한 송신기 보호 절체회로
JPH10154972A (ja) 無瞬断切替方式
JPH05145533A (ja) 伝送網従属同期方式
JPS61236240A (ja) 分散型デ−タ処理装置のクロツク選択方式