JPH05219027A - 同期切替方式 - Google Patents
同期切替方式Info
- Publication number
- JPH05219027A JPH05219027A JP1655792A JP1655792A JPH05219027A JP H05219027 A JPH05219027 A JP H05219027A JP 1655792 A JP1655792 A JP 1655792A JP 1655792 A JP1655792 A JP 1655792A JP H05219027 A JPH05219027 A JP H05219027A
- Authority
- JP
- Japan
- Prior art keywords
- working
- spare
- line
- frame pulse
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 同期切替方式において、現用・予備間の相対
遅延時間差を自動的に調整し、しかも遅延時間差を調整
する際に与える遅延量を最小にする。 【構成】 現用信号列２に対してフレーム同期を確立
し、得られた現用側フレームパルス５と予備信号列４に
対してフレーム同期を確立し、得られた予備側フレーム
パルス６を用いて、現用側を基準にした相対遅延時間差
と予備側を基準にした相対遅延時間差をそれぞれ計数回
路１０２で計数し、現用側計数結果７と予備側計数結果
８により、現用回線と予備回線の進み・遅れ具合を判定
し、進んでいる回線に対して計数結果分だけ遅延を与
え、現用・予備回線間の相対遅延時間差を“０”にした
状態で同期切替回路１０７の入力とし、現用・予備間の
無瞬断切替を行う。
遅延時間差を自動的に調整し、しかも遅延時間差を調整
する際に与える遅延量を最小にする。 【構成】 現用信号列２に対してフレーム同期を確立
し、得られた現用側フレームパルス５と予備信号列４に
対してフレーム同期を確立し、得られた予備側フレーム
パルス６を用いて、現用側を基準にした相対遅延時間差
と予備側を基準にした相対遅延時間差をそれぞれ計数回
路１０２で計数し、現用側計数結果７と予備側計数結果
８により、現用回線と予備回線の進み・遅れ具合を判定
し、進んでいる回線に対して計数結果分だけ遅延を与
え、現用・予備回線間の相対遅延時間差を“０”にした
状態で同期切替回路１０７の入力とし、現用・予備間の
無瞬断切替を行う。
Description
【０００１】
【産業上の利用分野】本発明は、同期切替方式に関し、
特に現用・予備間の相対遅延時間差を自動にかつ最適に
調整する同期切替方式に関する。
特に現用・予備間の相対遅延時間差を自動にかつ最適に
調整する同期切替方式に関する。
【０００２】
【従来の技術】図５は従来の同期切替方式に一例を示す
ブロック図である。１０１はフレーム同期回路で、現用
側では、現用クロック１と現用信号列２を入力してフレ
ーム同期を確立し、現用側フレームパルス５を出力する
回路、一方予備側では、予備クロック３と予備信号列４
を入力し、フレーム同期を確立して予備側フレームパル
ス６を出力する回路である。１０２は計数回路で、後述
する現用側の遅延回路及び予備側の遅延回路より出力さ
れる第１のフレームパルス１１と第２のフレームパルス
１３間の相対遅延時間差を計数し、現用側計数結果７を
出力する回路である。、１０８は遅延量設定回路で、次
に説明する現用側の遅延回路で遅延量“０”の状態で絶
えず予備側が現用側より遅れるように固定遅延を与える
べく設定値１７を出力する回路である。１０９は対の遅
延回路で、現用側では、現用側計数結果７により、現用
クロック１を用いて、予備側より時間的に進んでいる現
用信号列２と現用側フレームパルス５に対して遅延を与
え、第１の信号列１２と第１のフレームパルス１１を出
力する回路と、予備側では設定値１７により予備クロッ
ク３を用いて、予備信号列４と予備側フレームパルス６
に対して遅延を与えて、第２の信号列１４と第２のフレ
ームパルス１３を出力する回路である。
ブロック図である。１０１はフレーム同期回路で、現用
側では、現用クロック１と現用信号列２を入力してフレ
ーム同期を確立し、現用側フレームパルス５を出力する
回路、一方予備側では、予備クロック３と予備信号列４
を入力し、フレーム同期を確立して予備側フレームパル
ス６を出力する回路である。１０２は計数回路で、後述
する現用側の遅延回路及び予備側の遅延回路より出力さ
れる第１のフレームパルス１１と第２のフレームパルス
１３間の相対遅延時間差を計数し、現用側計数結果７を
出力する回路である。、１０８は遅延量設定回路で、次
に説明する現用側の遅延回路で遅延量“０”の状態で絶
えず予備側が現用側より遅れるように固定遅延を与える
べく設定値１７を出力する回路である。１０９は対の遅
延回路で、現用側では、現用側計数結果７により、現用
クロック１を用いて、予備側より時間的に進んでいる現
用信号列２と現用側フレームパルス５に対して遅延を与
え、第１の信号列１２と第１のフレームパルス１１を出
力する回路と、予備側では設定値１７により予備クロッ
ク３を用いて、予備信号列４と予備側フレームパルス６
に対して遅延を与えて、第２の信号列１４と第２のフレ
ームパルス１３を出力する回路である。
【０００３】１０５は現用回線部で、フレーム同期回路
１０１、計数回路１０５、遅延回路１０９を含み、１０
６は予備回線部で、フレーム同期回路１０１、遅延量設
定回路１０８、遅延回路１０９を含む。１０７は同期切
替回路で、現用側の現用クロック１、第１のフレームパ
ルス１１、第１の信号列１２と、予備側の予備クロック
３、第２のフレームパルス１３、第２の信号列１４を入
力し、現用・予備間の無瞬断切替を行い、クロック１５
と信号１６を出力する回路である。
１０１、計数回路１０５、遅延回路１０９を含み、１０
６は予備回線部で、フレーム同期回路１０１、遅延量設
定回路１０８、遅延回路１０９を含む。１０７は同期切
替回路で、現用側の現用クロック１、第１のフレームパ
ルス１１、第１の信号列１２と、予備側の予備クロック
３、第２のフレームパルス１３、第２の信号列１４を入
力し、現用・予備間の無瞬断切替を行い、クロック１５
と信号１６を出力する回路である。
【０００４】以上のような構成をした従来の同期切替方
式では、現用・予備間の相対遅延時間差を計数する際
に、現用回線が予備回線より時間的に遅れる事を防止す
る為に予備回線側に固定遅延を与え、現用回線を遅らせ
る方向で相対遅延時間差を調整し、同期切替を行ってい
た。
式では、現用・予備間の相対遅延時間差を計数する際
に、現用回線が予備回線より時間的に遅れる事を防止す
る為に予備回線側に固定遅延を与え、現用回線を遅らせ
る方向で相対遅延時間差を調整し、同期切替を行ってい
た。
【０００５】
【発明が解決しようとする課題】上述したように従来の
同期切替方式では、現用回線と予備回線の相対遅延時間
差を計数する回路を現用回線側にしか設けていないの
で、予備回線より現用回線が遅れた場合、遅延量調整結
果として予備回線より現用回線が１フレーム分遅れる可
能性があり、これを防止する為に予備回線側に固定遅延
を付加し、絶えず現用回線より予備回線を遅らせる必要
があった。その為に、遅延が与えられた予備回線に対し
て現用回線の遅延量調整を行い同期切替を行うので、余
分な遅延が加わるという欠点があった。
同期切替方式では、現用回線と予備回線の相対遅延時間
差を計数する回路を現用回線側にしか設けていないの
で、予備回線より現用回線が遅れた場合、遅延量調整結
果として予備回線より現用回線が１フレーム分遅れる可
能性があり、これを防止する為に予備回線側に固定遅延
を付加し、絶えず現用回線より予備回線を遅らせる必要
があった。その為に、遅延が与えられた予備回線に対し
て現用回線の遅延量調整を行い同期切替を行うので、余
分な遅延が加わるという欠点があった。
【０００６】したがって本発明は現用・予備間の相対遅
延時間差を自動にかつ最適に調整する同期切替方式を提
供することにある。
延時間差を自動にかつ最適に調整する同期切替方式を提
供することにある。
【０００７】
【課題を解決するための手段】本発明の同期切替方式
は、各々信号列及びクロックを受ける現用回線及び予備
回線の相対遅延時間差を調整し、無瞬断に現用回線から
予備回線に切替える同期切替方式において、現用信号列
に対しフレーム同期を確立して現用側フレームパルスを
得、予備信号列に対しフレーム同期を確立して予備側フ
レームパルスを得、得られた現用側フレームパルスおよ
び予備側フレームパルスを用いて現用側を基準にした相
対遅延時間差および予備側を基準にした相対遅延時間差
をそれぞれ計数し、計数した現用側計数結果と予備側計
数結果により、前記現用回線と予備回線の進み具合・遅
れ具合を判定し、進んでいる回線に対して計数結果分だ
け遅延を与えて現用・予備回線間の相対遅延時間差を
“０”にし、この状態で同期切替を行って現用・予備間
の無瞬断切替を行うことを特徴とする。
は、各々信号列及びクロックを受ける現用回線及び予備
回線の相対遅延時間差を調整し、無瞬断に現用回線から
予備回線に切替える同期切替方式において、現用信号列
に対しフレーム同期を確立して現用側フレームパルスを
得、予備信号列に対しフレーム同期を確立して予備側フ
レームパルスを得、得られた現用側フレームパルスおよ
び予備側フレームパルスを用いて現用側を基準にした相
対遅延時間差および予備側を基準にした相対遅延時間差
をそれぞれ計数し、計数した現用側計数結果と予備側計
数結果により、前記現用回線と予備回線の進み具合・遅
れ具合を判定し、進んでいる回線に対して計数結果分だ
け遅延を与えて現用・予備回線間の相対遅延時間差を
“０”にし、この状態で同期切替を行って現用・予備間
の無瞬断切替を行うことを特徴とする。
【０００８】また本発明の切替方式は、現用回線及び予
備回線の相対遅延時間差を調整し、無瞬断に現用回線か
ら予備回線に切替える同期切替方式において、現用信号
列と現用クロックを入力し、フレーム同期を確立して現
用側フレームパルスを出力する現用回線側のフレーム同
期回路と、予備信号列と予備クロックを入力し、フレー
ム同期を確立して予備側フレームパルスを出力する予備
回線側のフレーム同期回路と、前記現用側フレームパル
スと予備側フレームパルスの相対遅延時間差を、現用ク
ロックにより該現用側フレームパルスを基準に計数して
現用側計数結果を出力する現用回線側の計数回路と、前
記予備側フレームパルスと現用側フレームパルスの相対
遅延時間差を、予備クロックにより該予備側フレームパ
ルスを基準に計数して予備側計数結果を出力する予備回
線側の計数回路と、現用側計数結果と予備側計数結果を
比較し、現用側比較結果を出力する現用回線側の比較回
路と、予備側計数結果と現用側計数結果を比較し、予備
側比較結果を出力する予備回線側の比較回路と、現用側
比較結果及び現用側計数結果により、現用クロックを用
いて現用信号列と現用側フレームパルスに対して遅延を
与え、第１の信号列と第１のフレームパルスを出力する
現用回線側の遅延回路と、予備側比較結果及び予備側計
数結果により、予備クロックを用いて予備信号列と予備
側フレームパルスに対して遅延を与え、第２の信号列と
第２のフレームパルスを出力する予備回線側の遅延回路
と、現用回線側の現用クロック、第１のフレームパル
ス、第および第１の信号列と予備回線側の予備クロッ
ク、第２のフレームパルス、および第２の信号列とを入
力し、現用・予備間の無瞬断同期切替を行ってクロック
と信号列を出力する同期切替回路とを有することを特徴
とする。
備回線の相対遅延時間差を調整し、無瞬断に現用回線か
ら予備回線に切替える同期切替方式において、現用信号
列と現用クロックを入力し、フレーム同期を確立して現
用側フレームパルスを出力する現用回線側のフレーム同
期回路と、予備信号列と予備クロックを入力し、フレー
ム同期を確立して予備側フレームパルスを出力する予備
回線側のフレーム同期回路と、前記現用側フレームパル
スと予備側フレームパルスの相対遅延時間差を、現用ク
ロックにより該現用側フレームパルスを基準に計数して
現用側計数結果を出力する現用回線側の計数回路と、前
記予備側フレームパルスと現用側フレームパルスの相対
遅延時間差を、予備クロックにより該予備側フレームパ
ルスを基準に計数して予備側計数結果を出力する予備回
線側の計数回路と、現用側計数結果と予備側計数結果を
比較し、現用側比較結果を出力する現用回線側の比較回
路と、予備側計数結果と現用側計数結果を比較し、予備
側比較結果を出力する予備回線側の比較回路と、現用側
比較結果及び現用側計数結果により、現用クロックを用
いて現用信号列と現用側フレームパルスに対して遅延を
与え、第１の信号列と第１のフレームパルスを出力する
現用回線側の遅延回路と、予備側比較結果及び予備側計
数結果により、予備クロックを用いて予備信号列と予備
側フレームパルスに対して遅延を与え、第２の信号列と
第２のフレームパルスを出力する予備回線側の遅延回路
と、現用回線側の現用クロック、第１のフレームパル
ス、第および第１の信号列と予備回線側の予備クロッ
ク、第２のフレームパルス、および第２の信号列とを入
力し、現用・予備間の無瞬断同期切替を行ってクロック
と信号列を出力する同期切替回路とを有することを特徴
とする。
【０００９】
【実施例】図１は本発明の一実施例を示すブロック図で
ある。１０１はフレーム同期回路であって、現用回線側
では現用クロック１と現用信号列２を入力しフレーム同
期を確立し、現用側フレームパルス５を出力する回路で
あり、一方予備回線側では、予備クロック３と予備信号
列４を入力し、フレーム同期を確立し、予備側フレーム
パルス６を出力する回路である。また１０２は計数回路
で、現用回線側では、現用クロック１により現用側フレ
ームパルス５をスタート信号として予備側フレームパル
ス６をストップ信号として入力し、現用側フレームパル
ス５を基準とし、相対遅延時間差を計数し、現用側計数
結果７を出力する回路であり、一方予備回線側では、予
備クロック３により予備側フレームパルス６をスタート
信号として入力し現用側フレームパルス５をストップ信
号として入力し、予備側フレームパルス６を基準にして
相対遅延時間差を計数し、予備側計数結果８を出力する
回路である。
ある。１０１はフレーム同期回路であって、現用回線側
では現用クロック１と現用信号列２を入力しフレーム同
期を確立し、現用側フレームパルス５を出力する回路で
あり、一方予備回線側では、予備クロック３と予備信号
列４を入力し、フレーム同期を確立し、予備側フレーム
パルス６を出力する回路である。また１０２は計数回路
で、現用回線側では、現用クロック１により現用側フレ
ームパルス５をスタート信号として予備側フレームパル
ス６をストップ信号として入力し、現用側フレームパル
ス５を基準とし、相対遅延時間差を計数し、現用側計数
結果７を出力する回路であり、一方予備回線側では、予
備クロック３により予備側フレームパルス６をスタート
信号として入力し現用側フレームパルス５をストップ信
号として入力し、予備側フレームパルス６を基準にして
相対遅延時間差を計数し、予備側計数結果８を出力する
回路である。
【００１０】１０３は比較回路で、現用側では、現用側
計数結果７と予備側計数結果８を比較し、現用側比較結
果９を出力する回路、一方予備側では、予備側計数結果
８と現用側計数結果７を比較し、予備側比較結果１０を
出力する回路である。また１０４は遅延回路で、現用側
では、現用側比較結果９及び現用側計数結果７により現
用クロック１を用いて現用信号列２と現用側フレームパ
ルス５に対して遅延を与え、第１の信号列１２と第１の
フレームパルス１１を出力する回路であり、一方予備側
では、予備側比較結果１０及び予備側計数結果８により
予備クロック３を用いて予備信号列４と予備側フレーム
パルス６に対して遅延を与え第２の信号列１４と第２の
フレームパルス１３を出力する回路である。
計数結果７と予備側計数結果８を比較し、現用側比較結
果９を出力する回路、一方予備側では、予備側計数結果
８と現用側計数結果７を比較し、予備側比較結果１０を
出力する回路である。また１０４は遅延回路で、現用側
では、現用側比較結果９及び現用側計数結果７により現
用クロック１を用いて現用信号列２と現用側フレームパ
ルス５に対して遅延を与え、第１の信号列１２と第１の
フレームパルス１１を出力する回路であり、一方予備側
では、予備側比較結果１０及び予備側計数結果８により
予備クロック３を用いて予備信号列４と予備側フレーム
パルス６に対して遅延を与え第２の信号列１４と第２の
フレームパルス１３を出力する回路である。
【００１１】１０５は現用回線部でフレーム同期回路１
０１、計数回路１０２、比較回路１０３及び遅延回路１
０４を含み、１０６は予備回線部でフレーム同期回路１
０１、計数回路１０２、比較回路１０３及び遅延回路１
０４を含む。
０１、計数回路１０２、比較回路１０３及び遅延回路１
０４を含み、１０６は予備回線部でフレーム同期回路１
０１、計数回路１０２、比較回路１０３及び遅延回路１
０４を含む。
【００１２】１０７は同期切替回路で、現用側の現用ク
ロック１、第１のフレームパルス１１、第１の信号列１
２と予備側の予備クロック３、第２のフレームパルス１
３、第２の信号列１４を入力し現用・予備間の無瞬断同
期切替を行いクロック１５と信号列１６を出力する回路
である。
ロック１、第１のフレームパルス１１、第１の信号列１
２と予備側の予備クロック３、第２のフレームパルス１
３、第２の信号列１４を入力し現用・予備間の無瞬断同
期切替を行いクロック１５と信号列１６を出力する回路
である。
【００１３】図２，図３，および図４は図１の方式を説
明するためのイミングチャートであり、そのうち図２
は、現用側フレームパルス５より予備側フレームパルス
６が遅れた場合のタイミングチャート、図３は予備側フ
レームパルスより現用側フレームパルスが遅れた場合の
タイミングチャート、図４は現用側フレームパルスと予
備側フレームパルスの間に遅れがない場合のタイミング
チャートをそれぞれ示している。以下４つの図を参照し
て説明する。
明するためのイミングチャートであり、そのうち図２
は、現用側フレームパルス５より予備側フレームパルス
６が遅れた場合のタイミングチャート、図３は予備側フ
レームパルスより現用側フレームパルスが遅れた場合の
タイミングチャート、図４は現用側フレームパルスと予
備側フレームパルスの間に遅れがない場合のタイミング
チャートをそれぞれ示している。以下４つの図を参照し
て説明する。
【００１４】送信側では同一信号を現用信号列２、予備
信号列４として送信する。現用信号列２は、現用回線部
１０５中のフレーム同期回路１０１でフレーム同期が確
立される。又、予備信号列４は、予備回線部１０６中の
フレーム同期回路１０１でフレーム同期が確立される。
現用側フレームパルス５と予備側フレームパルス６の相
対遅延時間差は、現用側は現用側フレームパルス５を、
予備側は予備側フレームパルス６を基準にそれぞれ計数
され、現用側計数結果７（＝Ｘビット）、予備側計数結
果８（＝Ｙビット）として出力される。
信号列４として送信する。現用信号列２は、現用回線部
１０５中のフレーム同期回路１０１でフレーム同期が確
立される。又、予備信号列４は、予備回線部１０６中の
フレーム同期回路１０１でフレーム同期が確立される。
現用側フレームパルス５と予備側フレームパルス６の相
対遅延時間差は、現用側は現用側フレームパルス５を、
予備側は予備側フレームパルス６を基準にそれぞれ計数
され、現用側計数結果７（＝Ｘビット）、予備側計数結
果８（＝Ｙビット）として出力される。
【００１５】今図２に示すように、現用側フレームパル
ス５より予備側フレームパルス６が遅れている場合、計
数結果を比較するとＸ＜Ｙとなる。このことは、現用信
号列２よりも予備信号列４の方が遅れていることを示し
ている。現用回線部１０５中の比較回路１０３は自回線
（＝現用回線）の方が時間的に進んでいると判断し現用
側比較結果９を出力する。又、予備回線部１０６中の比
較回路１０３は、自回線（＝予備回線）の方が遅れてい
ると判断し予備側比較結果１０を出力する。現用回線部
１０５中の遅延回路１０４は、現用側計数結果７（＝Ｘ
ビット）と現用側比較結果９（＝進み）により、現用信
号列２及び現用側フレームパルス５に対してＸビット分
の遅延を与え、第１の信号列１２と第１のフレームパル
ス１１として出力する。一方、予備回線部１０６中の遅
延回路１０４は予備側比較結果１０（＝遅れ）により予
備信号列４及び予備側フレームパルス６に対して“０”
ビット分の遅延、即ち遅延させないで、第２の信号列１
４と第２のフレームパルス１３（＝予備側フレームパル
ス６）として出力させる。回線切替回路１０７の入力で
は、現用回線と予備回線の相対遅延時間差は“０”とな
っているので現用・予備間の無瞬断同期切替は可能であ
る。
ス５より予備側フレームパルス６が遅れている場合、計
数結果を比較するとＸ＜Ｙとなる。このことは、現用信
号列２よりも予備信号列４の方が遅れていることを示し
ている。現用回線部１０５中の比較回路１０３は自回線
（＝現用回線）の方が時間的に進んでいると判断し現用
側比較結果９を出力する。又、予備回線部１０６中の比
較回路１０３は、自回線（＝予備回線）の方が遅れてい
ると判断し予備側比較結果１０を出力する。現用回線部
１０５中の遅延回路１０４は、現用側計数結果７（＝Ｘ
ビット）と現用側比較結果９（＝進み）により、現用信
号列２及び現用側フレームパルス５に対してＸビット分
の遅延を与え、第１の信号列１２と第１のフレームパル
ス１１として出力する。一方、予備回線部１０６中の遅
延回路１０４は予備側比較結果１０（＝遅れ）により予
備信号列４及び予備側フレームパルス６に対して“０”
ビット分の遅延、即ち遅延させないで、第２の信号列１
４と第２のフレームパルス１３（＝予備側フレームパル
ス６）として出力させる。回線切替回路１０７の入力で
は、現用回線と予備回線の相対遅延時間差は“０”とな
っているので現用・予備間の無瞬断同期切替は可能であ
る。
【００１６】図３は上記とは逆に現用回線の方が遅れて
いる場合を説明する図であって、計数結果としてＸ＞Ｙ
となるので、現用側比較結果９（＝遅れ）、予備側比較
結果１０（＝進み）となる。この結果、現用回線部１０
５中の遅延回路１０４は遅延量を“０”として与え即ち
現用側フレームパルス５と第２のフレームパス１３が一
致して遅延せず、予備回線部１０６中の遅延回路１０４
はＹビット分の遅延量を与える。また、図４に示す様
に、現用回線と予備回線間の相対遅延時間差＝０（＝Ｘ
＝Ｙ）の場合、現用回線部１０５中の遅延回路１０４と
予備回線部１０６中の遅延回路１０４は共に遅延を与え
ない。なお、図３および図４の場合については説明を簡
略にしたが、図２の場合と同じような効果があることは
明らかである。
いる場合を説明する図であって、計数結果としてＸ＞Ｙ
となるので、現用側比較結果９（＝遅れ）、予備側比較
結果１０（＝進み）となる。この結果、現用回線部１０
５中の遅延回路１０４は遅延量を“０”として与え即ち
現用側フレームパルス５と第２のフレームパス１３が一
致して遅延せず、予備回線部１０６中の遅延回路１０４
はＹビット分の遅延量を与える。また、図４に示す様
に、現用回線と予備回線間の相対遅延時間差＝０（＝Ｘ
＝Ｙ）の場合、現用回線部１０５中の遅延回路１０４と
予備回線部１０６中の遅延回路１０４は共に遅延を与え
ない。なお、図３および図４の場合については説明を簡
略にしたが、図２の場合と同じような効果があることは
明らかである。
【００１７】周波数変動に伴う遅延量の変動について
は、遅延回路内に保護回路を設けて計数結果に対して保
護を行い、かつ、同期切替回路内に遅延変動吸収回路を
設ける事で対応することはできる。
は、遅延回路内に保護回路を設けて計数結果に対して保
護を行い、かつ、同期切替回路内に遅延変動吸収回路を
設ける事で対応することはできる。
【００１８】
【発明の効果】以上説明したように本発明は、現用・予
備にそれぞれ相対遅延時間差を計数する回路を設け、現
用・予備どちらが遅れているか判断する手段を設けたの
で、遅延量を最適に設定することが容易に可能で、しか
もすべて自動的に設定することが可能である。
備にそれぞれ相対遅延時間差を計数する回路を設け、現
用・予備どちらが遅れているか判断する手段を設けたの
で、遅延量を最適に設定することが容易に可能で、しか
もすべて自動的に設定することが可能である。
【図１】本発明の一実施例のブロック図。
【図２】本発明の一実施例の動作を説明するタイミング
チャート。
チャート。
【図３】本発明の一実施例の動作を説明するタイミング
チャート。
チャート。
【図４】本発明の一実施例の動作を説明するタイミング
チャート。
チャート。
【図５】従来の同期切替方式のブロック図。
１ 現用クロック ２ 現用信号列 ３ 予備クロック ４ 予備信号列 ５ 現用側フレームパルス ６ 予備側フレームパルス １１ 第１のフレームパルス １２ 第１の信号列 １３ 第２のフレームパルス １４ 第２の信号列 １０１ フレーム同期回路 １０２ 計数回路 １０３ 比較回路 １０４ 遅延回路 １０５ 現用回線部 １０６ 予備回線部 １０７ 同期切替回路 １０８ 遅延量設定回路 １０９ 遅延回路
Claims (2)
- 【請求項１】 各々信号列及びクロックを受ける現用回
線及び予備回線の相対遅延時間差を調整し、無瞬断に現
用回線から予備回線に切替える同期切替方式において、 現用信号列に対しフレーム同期を確立して現用側フレー
ムパルスを得、予備信号列に対しフレーム同期を確立し
て予備側フレームパルスを得、得られた現用側フレーム
パルスおよび予備側フレームパルスを用いて現用側を基
準にした相対遅延時間差および予備側を基準にした相対
遅延時間差をそれぞれ計数し、計数した現用側計数結果
と予備側計数結果により、前記現用回線と予備回線の進
み具合・遅れ具合を判定し、進んでいる回線に対して計
数結果分だけ遅延を与えて現用・予備回線間の相対遅延
時間差を“０”にし、この状態で同期切替を行って現用
・予備間の無瞬断切替を行うことを特徴とする同期切替
方式。 - 【請求項２】 現用回線及び予備回線の相対遅延時間差
を調整し、無瞬断に現用回線から予備回線に切替える同
期切替方式において、 現用信号列と現用クロックを入力し、フレーム同期を確
立して現用側フレームパルスを出力する現用回線側のフ
レーム同期回路と、 予備信号列と予備クロックを入力し、フレーム同期を確
立して予備側フレームパルスを出力する予備回線側のフ
レーム同期回路と、 前記現用側フレームパルスと予備側フレームパルスの相
対遅延時間差を、現用クロックにより該現用側フレーム
パルスを基準に計数して現用側計数結果を出力する現用
回線側の計数回路と、 前記予備側フレームパルスと現用側フレームパルスの相
対遅延時間差を、予備クロックにより該予備側フレーム
パルスを基準に計数して予備側計数結果を出力する予備
回線側の計数回路と、 現用側計数結果と予備側計数結果を比較し、現用側比較
結果を出力する現用回線側の比較回路と、 予備側計数結果と現用側計数結果を比較し、予備側比較
結果を出力する予備回線側の比較回路と、 現用側比較結果及び現用側計数結果により、現用クロッ
クを用いて現用信号列と現用側フレームパルスに対して
遅延を与え、第１の信号列と第１のフレームパルスを出
力する現用回線側の遅延回路と、 予備側比較結果及び予備側計数結果により、予備クロッ
クを用いて予備信号列と予備側フレームパルスに対して
遅延を与え、第２の信号列と第２のフレームパルスを出
力する予備回線側の遅延回路と、 現用回線側の現用クロック、第１のフレームパルス、お
よび第１の信号列と、予備回線側の予備クロック、第２
のフレームパルス、および第２の信号列とを入力し、現
用・予備間の無瞬断同期切替を行ってクロックと信号列
を出力する同期切替回路とを有することを特徴とする同
期切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1655792A JPH05219027A (ja) | 1992-01-31 | 1992-01-31 | 同期切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1655792A JPH05219027A (ja) | 1992-01-31 | 1992-01-31 | 同期切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05219027A true JPH05219027A (ja) | 1993-08-27 |
Family
ID=11919588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1655792A Pending JPH05219027A (ja) | 1992-01-31 | 1992-01-31 | 同期切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05219027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129382A (ja) * | 2005-11-02 | 2007-05-24 | Nec Corp | 遅延時間差測定方法及び遅延時間差測定装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226928A (ja) * | 1989-02-28 | 1990-09-10 | Nec Corp | 時分割多重信号伝送系の信号同期方式 |
-
1992
- 1992-01-31 JP JP1655792A patent/JPH05219027A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226928A (ja) * | 1989-02-28 | 1990-09-10 | Nec Corp | 時分割多重信号伝送系の信号同期方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129382A (ja) * | 2005-11-02 | 2007-05-24 | Nec Corp | 遅延時間差測定方法及び遅延時間差測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3034746B2 (ja) | 位相調節装置と位相調節方法 | |
| JPH05219027A (ja) | 同期切替方式 | |
| JP2730405B2 (ja) | 同期切替方式 | |
| JP2590694B2 (ja) | 同期切替装置 | |
| JP2671824B2 (ja) | 遅延調整装置 | |
| JP2697557B2 (ja) | マルチフレーム位相自動制御回路 | |
| JP2704102B2 (ja) | クロック同期方式 | |
| JPH0338128A (ja) | 無瞬断切替方法 | |
| JP3496658B2 (ja) | 無瞬断切替方法および無瞬断切替装置 | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JPH0458631A (ja) | フレーム位相合わせ方式 | |
| JPH08298502A (ja) | 二重化クロック生成装置 | |
| JP2682438B2 (ja) | クロック冗長系切替時の送信伝送フレーム補正方式 | |
| JP2785736B2 (ja) | ディジタル通信システムにおける自動遅延調整回路及び調整方法 | |
| JP2725530B2 (ja) | クロック供給方式 | |
| JPH06350579A (ja) | 無瞬断切替方式 | |
| JP2707803B2 (ja) | 同期切替方式 | |
| JPS60225982A (ja) | ３重系におけるクロツクパルス同期装置 | |
| JP2507978B2 (ja) | 回線切替装置 | |
| JPH05316097A (ja) | 回線切替装置 | |
| JP2874632B2 (ja) | クロック切替回路 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPH0479436A (ja) | 回線切替方式 | |
| JPH05327687A (ja) | フレーム同期保護回路 | |
| JPS61206332A (ja) | 送信同期制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981118 |