JP2590694B2 - 同期切替装置 - Google Patents

同期切替装置

Info

Publication number
JP2590694B2
JP2590694B2 JP5204734A JP20473493A JP2590694B2 JP 2590694 B2 JP2590694 B2 JP 2590694B2 JP 5204734 A JP5204734 A JP 5204734A JP 20473493 A JP20473493 A JP 20473493A JP 2590694 B2 JP2590694 B2 JP 2590694B2
Authority
JP
Japan
Prior art keywords
signal
frame
delay
working
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5204734A
Other languages
English (en)
Other versions
JPH0746229A (ja
Inventor
雅之 大田和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5204734A priority Critical patent/JP2590694B2/ja
Publication of JPH0746229A publication Critical patent/JPH0746229A/ja
Application granted granted Critical
Publication of JP2590694B2 publication Critical patent/JP2590694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は同期切替装置に関し、特
にマルチフレーム構成の通信信号を現用と予備の両回線
で伝送する通信システムにおいて、現用回線受信の通信
信号と予備回線受信の通信信号との相対遅延時間差を調
整して現用/予備間の無瞬断切替を行う同期切替装置に
関する。
【0002】
【従来の技術】従来の同期切替装置について図3を参照
して説明する。図3において、1は現用通信信号101
と現用クロック信号103を入力とし、現用通信信号1
01及び現用フレーム信号105に対する相対遅延時間
差の調整処理を行って、調整後現用通信信号113及び
調整後現用フレーム信号115を出力する現用回線部、
2は予備通信信号102と予備クロック信号104を入
力とし、予備通信信号102及び予備フレーム信号10
6に対する相対遅延時間差の調整処理を行って、調整後
予備通信信号114及び調整後予備フレーム信号116
を出力する予備回線部、3は現用回線側の調整後現用通
信信号113、調整後現用フレーム信号115及び現用
クロック信号103を入力とし、予備回線側の調整後予
備通信信号114、調整後予備フレーム信号116及び
予備クロック信号104を入力とし、無瞬断同期切替を
行って通信信号117とクロック信号118を出力する
同期切替部である。
【0003】現用回線部1の構成要素については、11
は現用通信信号101と現用クロック信号103を入力
とし、フレーム同期を確立して現用フレーム信号105
を出力し、更にマルチフレーム同期を確立して現用マル
チフレーム信号107を出力する同期回路、12は現用
クロック信号103及び現用マルチフレーム信号107
と予備回線部2からの予備マルチフレーム信号108を
入力とし、相対遅延時間差に係わるビット単位の遅延量
を検出して現用遅延量信号109を出力する遅延量検出
回路、13は現用遅延量信号109と予備回線部2から
の予備遅延量信号110を入力とし、回線の「進み」/
「遅れ」を判定し、「進み」/「遅れ」判定に相応して
「遅延可」/「遅延不可」を示す現用遅延制御信号11
1を出力する遅延制御回路、14は現用通信信号10
1、現用フレーム信号105、現用クロック信号10
3、現用遅延量信号109及び現用遅延制御信号111
を入力とし、現用通信信号101及び現用フレーム信号
105に対してビット単位の遅延処理をして調整後現用
通信信号113及び調整後現用フレーム信号115を出
力する遅延回路である。
【0004】予備回線部2は現用回線部1と同じ構成と
なっていて、その構成要素として同期回路11、遅延量
検出回路12、遅延制御回路13及び遅延回路14を有
している。各構成要素の内容は現用回線部1の相対応す
る構成要素と同様であり詳細説明は省略する。
【0005】次に、従来例の動作について説明する。予
備回線部2の動作は現用回線部1の動作と同様であり、
以下の動作説明においては、予備回線部2の詳細動作説
明は省略する。
【0006】現用回線部1は、次のような動作をする。
同期回路11において現用通信信号101に対する同期
処理が行われ、フレーム同期を確立して現用フレーム信
号105が生成される。更にマルチフレーム同期を確立
して現用マルチフレーム信号107が生成される。
【0007】遅延量検出回路12においては、現用マル
チフレーム信号107から予備マルチフレーム信号10
8までの時間間隔(相対遅延時間差)を現用クロック信
号103にて計数する。即ち、現用マルチフレーム信号
107をスタート信号とし、予備マルチフレーム信号1
08をストップ信号として、スタート/ストップ時間間
隔を現用クロック信号103で計数して、相対遅延時間
差に係わるビット単位の遅延量を検出して現用遅延量信
号109を生成し、遅延制御回路13と遅延回路14へ
出力する(予備回線部2の遅延量検出回路12において
は、予備マルチフレーム信号108から現用マルチフレ
ーム信号107までの時間間隔を予備クロック信号10
4にて計数し、予備遅延量信号110を生成する)。
【0008】遅延制御回路13は、現用遅延量信号10
9と予備遅延量信号110を大小比較し、現用回線(自
回線)が予備回線(相手回線)に対して「進み回線」か
「遅れ回線」かを判定して、「進み」/「遅れ」判定に
応じて「遅延可」/「遅延不可」を示す現用遅延制御信
号111を生成する。現用遅延制御信号111は、判定
結果が「進み回線」の時は「遅延可」、「遅れ回線」の
時は「遅延不可」として遅延回路14を制御する信号で
ある(予備回線部2の遅延制御回路13は予備回線(自
回線)が現用回線(相手回線)に対して「進み回線」か
「遅れ回線」かを判定して予備遅延制御信号112を生
成する)。
【0009】遅延回路14において、現用通信信号10
1及び現用フレーム信号105は現用クロック信号10
3を使用して遅延処理される。現用遅延制御信号111
が「遅延可」となっている場合は、現用通信信号101
及び現用フレーム信号105は現用遅延量信号109に
相応する遅延時間だけビット単位で遅延処理される。現
用遅延制御信号111が「遅延不可」となっている場合
は、現用通信信号101及び現用フレーム信号105は
遅延時間零として遅延処理される。即ち、遅延されな
い。
【0010】以上の動作により、現用回線と予備回線と
の相対遅延時間差に対する時間調整処理が現用通信信号
101及び現用フレーム信号105について行われ、調
整後現用通信信号113及び調整後現用フレーム信号1
15が現用回線部1から出力される。
【0011】予備回線部2においても、上記現用回線部
1の動作と同様の動作が行われ、予備回線と現用回線と
の相対遅延時間差に対する時間調整処理が予備通信信号
102及び予備フレーム信号106について行われて、
調整後予備通信信号114及び調整後予備フレーム信号
116が予備回線部2から出力される。
【0012】現用回線及び予備回線の時間調整後の通信
信号及びクロック信号は、同期切替部3において現用か
ら予備へあるいは予備から現用へと無瞬断同期切替えさ
れ、通信信号117及びクロック信号118が出力され
る。
【0013】
【発明が解決しようとする課題】しかしながら、従来の
同期切替装置においては、現用回線と予備回線の相対遅
延時間差(最小時間差は零、最大時間差は1マルチフレ
ーム長)を検出する手段として、周期の長いマルチフレ
ーム信号を使用し、現用マルチフレーム信号と予備マル
チフレーム信号との時間間隔をクロック単位(ビット単
位)で計数する手段を用いている。このため、最大1マ
ルチフレーム長をビット単位で計数することができる計
数回路が必要となり、遅延量検出用回路の規模が大きく
なるという問題がある。
【0014】また、通信信号及びフレーム信号の時間調
整処理をする遅延回路は、その遅延時間がビット端子の
遅延量信号に基づいているので、最大1マルチフレーム
長までビット単位で可変遅延できる遅延回路が必要とな
り、時間調整処理用回路が複雑になるという問題があ
る。
【0015】更に、自回線の相手回線に対する「進み回
線」か「遅れ回線」かの判定がマルチフレーム単位で行
われるため、時間調整に係わる時間が多く必要であると
いう問題がある。
【0016】本発明の目的は、相対遅延時間差を1フレ
ーム周期内のビット単位遅延時間差と、1マルチフレー
ム周期内のフレーム単位遅延時間差とに分割して遅延時
間調整処理することにより、上記問題点を解決する同期
切替装置を提供することである。
【0017】
【課題を解決するための手段】前記目的を達成するため
に、本発明の同期切替装置は次の如き構成を有する。即
ち、本発明の同期切替装置は、現用回線と予備回線の両
回線でマルチフレーム構成の通信信号及びクロック信号
を受信し、現用回線の通信信号と予備回線の通信信号と
の相対遅延時間差について、現用回線の通信信号に対す
る遅延時間差調整処理をする現用回線部と、予備回線の
通信信号に対する遅延時間差調整処理をする予備回線部
と、遅延時間差調整処理後において、現用回線の通信信
号及びクロック信号と予備回線の通信信号及びクロック
信号とを無瞬断切替えする同期切替部とを有する同期切
替装置において、前記現用回線部と前記予備回線部の各
々が、前記通信信号を受けて、フレーム同期を確立して
フレーム信号を出力し、更にマルチフレーム同期を確立
してマルチフレーム信号を出力する同期手段と;前記フ
レーム信号と前記マルチフレーム信号を受けて、前記マ
ルチフレーム信号を基準にして定められるフレーム番号
を判定してフレーム識別信号を出力するフレーム識別手
段と; 前記フレーム信号と相手回線側(現用回線部に
ついては予備回線側、予備回線部については現用回線
側)の前記フレーム信号を受けて、前記相対遅延時間差
に係わる1フレーム周期内のビット単位の遅延量を検出
してビット遅延量信号を出力するビット遅延量検出手段
と; 前記フレーム識別信号と相手回線側の前記フレー
ム識別信号を受けて、前記相対遅延時間差に係わるフレ
ーム単位の遅延量を検出してフレーム遅延量信号を出力
するフレーム遅延量検出手段と; 前記フレーム遅延量
信号と相手回線側の前記フレーム遅延量信号を受けて、
回線の「進み」/「遅れ」を判定し、「進み」/「遅
れ」判定に相応して「遅延可」/「遅延不可」を示す遅
延制御信号を出力する遅延制御手段と; 前記遅延制御
信号による「遅延可」又は「遅延不可」の制御に基づい
て、前記ビット遅延量信号に相応するビット単位の遅延
処理を、又は遅延零の遅延処理を前記通信信号及び前記
フレーム信号に対して行ってビット遅延通信信号及びビ
ット遅延フレーム信号を出力するビット遅延手段と;
前記遅延制御信号による「遅延可」又は「遅延不可」の
制御に基づいて、前記フレーム遅延量信号に相応するフ
レーム単位の遅延処理を、又は遅延零の遅延処理を前記
ビット遅延通信信号及び前記ビット遅延フレーム信号に
対して行って調整後通信信号及び調整後フレーム信号を
出力するフレーム遅延手段と; を具備することを特徴
とする同期切替装置である。
【0018】
【作用】次に、前記の如く構成される本発明の同期切替
装置の作用を説明する。現用回線部の作用と予備回線部
の作用は同様であり、以下に現用回線部の作用を説明
し、予備回線部の作用の説明は省略する。
【0019】現用回線部の同期手段によって、現用回線
で受信したマルチフレーム構成の通信信号(現用通信信
号)からフレーム同期を確立してフレーム信号が生成さ
れ、更にマルチフレーム同期を確立してマルチフレーム
信号が生成される。
【0020】フレーム識別手段は、マルチフレーム構成
の各フレームタイミングにおいて、マルチフレーム信号
を基準にして定められるフレーム番号を判定し、そのフ
レーム番号を示すフレーム識別信号を生成する。
【0021】ビット遅延量検出手段は、フレーム信号
(現用フレーム信号)と相手回線側のフレーム信号(予
備フレーム信号)を受けて、現用フレーム信号から予備
フレーム信号までの時間間隔をクロック信号によってビ
ット単位で計数し、相対遅延時間差の内の1フレーム周
期内のビット単位の遅延時間差を検出する。そして、そ
の検出したビット単位遅延量を示すビット遅延量信号を
出力する。
【0022】フレーム遅延量検出手段によって、フレー
ム識別信号(現用フレーム識別信号)と相手回線側のフ
レーム識別信号(予備フレーム識別信号)から、現用フ
レーム識別信号が示すフレーム番号と予備フレーム識別
信号が示すフレーム番号との差を求めて、相対遅延時間
差の内の1マルチフレーム周期内のフレーム単位の遅延
時間差を検出する。そして、その検出したフレーム単位
遅延量を示すフレーム遅延量信号を生成する。
【0023】フレーム遅延量信号(現用フレーム遅延量
信号)と相手回線側のフレーム遅延量信号(予備フレー
ム遅延量信号)は遅延制御手段によって大小比較され、
自回線(現用回線)が相手回線(予備回線)に対して
「進み回線」か「遅れ回線」か判定される。そして、
「進み」判定の場合は「遅延可」を、「遅れ」判定の場
合は「遅延不可」を示す遅延制御信号が生成される。
【0024】現用通信信号と現用フレーム信号はビット
遅延手段とフレーム遅延手段によって相対遅延時間差の
調整処理がなされる。ビット遅延手段によって1フレー
ム周期内のビット単位の遅延処理がなされるが、遅延制
御信号が「遅延可」を示す場合は、ビット遅延量信号に
相応した遅延量だけクロック信号によってビット単位で
遅延処理され、遅延制御信号が「遅延不可」を示す場合
は、遅延量零の遅延処理がなされる。
【0025】ビット遅延手段出力のビット遅延通信信号
及びビット遅延フレーム信号は、フレーム遅延手段によ
って1マルチフレーム周期内のフレーム単位の遅延処理
がなされるが、遅延制御信号が「遅延可」を示す場合
は、フレーム遅延量信号に相応した遅延量だけフレーム
単位で遅延処理され、遅延制御信号が「遅延不可」を示
す場合は、遅延量零の遅延処理がなされる。
【0026】以上の作用によって、相対遅延時間差の調
整処理が行われて、現用回線部から調整後現用通信信号
及び調整後現用フレーム信号が出力される。同様作用に
よって、予備回線部から調整後予備通信信号及び調整後
予備フレーム信号が出力される。
【0027】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例の同期切替装置を示し
ている。
【0028】図1において、3は従来と同様の同期切替
部、4は現用回線で受信した現用通信信号101及び現
用フレーム信号105について相対遅延時間差の調整処
理を行って、調整後現用通信信号113及び調整後現用
フレーム信号115を出力する現用回線部、5は予備回
線で受信した予備通信信号102及び予備フレーム信号
106について相対遅延時間差の調整処理を行って、調
整後予備通信信号114及び調整後予備フレーム信号1
16を出力する予備回線部である。
【0029】現用回線部4の構成要素については、11
は従来と同様の同期回路、15は現用フレーム信号10
5と現用マルチフレーム信号107を入力とし、フレー
ム番号を示す現用フレーム識別信号119を出力するフ
レーム識別回路、16は現用クロック信号103、現用
フレーム信号105及び予備フレーム信号106を入力
とし、1フレーム内のビット単位の遅延量を検出して現
用ビット遅延量信号121を出力するビット遅延量検出
回路、17は現用フレーム識別信号119と予備フレー
ム識別信号120を入力とし、フレーム単位の遅延量を
検出して現用フレーム遅延量信号123を出力するフレ
ーム遅延量検出回路、18は現用フレーム遅延量信号1
23と予備フレーム遅延量信号124を入力とし、現用
回線が予備回線に対して「進み回線」か「遅れ回線」か
を判定し、「進み」/「遅れ」に応じた遅延制御をする
現用遅延制御信号111を出力する遅延制御回路、19
は現用通信信号101、現用フレーム信号105、現用
クロック信号103、現用ビット遅延量信号121及び
現用遅延制御信号111を入力とし、現用通信信号10
1及び現用フレーム信号105に対して1フレーム内の
ビット単位遅延処理を行ってビット遅延現用通信信号1
25及びビット遅延現用フレーム信号127を出力する
ビット遅延回路、20はビット遅延現用通信信号12
5、ビット遅延現用フレーム信号127、現用クロック
信号103、現用フレーム遅延量信号123及び現用遅
延制御信号111を入力とし、ビット遅延現用通信信号
125及びビット遅延現用フレーム信号127に対して
フレーム単位遅延処理を行って調整後現用通信信号11
3及び調整後現用フレーム信号115を出力するフレー
ム遅延回路である。
【0030】予備回線部5は現用回線部4と同じ構成と
なっていて、その構成要素として同期回路11、フレー
ム識別回路15、ビット遅延量検出回路16、フレーム
遅延量検出回路17、遅延制御回路18、ビット遅延回
路19及びフレーム遅延回路20を有している。各構成
要素の内容は現用回線部4の相対応する構成要素と同様
であり詳細説明は省略する。
【0031】次に、本発明の実施例の動作について説明
する。予備回線部5の動作は現用回線部4の動作と同様
であり、また同期切替部3は従来例のそれと同様である
ので、以下の動作説明においては、予備回線部5及び同
期切替部3に関しては省略する。
【0032】現用回線部4は次のような動作をする。同
期回路11においては、従来例と同様に現用通信信号1
01に対する同期確立の処理がなされて、現用フレーム
信号105及び現用マルチフレーム信号107が生成さ
れる。
【0033】フレーム識別回路15は現用フレーム信号
105と現用マルチフレーム信号107を受けて、現用
マルチフレーム信号107を基準にして定められるフレ
ーム番号を判定する。例えば、現用マルチフレーム信号
107をリセット信号として現用フレーム信号105に
よってフレーム単位の計数を行い、現用マルチフレーム
信号107を基準としたフレーム番号を判定する。そし
て、計数結果によって判定されたフレーム番号を示す現
用フレーム識別信号119を生成する。
【0034】ビット遅延量検出回路16においては、現
用フレーム信号105をスタート信号とし、予備フレー
ム信号106をストップ信号にして、両信号の時間間隔
を現用クロック信号103によってビット単位で計数す
る。その計数結果、相対遅延時間差の内の1フレーム内
のビット単位の遅延時間差が検出され、現用ビット遅延
量信号121が生成される。
【0035】フレーム遅延量検出回路17においては、
マルチフレーム構成の各フレームタイミングにおいて、
現用フレーム識別信号119が示すフレーム番号と予備
フレーム識別信号120が示すフレーム番号との差を求
める演算が行われる。その演算結果、相対遅延時間差の
内の1マルチフレーム周期内のフレーム単位の遅延時間
差が検出され、現用フレーム遅延量信号123が生成さ
れる。
【0036】現用フレーム遅延量信号123と予備フレ
ーム遅延量信号124との大小比較が遅延制御回路18
で行われる。その比較結果によって、現用回線(自回
線)の予備回線(相手回線)に対する「進み」/「遅
れ」を判定して現用遅延制御信号111を生成する動作
は従来例の動作と同様である。
【0037】現用通信信号101及び現用フレーム信号
105はビット遅延回路19とフレーム遅延回路20に
よって遅延処理される。相対遅延時間差の内の1フレー
ム周期内のビット単位の遅延時間差に対する遅延処理が
ビット遅延回路19によって行われ、相対遅延時間差の
内の1マルチフレーム周期内のフレーム単位の遅延時間
差に対する遅延処理がフレーム遅延回路20によって行
われる。
【0038】ビット遅延回路19においては、現用遅延
制御信号111が「遅延可」を示す場合には、現用ビッ
ト遅延量信号121に相応する遅延時間だけ現用クロッ
ク信号103でビット単位に遅延処理される。「遅延不
可」を示す場合には、遅延時間零として遅延処理され
る。遅延処理後、ビット遅延現用通信信号125及びビ
ット遅延現用フレーム信号127が出力される。
【0039】フレーム遅延回路20においては、現用遅
延制御信号111が「遅延可」を示す場合には、現用フ
レーム遅延量信号123に相応する遅延時間だけフレー
ム単位に遅延処理される。「遅延不可」の場合には、遅
延時間零として遅延処理される。
【0040】以上の遅延処理動作によって、現用回線部
4から調整後現用通信信号113及び調整後現用フレー
ム信号115が出力されるが、相対遅延時間差を1フレ
ーム周期内のビット単位遅延時間差と、1マルチフレー
ム周期内のフレーム単位遅延時間差とに分割して遅延時
間調整処理する動作について、タイミング図を参照にし
て詳細説明する。
【0041】以下の動作説明は、現用回線が予備回線に
対して「進み回線」となっていて、その相対遅延時間差
が1マルチフレーム周期の半分以下となっている場合で
ある。1マルチフレームを構成しているフレーム数をN
として、N=16、相対遅延時間差をTとして、4フレ
ーム長≦T<5フレーム長の例について説明する。
【0042】図2は相対遅延時間差の調整処理動作に関
するタイミング図である。図2(A)は調整処理前のタ
イミングを示している。現用フレーム信号105が第8
フレームの状態にある時に予備フレーム信号106が第
3フレームから第4フレームに変わる状態にあり、現用
フレーム信号105から予備フレーム信号106までの
時間間隔がXビットで、予備フレーム信号106から現
用フレーム信号105までの時間間隔はYビットである
例を示している。
【0043】現用回線部4のビット遅延量検出回路16
は、現用フレーム信号105をスタート信号とし、予備
フレーム信号106をストップ信号として、その時間間
隔を現用クロック信号103で計数して現用ビット遅延
量がXビットであることを検出する。予備回線部5のビ
ット遅延量検出回路16は、予備フレーム信号106を
スタート信号とし、現用フレーム信号105をストップ
信号として、その時間間隔を予備クロック信号104で
計数して予備ビット遅延量がYビットであることを検出
する。
【0044】現用回線が予備回線に対して「進み回線」
となっているので、現用遅延制御信号111は「遅延
可」を示し、予備回線が現用回線に対して「遅れ回線」
となっているので、予備遅延制御信号112は「遅延不
可」を示している。この遅延制御に基づいて、現用通信
信号101及び現用フレーム信号105はビット遅延回
路19でXビット遅延処理され、予備通信信号102及
び予備フレーム信号106はビット遅延回路19で零ビ
ット遅延処理される(即ち、遅延されない)。この動作
により、1フレーム周期内のビット単位の相対遅延時間
差分(Xビット)について時間調整される。
【0045】図2(B)はビット遅延処理後のタイミン
グを示している。図2(B)に示されるように、ビット
遅延処理によって、ビット遅延現用フレーム信号127
の第8フレームとビット遅延予備フレーム信号128の
第4フレームがフレームタイミングとして一致してい
る。
【0046】現用回線部4のフレーム識別回路15にお
いて、現在のフレーム番号をIとして、I=8の判定が
なされる。この状態時において予備回線部5のフレーム
識別回路15によるフレーム番号判定結果は、フレーム
番号をJとして、J−1=3からJ=4へ変化する。
【0047】フレーム番号を示す現用フレーム識別信号
119と予備フレーム識別信号120は、フレーム遅延
量検出回路17で、(自回線のフレーム番号)−(相手
回線のフレーム番号)の減算処理がなされる。現用回線
部4のフレーム遅延量検出回路17においては、I−J
=8−4=4の演算がなされる(I<Jの場合は、(I
−J)+Nの演算がなされる)。この時、予備回線部5
のフレーム遅延量検出回路17においては、[J−(I
+1)]+N=(4−9)+16=11の演算がなされ
る(予備フレーム信号106がJ=4の状態において、
現用フレーム信号105はI=8からI+1=9へ変化
する。J=4<I+1=9である。J≧I+1の場合
は、J−(I+1)の演算である)。以上の動作によっ
て、4フレーム長の現用フレーム遅延量が検出され、1
1フレーム長の予備フレーム遅延量が検出される。
【0048】現用遅延制御信号111が「遅延可」を示
しているので、ビット遅延現用通信信号125及びビッ
ト遅延現用フレーム信号127はフレーム遅延回路20
において4フレーム長遅延処理される。この時、予備遅
延制御信号112は「遅延不可」を示しているので、ビ
ット遅延予備通信信号126及びビット遅延予備フレー
ム信号128はフレーム遅延回路20において零フレー
ム長遅延処理される(即ち、遅延されない)。この動作
により、1マルチフレーム周期内のフレーム単位の相対
遅延時間差分(4フレーム長)について時間調整され
る。
【0049】図2(C)はフレーム遅延処理後のタイミ
ングを示している。図2(C)に示されるように、ビッ
ト遅延処理とフレーム遅延処理の両遅延処理によって相
対遅延時間差に対する時間調整が行われて、調整後現用
フレーム信号115と調整後予備フレーム信号116と
の同期タイミングが一致している。
【0050】遅延制御回路18における回線の「進み」
/「遅れ」判定は、自回線のフレーム遅延量と相手回線
のフレーム遅延量の大小比較によって行われる。相対遅
延時間差が1マルチフレーム長の半分以下の場合には、
(自回線のフレーム遅延量)<(相手回線のフレーム遅
延量)の時に自回線が「進み」と判定し、(自回線のフ
レーム遅延量)>(相手回線のフレーム遅延量)の時に
自回線が「遅れ」と判定する。相対遅延時間差が1マル
チフレーム長の半分以上の場合には、上記の反対の判定
となる。上述の動作例においては、現用フレーム遅延量
(=4)<予備フレーム遅延量(=11)であるので現
用回線が「進み回線」、予備回線が「遅れ回線」と判定
されて、現用遅延制御信号111が「遅延可」を示し、
予備遅延制御信号112が「遅延不可」を示している。
【0051】以上の動作によって現用回線の信号を遅延
して相対遅延時間差に対する時間調整がなされる。予備
回線が現用回線に対して「進み回線」となっている場合
も同様の動作によって予備回線の信号を遅延して相対遅
延時間差に対する時間調整がなされる。
【0052】
【発明の効果】以上説明したように、本発明の同期切替
装置においては、最大1フレーム長だけビット単位で計
数する手段と、フレーム番号を判定して現用/予備のフ
レーム番号差を演算する手段とによって遅延量を検出す
ることができる。従って、遅延量検出用回路の規模が縮
小されるという効果がある。
【0053】また、最大1フレーム長までのビット単位
の可変遅延手段と、1マルチフレーム長まではフレーム
単位の可変遅延手段とによって時間調整処理することが
できる。従って、時間調整処理用回路が簡素になるとい
う効果がある。
【0054】更に、回線の「進み」/「遅れ」判定をフ
レーム単位で行うことができる。従って、時間調整に係
わる時間が短縮されるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の同期切替装置の構成図であ
る。
【図2】相対遅延時間差の調整処理動作に関するタイミ
ング図である。
【図3】従来の同期切替装置の構成図である。
【符号の説明】
1 現用回線部 2 予備回線部 3 同期切替部 4 現用回線部 5 予備回線部 11 同期回路 12 遅延量検出回路 13 遅延制御回路 14 遅延回路 15 フレーム識別回路 16 ビット遅延量検出回路 17 フレーム遅延量検出回路 18 遅延制御回路 19 ビット遅延回路 20 フレーム遅延回路 101 現用通信信号 102 予備通信信号 103 現用クロック信号 104 予備クロック信号 105 現用フレーム信号 106 予備フレーム信号 107 現用マルチフレーム信号 108 予備マルチフレーム信号 109 現用遅延量信号 110 予備遅延量信号 111 現用遅延制御信号 112 予備遅延制御信号 113 調整後現用通信信号 114 調整後予備通信信号 115 調整後現用フレーム信号 116 調整後予備フレーム信号 117 通信信号 118 クロック信号 119 現用フレーム識別信号 120 予備フレーム識別信号 121 現用ビット遅延量信号 122 予備ビット遅延量信号 123 現用フレーム遅延量信号 124 予備フレーム遅延量信号 125 ビット遅延現用通信信号 126 ビット遅延予備通信信号 127 ビット遅延現用フレーム信号 128 ビット遅延予備フレーム信号

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 現用回線と予備回線の両回線でマルチフ
    レーム構成の通信信号及びクロック信号を受信し、現用
    回線の通信信号と予備回線の通信信号との相対遅延時間
    差について、現用回線の通信信号に対する遅延時間差調
    整処理をする現用回線部と、予備回線の通信信号に対す
    る遅延時間差調整処理をする予備回線部と、遅延時間差
    調整処理後において、現用回線の通信信号及びクロック
    信号と予備回線の通信信号及びクロック信号とを無瞬断
    切替えする同期切替部とを有する同期切替装置におい
    て、前記現用回線部と前記予備回線部の各々が、前記通
    信信号を受けて、フレーム同期を確立してフレーム信号
    を出力し、更にマルチフレーム同期を確立してマルチフ
    レーム信号を出力する同期手段と; 前記フレーム信号
    と前記マルチフレーム信号を受けて、前記マルチフレー
    ム信号を基準にして定められるフレーム番号を判定して
    フレーム識別信号を出力するフレーム識別手段と; 前
    記フレーム信号と相手回線側(現用回線部については予
    備回線側、予備回線部については現用回線側)の前記フ
    レーム信号を受けて、前記相対遅延時間差に係わる1フ
    レーム周期内のビット単位の遅延量を検出してビット遅
    延量信号を出力するビット遅延量検出手段と; 前記フ
    レーム識別信号と相手回線側の前記フレーム識別信号を
    受けて、前記相対遅延時間差に係わるフレーム単位の遅
    延量を検出してフレーム遅延量信号を出力するフレーム
    遅延量検出手段と; 前記フレーム遅延量信号と相手回
    線側の前記フレーム遅延量信号を受けて、回線の「進
    み」/「遅れ」を判定し、「進み」/「遅れ」判定に相
    応して「遅延可」/「遅延不可」を示す遅延制御信号を
    出力する遅延制御手段と; 前記遅延制御信号による
    「遅延可」又は「遅延不可」の制御に基づいて、前記ビ
    ット遅延量信号に相応するビット単位の遅延処理を、又
    は遅延零の遅延処理を前記通信信号及び前記フレーム信
    号に対して行ってビット遅延通信信号及びビット遅延フ
    レーム信号を出力するビット遅延手段と; 前記遅延制
    御信号による「遅延可」又は「遅延不可」の制御に基づ
    いて、前記フレーム遅延量信号に相応するフレーム単位
    の遅延処理を、又は遅延零の遅延処理を前記ビット遅延
    通信信号及び前記ビット遅延フレーム信号に対して行っ
    て調整後通信信号及び調整後フレーム信号を出力するフ
    レーム遅延手段と; を具備することを特徴とする同期
    切替装置。
JP5204734A 1993-07-27 1993-07-27 同期切替装置 Expired - Fee Related JP2590694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5204734A JP2590694B2 (ja) 1993-07-27 1993-07-27 同期切替装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5204734A JP2590694B2 (ja) 1993-07-27 1993-07-27 同期切替装置

Publications (2)

Publication Number Publication Date
JPH0746229A JPH0746229A (ja) 1995-02-14
JP2590694B2 true JP2590694B2 (ja) 1997-03-12

Family

ID=16495435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5204734A Expired - Fee Related JP2590694B2 (ja) 1993-07-27 1993-07-27 同期切替装置

Country Status (1)

Country Link
JP (1) JP2590694B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327986B1 (ko) * 1997-12-20 2002-08-08 주식회사 하이닉스반도체 웨이트-플레그를이용한딜레이트래픽프레임의선택방법
JP5891086B2 (ja) * 2012-03-28 2016-03-22 株式会社日立産機システム 通信制御システム、通信制御装置、および被制御装置

Also Published As

Publication number Publication date
JPH0746229A (ja) 1995-02-14

Similar Documents

Publication Publication Date Title
KR870001725A (ko) 비데오신호 처리장치
JP2590694B2 (ja) 同期切替装置
JP2856118B2 (ja) Pll回路
JP2525103B2 (ja) Fm多重放送受信機
JP2959520B2 (ja) 同期保護装置
JP2762855B2 (ja) フレーム同期保護回路
JP2785736B2 (ja) ディジタル通信システムにおける自動遅延調整回路及び調整方法
JP2715953B2 (ja) 同期回路
JP2682438B2 (ja) クロック冗長系切替時の送信伝送フレーム補正方式
JPH07131435A (ja) Apsチャネル取り込み回路
JP3521275B2 (ja) 位相合わせ装置
JP3172052B2 (ja) タイミング抽出回路
JPH07303100A (ja) 信号同期制御回路
JPH01314483A (ja) テレビジョン信号受信装置
JP2002176418A (ja) フレーム同期回路
JP2730405B2 (ja) 同期切替方式
JP2697557B2 (ja) マルチフレーム位相自動制御回路
JP2713009B2 (ja) 遅延時間差吸収装置
JPH04239832A (ja) フレーム同期回路
JP2001285272A (ja) 信号受信装置
JPH0548597A (ja) フレーム同期装置
JPH05219027A (ja) 同期切替方式
JPH04357730A (ja) シリアル伝送の同期化装置
JPH0568030A (ja) 同期回路
JPS6272241A (ja) フレ−ム同期装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees