JP2730405B2 - 同期切替方式 - Google Patents

同期切替方式

Info

Publication number
JP2730405B2
JP2730405B2 JP4152929A JP15292992A JP2730405B2 JP 2730405 B2 JP2730405 B2 JP 2730405B2 JP 4152929 A JP4152929 A JP 4152929A JP 15292992 A JP15292992 A JP 15292992A JP 2730405 B2 JP2730405 B2 JP 2730405B2
Authority
JP
Japan
Prior art keywords
working
frame pulse
frame
spare
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4152929A
Other languages
English (en)
Other versions
JPH05327680A (ja
Inventor
雅之 大田和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4152929A priority Critical patent/JP2730405B2/ja
Publication of JPH05327680A publication Critical patent/JPH05327680A/ja
Application granted granted Critical
Publication of JP2730405B2 publication Critical patent/JP2730405B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は同期切替方式に関し、特
にマルチフレーム構成を持つ信号列を現用及び予備回線
に伝送し、伝送経路の違いにより生じる相対遅延時間差
を自動にしかも最適に調整して切り替えを行う同期切替
方式に関する。
【0002】
【従来の技術】従来の同期切替方式を図6を参照して説
明する。同図は従来のブロック図である。101はフレ
ーム同期回路であり、現用回線側では現用クロック1と
現用信号列2を入力し、フレーム同期を確立し現用フレ
ームパルス5を出力する。又、予備回線側では予備クロ
ック3と予備信号列4を入力し、フレーム同期を確立し
予備フレームパルス6を出力する。102はマルチフレ
ーム同期回路であり、現用回線側では現用クロック1,
現用信号列2及び現用フレームパルス5を入力し、マル
チフレーム同期を確立し現用マルチフレームパルス7を
出力する。又、予備回線側では予備クロック3,予備信
号列4及び予備フレームパルス6を入力し、マルチフレ
ーム同期を確立し予備マルチフレームパルス8を出力す
る。
【0003】一方、112は計数回路であり、現用回線
側では現用クロック1により現用マルチフレームパルス
7をスタート信号として、予備マルチフレームパルス8
をストップ信号としてそれぞれ入力し、現用マルチフレ
ームパルス7を基準にして現用・予備間の相対遅延時間
差を計数し現用計数結果29を出力する。又、予備回線
側では予備クロック3により予備マルチフレームパルス
8をスタート信号として、現用マルチフレームパルス7
をストップ信号としてそれぞれ入力し、予備マルチフレ
ームパルス8を基準にして現用・予備間の相対遅延時間
差を計数し予備計数結果30を出力する。
【0004】113は比較回路であり、現用回線側では
現用計数結果29と予備計数結果30を比較し、現用比
較結果31を出力する。又、予備回線側では予備計数結
果30と現用計数結果29を比較し、予備比較結果32
を出力する。114は遅延回路であり、現用回線側では
現用比較結果31及び現用計数結果29により、現用ク
ロック1を用いて、現用信号列2と現用フレームパルス
5に対して遅延を与え、現用第一の信号列13、現用第
一のフレームパルス14を出力する。又、予備回線側で
は予備比較結果32及び予備計数結果30により、予備
クロック3を用いて、予備信号列4と予備フレームパル
ス6に対して遅延を与え、予備第一の信号列16、予備
第一のフレームパルス17を出力する。
【0005】前記フレーム同期回路101,マルチフレ
ーム同期回路102,計数回路112,比較回路11
3,遅延回路114で現用回線部109を構成する。同
様に、フレーム同期回路101,マルチフレーム同期回
路102,計数回路112,比較回路113,遅延回路
114で予備回線部110を構成する。111は同期切
替回路であり、現用回線側の現用クロック1,第一のフ
レームパルス14,第一の信号列13と、予備回線側の
予備クロック3,第一のフレームパルス17,第一の信
号列16を入力し、現用・予備間の無瞬断同期切替を行
いクロック27及び信号列28を出力する。
【0006】
【発明が解決しようとする課題】上述した従来の同期切
替方式では、最大1マルチフレーム長(ビット)になる
現用・予備間の相対遅延時間差を計数し、最大1マルチ
フレーム長の可変遅延回路を用意し、現用・予備間の遅
延調整を行い、現用・予備間の無瞬断同期切替を行って
いた。このようにマルチフレーム単位で現用回線と予備
回線の相対遅延時間差を計数し、調整しているため、計
数回路として1マルチフレーム長の計数を行う必要が有
り、又お互いに周期の長い現用マルチフレームパルスと
予備のマルチフレームパルスどうしを比較する必要が有
るために、効率も悪く、調整にかかる時間もより多く必
要になるという問題が生じている。本発明の目的は、相
対遅延時間差を自動的に調整して同期切替を行うことを
可能にした同期切替方式を提供することにある。
【0007】
【課題を解決するための手段】本発明は、現用回線部
と、予備回線部と、同期切替回路とを備えている。現用
回線部は、現用信号列と現用クロックを入力し、フレー
ム同期を確立して現用フレームパルスを出力するフレー
ム同期回路と、現用信号列と現用クロック及び現用フレ
ームパルスを入力し、マルチフレーム同期を確立して現
用マルチフレームパルスを出力するマルチフレーム同期
回路と、現用クロックにより現用フレームパルスと予備
フレームパルスの相対遅延時間差を現用フレームパルス
を基準に計数し、現用第一の計数結果を出力する第一の
計数回路と、現用第一の計数結果と予備第一の計数結果
を比較し、現用第一の比較結果を出力する第一の比較回
路と、現用第一の比較結果及び現用第一の計数結果によ
り現用クロックを用いて現用信号列,現用フレームパル
ス及び現用マルチフレームパルスに対して1フレーム以
内の遅延を与え、第一の信号列,第一のフレームパルス
及び第一のマルチフレームパルスを出力する第一の遅延
回路と、現用クロック及び第一のフレームパルスにより
現用第一のマルチフレームパルスと予備第一のマルチフ
レームパルスの相対遅延時間差を現用第一のマルチフレ
ームパルスを基準に計数し、現用第二の計数結果を出力
する第二の計数回路と、現用第二の計数結果と予備第二
の計数結果を比較し、現用第二の比較結果を出力する第
二の比較回路と、現用第二の比較結果及び現用第二の計
数結果により現用クロックを用いて、第一の信号列と第
一のフレームパルスに対して1フレーム単位の遅延を与
え、第二の信号列と第二のフレームパルスを出力する第
二の遅延回路を含んでいる。
【0008】又、予備回線部は、予備信号列と予備クロ
ックを入力し、フレーム同期を確立して予備フレームパ
ルスを出力するフレーム同期回路と、予備信号列,予備
クロック及び予備フレームパルスを入力し、マルチフレ
ーム同期を確立して予備マルチフレームパルスを出力す
るマルチフレーム同期回路と、予備クロックにより予備
フレームパルスと現用フレームパルスの相対遅延時間差
を予備フレームパルスを基準に計数し、予備第一の計数
結果を出力する第一の計数回路と、予備第一の計数結果
と現用第一の計数結果を比較し、予備第一の比較結果を
出力する第一の比較回路と、予備第一の比較結果及び予
備第一の計数結果により予備クロックを用いて予備信号
列,予備フレームパルス及び予備マルチフレームパルス
に対して1フレーム以内の遅延を与え、第一の信号列,
第一のフレームパルス及び第一のマルチフレームパルス
を出力する第一の遅延回路と、予備クロック及び第一の
フレームパルスにより予備第一のマルチフレームパルス
と現用第一のマルチフレームパルスの相対遅延時間差を
予備第一のマルチフレームパルスを基準に計数し、予備
第二の計数結果を出力する第二の計数回路と、予備第二
の計数結果と現用第二の計数結果を比較し、予備第二の
比較結果を出力する第二の比較回路と、予備第二の比較
結果及び予備第二の計数結果により予備クロックを用い
て、第一の信号列と第一のフレームパルスに対して1フ
レーム単位の遅延を与え、第二の信号列と第二のフレー
ムパルスを出力する第二の遅延回路を含んでいる。更
に、同期切替回路は、現用クロック,現用第二のフレー
ムパルス,現用第二の信号列と、予備クロック,予備第
二のフレームパルス,予備第二の信号列を入力し、現用
・予備間の無瞬断同期切替を行い、クロックと信号列を
出力する。
【0009】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例を示すブロック図である。
101はフレーム同期回路であり、現用回線側では現用
クロック1と現用信号列2を入力し、フレーム同期を確
立し現用フレームパルス5を出力する。又、予備回線側
では予備クロック3と予備信号列4を入力し、フレーム
同期を確立し予備フレームパルス6を出力する。102
はマルチフレーム同期回路であり、現用回線側では現用
クロック1と現用信号列2及び現用フレームパルス5を
入力し、マルチフレーム同期を確立し現用マルチフレー
ムパルス7を出力する。又、予備回線側では予備クロッ
ク3と予備信号列4及び予備フレームパルス6を入力
し、マルチフレーム同期を確立し予備マルチフレームパ
ルス8を出力する。
【0010】103は第一の計数回路であり、現用回線
側では現用クロック1により現用フレームパルス5をス
タート信号として、予備フレームパルス6をストップ信
号としてそれぞれ入力し、現用フレームパルス5を基準
にして1フレーム内の相対遅延時間差を計数し、現用第
一の計数結果9を出力する。又、予備回線側では予備ク
ロック3により予備フレームパルス6をスタート信号と
して、現用フレームパルス5をストップ信号としてそれ
ぞれ入力し、予備フレームパルス6を基準にして1フレ
ーム内の相対遅延時間差を計数し、予備第一の計数結果
10を出力する。104は第一の比較回路であり、現用
回線側では現用第一の計数結果9と予備第一の計数結果
10を比較し、現用第一の比較結果11を出力する。
又、予備回線側では予備第一の計数結果10と現用第一
の計数結果9を比較し、予備第一の比較結果12を出力
する。
【0011】105は第一の遅延回路であり、現用回線
側では現用第一の比較結果11及び現用第一の計数結果
9により、現用クロック1を用いて現用信号列2,現用
フレームパルス5及び現用マルチフレームパルス7に対
して1フレーム以内の遅延を与え、現用第一の信号列1
3,現用第一のフレームパルス14及び現用第一のマル
チフレームパルス15を出力する。又、予備回線側では
予備第一の比較結果12及び予備第一の計数結果10に
より、予備クロック3を用いて予備信号列4,予備フレ
ームパルス6及び予備マルチフレームパルス8に対して
1フレーム以内の遅延を与え、予備第一の信号列16,
予備第一のフレームパルス17及び第一のマルチフレー
ムパルス18を出力する。
【0012】106は第二の計数回路であり、現用回線
側では現用クロック1及び現用第一のフレームパルス1
4により現用第一のマルチフレームパルス15をスター
ト信号として、予備第一のマルチフレームパルス18を
ストップ信号としてそれぞれ入力し、現用第一のマルチ
フレームパルス15を基準にしてフレーム単位の相対遅
延時間差を計数し、現用第二の計数結果19を出力す
る。又、予備回線側では予備クロック3により予備第一
のフレームパルス17をスタート信号として、現用第一
のフレームパルス15をストップ信号としてそれぞれ入
力し、予備第一のフレームパルス17を基準にしてフレ
ーム単位の相対遅延時間差を計数し、予備第二の計数結
果20を出力する。
【0013】107は第二の比較回路であり、現用回線
側では現用第二の計数結果19と予備第二の計数結果2
0を比較し、現用第二の比較結果21を出力する。又、
予備回線側では予備第二の計数結果20と現用第二の計
数結果19を比較し、予備第2の比較結果22を出力す
る。108は第二の遅延回路であり、現用回線側では現
用第二の比較結果21及び現用第二の計数結果19によ
り、現用クロック1を用いて現用第一の信号列13と現
用第1のフレームパルス15に対して1フレーム単位の
遅延を与え、現用第二のフレームパルス23,現用第二
の信号列24を出力する。又、予備回線側では予備第二
の比較結果22及び予備第二の計数結果20により、予
備クロック3を用いて予備第一の信号列と予備第一のフ
レームパルス17に対して1フレーム単位の遅延を与
え、予備第二のフレームパルス25、現用第二の信号列
26を出力する。
【0014】尚、前記フレーム同期回路101,マルチ
フレーム同期回路102,第一の計数回路103,第一
の比較回路104,第一の遅延回路105,第二の計数
回路106,第二の比較回路107及び第二の遅延回路
108で現用回線部109を構成する。同様に、フレー
ム同期回路101,マルチフレーム同期回路102,第
一の計数回路103,第一の比較回路104,第一の遅
延回路105,第二の計数回路106,第二の比較回路
107及び第二の遅延回路108で予備回線部110を
構成する。111は同期切替回路であり、現用回線側の
現用クロック1,第二のフレームパルス23,第二の信
号列24と、予備回線側の予備クロック3,第二のフレ
ームパルス25,第二の信号列26を入力し、現用・予
備間の無瞬断同期切替を行いクロック27と信号列28
を出力する。
【0015】次に、図1に示した構成の動作を図2〜図
5のタイミングチャートを参照して説明する。図2は、
現用フレームパルスより予備フレームパルスが遅れた場
合のタイミングチャート。図3は予備フレームパルスよ
り現用フレームパルスが遅れた場合のタイミングチャー
ト。図4は現用マルチフレームパルスより予備マルチフ
レームパルスが遅れた場合のタイミングチャートで、第
一の遅延回路出力後の状態である。図5は予備マルチフ
レームパルスより現用マルチフレームパルスが遅れた場
合のタイミングチャートで、第一の遅延回路出力後の状
態である。
【0016】最初にフレーム内の遅延調整について説明
する。送信側では、同一信号を現用信号列2と予備信号
列4として送信する。現用信号列2は現用回線部109
のフレーム同期回路101においてフレーム同期が、又
マルチフレーム同期回路102においてマルチフレーム
同期がそれぞれ確立される。一方、予備信号列4は予備
回線部110のフレーム同期回路101においてフレー
ム同期が、又マルチフレーム同期回路102においてマ
ルチフレーム同期がそれぞれ確立される。現用フレーム
パルス5と予備フレームパルス6の相対遅延時間差は、
現用側は現用フレームパルス5を、予備側は予備フレー
ムパルス7をそれぞれ基準にして計数され、現用第一の
計数結果9(=xビット)、予備第一の計数結果10
(=yビット)として出力される。
【0017】今、図2に示すように現用フレームパルス
5(図2(a))より、予備フレームパルス6(図2
(b))が遅れている場合、計数結果を比較するとx<
yとなる。このことは、現用側の第一の遅延回路で遅延
量を与えた場合の方が、与える遅延量が少なくてすむこ
とを示している。現用回線部109の第一の比較回路1
04は、自回線(=現用回線)の方が時間的に進んでい
ると判断し、現用第一の比較結果11を出力する。又、
予備回線部110の第一の比較回路104は、自回線
(=予備回線)の方が時間的に遅れていると判断し、予
備第一の比較結果12を出力する。
【0018】現用回線部109の第一の遅延回路105
は、現用第一の計数結果9(x=ビット)と、現用第一
の比較結果11(=進み)により、現用信号列2,現用
マルチフレームパルス7及び現用フレームパルス5(図
2(a))に対してxビット分遅延を与え、現用第一の
信号列13,現用第一のマルチフレームパルス15及び
現用第一のフレームパルス14(図2(c))として出
力する。一方、予備回線部110の第一の遅延回路10
5は、予備第一の比較結果12(=遅れ)により、予備
信号列4,予備マルチフレームパルス8及び予備フレー
ムパルス6(図2(b))に対して“0”ビット分遅
延、即ち、遅延させないで予備第一の信号列16,予備
第一のマルチフレームパルス18及び予備第一のフレー
ムパルス17(=予備フレームパルス6)として出力さ
せる。
【0019】図3に示すように現用回線側の方が遅れて
いる場合は、計数結果として、x>yとなるので現用第
一の比較結果9(=遅れ)、予備第一の比較結果10
(=進み)となる。この結果、現用回線部109の第一
遅延回路105は、遅延量を“0”として与え、即ち、
遅延させず、予備回線部110の第一の遅延回路105
はyビット分の遅延量を与える。又、現用回線,予備回
線のフレーム間の相対遅延時間差=0(=x=y)の場
合、どちらの第一の遅延回路とも遅延は与えない。
【0020】次にフレーム単位の遅延調整について説明
する。現用第一のマルチフレームパルス15と予備第一
のマルチフレームパルス18の相対遅延時間差は、現用
側は現用第一のマルチフレームパルス15を、予備側は
予備第一のマルチフレームパルス18をそれぞれ基準に
して計数され、現用第二の計数結果19(=Xフレー
ム),予備第二の計数結果20(=Yフレーム)として
出力される。今、図4に示すように現用第一のマルチフ
レームパルス15(図4(b))より、予備第一のマル
チフレームパルス18(図4(d))が遅れている場
合、計数結果を比較するとX<Yとなる。このことは、
現用側の第一の現用信号列13(=現用信号列2)より
も予備側の第一の予備信号列16(=予備信号列4)の
方が遅れていることを示している。この時点では、既
に、フレーム内の遅延調整が済んでいるので、現用第一
のフレームパルス14(図4(a))=予備第一のフレ
ームパルス17(図4(c))となっている。
【0021】現用回線部109の第二の比較回路107
は、自回線(=現用回線)の方が時間的に進んでいると
判断し、現用第二の比較結果21を出力する。又、予備
回線部110の第二の比較回路107は、自回線(=予
備回線)の方が時間的に遅れていると判断し、予備第二
の比較結果22を出力する。現用回線部109の第二の
遅延回路108は、現用第二の計数結果19(=Xフレ
ーム)と現用第二の比較結果21(=進み)により、現
用第一の信号列13,現用第一のフレームパルス14
(図4(b))に対してXフレーム分遅延を与え、現用
第2の信号列24,現用第二のフレームパルス23(図
4(e))として出力する。一方、予備回線部110の
第二の遅延回路108は、予備第二の比較結果22(=
遅れ)により、予備第一の信号列16,予備第一のフレ
ームパルス17(図4(d))に対して“0”フレーム
分遅延、即ち、遅延させないで予備第二の信号列26,
予備第二のフレームパルス25(=予備第一のフレーム
パルス17)として出力させる。
【0022】図5に示すように現用回線側の方が遅れて
いる場合は、計数結果として、X>Yとなるので現用第
二の比較結果21(=遅れ)、予備第二の比較結果22
(=進み)となる。この結果、現用回線部109の第二
遅延回路108は、遅延量を“0”として与え、即ち、
遅延させず、予備回線部110の第二の遅延回路108
はYフレーム分の遅延量を与える。又、現用回線,予備
回線のフレーム間の相対遅延時間差=0(=X=Y)の
場合、どちらの第二の遅延回路とも遅延は与えない。回
線切替回路111の入力では、現用回線と予備回線の相
対遅延時間差は“0”となっているので現用・予備間の
無瞬断切替は可能で有る。
【0023】ここで前記実施例では、図2及び図4の場
合について説明したが、図3、図5の組み合わせ、或い
は図2、図5の組み合わせ等の場合についても同様の効
果があることは言うまでもない。又、周波数変動等に伴
う遅延量の変動については、遅延回路内に保護回路を設
け計数結果に対して保護を行い、かつ同期切替回路内に
遅延変動吸収回路を設ける事で対応することはできる。
【0024】
【発明の効果】以上説明したように本発明は、現用・予
備にそれぞれフレーム内、フレーム単位の相対遅延時間
計数する回路を設け、現用・予備どちらが遅れているか
判断する手段を設けたので、計数回路については、フレ
ーム長分とNフレーム分の二つの計数回路を設けること
で済み、しかも遅延量を最適に設定することが容易に可
能で、全て自動に設定することが可能で有るという同期
切替方式を提供できる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】〜
【図5】図1の構成の動作を説明するためのタイミング
チャートである。
【図6】従来の同期切替方式のブロック図である。
【符号の説明】
101 フレーム同期回路 102 マルチフレーム同期回路 103 第一の計数回路 104 第一の比較回路 105 第一の遅延回路 106 第二の計数回路 107 第二の比較回路 108 第二の遅延回路 109 現用回線部 110 予備回線部 111 同期切替回路

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 Nフレーム(N:2以上の整数)で1マ
    ルチフレームを構成する信号列を現用及び予備回線に伝
    送し、伝送経路の違いにより生じる相対遅延時間差を調
    整し、無瞬断で現用回線より予備回線に切替る同期切替
    方式において、現用回線部は、現用信号列と現用クロッ
    クを入力し、フレーム同期を確立して現用フレームパル
    スを出力するフレーム同期回路と、現用信号列と現用ク
    ロック及び現用フレームパルスを入力し、マルチフレー
    ム同期を確立して現用マルチフレームパルスを出力する
    マルチフレーム同期回路と、現用クロックにより現用フ
    レームパルスと予備フレームパルスの相対遅延時間差を
    現用フレームパルスを基準に計数し、現用第一の計数結
    果を出力する第一の計数回路と、現用第一の計数結果と
    予備第一の計数結果を比較し、現用第一の比較結果を出
    力する第一の比較回路と、現用第一の比較結果及び現用
    第一の計数結果により現用クロックを用いて現用信号
    列,現用フレームパルス及び現用マルチフレームパルス
    に対して1フレーム以内の遅延を与え、第一の信号列,
    第一のフレームパルス及び第一のマルチフレームパルス
    を出力する第一の遅延回路と、現用クロック及び第一の
    フレームパルスにより現用第一のマルチフレームパルス
    と予備第一のマルチフレームパルスの相対遅延時間差を
    現用第一のマルチフレームパルスを基準に計数し、現用
    第二の計数結果を出力する第二の計数回路と、現用第二
    の計数結果と予備第二の計数結果を比較し、現用第二の
    比較結果を出力する第二の比較回路と、現用第二の比較
    結果及び現用第二の計数結果により現用クロックを用い
    て、第一の信号列と第一のフレームパルスに対して1フ
    レーム単位の遅延を与え、第二の信号列と第二のフレー
    ムパルスを出力する第二の遅延回路を含み、一方予備回
    線部は、予備信号列と予備クロックを入力し、フレーム
    同期を確立して予備フレームパルスを出力するフレーム
    同期回路と、予備信号列,予備クロック及び予備フレー
    ムパルスを入力し、マルチフレーム同期を確立して予備
    マルチフレームパルスを出力するマルチフレーム同期回
    路と、予備クロックにより予備フレームパルスと現用フ
    レームパルスの相対遅延時間差を予備フレームパルスを
    基準に計数し、予備第一の計数結果を出力する第一の計
    数回路と、予備第一の計数結果と現用第一の計数結果を
    比較し、予備第一の比較結果を出力する第一の比較回路
    と、予備第一の比較結果及び予備第一の計数結果により
    予備クロックを用いて予備信号列,予備フレームパルス
    及び予備マルチフレームパルスに対して1フレーム以内
    の遅延を与え、第一の信号列,第一のフレームパルス及
    び第一のマルチフレームパルスを出力する第一の遅延回
    路と、予備クロック及び第一のフレームパルスにより予
    備第一のマルチフレームパルスと現用第一のマルチフレ
    ームパルスの相対遅延時間差を予備第一のマルチフレー
    ムパルスを基準に計数し、予備第二の計数結果を出力す
    る第二の計数回路と、予備第二の計数結果と現用第二の
    計数結果を比較し、予備第二の比較結果を出力する第二
    の比較回路と、予備第二の比較結果及び予備第二の計数
    結果により予備クロックを用いて、第一の信号列と第一
    のフレームパルスに対して1フレーム単位の遅延を与
    え、第二の信号列と第二のフレームパルスを出力する第
    二の遅延回路を含み、現用クロック,現用第二のフレー
    ムパルス,現用第二の信号列と、予備クロック,予備第
    二のフレームパルス,予備第二の信号列を入力し、現用
    ・予備間の無瞬断同期切替を行い、クロックと信号列を
    出力する同期切替回路とを有することを特徴とする同期
    切替方式。
JP4152929A 1992-05-20 1992-05-20 同期切替方式 Expired - Fee Related JP2730405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4152929A JP2730405B2 (ja) 1992-05-20 1992-05-20 同期切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4152929A JP2730405B2 (ja) 1992-05-20 1992-05-20 同期切替方式

Publications (2)

Publication Number Publication Date
JPH05327680A JPH05327680A (ja) 1993-12-10
JP2730405B2 true JP2730405B2 (ja) 1998-03-25

Family

ID=15551233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4152929A Expired - Fee Related JP2730405B2 (ja) 1992-05-20 1992-05-20 同期切替方式

Country Status (1)

Country Link
JP (1) JP2730405B2 (ja)

Also Published As

Publication number Publication date
JPH05327680A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
JPH07202839A (ja) デジタル情報パケットのアライメントのための回路と方法
JPS6214546A (ja) 準同期バツフア制御方式
JP3034746B2 (ja) 位相調節装置と位相調節方法
JP2730405B2 (ja) 同期切替方式
JPH05219027A (ja) 同期切替方式
JP2697557B2 (ja) マルチフレーム位相自動制御回路
JP2704102B2 (ja) クロック同期方式
JP3496658B2 (ja) 無瞬断切替方法および無瞬断切替装置
JP2590694B2 (ja) 同期切替装置
JP2872011B2 (ja) Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置
JP3521275B2 (ja) 位相合わせ装置
JP2671824B2 (ja) 遅延調整装置
JP3072494B2 (ja) 並列形フレーム同期回路のチャネル選択状態のモニタ回路
JP3427769B2 (ja) ワンダー吸収回路
JP2507978B2 (ja) 回線切替装置
JP3196891B2 (ja) フレーム位相同期/ビット位相同期回路
JP2707803B2 (ja) 同期切替方式
JP3102164B2 (ja) デスタッフ回路
JP2713009B2 (ja) 遅延時間差吸収装置
JPH04304725A (ja) 伝送路切替方式
JPH10154972A (ja) 無瞬断切替方式
JPH0444854B2 (ja)
JPH09162880A (ja) セル位相同期保護回路
JPS6365741A (ja) 再生中継回路
JPH04196838A (ja) 回線品質監視装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees