JPH07202839A - デジタル情報パケットのアライメントのための回路と方法 - Google Patents

デジタル情報パケットのアライメントのための回路と方法

Info

Publication number
JPH07202839A
JPH07202839A JP6306758A JP30675894A JPH07202839A JP H07202839 A JPH07202839 A JP H07202839A JP 6306758 A JP6306758 A JP 6306758A JP 30675894 A JP30675894 A JP 30675894A JP H07202839 A JPH07202839 A JP H07202839A
Authority
JP
Japan
Prior art keywords
signal
information packet
stretch
signals
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6306758A
Other languages
English (en)
Inventor
Hendricus M H Bontekoe
マリア ハイアシンザス ボンテコー ヘンドリカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07202839A publication Critical patent/JPH07202839A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【目的】 本件発明は、特定の情報源により生成される
情報に基づいてタイミングクロック信号を発生すること
なく、又は、システム同期タイミングクロックを利用す
ることなく、情報パケットあるいは多数の情報フレーム
をアライメントするための回路を提供することを目的と
する。 【構成】 本件発明のフレームアライナは、同期信号発
生器と遅延制御回路により制御される複数のフレーム検
出器とストレッチ回路と可変遅延装置とからなる。一実
施例における遅延制御回路は、情報パケット信号の開始
と最後に受信された情報パケット信号の開始に続くある
時間間隔により定義される時間間隔に対する各情報パケ
ット信号を遅延させる。このようにして各情報パケット
信号は対応する時間間隔遅延させられ複数の情報パケッ
ト信号を互いにアライメントすることが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の分野】本発明は、デジタル信号マルチプレクサ
に関し、特にフレームアライメントデジタル情報パケッ
トに作用するマルチプレクサに関する。
【0002】
【発明の背景】遠隔通信システム及び他の情報通信シス
テムでは、共通の通信チャンネル上に多くの情報信号を
同時に送信するためにデジタル情報のマルチプレクシン
グが利用される。そのようなシステムで、異なる情報源
からのデジタル情報は、宛先受信器までチャンネル上を
送信するためにインターリーブされあるいは同期して単
一信号にマルチプレクスされる。受信器は、受信信号を
元の分離された情報信号にデマルチプレクスする。
【0003】デジタル情報を離散的なシーケンスあるい
はパケットに構成するシステムでは、情報パケットがマ
ルチプレクスされ送信される前にアライメント(整列)
されることが必要である。そのようなシステムの1つ
は、音声、ビデオ、及び他のデジタル情報を送信するた
めに使用される同期デジタル階層(SDH)である。S
DHについての一般的な記述はCCITTリコメンデー
ションG.707−709(ページ107−174)
(1989)に見つけられる。SDHシステムでは、情
報を送信する1つの方法は同期転送モジュールレベル1
フレーム(STM−1フレーム)で情報を送信すること
である。各STM−1フレームはポインタとオーバヘッ
ド情報を含む81バイトのヘッダと、メッセージ情報を
含む2349バイトのペイロードとを含む。STM−1
フレームは155.52Mビット/sで送信される。4
つのSTM−1フレームが結合され単一の同期転送モジ
ュールレベル4(STM−4)フレームを形成する。こ
のようにして、4つのSTM−1フレームを共通のチャ
ンネル上を同時に送信できる。
【0004】STM−4フレームを形成するために、4
つのSTM−1フレームの2349バイトのペイロード
はアライメントされ、STM−4フレームのペイロード
にマルチプレクスされる。同様にして、16個のSTM
−1フレームのペイロードあるいは4個のSTM−4フ
レームあるいはそれらの等価物がアライメントされ、同
期転送モジュールレベル16フレーム(STM−16フ
レーム)にマルチプレクスされる。同期転送モジュール
の一般的記述はCCITTリコメンデーションG.70
8セクション2.2.7−4.2.3ページ113−1
17(1989)に見つけられる。しかしながら、ST
M−1フレームの生成は同時には起きず、従ってフレー
ムのアライメントのある態様が4つのSTM−1フレー
ムをSTM−4フレームに、あるいは16個のSTM−
1フレームをSTM−16フレームに変換するために要
求される。
【0005】加えて、マルチプレクサで情報信号をイン
ターリーブする動作の適当なタイミングを維持するため
の種々の方法があり、それはフレームアライメント回路
の処理の際に考慮されなければならない。ある従来技術
の方法では、基準信号の各々が同期してマルチプレクサ
回路に供給されるようにシステムワイド同期タイミング
クロックが利用される。この技術の欠点は、異なる情報
源の同期を維持するために通信オーバーヘッドと複雑な
ハードウェアが必要なことである。更に、この方法は、
情報源が、自由にランしていて容易に同期がとれない、
SDHシステムのような情報システムには適用できない
ことである。
【0006】マルチプレクサにタイミング基準を提供す
る他の方法では、同期マルチプレクスのためのタイミン
グ基準を提供するために特定の情報源からの特定の情報
ストリームが利用される。しかしながら、この技術に
は、タイミング信号を発生するために使用される情報ス
トリームが失われ、あるいは割り込みがなされるとマル
チプレクサが通常のように動作することができないとい
う欠点がある。
【0007】従って、特定の情報源により生成される情
報に基づいてタイミングクロック信号を発生することな
く、あるいはシステム同期タイミングクロックを利用す
ることなく、情報パケットあるいは多数の情報フレーム
をアライメントするための回路は有用性がある。
【0008】
【発明の概要】本発明の目的は、固定数の自由に動作
(run)している情報源からの情報パケットあるいはフ
レームをアライメントする回路を提供することにある。
本発明の他の目的は、情報が同期的に回路に提供される
必要のない、あるいは特定の情報源から生成された情報
ストリームに基づく基準タイミング信号によらない情報
フレームアライメント回路を提供することである。本発
明の更に他の目的は、オーバーヘッド動作の量が最小
で、155.52Mビット/秒のオーダのデータ速度で
情報フレームを使用するのに適する低コストフレームア
ライメント回路を提供することである。本発明は、固定
数の自由にランする源から受信されるデジタル情報パケ
ットをアライメントするフレームアライメント回路を提
供する。ここで、情報パケットの各々は共通のデータレ
ートを持つ。フレームアライメント回路は情報源の各々
に対してストレッチ回路と可変遅延回路を利用する。単
一遅延制御回路は、ストレッチ回路の各々により生成さ
れる信号を受信して特定の時間間隔各情報パケットを遅
延させてアライメントされた情報パケットを生成するよ
うに可変遅延回路の各々を制御する。
【0009】本発明の長所は、最大開始時間変化間隔内
に類似の複数の情報源から受信された複数の情報パケッ
ト信号を同時にアライメントする能力である。他の長所
は、容易に利用可能な棚構成物無しで廉価に構成できる
ことである。
【0010】
【詳細な記述】本発明によるフレームアライナ10を利
用するシステム1が図1に示されている。n個(固定
数)の自由にランしている情報源20が対応する情報パ
ケット信号F1 −Fn を提供する。情報パケット信号F
1 −Fn の各々はデジタル情報フレームあるいはパケッ
トを含む。フレームアライナ10は情報パケット信号F
1−Fn の各々をアライメントし、アライメントされた
情報パケット信号FA1 −FAn を生成するように、特
定時間間隔だけ信号F1 −Fn 内の受信された情報パケ
ットの各々を遅延させる。アライメントされたフレーム
信号FA1 −FAnはマルチプレクサ30に提供され、
それはそれらを単一の信号Yにマルチプレクスする。情
報源20により生成された情報パケット信号F1 −Fn
は実質的に同じデータレートを持つが、互いに関しては
必ずしも同期していない。情報フレームはSDHシステ
ム内で利用されるSTM−1フレームであってもよい。
【0011】本発明による適切なフレームアライナ10
が図2に示される。図2のフレームアライナは、図1の
情報源20のような4つの情報源から受信した情報パケ
ット信号F1 −Fn をアライメントするように描かれて
いる。フレームアライナ10は、最大開始時間変化間隔
内に受信された情報パケット信号F1 −Fn 内に含まれ
る情報パケットをアライメントする。換言すれば、フレ
ームアライナ10は、最初に受信された情報パケットの
開始に続いて、最大開始時間変化間隔内にその開始点が
受信される情報パケットをアライメントする。加えて、
4つの情報パケット信号F1 −Fn を処理するフレーム
アライナ10の図2の描画ははっきりと描き図示のため
だけに簡素化されている。本発明はまたより多くのある
いはより少ない情報パケット信号をアライメントするた
めに使用可能である。
【0012】図2を参照すると、情報パケット信号F1
−Fn の各々が対応するフレーム検出器110と可変遅
延回路120に供給されている。フレーム検出器110
は、情報パケットの開始を示す開始ワードの受信を感知
して開始信号P1 −P4 の内の対応するものを発生し、
それは対応するストレッチ回路130に供給される。開
始信号P1 −P4 の受信時に、ストレッチ回路130の
各々はストレッチ信号S1 −S4 の内の対応するものを
発生し、それは同期信号発生器140に供給される。同
期信号発生器140は出力信号SG0を発生し、それは
マスター同期信号発生器150に供給される。マスター
同期信号発生器150は2つの信号、即ちマスター同期
信号MSPと停止パルスSTOPを発生する。停止パル
スSTOPは遅延制御回路160の各々に提供される。
遅延制御回路160はまた対応するフレーム検出器11
0から開始信号を受信する。遅延制御回路160は制御
ライン170により可変遅延回路120の各々に接続さ
れている。
【0013】可変遅延回路120の各々は特定の時間間
隔だけ情報パケット信号F1 −F4の内の対応するもの
を遅延させてアライメントされた情報パケット信号FA
1 −FA4 を生成する。可変遅延回路120の各々に対
する対応する遅延期間は遅延制御回路160により決定
され、制御ライン170を介して遅延信号D1 −D4
して可変遅延回路120に送信される。加えて、タイミ
ング基準クロック信号CLOCKはフレーム検出器11
0、可変遅延回路120、及びストレッチ回路130に
供給される。クロック信号CLOCKの周波数は情報パ
ケット信号F1 −F4 のデータレートと実質的に同一で
ある。
【0014】図2のフレームアライナは信号F1 −F4
として受信された情報パケットをアライメントする。フ
レームアライナ10は特定最大開始時間変化間隔内に受
信されたどんな長さの情報パケットもアライメントす
る。動作では、フレーム検出器110による情報パケッ
ト信号F1 −F4 内の開始ワードの検出により開始信号
1 −P4 が生成される。ストレッチ回路130は開始
信号P1 −P4 の受信に応答してストレッチ信号S1
4 を生成する。また、開始信号P1 −P4 により遅延
制御回路160は可変遅延回路120に向かわされ、遅
延シーケンスが開始する。
【0015】ストレッチ信号S1 −S4 、それらは最大
開始時間変化間隔に期間的に実質的に等価であり、それ
らにより、同期パルス発生器140は信号SG0を発生
する。信号SG0はストレッチ信号S1 −S4 の内の最
後に受信されたものの完了時と実質的に同じ時間に終わ
る。信号SG0の完了時に、マスター同期信号発生器1
50は停止パルスSTOPを発生する。停止パルスST
OPにより遅延制御回路160は可変遅延回路120に
向かい、停止パルスSTOPの受信まで遅延シーケンス
の開始の間の時間差として遅延間隔を設定する。遅延さ
れた情報パケット信号FA1 −FA4 の各々は、信号F
1 −FA4 が互いにアライメントされるように、対応
する情報パケット信号F1 −F4 に関して特定の関連す
る遅延を持つ。
【0016】図3は、クロック信号CLOCKの12ク
ロックサイクルの最大開始時間変化間隔を有する図2の
フレームアライナ10の動作を示すタイミング信号図2
00である。図3のアライメント最大開始時間変化間隔
の12クロックサイクルの選択は図示のためだけであ
る。フレームアライナ10はより多いあるいはより少な
い開始時間変化を処理する信号をアライメントするよう
に使用することができる。
【0017】図3において、図2のクロック信号CLO
CKは番号1−30の各サイクルの波形205としてそ
れぞれ示される。図3に示され、図3のクロック信号波
形205のような図8のタイミング図800で示される
デジタル信号がはっきりと示しまた表示の容易さのため
だけに完全な矩形波として描かれている。そのような信
号は完全な矩形波ではなく、関連する立ち上がり時間と
立ち下がり時間を有すると言うことは当業者には容易に
理解できよう。
【0018】フレームアライナ10により受信される情
報パケット信号F1 −F4 は図3に信号210−240
として示される。情報パケット信号F1 −F4 210−
240は平行線波形210−240により表される論理
1と0のシーケンスを含む。情報パケット信号F1 −F
4 内の実際のデータシーケンスはフレームアライナ10
の動作にとっては重要ではない。そのフレームアライナ
は図2のフレームアライメントされた情報パケット信号
FA1 −FA4 を作成するように特定の時間間隔だけ各
信号を遅延させるように動作する。
【0019】更に、情報パケット信号内の情報パケット
の開始は関連する開始ワードの受信に続く。図3の各情
報パケットの開始は交点245のような交点により表さ
れる。図3において、情報パケット信号F1 −F4 21
0−240内の情報パケットの開始は時間241、24
2、243、及び244でそれぞれ起きる。
【0020】情報パケット信号F1 −F4 210−24
0内の情報パケットがフレームアライナ10により受信
されるとき、図2の対応するフレーム検出器110は、
開始ワードを検出し、図3に開始信号波形250−28
0により示されるように対応する開始信号P1 −P4
実質的に同時に発生する。開始信号波形250−280
は、対応する情報パケットの受信を示すために時間24
1、242、243、及び244に信号の立ち上がりエ
ッジを持つ。
【0021】開始信号250−280により遅延制御回
路160は対応する可変遅延回路120が遅延シーケン
スを開始するように制御する。遅延制御回路120は、
更なる指示が遅延制御回路160から受信されるまで、
受信された情報パケットの各々を順番に格納する。ま
た、開始信号250−280は対応するストレッチ回路
130により受信される。開始信号250−280の受
信に応答して、ストレッチ回路130は波形290−3
20により示されるような対応するストレッチ信号S1
−S4 を発生する。
【0022】発生されたストレッチ信号S1 −S4 29
0−320は特定フレームアライナ10のための最大開
示時間変化間隔に等価の持続期間をもつ信号である。上
記のように、タイミング図200により表されるフレー
ムアライナ10のための最大開始時間変化間隔はクロッ
ク信号CLOCK205の12クロックサイクルであ
る。このようにして、ストレッチ信号波形290−32
0の各々は12サイクルの持続期間を有する。例えば、
ストレッチ信号S1 に対応するストレッチ信号波形29
0は、時間241で即ちクロックサイクル番号5で始ま
り、12クロックサイクル後の時間246で、即ちクロ
ックサイクル番号17で終わる。同様に、ストレッチパ
ルス波形300、310、320は、クロックサイクル
番号9、7、15でそれぞれ始まり、12クロックサイ
クル後のクロック番号21、19、27でそれぞれ終わ
る。
【0023】ストレッチ信号S1 −S4 290−320
は、同期信号発生器140に供給され、それは受信され
たストレッチ信号S1 −S4 290−320のブール代
数論理ORに基づいて信号SG0を発生する。信号SG
0は図3に波形330として示されており、第一の受信
ストレッチ信号S1 290の開始時間である時間241
で始まり、時間331で生じる最後の受信ストレッチ信
号S4 320の立ち下がりエッジで終わる信号である。
このようにして、同期信号発生器140に適切な回路は
4入力のORゲートかあるいはそれの等価のものであ
る。
【0024】信号SG0はマスタ同期信号発生器150
に供給され、それは、図3に波形340として示される
停止パルスSTOPと図3に波形350として示される
信号MSPとを発生する。停止パルスSTOPと信号M
SPは時間T331の信号SG0の立ち下がりエッジで
始まる。
【0025】時間331での停止パルスSTOPの受信
時に、遅延制御回路160は可変遅延回路120に受信
情報パケット信号F1 −F4 210−240に基づいて
フレームアライメント情報パケット信号F1 −F4 36
0の生成を開始するよう指示する。対応して、各可変遅
延制御回路160は情報パケット信号F1 −F4 210
−240の初期受信と時間331との間の時間差に対応
する時間間隔だけ対応する受信情報パケット信号F1
4 210−240の各ビットを遅延させる。このよう
にして、情報パケット信号F1 210は、22クロック
サイクル分、即ち時間241で情報パケットの受信の開
始から時間331まで、即ちクロックサイクル番号5か
らクロックサイクル番号27間での差分遅延させられ
る。同様に、情報パケット信号F2 −F4 220、23
0、240は、18、20、12クロックサイクル分、
即ち時間242と331の時間差、時間243と331
の時間差、及び時間244と331の時間差分それぞれ
遅延させられる。
【0026】適切な遅延制御回路160が図4に示され
る。図4の遅延制御回路160内には4つの同一の遅延
制御副回路410−440があり、各々の副回路は図2
の4つの情報パケット信号F1 −F4 の1つに対応す
る。遅延制御副回路410−440の各々は開始信号P
1 −P4 の対応するものと停止パルスSTOPを受信す
る。更に、遅延制御副回路410−440の各々は、対
応する開始信号P1 −P4 と停止パルスSTOPとの受
信の間の時間間隔にもとづいて遅延信号D1 −D4 の対
応する遅延信号を発生する。複数の情報パケット信号の
アライメントのための遅延制御回路は図4の遅延制御副
回路410−440のような対応する複数の遅延制御副
回路を用いて実行される。
【0027】情報パケット信号F1 への動作のための適
切な遅延制御副回路410と対応する可変遅延回路12
0の構成が図5に示される。遅延制御副回路410は、
そのリセット/スタート入力511に開始信号P1 をま
たそのストップ入力512に停止パルスSTOPを受信
するジョンソンあるいはバイナリカウンタ510を含
む。カウンタ510はライン520にバイナリー出力カ
ウントあるいは数を発生する。また、カウンタ510の
クロック入力はクロック信号CLOCKを受信する。
【0028】出力カウントライン520はデコーダ53
0の入力531に接続されている。デコーダ530は遅
延信号D1 を出力ライン540上に送信し、それは遅延
制御回路140に接続されている。デコーダ530は出
力ライン540の特定のデコーダ出力ラインを主張する
ことにより動作し、それらはデコーダ入力531に供給
されるバイナリー数に対応する。デコーダ530は、図
5に示され、はっきりと示し容易に説明するためだけに
3入力531と8出力ライン540を持つように示され
ている。より多くのあるいはより少ない数の入力と出力
が本発明による回路で使用できる。
【0029】デコーダ出力ライン540の数は少なくと
も2回最大開始時間変化間隔の遅延を生ずることができ
るように選択されるべきである。このようにして、図3
のタイミング信号図200により特徴づけられるような
フレームアライナ10は、クロック信号の12クロック
サイクルの最大開始時間変化間隔を有し、24クロック
サイクルの遅延を生じるようにデコーダ出力ライン54
0の十分な数を要求する。このようして、各デコーダ出
力ラインが1クロックサイクルの遅延を生じることがで
きれば、5−32のデコーダが利用できる。
【0030】図5の可変遅延回路160はANDゲート
550とD−タイプフリップフロップ560の一連のス
テージからなる。対応する情報パケット信号F1 がフリ
ップフロップ560の第一のフリップフロップの入力5
62に供給される。各後続のフリップフロップの入力5
62は前ステージのフリップフロップ560の出力56
3に接続されている。また、クロック信号CLOCKは
タイミング基準のためのフリップフロップ560のクロ
ック入力564に供給されている。
【0031】ANDゲート550の各々はデコーダ出力
ライン540の対応するものとフリップフロップ560
の対応する出力とに接続されている。また、ANDゲー
ト550の各々は信号を発生し、それは多入力ORゲー
ト570に供給され、そのゲート570はアライメント
(された)情報パケット信号FA1 を発生する。最後の
遅延ステージフリップフロップ565の出力563は対
応するANDゲート550に接続されているにすぎな
い。
【0032】動作中において、カウンタ510は開始パ
ルスP1 の受信と停止パルスSTOPの間のクロックサ
イクル数に対応する出力ライン520上にバイナリカウ
ント信号を発生する。デコーダ530はその入力531
でのバイナリカウント信号に基づいてデコーダ出力ライ
ン540の内の1つを主張する。例えば、カウンタが開
始パルスP1 と停止パルスSTOPとの間に5クロック
サイクルをカウントするならば、バイナリ101は出力
カウントライン520上に提供され、それはデコーダ出
力ライン540の5番目の出力ライン545を論理1に
設定する。他のデコーダ出力ライン540は論理0状態
に維持される。
【0033】情報パケット信号F1 のビットは、クロッ
ク信号CLOCKの連続するクロックサイクルで可変遅
延回路160内のフリップフロップ560のステージを
介して順番にクロックに同期させられる。ORゲート5
70の出力に現れる信号FA1 のバイナリーデータは特
定遅延ステージにおけるF1 信号のバイナリーデータと
等価であり、そのステージは主張されたデコーダ出力ラ
インに接続されている。例えば、デコーダ出力ライン5
45が主張されていれば、ORゲート570により発生
されるバイナリーデータは5番目のフリップフロップ5
68のデータであり、それは5つのクロックサイクルだ
け遅延された情報パケット信号F1 に対応する。
【0034】このようにして、遅延制御副回路410と
可変遅延回路160は、開始パルスP1 と停止パルスS
TOPの間の時間間隔に対応して遅延された受信(され
た)情報パケット信号F1 に基づいてアライメント情報
パケット信号FA1 を生成する。このようにして、図2
に示される情報パケット信号F1 −F4 の各々は、対応
するアライメント情報パケット信号FA1 −FA4 を形
成するように特定の時間間隔だけ遅延されられる。
【0035】図2のフレームアライナ10と同様だがモ
ジュラー演算可能なモジュラーフレームアライナ600
が図6に示される。フレーム検出器110は開始信号P
1 −P4 を生成し、それらは対応するストレッチ回路1
30と遅延制御回路160に供給される。ストレッチ回
路130はストレッチ信号S1 −S4 を生成し、可変遅
延制御回路160はアライメント情報パケット信号FA
1 −FA4 を生成する。クロック信号CLOCKはフレ
ーム検出器110、ストレッチ回路120、及び可変遅
延回路120に供給される。図6に述べられる構成物は
図2の対応物と実質的に同一であり、実質的に同じよう
に動作する。図2のフレームアライナと図6のモジュラ
ーフレームアライナ600とは停止パルスSTOPを発
生する構成物が異なる。
【0036】図6を再び参照して、対応するストレッチ
回路130により生成されたストレッチ信号S1 −S4
は、モジュラー同期信号発生器610に供給される。信
号発生器610はまた、信号SG1、SG2及びSG3
を受信し、それらは図6のモジュラーフレームアライナ
600と同様な他のフレームアライナにより生成され
る。信号SG1、SG2及びSG3は図7と8を参照し
て以下に説明する。
【0037】パルス発生器610は同期発生器パルス信
号SG0’を生成し、それは図2の信号SG0と実質的
に同一である。信号SG0’はマスター同期信号発生器
620に供給され、それは2つの信号、即ちパルスMS
P’とマスター停止パルスMSTOPとを生成する。
【0038】パルスMSTOPはマスター/スレーブス
イッチ630に供給され、それはまた入力停止パルス信
号INSTOPを受信する。スイッチ630はまた遅延
制御回路160とフレームアライナ出力640に接続さ
れている。マスター/スレーブスイッチ630は、図6
に示されるマスター位置と、あるいは図6の点線635
により示されるスレーブ位置との間で選択的に切り換え
可能である。マスター位置では、スイッチ630はパル
スMSTOPを遅延制御回路160と出力640に提供
する。スレーブ位置では、スイッチは信号INSTOP
を遅延制御回路160と出力640に提供する。信号M
SP’とSG0’とはまたモジュラーフレームアライナ
600の出力信号として提供される。
【0039】モジュラーフレームアライナ600は、ス
イッチ630がマスター位置に設定されているときマス
ターアライナモードで動作し、スイッチ630がスレー
ブ位置に設定されているときスレーブアライナモードで
動作する。スイッチ630は電気的あるいは機械的に切
り換え可能である。
【0040】16個の情報パケット信号F1 −F16をア
ライメント情報パケット信号FA1−FA16にアライメ
ントさせるための、図6のモジュラーフレームアライナ
600のような4つのフレームアライナ710−740
を使用するフレームアライナ回路700が図7に示され
る。図7で、フレームアライナ710のマスター/スレ
ーブスイッチはマスター位置に設定され、フレームアラ
イナ720−740のマスター/スレーブスイッチはス
レーブ位置に設定されている。フレームアライナ71
0、720、730及び740は情報パケット信号F1
−F4 、F5 −F8 、F9 −F12及びF13−F16をそれ
ぞれ受信して、信号FA1 −FA4 、FA5 −FA8
FA9 −FA12及びFA13−FA16をそれぞれ生成す
る。
【0041】フレームアライナ720−740により生
成される対応する信号SG0’はフレームアライナ71
0のSG1−SG3入力に接続される。フレームアライ
ナ710のマスター停止出力にあるパルスMSTOPフ
レームアライナ720−740の信号INSTOP入力
に供給される。フレームアライナ710のINSTOP
信号入力はグランドに接続されている。また、クロック
信号CLOCKはフレームアライナ710−740の各
々に供給されている。
【0042】動作において、各フレームアライナ710
−740はそれ自身の開始パルスを生成し、それは各遅
延制御回路に供給される。しかしながら、マスターフレ
ームアライナ710だけはマスター停止パルスMSTO
Pを生成する。パルスMSTOPはフレームアライナ7
10の遅延制御回路160とフレームアライナ720−
740のINSTOP信号入力に供給される。フレーム
アライナ720−740のINSTOP信号入力の信号
はマスター/スレーブスイッチ630を介して遅延制御
回路160に供給される。マスター停止パルスMSTO
Pの生成はモジュラーフレームアライナ710のストレ
ッチ信号S1 −S4 と3つのモジュラーフレームアライ
ナ720−740の同期発生器信号SG0’に基づいて
いる。
【0043】フレームアライナ710の遅延制御動作と
対応する信号の詳細が図8のタイミング図に示されてい
る。図3のタイミング図200のそれらと実質的に同一
であるタイミング図800内の波形は参照番号により識
別される。例えば、図3と8でクロック信号CLOCK
を示す波形は参照番号205により識別される。
【0044】図8を参照して、モジュラーフレームアラ
イナ710のフレーム検出器110により生成される開
始パルスP1 −P4 はそれぞれ時間810−840に生
じる。開始パルスP1 −P4 の受信に応答して、ストレ
ッチ回路130はストレッチ信号S1 −S4 を生成しそ
れらはまた波形290−320により示される時間81
0−840に始まる。図8のタイミング図800その動
作が描かれたモジュラーフレームアライナ710−74
0は12クロックサイクルの最大開始時間変化間隔を有
する。対応して、フレームアライナ710のためのスト
レッチ信号S1−S4 の持続期間は12サイクルであ
る。
【0045】マスターフレームアライナ710の入力S
G1−SG3の信号は、フレームアライナ720−74
0により生成される対応する信号SG0’であり、波形
850−870によりそれぞれ表される。マスター同期
信号発生器610は、ストレッチパルスS1 −S4 29
0−320と入力SG1−SG3の信号850−870
とを論理OR演算により結合することにより波形880
により示されるように、マスターモジュラーフレームア
ライナ710の信号SG0’として生成する。
【0046】信号パルスSG0’は信号S1 −S4 と入
力SG1−SG3の信号の内最も早く受信されあるいは
生成されたものの開始時間に対応する開始時間890を
持つ。最も早く受信された信号870はSG3入力にお
ける。信号パルスSG0’は信号S1 −S4 と入力SG
1−SG3の信号の内受信されあるいは生成されたもの
の最も遅く終わるときに終わる。最後に受信される信
号、それは信号SG2860だが、それの終わりは時間
900で生じる。
【0047】マスターフレームアライナ710は、時間
900で信号SG0’880の終わりに、信号MSP’
を、波形920として示されるように、マスター停止パ
ルスMSTOPを、波形910として示されるように生
成する。時間900でのモジュラーフレームアライナ7
10−740の遅延制御回路160によるマスター停止
パルスMSTOP910の受信により、波形930によ
り示されるアライメント情報パケット信号FA1 −FA
16が生成される。このようにして、図6のモジュラーフ
レームアライナ600は図7のアライメント回路700
のようにアライメント回路内に構成されることができ、
多数の情報パケット信号を最小の内部構成部品でまた最
小の入出力ラインでアライメントすることができる。
【0048】他の実施例では、フレームアライメント回
路700はマスター停止パルスMSTOPを生成するた
めの組み合わせ論理回路あるいは外部処理ユニットを利
用する4つのスレーブフレームアライナ600で実行さ
れてもよい。
【0049】本発明のモジュラーフレームアライナは4
つの情報パケット信号を個別にアライメントすること
に、あるいは16個の情報パケット信号をアライメント
して4つのグループで動作させることに制限されず、よ
り多くのあるいはより少ない数のそのような信号をアラ
イメントし、又はより多くのスレーブフレームアライナ
を利用してもよい。更に、本発明は情報パケット信号の
動作に制限されず、開始ワード、開始ビット、あるいは
他の開始指示器を採用するデジタル情報信号を含む。
【図面の簡単な説明】
【図1】本発明によるフレームアライナを使用するマル
チプレクサシステムの概要図である。
【図2】図1のフレームアライナの詳細な構成図であ
る。
【図3】図2のフレームアライナに対応する信号タイミ
ング図である。
【図4】図2の遅延制御回路の詳細構成図である。
【図5】図4の遅延制御服会と図2の可変遅延回路の構
成の詳細構成図である。
【図6】モジュラーフレームアライナの構成図である。
【図7】図6のモジュラーフレームアライナを採用する
モジュラーフレームアライナシステムの概要構成図であ
る。
【図8】図7のマスターフレームアライナに対応する信
号タイミング図である。
【符号の説明】
10: フレームアライナ 110: フレーム検出器 120: 可変遅延回路 130: ストレッチ回路 140: 同期信号発生器 150: マスター同期信号発生器 160: 遅延制御回路 410: 遅延制御副回路 510: カウンタ 160: 可変遅延回路 710: フレームアライナ1マスター 720: フレームアライナ2スレーブ 730: フレームアライナ3スレーブ 740: フレームアライナ4スレーブ

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 最大開始時間変化間隔内に受信された複
    数の情報パケット信号をアライメントするためのフレー
    ムアライナであって、 該複数の情報パケットの各情報信号の開始を検出するフ
    レーム検出器と、 該受信された情報パケット信号の各々を制御可能に遅延
    させる可変遅延装置と、 共通の特定の持続期間を有する複数のストレッチ信号生
    成するストレッチ信号発生器であって、各ストレッチ信
    号は対応する情報パケット信号の開始の検出時に生成さ
    れるストレッチ信号発生器と、 最初に生成されたストレッチ信号のときに始まり、最後
    に生成されたストレッチ信号の終わりに終わる同期信号
    を生成する同期信号発生器と、 該可変遅延回路を制御するための遅延制御装置とからな
    り、 該遅延制御装置は該可変遅延装置を該対応する情報パケ
    ット信号の開始と該同期信号の終わりとにより定義され
    る時間間隔に基づいて対応する情報パケット信号の各々
    を遅延させて、複数のアライメントされた情報パケット
    信号を作成するように制御することを特徴とするフレー
    ムアライナ。
  2. 【請求項2】 請求項1に記載のフレームアライナにお
    いて、フレームアライナは特定の最大開始時間変化間隔
    内に受信された情報パケット信号をアライメントするこ
    とを特徴とするフレームアライナ。
  3. 【請求項3】 請求項2に記載のフレームアライナにお
    いて、該ストレッチ信号の持続期間は最大開始時間変化
    間隔より大きいか等しいことを特徴とするフレームアラ
    イナ。
  4. 【請求項4】 請求項3に記載のフレームアライナにお
    いて、該ストレッチ信号の持続期間は最大開始時間変化
    間隔に等しいことを特徴とするフレームアライナ。
  5. 【請求項5】 請求項1に記載のフレームアライナにお
    いて、該遅延制御装置は、複数のカウンタを具備し、各
    カウンタは該対応する情報パケット信号の開始と該同期
    信号の終わりとにより定義される時間間隔の間のクロッ
    ク信号のクロックサイクルをカウントすることを特徴と
    するフレームアライナ。
  6. 【請求項6】 請求項5に記載のフレームアライナにお
    いて、該クロック信号の速度は該複数の情報パケット信
    号の内の情報パケット信号のデータ速度と実質的に同一
    であることを特徴とするフレームアライナ。
  7. 【請求項7】 請求項1に記載のフレームアライナにお
    いて、該可変遅延回路は複数の選択可能遅延ステージか
    らなり、該遅延ステージの1つの選択により特定の持続
    期間の遅延が行われることを特徴とするフレームアライ
    ナ。
  8. 【請求項8】 請求項7に記載のフレームアライナにお
    いて、該遅延制御装置は更に複数のデコーダからなり、
    各デコーダが、該カウンタにより生成される特定のカウ
    ント信号が該可変遅延回路の対応する遅延ステージを選
    択することにデコードされるように、対応するカウンタ
    と対応する可変遅延回路内の該複数の遅延ステージに接
    続されていることを特徴とするフレームアライナ。
  9. 【請求項9】 請求項7に記載のフレームアライナにお
    いて、該アライメント情報パケット信号は該複数の遅延
    ステージに対応する複数の入力を有するORゲートの出
    力で生成され、 各遅延ステージは、1入力と1出力を有するフリップフ
    ロップと、及び2入力1出力のANDゲートとからな
    り、該フリップフロップの該入力は前の遅延ステージの
    該フリップフロップの該出力に順番に接続され、対応す
    る情報信号は最初のステージのフリップフロップの該入
    力に供給され、該フリップフロップの出力は該ANDゲ
    ートの第1の入力に接続され、該デコーダは該ANDゲ
    ートの第2の入力に接続され、該ANDゲートの該出力
    は該ORゲートの該複数の入力の内の1つに接続されて
    いることを特徴とするフレームアライナ。
  10. 【請求項10】 請求項7に記載のフレームアライナに
    おいて、遅延ステージの数は該最大開始時間変化間隔の
    少なくとも2倍の最大遅延を生成することが可能である
    ことを特徴とするフレームアライナ。
  11. 【請求項11】 請求項1に記載のフレームアライナに
    おいて、情報パケット信号は同期転送モードレベル1フ
    レームであることを特徴とするフレームアライナ。
  12. 【請求項12】 請求項1に記載のフレームアライナに
    おいて、該フレーム検出器は情報パケットの直前の開始
    ワードを検出することを特徴とするフレームアライナ。
  13. 【請求項13】 複数の情報パケットが最大開始時間変
    化間隔内の種々の時間に受信され、複数の情報パケット
    信号内で受信された受信情報パケットをアライメントす
    るフレームアライナであって、 複数のフレーム検出器回路であって、各フレーム検出器
    回路が対応する情報パケット信号を受信して該情報パケ
    ットの開始の検出時に開始信号を発生する該複数のフレ
    ーム検出器回路と、 複数のストレッチ回路であって、各ストレッチ回路が対
    応するフレーム検出器から該開始信号を受信してストレ
    ッチ信号を生成する複数のストレッチ回路と、 該ストレッチ信号を受信して該情報パケット信号の異な
    る開始時間を示す対応する信号を生成する同期信号発生
    器と、 該同期信号発生器から該信号を受信して対応する停止信
    号を生成するマスター同期信号発生器と、 該複数のフレーム検出器からの該開始信号と該停止信号
    とを受信して対応する複数の遅延信号を生成する遅延制
    御回路と、 複数のフレームアライメント情報パケット信号を生成す
    るための複数の可変遅延回路であって、各可変遅延回路
    は該情報パケット信号の対応するものと該遅延信号とを
    受信して該遅延信号に基づいて特定の時間の間該情報パ
    ケット信号を遅延させて対応するアライメント情報パケ
    ット信号を生成する該複数の可変遅延回路とからなるこ
    とを特徴とするフレームアライナ。
  14. 【請求項14】 複数の受信された情報パケット信号を
    アライメントする方法であって、 情報パケット信号の各々の開始を検出する段階と、 最初に受信された情報パケット信号の検出された開始と
    最後に受信された情報パケット信号の検出された開始と
    の間の時間間隔に基づいて複数の遅延信号を生成する段
    階であって、各遅延信号は対応する情報パケットの要求
    された遅延に対応している複数の遅延信号を生成する段
    階と、 該複数の遅延信号のうちの対応する遅延信号に基づいて
    特定時間間隔の間各情報パケット信号を遅延させて受信
    された情報パケット信号をアライメント段階とからなる
    ことを特徴とする方法。
  15. 【請求項15】 請求項14に記載の方法において、該
    複数の遅延信号を生成する段階は、 実質的に同一の持続期間の複数のストレッチ信号を生成
    する段階であって、各ストレッチ信号は対応する情報パ
    ケットの検出時に生成される複数のストレッチ信号を生
    成する段階と、 最初に生成されたストレッチ信号の時間に始まり最後に
    生成されたストレッチ信号の終わりに終わる同期信号を
    生成する段階と、 対応する情報パケットの検出された開始と生成された同
    期信号の終わりの間の時間間隔に基づいて該複数の遅延
    信号の各々を生成する段階とからなることを特徴とする
    方法。
  16. 【請求項16】 最大開始時間間隔内に受信された複数
    の情報パケット信号をアライメントするためのフレーム
    アライナシステムであって、 マスターフレームアライナモジュールと、 該マスターフレームアライナモジュールに接続された少
    なくとも1つのスレーブフレームアライナモジュールと
    からなり、 該複数の情報パケット信号の異なる部分が、アライメン
    ト情報パケット信号を作成するように、該マスターとス
    レーブフレームアライナモジュールに供給されることを
    特徴とするフレームアライナシステム。
  17. 【請求項17】 請求項16に記載のシステムにおい
    て、該マスターフレームアライナモジュールは、 該複数の情報パケットの各情報信号の開始を検出するた
    めのフレーム検出器と、 該受信された情報パケット信号の各々を制御可能に遅延
    させるための可変遅延装置と、 共通の特定の持続期間を有する複数のストレッチ信号生
    成するためのストレッチ信号発生器であって、各ストレ
    ッチ信号が対応する情報パケット信号の開始の検出時に
    生成されるストレッチ信号発生器と、 最初に生成されたストレッチ信号のときに始まり最後に
    生成されたストレッチ信号の終わりに終わる同期信号を
    生成するための同期信号発生器と、 該可変遅延回路を制御してマスター停止信号を生成する
    ためのマスターモジュラー遅延制御装置とからなり、 該遅延制御装置は、該可変遅延装置が該対応する情報パ
    ケット信号の開始と該同期信号と該関連するスレーブフ
    レームアライナモジュールにより生成されたスレーブ同
    期信号の終わりの最新のものとにより定義される時間間
    隔だけ対応する情報パケット信号の各々を遅延させるよ
    うに制御し、そして該マスター停止信号は該スレーブモ
    ジュラーフレームアライナに供給されフレームアライメ
    ント情報パケット信号の生成を制御することを特徴とす
    るシステム。
  18. 【請求項18】 請求項16に記載のシステムにおい
    て、該スレーブフレームアライナモジュールは、 該複数の情報パケットの各情報信号の開始を検出するフ
    レーム検出器と、 該受信された情報パケット信号の各々を制御可能に遅延
    させる可変遅延装置と、 共通の特定の持続期間を有する複数のストレッチ信号生
    成するためのストレッチ信号発生器であって、各ストレ
    ッチ信号が対応する情報パケット信号の開始の検出時に
    生成されるストレッチ信号発生器と、 最初に生成されたストレッチ信号のときに始まり最後に
    生成されたストレッチ信号の終わりに終わるスレーブ同
    期信号を生成する同期信号発生器と、 該可変遅延回路を制御するためのスレーブモジュラー遅
    延制御装置とからなり、 該スレーブモジュラー遅延制御装置は、該マスターフレ
    ームアライナモジュールにより作成されるアライメント
    された情報パケット信号のサブセットで対応する情報パ
    ケット信号のサブセットをアライメントさせるように、
    該可変遅延装置が、該対応する情報パケット信号の開始
    と該マスターモジュールフレームアライナから受信され
    るマスター停止信号とにより定義される時間間隔だけ対
    応する情報パケット信号の各々を遅延させるように制御
    することを特徴とするシステム。
  19. 【請求項19】 外部生成停止信号を用いて受信情報信
    号をアライメントさせるために他の同様なモジュールと
    ともに使用するスレーブフレームアライナモジュールで
    あって、 該複数の情報パケットの各情報信号の開始を検出するた
    めのフレーム検出器と、 該受信された情報パケット信号の各々を制御可能に遅延
    させるための可変遅延装置と、 共通の特定の持続期間を有する複数のストレッチ信号生
    成するためのストレッチ信号発生器であって、各ストレ
    ッチ信号が対応する情報パケット信号の開始の検出時に
    生成されるストレッチ信号発生器と、 最初に生成されたストレッチ信号のときに始まり、最後
    に生成されたストレッチ信号の終わりに終わるスレーブ
    同期信号を生成するための同期信号発生器と、 該可変遅延回路を制御するためのスレーブモジュラー遅
    延制御装置とからなり、 該スレーブモジュラー遅延制御装置は、他の同様なフレ
    ームアライナモジュールにより作成されるアライメント
    された情報パケット信号のサブセットで対応する情報パ
    ケット信号のサブセットをアライメントさせるように、
    該可変遅延装置が、該対応する情報パケット信号の開始
    と該外部生成停止信号とにより定義される時間間隔だけ
    対応する情報パケット信号の各々を遅延させるように制
    御することを特徴とするスレーブフレームアライナモジ
    ュール。
  20. 【請求項20】 受信情報信号をアライメントさせるた
    めにマスターあるいはスレーブフレームアライナモジュ
    ールとして選択的に動作するフレームアライナモジュー
    ルであって、 該複数の情報パケットの各情報信号の開始を検出するた
    めのフレーム検出器と、 該受信された情報パケット信号の各々を制御可能に遅延
    させるための可変遅延装置と、 共通の特定の持続期間を有する複数のストレッチ信号生
    成するためのストレッチ信号発生器であって、各ストレ
    ッチ信号が対応する情報パケット信号の開始の検出時に
    生成されるストレッチ信号発生回路と、 最初に生成されたストレッチ信号のときに始まり、最後
    に生成されたストレッチ信号の終わりに終わるスレーブ
    同期信号を生成するための同期信号発生器と、 マスター動作とスレーブ動作を選択するスイッチと、 該スイッチに接続され、該可変遅延回路を制御するため
    のモジュラー遅延制御装置とからなり、 スレーブモードのときに、該モジュラー遅延制御装置
    は、他の同様なフレームアライナモジュールにより作成
    されるアライメントされた情報パケット信号のサブセッ
    トで対応する情報パケット信号のサブセットをアライメ
    ントさせるように、該可変遅延装置が、該対応する情報
    パケット信号の開始と受信される外部停止信号とにより
    定義される時間間隔だけ対応する情報パケット信号の各
    々を遅延させるように制御し、 マスターモードで、該遅延制御装置は該可変遅延装置が
    該対応する情報パケット信号の開始と該同期信号と該他
    の同様なフレームアライナモジュールにより生成された
    スレーブ同期信号の終わりの最新のものとにより定義さ
    れる時間間隔だけ対応する情報パケット信号の各々を遅
    延させて、複数のアライメント情報パケット信号が作成
    されるように制御し、及び該マスター停止信号は該スレ
    ーブモジュラーフレームアライナに供給されフレームア
    ライメント情報パケット信号の生成を制御するフレーム
    アライナモジュール。
JP6306758A 1993-12-14 1994-12-12 デジタル情報パケットのアライメントのための回路と方法 Pending JPH07202839A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/166,473 US5442636A (en) 1993-12-14 1993-12-14 Circuit and method for alignment of digital information packets
US166473 1993-12-14

Publications (1)

Publication Number Publication Date
JPH07202839A true JPH07202839A (ja) 1995-08-04

Family

ID=22603451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6306758A Pending JPH07202839A (ja) 1993-12-14 1994-12-12 デジタル情報パケットのアライメントのための回路と方法

Country Status (4)

Country Link
US (1) US5442636A (ja)
EP (1) EP0658990A1 (ja)
JP (1) JPH07202839A (ja)
CA (1) CA2118548A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333481A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp データ転送装置及び通信データ処理システム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382929B2 (en) 1989-05-22 2008-06-03 Pixel Instruments Corporation Spatial scan replication circuit
US6469741B2 (en) 1993-07-26 2002-10-22 Pixel Instruments Corp. Apparatus and method for processing television signals
US5946049A (en) * 1993-07-26 1999-08-31 Pixel Instruments Corp. Apparatus and method for synchronizing multiple asynchronous signals
WO1999012316A2 (en) * 1997-09-04 1999-03-11 Silicon Image, Inc. Controllable delays in multiple synchronized signals for reduced electromagnetic interference at peak frequencies
US6385198B1 (en) 1998-06-11 2002-05-07 Synchrodyne Networks, Inc. Signaling for timely forwarding in packet switching network with a common time reference
US6272132B1 (en) 1998-06-11 2001-08-07 Synchrodyne Networks, Inc. Asynchronous packet switching with common time reference
US6038230A (en) * 1998-07-22 2000-03-14 Synchrodyne, Inc. Packet switching with common time reference over links with dynamically varying delays
US6377579B1 (en) 1998-06-11 2002-04-23 Synchrodyne Networks, Inc. Interconnecting a synchronous switching network that utilizes a common time reference with an asynchronous switching network
US6330236B1 (en) 1998-06-11 2001-12-11 Synchrodyne Networks, Inc. Packet switching method with time-based routing
US6442135B1 (en) 1998-06-11 2002-08-27 Synchrodyne Networks, Inc. Monitoring, policing and billing for packet switching with a common time reference
US6272131B1 (en) 1998-06-11 2001-08-07 Synchrodyne Networks, Inc. Integrated data packet network using a common time reference
US6654897B1 (en) * 1999-03-05 2003-11-25 International Business Machines Corporation Dynamic wave-pipelined interface apparatus and methods therefor
JP2002353949A (ja) * 2001-05-28 2002-12-06 Nec Corp フレーム同期検出回路
GB0118196D0 (en) 2001-07-26 2001-09-19 Zarlink Semiconductor Ltd Apparatus for switching time division multiplex channels
CN1729639B (zh) * 2002-12-19 2010-10-06 Nxp股份有限公司 帧同步设备和方法
US8254378B2 (en) * 2009-07-23 2012-08-28 Altera Canada Co. Strict-sense minimal spanning switch non-blocking architecture
JP5093261B2 (ja) * 2010-02-22 2012-12-12 株式会社デンソー 同期信号検出装置
JP2014131203A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 受信装置および無線通信装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0488572A2 (en) * 1990-11-28 1992-06-03 AT&T Corp. Phase aligner

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1205587A (en) * 1982-10-04 1986-06-03 Hitachi, Ltd. Time-division switching unit
CA1253639A (en) * 1986-01-22 1989-05-02 Alan F. Graves Frame alignment of tributaries of a t.d.m. bit stream
GB8609499D0 (en) * 1986-04-18 1986-05-21 Gen Electric Co Plc Digital transmission system
US4823365A (en) * 1988-06-28 1989-04-18 Honeywell, Inc. Synchronization method and elastic buffer circuit
JPH0793616B2 (ja) * 1988-07-18 1995-10-09 日本電気株式会社 位相補正回路
JP2531272B2 (ja) * 1988-08-11 1996-09-04 日本電気株式会社 フレ―ム同期制御方式
JPH0683172B2 (ja) * 1988-09-27 1994-10-19 日本電気株式会社 フレームアライメント方式
KR910005493B1 (ko) * 1988-12-14 1991-07-31 한국전기통신공사 동기식 다중화 장치의 리프레임 회로
US5271006A (en) * 1989-07-19 1993-12-14 Hitachi, Ltd. Frame aligner and method and system for control thereof
US4984251A (en) * 1989-08-16 1991-01-08 National Semiconductor Corporation Method and apparatus for the synchronization of a cascaded multi-channel data transmission
US5331641A (en) * 1990-07-27 1994-07-19 Transwitch Corp. Methods and apparatus for retiming and realignment of STS-1 signals into STS-3 type signal
US5251210A (en) * 1991-11-01 1993-10-05 Ibm Corporation Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0488572A2 (en) * 1990-11-28 1992-06-03 AT&T Corp. Phase aligner

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333481A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp データ転送装置及び通信データ処理システム
JP4567373B2 (ja) * 2004-05-20 2010-10-20 ルネサスエレクトロニクス株式会社 データ転送装置及び通信データ処理システム

Also Published As

Publication number Publication date
US5442636A (en) 1995-08-15
EP0658990A1 (en) 1995-06-21
CA2118548A1 (en) 1995-06-15

Similar Documents

Publication Publication Date Title
JPH07202839A (ja) デジタル情報パケットのアライメントのための回路と方法
US4891808A (en) Self-synchronizing multiplexer
JPH0828691B2 (ja) フレーム同期方式
JPH04211534A (ja) データ伝送方法
US5305322A (en) Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function
US7013348B1 (en) Switch subtending in a synchronous transmission system
JPH04211535A (ja) 特定フレーム構造体への情報ビットの挿入装置
JPH0568013A (ja) デジタル信号多重通信システム
JPS6125340A (ja) 速度変換回路
JPH0530068A (ja) 調歩式データ多重化方式
KR0168921B1 (ko) 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로
SU1043713A1 (ru) Устройство дл передачи дискретной информации
KR950005611B1 (ko) 비트 인터리빙 다중화된 신호에 대한 채널 번호와 스킵 펄스를 이용한 리프레임 회로
JP2000307563A (ja) フレーム同期検出回路
JPH0244424B2 (ja)
JPH01305738A (ja) 高速フレーム同期確立装置
JPS6340508B2 (ja)
JPH10150422A (ja) 多重分離装置及びフレームパルス生成回路
JPH06125356A (ja) 同期回路
JPH0993214A (ja) 多チャネルデコーダデータの多重同期処理方式
KR960009508A (ko) 동기식 전송 장치에서의 데이타 직렬/병렬 변환 장치
JPH0712167B2 (ja) ディジタル時分割多重化装置
JPS62137930A (ja) フレ−ムカウンタ
JPH0946312A (ja) レベルカウンタ
JPH04196838A (ja) 回線品質監視装置