JPH0122781B2 - - Google Patents
Info
- Publication number
- JPH0122781B2 JPH0122781B2 JP58120429A JP12042983A JPH0122781B2 JP H0122781 B2 JPH0122781 B2 JP H0122781B2 JP 58120429 A JP58120429 A JP 58120429A JP 12042983 A JP12042983 A JP 12042983A JP H0122781 B2 JPH0122781 B2 JP H0122781B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- gate circuit
- block
- clock generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Luminescent Compositions (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
- Elevator Control (AREA)
- Air Bags (AREA)
- Patch Boards (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、当該計数周期が１つのパルスフレー
ムのブロツク長さに相応しかつ所定の計数位置に
調節できる第１カウンタCO１２と該第１カウン
タCO１２により制御されるブロツクカウンタCO
３と、前記第１カウンタCO１２およびブロツク
カウンタCO３の計数周期を変化させるための切
換装置とを有する複数のデジタル信号―マルチプ
レクサ用同期動作クロツク発生器であつて、その
際前記切換装置は切換可能な第１ゲート回路Ｇ１
を有し、該第１ゲート回路の入力側が第１カウン
タCO１２の出力側と接続されており、また第１
ゲート回路の出力側は第１カウンタCO１２のセ
ツト入力側SEと接続されていて当該第１カウン
タの計数周期を定めるように構成されている複数
のデジタル信号―マルチプレクサ用同期動作クロ
ツク発生器に関する。
ムのブロツク長さに相応しかつ所定の計数位置に
調節できる第１カウンタCO１２と該第１カウン
タCO１２により制御されるブロツクカウンタCO
３と、前記第１カウンタCO１２およびブロツク
カウンタCO３の計数周期を変化させるための切
換装置とを有する複数のデジタル信号―マルチプ
レクサ用同期動作クロツク発生器であつて、その
際前記切換装置は切換可能な第１ゲート回路Ｇ１
を有し、該第１ゲート回路の入力側が第１カウン
タCO１２の出力側と接続されており、また第１
ゲート回路の出力側は第１カウンタCO１２のセ
ツト入力側SEと接続されていて当該第１カウン
タの計数周期を定めるように構成されている複数
のデジタル信号―マルチプレクサ用同期動作クロ
ツク発生器に関する。
なお、本発明で動作クロツクとはマルチプレク
サ用の制御クロツク信号をいう。
サ用の制御クロツク信号をいう。
従来の技術
デジタル信号―マルチプレクサにおいては、多
数のデジタル通信電流が１つのマルチプレクサ信
号に合成される。このマルチプレクサ信号の中に
は公知のように、例えばフレーム識別語、スタツ
フ識別ビツト、スタツフビツトおよびサービスビ
ツトのような付加的情報が挿入されなければなら
ない。この時点を定めるために、クロツク発生器
において得られる動作クロツクパルスが用いられ
る。受信側でマルチプレクサ信号は再び複数の通
信電流に分散されるので、付加的情報は時間的に
正しく評価されなければならない。送信側および
受信側で必要とされる、所定のマルチプレクサ段
のクロツク発生器はわずかに相異するのみであ
る。それに対して種々のハイアラーキ段に対する
種々のマルチプレクサは相異なるビツト数を有す
る種々のパルスフレームを有する。種々のハイア
ラーキ段におけるパルスフレームは、伝送するブ
ロツクの数において、またはブロツク当りの伝送
するビツトの数において、または両方の点で異な
つている。そのため、従来は各マルチプレクサに
対して固有のクロツク発生器が製作された。
数のデジタル通信電流が１つのマルチプレクサ信
号に合成される。このマルチプレクサ信号の中に
は公知のように、例えばフレーム識別語、スタツ
フ識別ビツト、スタツフビツトおよびサービスビ
ツトのような付加的情報が挿入されなければなら
ない。この時点を定めるために、クロツク発生器
において得られる動作クロツクパルスが用いられ
る。受信側でマルチプレクサ信号は再び複数の通
信電流に分散されるので、付加的情報は時間的に
正しく評価されなければならない。送信側および
受信側で必要とされる、所定のマルチプレクサ段
のクロツク発生器はわずかに相異するのみであ
る。それに対して種々のハイアラーキ段に対する
種々のマルチプレクサは相異なるビツト数を有す
る種々のパルスフレームを有する。種々のハイア
ラーキ段におけるパルスフレームは、伝送するブ
ロツクの数において、またはブロツク当りの伝送
するビツトの数において、または両方の点で異な
つている。そのため、従来は各マルチプレクサに
対して固有のクロツク発生器が製作された。
米国特許公告第3632882号公報に、チヤネル毎
に種々異なる伝送能力を有するマルチプレクス装
置用のプログラム可能なクロツク発生器が記載さ
れている。
に種々異なる伝送能力を有するマルチプレクス装
置用のプログラム可能なクロツク発生器が記載さ
れている。
このクロツク発生器は種々異なるマトリクスを
介してプログラムできる２つのカウンタから成
る。伝送能力に相応して、第２のマトリクスによ
りチヤネル毎のタイムスロツトの数が設定され、
一方第１のカウンタがタイムスロツト毎のビツト
数を定める。
介してプログラムできる２つのカウンタから成
る。伝送能力に相応して、第２のマトリクスによ
りチヤネル毎のタイムスロツトの数が設定され、
一方第１のカウンタがタイムスロツト毎のビツト
数を定める。
しかしながらマルチプレクス装置の制御を行う
ための動作クロツクの生成に関しては記載がな
い。何故ならばこのクロツク発生器は唯一つの特
殊なマルチプレクス装置に使用するものであつ
て、種々異なる装置に使用するものでないからで
ある。
ための動作クロツクの生成に関しては記載がな
い。何故ならばこのクロツク発生器は唯一つの特
殊なマルチプレクス装置に使用するものであつ
て、種々異なる装置に使用するものでないからで
ある。
ドイツ連邦共和国特許出願公告第2419853号公
報には、時分割多重データ伝送方式の複数のチヤ
ネル回路を制御するための回路装置が記載されて
いる。ここでは、制御板に存在するスイツチによ
り必要な時点を調節できる。
報には、時分割多重データ伝送方式の複数のチヤ
ネル回路を制御するための回路装置が記載されて
いる。ここでは、制御板に存在するスイツチによ
り必要な時点を調節できる。
発明が解決しようとする課題
本発明の課題は、マルチプレクサを制御し、デ
ータを処理するために必要なそれぞれの動作クロ
ツクを送出する切換可能な、種々異なるマルチプ
レクサに使用することのできる１つの動作クロツ
ク発生器を提供することである。その際本発明に
より動作クロツク発生器は、別の周波数および別
の時間的位置のそれぞれの動作クロツクを相互に
送出するものである。本発明の動作クロツクに拠
らなければ、従来は各マルチプレクサタイプおよ
び各マルチプレクサ段ごとに固有の動作発生器が
使用されていたのである。
ータを処理するために必要なそれぞれの動作クロ
ツクを送出する切換可能な、種々異なるマルチプ
レクサに使用することのできる１つの動作クロツ
ク発生器を提供することである。その際本発明に
より動作クロツク発生器は、別の周波数および別
の時間的位置のそれぞれの動作クロツクを相互に
送出するものである。本発明の動作クロツクに拠
らなければ、従来は各マルチプレクサタイプおよ
び各マルチプレクサ段ごとに固有の動作発生器が
使用されていたのである。
課題を解決するための手段
前述した公知技術から出発して、この課題は次
のようにして解決される。即ち、第１カウンタは
並列のデータ入力側D0，D1，D2，…を有し、デ
ータ入力側に制御論理回路Ｇ５が前置接続されて
おり、該制御論理回路の入力側ISYに同期パルス
が供給され該同期パルスが第１カウンタを常に同
じ計数位置に切換え、切換可能な第１ゲート回路
Ｇ１の出力が制御論理回路Ｇ５の入力ISYと第１
オア―素子OR１を介して論理結合されており、
該オア―素子の出力側が第１カウンタCO１２の
セツト入力側SEに接続されており、また２つの
カウンタCO１２，CO３の出力側Q0，Q1，Q2，
…に動作クロツクを発生するために複数の出力側
を有する論理回路Ｇ４が接続されており、さらに
当該の動作クロツク発生器は複数の種々異なるマ
ルチプレクサで使用され、論理回路Ｇ４にて種々
異なるマルチプレクサ段のための動作クロツクを
出力するようにして解決される。
のようにして解決される。即ち、第１カウンタは
並列のデータ入力側D0，D1，D2，…を有し、デ
ータ入力側に制御論理回路Ｇ５が前置接続されて
おり、該制御論理回路の入力側ISYに同期パルス
が供給され該同期パルスが第１カウンタを常に同
じ計数位置に切換え、切換可能な第１ゲート回路
Ｇ１の出力が制御論理回路Ｇ５の入力ISYと第１
オア―素子OR１を介して論理結合されており、
該オア―素子の出力側が第１カウンタCO１２の
セツト入力側SEに接続されており、また２つの
カウンタCO１２，CO３の出力側Q0，Q1，Q2，
…に動作クロツクを発生するために複数の出力側
を有する論理回路Ｇ４が接続されており、さらに
当該の動作クロツク発生器は複数の種々異なるマ
ルチプレクサで使用され、論理回路Ｇ４にて種々
異なるマルチプレクサ段のための動作クロツクを
出力するようにして解決される。
少なくとも２つの相異なるハイアラーキ段また
はマルチプレクサにおいて使用できる、唯一つの
切換可能なクロツク発生器を構成すると有利であ
る。このため少なくとも１つのカウンタの計数周
期が変化される。また類似のパルスフレーム構造
に対して１つの動作クロツク発生器を構成すると
有利である。動作クツクを発生させるための論理
回路は両方のハイアラーキ段に対して動作クロツ
クを発生しなければならないが、これらの動作ク
ロツクは、動作クロツク発生器の同じ計数位置に
おいて得られることが非常に多い。唯一つの動作
クロツク発生器を製作すればよいことによつて、
当該動作クロツク発生器はわずかに複雑になる
が、製造費において著しく節約できる。
はマルチプレクサにおいて使用できる、唯一つの
切換可能なクロツク発生器を構成すると有利であ
る。このため少なくとも１つのカウンタの計数周
期が変化される。また類似のパルスフレーム構造
に対して１つの動作クロツク発生器を構成すると
有利である。動作クツクを発生させるための論理
回路は両方のハイアラーキ段に対して動作クロツ
クを発生しなければならないが、これらの動作ク
ロツクは、動作クロツク発生器の同じ計数位置に
おいて得られることが非常に多い。唯一つの動作
クロツク発生器を製作すればよいことによつて、
当該動作クロツク発生器はわずかに複雑になる
が、製造費において著しく節約できる。
第１カウンタCO１２を２進カウンタとして構
成し、この２進カウンタの計数周期を、予め設定
された計数値におけるカウンタのリセツトにより
定めるとよい。切換可能な第１ゲート回路Ｇ１に
より種々の計数値が出力され、それによつて種々
の計数周期が調節される。
成し、この２進カウンタの計数周期を、予め設定
された計数値におけるカウンタのリセツトにより
定めるとよい。切換可能な第１ゲート回路Ｇ１に
より種々の計数値が出力され、それによつて種々
の計数周期が調節される。
第１カウンタは種々の計数周期で、常に同じ初
期状態にリセツトされる。動作クロツクは主とし
てパルスフレームの各ブロツクの開始時に必要と
するので、上記のように構成すると動作クロツク
を発生させるための論理回路は簡単化される。そ
れに対してフレーム識別信号の受信の際、動作ク
ロツク発生器は別の計数値にセツトされなければ
ならない。これは制御論理回路Ｇ５を用いて行な
われる。使用されたクロツクの時間条件に基づい
て、その際第１カウンタを、回路の走行時間に応
じてフレーム識別語の受信後の次のビツトに相応
する計数位置にセツトすると有利である。
期状態にリセツトされる。動作クロツクは主とし
てパルスフレームの各ブロツクの開始時に必要と
するので、上記のように構成すると動作クロツク
を発生させるための論理回路は簡単化される。そ
れに対してフレーム識別信号の受信の際、動作ク
ロツク発生器は別の計数値にセツトされなければ
ならない。これは制御論理回路Ｇ５を用いて行な
われる。使用されたクロツクの時間条件に基づい
て、その際第１カウンタを、回路の走行時間に応
じてフレーム識別語の受信後の次のビツトに相応
する計数位置にセツトすると有利である。
ブロツクカウンタCO３の計数周期の切換装置
として切換可能な第２ゲート回路Ｇ３を設け、こ
の第２ゲート回路Ｇ３の入力側は前記ブロツクカ
ウンタCO３の出力側に接続されており、また第
２ゲート回路Ｇ３の出力は制御論理回路Ｇ５の入
力に第２オア―素子OR２を介して論理結合され
ており、このオア―素子の出力側はブロツクカウ
ンタCO３のセツト入力側SEに接続されているよ
うに構成すると有利である。
として切換可能な第２ゲート回路Ｇ３を設け、こ
の第２ゲート回路Ｇ３の入力側は前記ブロツクカ
ウンタCO３の出力側に接続されており、また第
２ゲート回路Ｇ３の出力は制御論理回路Ｇ５の入
力に第２オア―素子OR２を介して論理結合され
ており、このオア―素子の出力側はブロツクカウ
ンタCO３のセツト入力側SEに接続されているよ
うに構成すると有利である。
ブロツクカウンタCO３の切換装置を第１カウ
ンタの際と同じように構成すると有利である。ブ
ロツクカウンタは、計数周期の終了後の通常のリ
セツトの際と同じように、受信されたフレーム識
別語により同り計数値に切換えられるので、ブロ
ツクカウンタは制御論理回路を必要としない。
ンタの際と同じように構成すると有利である。ブ
ロツクカウンタは、計数周期の終了後の通常のリ
セツトの際と同じように、受信されたフレーム識
別語により同り計数値に切換えられるので、ブロ
ツクカウンタは制御論理回路を必要としない。
第１のゲート回路Ｇ１が２つの出力側を有して
おり、そのうち第１出力側が第１カウンタCO１
２のセツト入力側に接続されており、第２出力側
をブロツクカウンタCO３の桁上入力側に接続す
ると有利である。
おり、そのうち第１出力側が第１カウンタCO１
２のセツト入力側に接続されており、第２出力側
をブロツクカウンタCO３の桁上入力側に接続す
ると有利である。
このようにして、ブロツクカウンタCO３が第
１カウンタCO１２とは異なる時点にクロツク制
御される。ブロツクカウンタの出力側はこれによ
つて各ブロツクの第１ビツトを取出すために時間
的に制限されない。
１カウンタCO１２とは異なる時点にクロツク制
御される。ブロツクカウンタの出力側はこれによ
つて各ブロツクの第１ビツトを取出すために時間
的に制限されない。
本発明の有利な実施形態は他の実施態様項に示
されている。
されている。
実施例
本発明の実施例につき以下に図を用いて詳しく
説明する。
説明する。
第１図は動作クロツク発生器の動作を説明する
ための原理回路図である。この原理回路において
動作クロツク発生器は、３つの２進カウンタCO
１，CO２およびCO３を有する。クロツク入力側
ITを介してそれら２進カウンタにビツト動作クロ
ツクＴが供給される。これらのカウンタは分周器
として動作する。即ち、クロツク入力側ITに入力
されたビツト動作クロツクＴを計数し、データ入
力側を介してセツトされた計数値に達すると出力
クロツクを送出する。カウンタCO１〜CO３の
個々のマルチバイブレータの出力側は動作クロツ
クを発生させるために論理回路Ｇ４に接続されて
おり、この動作クロツクは論理回路Ｇ４の出力側
O1〜O6から出力される。第１の２進カウンタCO
１の桁上入力側Cioには論理１が加えられ、第２
の２進カウンタCO２の桁上入力側Cioは第２ゲー
ト回路Ｇ２の出力側に接続されており、この第２
ゲート回路の入力側は第１の２進カウンタCO１
の出力側Q0〜Q3に接続されている。ここでは桁
上入力側に論理１が加えられると作動可能となる
と仮定する。しかし多くのカウンタユニツトの場
合論理１ではなしに論理０が桁上入力側において
使用可能にするために必要である。これは回路を
実際に製作する際に考慮しなければならない。切
換可能な第１ゲート回路Ｇ１は同様に第１の２進
カウンタCO１の出力側および第２の２進カウン
タCO２の出力側Q0〜Q2に接続されている。供給
すべきビツトパターンに応じ、必ずしもすべての
接続端子を設ける必要はない。このことは切換可
能な第１ゲート回路Ｇ１の入力側と第１および第
２カウンタの出力側との破線の接続および接続の
省略により示唆されている。切換可能な第１ゲー
ト回路Ｇ１の出力は第１オア―素子OR１を介し
て第１および第２の２進カウンタCO１，CO２の
セツト入力側SEに接続されている。さらに切換
可能な第１のゲート回路Ｇ１の出力側はブロツク
カウンタCO３の桁上げ入力側Cioに接続されてい
る。ブロツクカウンタCO３の出力側Q0〜Q2は切
換可能な第２ゲート回路Ｇ３と第２オア―素子
OR２とを介してブロツクカウンタCO３のセツト
入力側SEに帰還接続されている。第１の２進カ
ウンタCO１の最初の３つのデータ入力側D0〜D2
には制御論理回路Ｇ５が前置接続されている。こ
の制御論理回路の入力側１SYには図示されていな
い同期装置から同期パルスが供給される。制御論
理回路Ｇ５の入力側はさらにそれぞれ第１および
第２オア―素子OR１，OR２の第２入力側に接
続されている。カウンタのその他のデータ入力側
は、ブロツクカウンタCO３の第１データ入力側
D0を除いて、論理０が加えられる。このデータ
入力側への入力によりカウンタは所定の計数値に
セツトされる。切換可能なゲート回路Ｇ１，Ｇ３
はそれぞれ切換入力側Ｍ１，Ｍ２を備えている。
もう１つの切換入力側Ｍ３は論理回路Ｇ４に設け
られている。論理回路Ｇ４は本質的にゲート回路
を含み、このゲート回路を用いて特定の計数値が
選択されて出力される。動作クロツクは、障害パ
ルスの影響を回避するために、通例マルチバイブ
レータを介して供給される。
ための原理回路図である。この原理回路において
動作クロツク発生器は、３つの２進カウンタCO
１，CO２およびCO３を有する。クロツク入力側
ITを介してそれら２進カウンタにビツト動作クロ
ツクＴが供給される。これらのカウンタは分周器
として動作する。即ち、クロツク入力側ITに入力
されたビツト動作クロツクＴを計数し、データ入
力側を介してセツトされた計数値に達すると出力
クロツクを送出する。カウンタCO１〜CO３の
個々のマルチバイブレータの出力側は動作クロツ
クを発生させるために論理回路Ｇ４に接続されて
おり、この動作クロツクは論理回路Ｇ４の出力側
O1〜O6から出力される。第１の２進カウンタCO
１の桁上入力側Cioには論理１が加えられ、第２
の２進カウンタCO２の桁上入力側Cioは第２ゲー
ト回路Ｇ２の出力側に接続されており、この第２
ゲート回路の入力側は第１の２進カウンタCO１
の出力側Q0〜Q3に接続されている。ここでは桁
上入力側に論理１が加えられると作動可能となる
と仮定する。しかし多くのカウンタユニツトの場
合論理１ではなしに論理０が桁上入力側において
使用可能にするために必要である。これは回路を
実際に製作する際に考慮しなければならない。切
換可能な第１ゲート回路Ｇ１は同様に第１の２進
カウンタCO１の出力側および第２の２進カウン
タCO２の出力側Q0〜Q2に接続されている。供給
すべきビツトパターンに応じ、必ずしもすべての
接続端子を設ける必要はない。このことは切換可
能な第１ゲート回路Ｇ１の入力側と第１および第
２カウンタの出力側との破線の接続および接続の
省略により示唆されている。切換可能な第１ゲー
ト回路Ｇ１の出力は第１オア―素子OR１を介し
て第１および第２の２進カウンタCO１，CO２の
セツト入力側SEに接続されている。さらに切換
可能な第１のゲート回路Ｇ１の出力側はブロツク
カウンタCO３の桁上げ入力側Cioに接続されてい
る。ブロツクカウンタCO３の出力側Q0〜Q2は切
換可能な第２ゲート回路Ｇ３と第２オア―素子
OR２とを介してブロツクカウンタCO３のセツト
入力側SEに帰還接続されている。第１の２進カ
ウンタCO１の最初の３つのデータ入力側D0〜D2
には制御論理回路Ｇ５が前置接続されている。こ
の制御論理回路の入力側１SYには図示されていな
い同期装置から同期パルスが供給される。制御論
理回路Ｇ５の入力側はさらにそれぞれ第１および
第２オア―素子OR１，OR２の第２入力側に接
続されている。カウンタのその他のデータ入力側
は、ブロツクカウンタCO３の第１データ入力側
D0を除いて、論理０が加えられる。このデータ
入力側への入力によりカウンタは所定の計数値に
セツトされる。切換可能なゲート回路Ｇ１，Ｇ３
はそれぞれ切換入力側Ｍ１，Ｍ２を備えている。
もう１つの切換入力側Ｍ３は論理回路Ｇ４に設け
られている。論理回路Ｇ４は本質的にゲート回路
を含み、このゲート回路を用いて特定の計数値が
選択されて出力される。動作クロツクは、障害パ
ルスの影響を回避するために、通例マルチバイブ
レータを介して供給される。
第２図には本発明による動作クロツク発生器の
実施例が示されている。この動作クロツク発生器
は実質的に第１図に示された動作クロツク発生器
と同じであり、ここでは２つの２進カウンタCO
１とCO２が１つの第１カウンタCO１２で置き替
えられている。使用されるカウンタのリセツト過
程はビツト動作クロツクＴと同期して行なわれ
る。
実施例が示されている。この動作クロツク発生器
は実質的に第１図に示された動作クロツク発生器
と同じであり、ここでは２つの２進カウンタCO
１とCO２が１つの第１カウンタCO１２で置き替
えられている。使用されるカウンタのリセツト過
程はビツト動作クロツクＴと同期して行なわれ
る。
この第１カウンタCO１２も分周器として動作
し、ビツト動作クロツクＴを計数して、データ入
力側を介してセツトされた所定の計数値で出力す
る。
し、ビツト動作クロツクＴを計数して、データ入
力側を介してセツトされた所定の計数値で出力す
る。
第２図に示された動作クロツク発生器は例えば
マルチプレクサ装置34/140および140/565用に切
換使用可能である。このマルチプレクサ段のパル
スフレームは第３図および第４図に示されてい
る。ここでは低いビツト伝送速度のデータ流のフ
レームに関して記載されている。その都度４つの
データ流が１つのマルチプレツクス信号に合成さ
れる。受信側で受信されたマルチプレツクス信号
は、図示されたパルスフレームに相応する４つの
データ流に分割され、受信側で再び連続したデー
タ流として取出される。第３図に示されているパ
ルスフレームは732ビツトを含む。これらのビツ
トはそれぞれ122ビツトを有する６ブロツク〜
に区分されている。割当てられたフレーム識別
語（３ビツト）が１で示されており、２はサービ
ス語の１ビツトを示し、３はスタツフ識別ビツ
ト、４はスタツフビツトを示している。
マルチプレクサ装置34/140および140/565用に切
換使用可能である。このマルチプレクサ段のパル
スフレームは第３図および第４図に示されてい
る。ここでは低いビツト伝送速度のデータ流のフ
レームに関して記載されている。その都度４つの
データ流が１つのマルチプレツクス信号に合成さ
れる。受信側で受信されたマルチプレツクス信号
は、図示されたパルスフレームに相応する４つの
データ流に分割され、受信側で再び連続したデー
タ流として取出される。第３図に示されているパ
ルスフレームは732ビツトを含む。これらのビツ
トはそれぞれ122ビツトを有する６ブロツク〜
に区分されている。割当てられたフレーム識別
語（３ビツト）が１で示されており、２はサービ
ス語の１ビツトを示し、３はスタツフ識別ビツ
ト、４はスタツフビツトを示している。
それに対して第４図に示されたパルスフレーム
は672ビツトを含み、この672ビツトはそれぞれ96
ビツトを有する７ブロツクに区分されている。付
加的に伝送される情報の位置は、サービス語は除
いて、個々のブロツク内に保持されている。
は672ビツトを含み、この672ビツトはそれぞれ96
ビツトを有する７ブロツクに区分されている。付
加的に伝送される情報の位置は、サービス語は除
いて、個々のブロツク内に保持されている。
第１のカウンタCO１２は１ブロツク内のビツ
ト数に対応するものであり、ブロツクカウンタ
CO３は１パルスフレーム内のブロツク数に対応
するものである。従つて種々異なるマルチプレク
サ用の動作クロツクを発生する場合でも、１ブロ
ツク内のビツト数が変化しなければ、第１のカウ
ンタCO１２の計数周期を変化させる必要はなく、
同様に１ブロツク内のビツト数が変化しても１フ
レーム内のブロツク数が変化しなければブロツク
カウンタCO３の計数周期を変化させる必要はな
い。勿論、１フレーム内のブロツク数と、１ブロ
ツク内のビツト数が両方とも変化する場合は、第
１のカウンタとブロツクカウンタ、両方のカウン
タの計数周期を変化させなければらない。
ト数に対応するものであり、ブロツクカウンタ
CO３は１パルスフレーム内のブロツク数に対応
するものである。従つて種々異なるマルチプレク
サ用の動作クロツクを発生する場合でも、１ブロ
ツク内のビツト数が変化しなければ、第１のカウ
ンタCO１２の計数周期を変化させる必要はなく、
同様に１ブロツク内のビツト数が変化しても１フ
レーム内のブロツク数が変化しなければブロツク
カウンタCO３の計数周期を変化させる必要はな
い。勿論、１フレーム内のブロツク数と、１ブロ
ツク内のビツト数が両方とも変化する場合は、第
１のカウンタとブロツクカウンタ、両方のカウン
タの計数周期を変化させなければらない。
まず第３図に示すパルスフレームを発生する場
合を説明する。論理回路Ｇ４においてこれらの２
つのマルチプレクサ装置用の、すべての動作クロ
ツクを取出すのに、わずかな付何的費用しかかか
らない。個々のブロツク長さは第１カウンタCO
１２により切換可能な第１ゲート回路Ｇ１と共働
して発生される。ゲート回路Ｇ１により例えば計
数値１２１が取出され、カウンタCO１２はセツ
ト入力側SEを介して、次のビツト動作クロツク
Ｔにより計数値０にセツトされる。即ち、第１カ
ウンタCO１２の計数周期は122である。各ブロツ
クの終了時にブロツクカウンタCO３の桁上入力
側Cioが付勢される。従つてブロツクカウンタCO
３は次の動作クロツクで計数位置を１つだけ切換
えられ、それによつて次のブロツクを示す。ブロ
ツクカウンタCO３のリセツトは、切換可能な第
２ゲート回Ｇ３を介して行なわれる。ブロツクカ
ウンタの計数値６が取出され、桁上入力側Cioに
おける論理１と共に生じる次のビツト動作クロツ
クＴによりブロツクウンタは計数値１にリセツト
される。その結果１つの計数周期が６ブロツクを
含むこととなる。これによつて第３図に示すパル
スフレームが発生する。使用された回路技術では
ビツト動作クロツクＴは、桁上入力側Cioが論理
１を有している場合にのみ、ブロツクカウンタの
リセツトに対しても有効である。他の回路技術で
は接続は相応して変化させられる。ブロツクカウ
ンタのリセツトは、切換可能な第２ゲート回路Ｇ
３により相応する値を取出す場合、同様に計数値
０で行うこともできる。
合を説明する。論理回路Ｇ４においてこれらの２
つのマルチプレクサ装置用の、すべての動作クロ
ツクを取出すのに、わずかな付何的費用しかかか
らない。個々のブロツク長さは第１カウンタCO
１２により切換可能な第１ゲート回路Ｇ１と共働
して発生される。ゲート回路Ｇ１により例えば計
数値１２１が取出され、カウンタCO１２はセツ
ト入力側SEを介して、次のビツト動作クロツク
Ｔにより計数値０にセツトされる。即ち、第１カ
ウンタCO１２の計数周期は122である。各ブロツ
クの終了時にブロツクカウンタCO３の桁上入力
側Cioが付勢される。従つてブロツクカウンタCO
３は次の動作クロツクで計数位置を１つだけ切換
えられ、それによつて次のブロツクを示す。ブロ
ツクカウンタCO３のリセツトは、切換可能な第
２ゲート回Ｇ３を介して行なわれる。ブロツクカ
ウンタの計数値６が取出され、桁上入力側Cioに
おける論理１と共に生じる次のビツト動作クロツ
クＴによりブロツクウンタは計数値１にリセツト
される。その結果１つの計数周期が６ブロツクを
含むこととなる。これによつて第３図に示すパル
スフレームが発生する。使用された回路技術では
ビツト動作クロツクＴは、桁上入力側Cioが論理
１を有している場合にのみ、ブロツクカウンタの
リセツトに対しても有効である。他の回路技術で
は接続は相応して変化させられる。ブロツクカウ
ンタのリセツトは、切換可能な第２ゲート回路Ｇ
３により相応する値を取出す場合、同様に計数値
０で行うこともできる。
切換可能な第１ゲート回路Ｇ１は２つの出力側
を用いて、ブロツクカウンタが既に１ビツト又は
数ビツト早めにクロツク制御されるように構成で
きる。これによつてブロツクカウンタの出力側が
時間的に制御されずに出力できる。
を用いて、ブロツクカウンタが既に１ビツト又は
数ビツト早めにクロツク制御されるように構成で
きる。これによつてブロツクカウンタの出力側が
時間的に制御されずに出力できる。
第４図に示すパルスフレームを発生させる場
合、切換可能な第１ゲート回Ｇ１は、計数値95が
取出されるように、切換えられる。ブロツクカウ
ンタCO３において切換可能な第２ゲート回路Ｇ
３により計数値７が取出され、それによつてブロ
ツクカウンタの計数周期も同様に７に上昇する。
必要な動作ブロツクは論理回路Ｇ４の出力側O1
〜O6において送出される。サービス語を示すパ
ルスは例えば論理回路Ｇ４の出力側O5で送出で
きる。それに対して第４図に示すパルスフレーム
を発生しようとする場合、サービス語を示す動作
クロツクが出力側O6で送出される。論理回路Ｇ
４の切換入力側Ｍ３における切換により、同じビ
ツト、例えば常に出力側O5に送出されるサービ
ス語のビツト２に所属する動作クロツクを出力側
O1〜O6において送出することが同様に考えられ
る。
合、切換可能な第１ゲート回Ｇ１は、計数値95が
取出されるように、切換えられる。ブロツクカウ
ンタCO３において切換可能な第２ゲート回路Ｇ
３により計数値７が取出され、それによつてブロ
ツクカウンタの計数周期も同様に７に上昇する。
必要な動作ブロツクは論理回路Ｇ４の出力側O1
〜O6において送出される。サービス語を示すパ
ルスは例えば論理回路Ｇ４の出力側O5で送出で
きる。それに対して第４図に示すパルスフレーム
を発生しようとする場合、サービス語を示す動作
クロツクが出力側O6で送出される。論理回路Ｇ
４の切換入力側Ｍ３における切換により、同じビ
ツト、例えば常に出力側O5に送出されるサービ
ス語のビツト２に所属する動作クロツクを出力側
O1〜O6において送出することが同様に考えられ
る。
低いビツト伝送速度の場合の各パルスフレーム
の第３ビツトの後で完了する同期語の受信の際、
動作クロツク発生器は動作を開始する際またはフ
レーム同期が失われた後に新たに調節されなけれ
ばならない。これは制御論理回路Ｇ５と２つのオ
ア―素子OR１，OR２を介して行なわれる。入
力側SYの同期パルスは第１カウンタCO１２の
データ入力側に例えば４（２進数で0100）を加え、
第１カウンタCO１２とブロツクカウンタCO３の
セツト入力側SEを付勢する。従つて次の動作ク
ロツクで第１カウンタは計数値４に切換えられ、
ブロツクカウンタは計数値１に切換えられる。こ
れによつて動作クロツク発生器は同期される。
の第３ビツトの後で完了する同期語の受信の際、
動作クロツク発生器は動作を開始する際またはフ
レーム同期が失われた後に新たに調節されなけれ
ばならない。これは制御論理回路Ｇ５と２つのオ
ア―素子OR１，OR２を介して行なわれる。入
力側SYの同期パルスは第１カウンタCO１２の
データ入力側に例えば４（２進数で0100）を加え、
第１カウンタCO１２とブロツクカウンタCO３の
セツト入力側SEを付勢する。従つて次の動作ク
ロツクで第１カウンタは計数値４に切換えられ、
ブロツクカウンタは計数値１に切換えられる。こ
れによつて動作クロツク発生器は同期される。
使用されたユニツトの走行時間に応じて、第11
カウンタを後の時点で同期により計数値５または
６にリセツトすることが必要なこともある。
カウンタを後の時点で同期により計数値５または
６にリセツトすることが必要なこともある。
発明の効果
本発明により、種々異なるマルチプレクサに使
用することのできる動作クロツク発生器が得られ
る。従来はそれぞれ別個に動作クロツク発生器を
製作しなければならなかつた。
用することのできる動作クロツク発生器が得られ
る。従来はそれぞれ別個に動作クロツク発生器を
製作しなければならなかつた。
第１図は動作クロツク発生器の原理回路図、第
２図は本発明による動作クロツク発生器の実施例
の回路図、第３図はマルチプレクサ装置34/140の
パルスフレームの図、第４図はマルチプレクサ装
置140/565のマルチプレツクスフレームの図を示
す。 CO１，CO２，CO１２……カウンタ、CO３…
…ブロツクカウンタ、Ｇ１，Ｇ２，Ｇ３……ゲー
ト回路、Ｇ４……論理回路、Ｇ５……制御論理回
路、Ｍ１，Ｍ２，Ｍ３……切換入力側、SE……
セツト入力側、Cio……桁上入力側、IT……クロツ
ク入力側。
２図は本発明による動作クロツク発生器の実施例
の回路図、第３図はマルチプレクサ装置34/140の
パルスフレームの図、第４図はマルチプレクサ装
置140/565のマルチプレツクスフレームの図を示
す。 CO１，CO２，CO１２……カウンタ、CO３…
…ブロツクカウンタ、Ｇ１，Ｇ２，Ｇ３……ゲー
ト回路、Ｇ４……論理回路、Ｇ５……制御論理回
路、Ｍ１，Ｍ２，Ｍ３……切換入力側、SE……
セツト入力側、Cio……桁上入力側、IT……クロツ
ク入力側。
Claims (1)
- 【特許請求の範囲】 １ 当該計数周期が１つのパルスフレームのブロ
ツク長さに相応しかつ所定の計数位置に調節でき
る第１カウンタCO１２と、該第１カウンタCO１
２により制御されるブロツクカウンタCO３と、
前記第１カウンタCO１２およびブロツクカウン
タCO３の計数周期を変化させるための切換装置
とを有するデジタル信号―マルチプレクサ用同期
動作クロツク発生器であつて、その際前記切換装
置は切換可能な第１ゲート回路Ｇ１を有し、該第
１ゲート回路の入力側が第１カウンタCO１２の
出力側Q0，Q1，Q2…と接続されており、また第
１ゲート回路の出力側は第１カウンタCO１２の
セツト入力側SEと接続されていて当該第１カウ
ンタの計数周期を定めるように構成されている、
デジタル信号―マルチプレクサ用同期動作クロツ
ク発生器において、第１カウンタCO１２は並列
のデータ入力側D0，D1，D2…を有し、データ入
力側D0，D1，D2…に制御論理回路Ｇ５が前置接
続されており、該制御論理回路の入力側ISYに同
期パルスが供給され、該同期パルスが第１カウン
タを常に同じ計数位置に切換え、切換可能な第１
ゲート回路Ｇ１の出力が制御論理回路Ｇ５の入力
ISYと第１オア―素子OR１を介して論理結合され
ており、該オア―素子の出力側が第１カウンタ
CO１２のセツト入力側SEに接続されており、ま
た２つのカウンタCO１２，CO３の出力側Q0，
Q1，Q2…に動作クロツクを発生するために複数
の出力側O1，O2，O3…を有する論理回路Ｇ４が
接続されており、さらに前記の動作クロツク発生
器は複数の種々異なるマルチプレクサで使用さ
れ、論理回路Ｇ４にて種々異なるマルチプレクサ
段のための動作クロツクを出力することを特徴と
する種々異なるデジタル信号―マルチプレクサ用
の同期動作クロツク発生器。 ２ ブロツクカウンタCO３の計数周期の切換装
置として切換可能な第２ゲート回路Ｇ３が設けら
れており、該第２ゲート回路の入力側がブロツク
カウンタCO３の出力側Q0，Q1，Q2と接続されて
おり、また前記第２ゲート回路の出力が制御論理
回路Ｇ５の入力ISYと第２オア―素子OR２を介し
て論理結合されており、該オア―素子の出力側が
ブロツクカウンタCO３のセツト入力側SEと接続
されている特許請求の範囲第１項記載の種々異な
るデジタル信号―マルチプレクサ用同期動作クロ
ツク発生器。 ３ 第１の２進カウンタCO１２およびブロツク
カウンタCO３として同期状態を調節できる２進
カウンタがそれぞれ設けられている特許請求の範
囲第１項記載の種々異なるデジタル信号―マルチ
プレクサ用同期動作クロツク発生器。 ４ 第１ゲート回路Ｇ１が２つの出力側を有して
おり、そのうちの第１出力側は第１オア―素子
OR１を介して第１カウンタCO１２のセツト入力
側と接続されており、第２出力側はブロツクカウ
ンタCO３の桁上入力側と接続されている特許請
求の範囲第１項記載の種々異なるデジタル信号―
マルチプレクサ用同期動作クロツク発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3226201.9 | 1982-07-13 | ||
| DE3226201 | 1982-07-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5933949A JPS5933949A (ja) | 1984-02-24 |
| JPH0122781B2 true JPH0122781B2 (ja) | 1989-04-27 |
Family
ID=6168339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58120429A Granted JPS5933949A (ja) | 1982-07-13 | 1983-07-04 | 種々異なるデジタル信号―マルチプレクサ用の同期動作クロック発生器 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4566099A (ja) |
| EP (1) | EP0099101B1 (ja) |
| JP (1) | JPS5933949A (ja) |
| AT (1) | ATE30493T1 (ja) |
| AU (1) | AU540136B2 (ja) |
| BR (1) | BR8303691A (ja) |
| CA (1) | CA1208816A (ja) |
| DE (1) | DE3374255D1 (ja) |
| EG (1) | EG15125A (ja) |
| NO (1) | NO157998C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1261012A (en) * | 1984-02-03 | 1989-09-26 | Yasuyuki Okumura | Polyphase phase lock oscillator |
| JPH0771097B2 (ja) * | 1985-12-20 | 1995-07-31 | 株式会社日立製作所 | 時分割多重通信方式 |
| IT1236730B (it) * | 1989-10-31 | 1993-03-31 | Sgs Thomson Microelectronics | Adattatore monolitico della velocita' per rete numerica integrata nei servizi (rnis o isdn). |
| DE69027010T2 (de) * | 1989-12-27 | 1996-10-31 | Nippon Denso Co | Zündkerze für Verbrennungsmotor |
| US5563469A (en) * | 1989-12-27 | 1996-10-08 | Nippondenso Co., Ltd. | Spark plug for internal combustion engine |
| US6751696B2 (en) | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
| US6324120B2 (en) | 1990-04-18 | 2001-11-27 | Rambus Inc. | Memory device having a variable data output length |
| IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| FR2662885B1 (fr) * | 1990-05-29 | 1993-01-29 | Cit Alcatel | Dispositif de multiplexage temporel de trains numeriques plesiochrones. |
| US5157651A (en) * | 1990-07-26 | 1992-10-20 | General Datacomm, Inc. | Apparatus and method for determining line rates |
| JP3275375B2 (ja) * | 1991-09-30 | 2002-04-15 | 株式会社デンソー | スパークプラグおよびその製造方法 |
| JPH06275365A (ja) * | 1993-03-18 | 1994-09-30 | Nippondenso Co Ltd | 金属チップの製造方法，製造装置，金属チップ及びスパークプラグ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784638A (en) * | 1980-11-14 | 1982-05-27 | Fujitsu Ltd | Line multiplex system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3632882A (en) * | 1970-05-15 | 1972-01-04 | Gen Datacomm Ind Inc | Synchronous programable mixed format time division multiplexer |
| US3789195A (en) * | 1972-05-09 | 1974-01-29 | Gulf & Western Industries | Digital counter and timer with multiplex setting and readout |
| DE2419853C2 (de) * | 1974-04-24 | 1976-01-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Steuerung mehrerer Kanalschaltungen eines Zeitmultiplex-Datenübertragungssystems |
| FR2320023A1 (fr) * | 1975-07-28 | 1977-02-25 | Constr Telephoniques | Procede et dispositif de resynchronisation d'informations entrantes structurees en trames |
| US4121055A (en) * | 1977-06-06 | 1978-10-17 | Microcom Corporation | Integrated programmable commutation and signal conditioning circuit |
| DE2930586A1 (de) * | 1979-07-27 | 1981-02-12 | Siemens Ag | Schaltungsanordnung zur synchronisierung einer untergeordneten einrichtung, insbesondere einer digitalen teilnehmerstation, durch eine uebergeordnete einrichtung, insbesondere eine digitale vermittlungsstelle eines pcm-fernmeldenetzes |
-
1983
- 1983-06-20 NO NO832239A patent/NO157998C/no unknown
- 1983-07-01 US US06/510,329 patent/US4566099A/en not_active Expired - Fee Related
- 1983-07-04 JP JP58120429A patent/JPS5933949A/ja active Granted
- 1983-07-06 EG EG413/83A patent/EG15125A/xx active
- 1983-07-11 DE DE8383106798T patent/DE3374255D1/de not_active Expired
- 1983-07-11 EP EP83106798A patent/EP0099101B1/de not_active Expired
- 1983-07-11 CA CA000432187A patent/CA1208816A/en not_active Expired
- 1983-07-11 AT AT83106798T patent/ATE30493T1/de active
- 1983-07-11 BR BR8303691A patent/BR8303691A/pt unknown
- 1983-07-12 AU AU16768/83A patent/AU540136B2/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784638A (en) * | 1980-11-14 | 1982-05-27 | Fujitsu Ltd | Line multiplex system |
Also Published As
| Publication number | Publication date |
|---|---|
| EG15125A (en) | 1985-12-31 |
| AU1676883A (en) | 1984-01-19 |
| EP0099101A2 (de) | 1984-01-25 |
| NO157998C (no) | 1988-06-29 |
| AU540136B2 (en) | 1984-11-01 |
| NO157998B (no) | 1988-03-14 |
| DE3374255D1 (en) | 1987-12-03 |
| NO832239L (no) | 1984-01-16 |
| CA1208816A (en) | 1986-07-29 |
| EP0099101B1 (de) | 1987-10-28 |
| JPS5933949A (ja) | 1984-02-24 |
| US4566099A (en) | 1986-01-21 |
| BR8303691A (pt) | 1984-02-14 |
| ATE30493T1 (de) | 1987-11-15 |
| EP0099101A3 (en) | 1985-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255291A (en) | Microprocessor based packet isochronous clocking transmission system and method | |
| US4998249A (en) | Method and system for multiplexing telephone line circuits to highway lines | |
| US4649536A (en) | Flexible multiplex system for time division multiplex | |
| JPH0122781B2 (ja) | ||
| US5442636A (en) | Circuit and method for alignment of digital information packets | |
| JPS5810038B2 (ja) | 通信交換方式 | |
| EP0309763B1 (en) | Multiplexer and demultiplexer apparatus adaptable for two kinds of transmission rates | |
| US4122309A (en) | Sequence generation by reading from different memories at different times | |
| US4500992A (en) | Synchronizing arrangement | |
| US6208648B1 (en) | Network element and input/output device for a synchronous transmission system | |
| US5305322A (en) | Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function | |
| JPH04211535A (ja) | 特定フレーム構造体への情報ビットの挿入装置 | |
| SE7408016L (ja) | ||
| JPH11177636A (ja) | 中央タイミングユニットを交換網を介して外部リンクに合わせて同期する装置および方法 | |
| JP3485449B2 (ja) | クロック分周切替回路 | |
| US3784751A (en) | Pdm-tdm switching matrix | |
| RU2078401C1 (ru) | Синхронный адаптивный мультиплексор | |
| JP2001306362A (ja) | ウォッチドッグタイマ | |
| SU1282142A1 (ru) | Многоканальное устройство дл сопр жени | |
| KR100358386B1 (ko) | 전송장비에서의 서비스 대역폭 가변 할당장치 | |
| SU1741100A1 (ru) | Программируемый контроллер | |
| KR0168921B1 (ko) | 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로 | |
| KR0164109B1 (ko) | 동기식 전송시스템에서 시험 액세스를 위한 3 x 6N 교차 스위칭 장치 | |
| JPH0946312A (ja) | レベルカウンタ | |
| JPH0230238B2 (ja) | Shingodensosochi |