SU1043713A1 - Устройство дл передачи дискретной информации - Google Patents

Abstract

1. УОТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащее узлы сопр жени , первые второй и третий входы которых  вл ютс  входами устройства, первые выходы каждого узла сопр жени  соединены :с соответствующими входами коммутатора информационных посылок, программновременной блок, первый выход которое го подключен к управл ющему входу коммутатора информационных посылок,V о т л и ч а ю щ ее с   тем, что, . с целью повышени  достоверности пе- редаваемой информации,введены комг мутатор синхропосылок, селекторы временных интервалов, элемент задержки элемент И/1И, элементы И-НЕ, тригге ры , вторые выходы каждого узла сопр  жени  соединены с соответствующими входами коммутатора синхропосылок, . управл ющий вход которого соединён с управл ющим входом коммутатора им формационных посылок, выход коммутатора синхропосылок подключен к первым- входам первого и второго элементов И-НЕ и первого и второго селекторов временных интервалов, ход коммутатора йн ормационных пйсылок подключен к первому входу треть его элемента И-НЕ, выход первого элемента И-НЕ соединен с входом элемента задержки, выход которого подключен к вторым входам-второго и третьего элементов И-НЕ, к первым входам элемента ИДИ и третьего селектора временных интервалов, выход которого соединен с вторым входом элемента ИЛИ, выход которого подключен к первым входам первого и ,второго триггеров и к входу программно-временного блока, второй выход которогог соединен с вторым входом второго селе,ктора временных интер . валов, выход которого подключен к третьему входу элемента ИЛИ, трео S тий выход программно;; временного блока соединен с вторым входом третье (Л го селектора временных интервалов, четвертый выход программно- временнос го блока соединен с третьими входами второго и третьего селекторов временных интервалов и с вторым вхрдом первого селектора временных интер-. валов, выход которого подключен к вторым входам первого и второго .тригj; геров, выход первого Триггера .соеW динен с вторым уходом первого эле-sjl мента- И-НЕ, выход второго триггера соединен с третьим входом первого селектора временных интервалов, выходы второго и третьего элементов И-НЕ  вл ютс  выходами устройства. 2. Устройство по п.1, о т ли - . ч а ю щ ее с   тем, что каждый узел сопр жени  содержит преобразователь , параллельного кода в последовательный , делитель частоты, триггер элементы И-НЕ, выход делител  частоты подключен к первому вхо- , ду четвертого элемента И-НЕ, выход которого соединен с первым входом

Description

п того триггера, выход которого подключей к первому входу п того элемента И-НЕ, выход которого соединен с первым входом преобразовател  и , с вторым выходом узла сопр жени , вторые входы преобразовател  параллель ного кода в последовательный подключены к первым входам узла сопр жени  Г вход делител  частоты соединен

с вторым входом п того элемента И-НЕ и с вторым входом узла сопр жени , второй вход четвертого элемента И-НЕ подключен к третьему входу узла сопр жени , второй выход преобразовател  параллельного код-а в последовательный соединек1 с первым .выходом узла сопр жени .

Изобретение относитс  к вычислительной технике и может быть использовано дл  передачи в ЭВМ низкоскоростных дискретных сигналов от .независимых источников соо щений.

Известно устройство дл  передачи ЦИФРОВОЙ информации, содержащее блок уплотнени , блок разделени  управл ющих сигналовJ первый, эторбй, третий и четвертый элементы И, а лемент ИЛИ, элементы И-НЕ, преобразователь параллельного кода в последовательный , преобразователь последователь- , ного KOf в параллельный и линию св зи { .

Недостатком данного устройства  вл етс  невозможность одновременного приема данных по линии св зи от нескольких источников дискретной информации , а также неполное использование пропускной способности тракта передачи данных от низкоскоростного периферийного оборудовани .

Известно устройство дл  передачи дискретной информации, содержащее узлы сопр жени  (объектовые приборы), первые , .второй и третий входы кото,рых  вл ютс  входами устройства, первый выход каждого узла сопр жени  соединены с соответствующими входами коммутатора информационных посылок (блок .опроса), программновременной блок (блок управлени ), первый выход которого подключен к управл ющему входу коммутатора информационных посылок, а также приемник , узел вы влени  синхроимпульса формирователь сигнала разрешени  счета, блок вы влений тревожной информации , триггер, формирователь импульсов повтора, счетный узел, логи- ческий узел, узел задержки 2.

Однако известное устройство не обеспечивает достаточной достоверности передаваемой информации.

Цель изобретени  - повышение достоверности передаваемой инфо|)ма . ции.

0 Поставленна  цель достигаетс  Тем, что в устройство дл  передачи

дискретной информации, содержащее уз . лы сопр жени , первые, второй, и третий входы которых  вл ютс  входами

S устройствз, первые выходы каждого узла-сопр жени  соединены с соответствующими входами коммутатора информационных посылок, программно-времанной блок, первый выход которого

0 подключен к управл ющему входу коммутатора информационных посылок, вве , дены коммутатор синхропосылок, селекторы временных интервалов, элемент задержки, элемент ИЛИ, элементы И-НЕ,

триггеры, вторые выхрды каждого узла сопр жени  соединены с соответствующими входами коммутатора СИНХР.ОПОСЫлок , управл ющий вход которого соединен с управл ющим входом коммутаQ тора информационнных посылок, выход коммутатора синхропосылок подключен к первым входам первого и второго элементов И-НЕ и первого .и второго селекторов временных интервалов, выход коммутатора информационных посылок подключен к первому входу третьего элемента И-НЕ, выход первого элемента И-НЕ соединен с входом элемента задержки, выход которого подключен к вторым входам второго и третьего эле« ментов И-НЕ, к первым входам элемента ИЛИ И третьего селектора временных интервалов, выход которого соед нен с вторым .входом элемента ИЛИ, в ход которого подключен к первым вхо дам первого и второго триггеров и к входу программно-временного блока, второй выход которого соединен с вт рым входом второго селектора вре-. манных интервалов, выход которого подключен к третьему входу элемента ИЛИ, третий выход программно-вре менного блока соединен с вторым вхо дом третьего селектора временных интервалов, четвертый выходпрограм раМмно-временного блока соединен 1с третьими входами второго и . Третьего селекторов временных инсервалов и с вторым входом пер вого селектора временных интервалов , выход которого подключен. к вторым вх.одам первого и второго триггеров, выход первого триггера соединен с вторым входом первого эл мента И-НЕ, выход второго триггера . соединен q третьим входом первого селектора временных интервалов, выходы второго и третьего элементов И НЕ  вл ютс  выходами устройства. Каждый узел сопр жени  содержит . преобразователь параллельного кода в последовательный, делитель частот триггер, .элемент И-НЕ, .выход делите . л  частоты подключен к первому входу четвертого элемента М-НЕ, выход которого соединен с первым входом п того триггера, выход которого под ключен к первому входу п того элемента И-НЕ, выход которого соединен с первым входом преобразовател  параллел ногр кода в последовательный и с вторым выходом узла сопр жени , вторые входы преобразовател  параллельного кода в последовательнь1й подключены, к первым входам узла сопр жени , вход делител  частоты «гое динен с вторым входом п того элемента И-НЕ и с вторым входом узла . сопр жени , второй вход четвертого элемента И-НЕ подключен к третьему входу узла сопр жени , второй преобразовател  параллельного кода в последовательный соединен с первы ( ВЫХОДОМ узла сопр жени . На фиг. 1 показана структурна  схема предлагаемого устройства; на. фиг. 2 - временна  диаграмма, работы устройства. Устройство-содержит узлы 1 со- . пр жени , делитель 2 частоты, элемен 13 4 ; ты И-НЕ 3 и i, триггер 5, преобразо6 параллельного кода послеватель довательный, программно-временной блок 7, коммутатор 8 информационных посылок, коммутатор 9 синхропосылок, селекторы 10-12 временных интервалов триггеры 13 и ,элемент ИЛИ 15, элементьцИ-НЕ 16-18, линейные пе.редатчики 19, элемент 20 задержки, лини  21 св зи.к индивидуальным узлам сопр жени  с источником информации подключены группа информационных шин 22, шина 23 основной тактирующей синхросерии, шина 2 сигнала признака смены информации. Кроме того, обозначены сигналы Упр - управлени  сменой позиции коммутаторов , сигналы - РАЗР1, РАЗР2 разрешени  работы селекторов временных интервалов, стробирующа  СТ серил. сновна  тактирующа  синхросери  Т вспомогательна  тактирук ца  синхросери  Tj, период следовани  импульсов основной тактирующей сиихросерии , период 2 следовани  импульсов вспомогательной тактирующей синхросерии , длительность f временного интервала между посылками, длительность Cz временного интервала между последовательност ми -посылок |( длительность €j сигнала призна.ка смены информации. . Устройство предназначено дл  пре- образовани  кодов информационных сообщений , получаемых от независимых источников, и дальнейшей передачи ко- . дированных последовательностей по двум лини м св зи на входы блока- сопр жени  с ЭВМ. Число независимых источников сообщений выбрано равным шестнадцати по количеству входов коммутаторов 8 и .Каждое информационное сообщение- в узле 1 сопр жени  преобразуетс  в число п одинаковых шестнадцатипазиционных последовате-льнь1х . посылок, где число п зависит от соотношени  частот основной тактирующей синхросерии Т и вс помогательной тактирующей синхросерии Т 2. При этом учитываетс  то обсто тельство , что периоды следовани  им пульсов основных тактирующих синхросерии , поступающих от независимых источников сообщений и периоды по влени  сигналов признака смены информации дл  всех источников сообщений идентичны, но асинхронны по отношению друг к другу. Весь цикл обработки информационных сообщений разбит на шес надцать интервалов, по количеству не зависимых источников сообщений. В ка р,ом интервале об зательно коммутируетс  на линии 21 св зи только одна синхропрсылка и одна информационна  посылка. Дл  этого на передающей сто роне дл  выделени  из п последовательностей посылок только одной посы ки анализируютс  моменты прихода аре менных интервалов и С . Каждо интервалу соответствует свой номер п Гзиции коммутаторов 8 и 9. Введение . избыточности при формировании И последовательностей посылок позвол ет з-а цикл работы устройства с меньшими аппаратными затратами синхронизировать передачу от каждого независимого источника информации кодов сообщений по двум лини м св зи. Устройство работает следующим образом . В исходном положении триггеры 5, 13 и 1 в нулевом состо нии, коммутаторы 8 и 9 установлены на пер- вую позицию, программно-временной блок 7 генерирует стробсериюС1. На входные шины 22-2k узлов 1 сопр жени  непрерывно поступают основные тактирующие синхросерии Т(фиг.2а) и сигналы признака смены информации длительностью (фиг.2 г), а также шестнадцатизар дный параллельный код информационного сообщени . Принцип преобразовани  информационного сообщени  в каждом узле сопр жени  рассмотрим на примере работы первого узла (фиг. 1). Шина 23 основной тактирующей синхросерии подключенаНа вход делител  2;частоты и на один из входов элемента И-НЕ k. После делите.л  2 частоты вспомогательна  тактирукица  син хросери  с периодом следовани  Т2| (фиг.2б) поступает на один из входов элемента И-НЕ 3, К другому входу кот рого подключена шина сигнала признака смены информации (фиг.2г). Период Tj;) выбран из соображений разнесени  формировани  шестнадцатой позиции синхропосылки и отрицательного перепада синхроимпульсов серии Т, а также чтобы выполнилось следую щее условие кратности частот Tf и Т, : + 1) Т, где , /, 6, 8... - По переднему фронту импульсов синхросерии Т , при условии отсут стви  сигнала признака имени информации , с выхода элемента И-НЕ 3 устанавливаетс  в единичной состо ние триггер 5- Единичный выход триггера 5 соединен с.одним из входов элемента И-НЕ 4, на другой выход которого подаетс  основна  тактирующа  синхросери  Т. При наличии высокого разрешающего уровн  на единичном выходе триггера 5 основна  тактирующа  синхросери  Т проходит на такто.вый вход преобразовател  6 параллельного кода в последовательный, а также на соответствующий вход коммутатора 9 синхропосылок . Синхронно с основной тактирующей серией Tj с информационного выхода преобразовател .6 информационные шестнадцатипозиционные посылки (фиг.2а) поступают на вход коммутатора 8 информационных посылок. Установка триггера 5 .в нулевое состо ние осуществл етс  с второго выхода преобразовател  6 после прихода шестнадцати основных тактирующих синхроимпульсов. В случае нали- . ми  на Шине 2 сигнала признака смены информации, на врем  деист-. ВИЯ сигнала длительностью (фиг.2 г), блокируетс  установка в единицу триггера 5 и прохождение импульсов основной тактирующей синхросерии Т на вход преобразовател  6 и на вход коммутатора 9 синхропосылок. Таким образом, в результате преобразова ,ни  на входах коммутаторов 8 и 9, на каждое информационное сообщение присутствует соответственно h -последовательностей шестнадцатипозиционных информационных посылок и синхрб- посылок с временными интервалами между посылками длительностьюС и временным интервалом между п последовательностью 2 (фиг. 2в). Как уже отмечалось , коммутаторы 8 и 9 в исходном состо нии установлены на первой позиции , поэтому в немальный момент времени на выход коммутаторов 8 и 9 проход т i1 последовательности посылок, от первого источника сообщений. Последовательность синхропосылок с выхода коммутатора 9 поступает на входы селекторов 10 и 11 и на вход элемента И-НЕ 17. Второй селектор М кастроен на анализ длительности паузы 2 (фиг.2в) и служит дл  определени  йвчала цикла обработки информационных сообщений. При наличии сигна ла РАЗР1 и стробирукмцей серии CI от програАмно-временного блока 7 в момент по влени  паузы на входе селектора 11, соединенного через элемент . ИЛИ 15 с единичным входом триггера , нулевым входом триггеров 13 и входом программно-временного блока 7, формируетс  сигнал установки в ед ничное состо ние триггера и пoдtверждени  нулевого состо ни  - триггера 13. По,.этом/ же сигналу программнр-временный блок 7 снимает раз решение РАЗРТ и вырабатывает сигнал РАЗР2, разрешающий работу селектора 12. С единичного- выхода триггера 1 разрешё тс  работа селектора 10, которыи анализирует паузу между посылками (, , о.предел ют начало очередной посылки и синхронизирует начальный м мент выделени  посылок из л последовательности . Это осуществл етс  сл дующим образом: с выхода селектора 1 по приходу паузы ц устанавливаетс  в единичное состо ние триггер 13 и сбрасываетс  в исходное состо ние тр гер Ц, При этом на выходе триггера I отсутствует высокий уровень разре шени  работы селектора 10. При наличии высокого разрешающего уровн  с . выхода триггера 13 на одном из входов элемента И-НЕ 18 по переднему фронту первого импульса синхропосылки через элемент И-НЕ 18 запускаетг с  элемент 20 задержки, с выхода которого блокируетс  работа селектора 12 и разрешаетс  прохождение шест-t надцатипозиционной информационной .по сылки и синхропосылки на выходы элементов И-НЕ 16 и 17. Задержка элемента 20 настроена на длительность синхропосылки (фиг.2 д). Таким образом , после пропуска на входы линейных .передатчиков 19 одной синхропосылки и одновременно информационной посылки (фиг.2 е,щ} разрешающий уровень с выхода элемента 20 снижает с  с 1ВХОДОВ.элементов И-НЕ 16 и 17 и с блокирующего входа селектора 12. По спаду сигнала элемента 20 проир-, ходит Установка через элемент ИЛИ 15 13В триггера 1 в)единичное состо ние а также формирование программно-временным блоком 7 сигнала УПР, по которому происходит установка следующей позиции .коммутатора 8 и 9. Пор -, док работы элементов устройства на второй и последующих позици х коммутаторов 8 и 9 сохран етс  прежний и отличаетс  лишь тем, что на разрешающем входе селектора 11 отсутству-. ет сигнал PA3.PI от программно-временного блока 7, по которому анализируютс  моменте по влени  паузы между последовательност ми посылок, т.е. анализ по влени  паузы б между последовательност ми посылок осуществл етс  только на первой позиции коммутаторов В и 9 вначале цикла обработки. В случае, если на одной из позиции коммутаторов 8 и 9 от узла 1 сопр жени  нет последовательности синхропосйлок (отсутствие источника сообщений, обрыв линий св зи и т.д.), то элемент 20 не запускаетс  и не блокирует работу селектора 12. После некоторого . интервала ожидани  селектор 12 вырабатывает сигнал, который через элемент ИЛИ 15 поступает на программновременный блок, который устанавливает коммутаторы 8 и 9 на следующую позицию . Выделенные шестнадцатипозиционные информационные посылки и синхропосылки с выхода элементов 16 и 17 поступают в. каналы . Предложенное устройство простое, в реализации, имеет незначительное количество компонентов и позвол ет по сравнению с известным синхронизировать моменты приема информации от Шестнадцати асинхронных источников информации , передать весь объем сообщений по двум лини м св зи, т.е. повы- , сить пропускную способность линии св зи . Количество подключенных источников сообщений может быть легко увеличено увеличением емкости коммутаторов синхропосылок и информационных посылок.

% л

f-

0-ПОСЬ1Л1Ю

J

О-поселка

посылка

Гг

Claims (2)

1. №864318,кл.Б 08 В 25/02,1981 (прототип). 154) 1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащее узлы сопряжения, первые; второй и третий входы которых являются входами устройства, первые выходы каждого узла сопряжения соединены с соответствующими входами коммутатора информационных посылок, программновременной блок, первый выход которог го подключен к управляющему входу коммутатора информационных посылок, от л ичающееся тем, что, . с целью повышения достоверности передаваемой информации,введены ком- мутатор синхропосылок, селекторы временных интервалов, элемент задержки, элемент ИДИ, элементы И-НЕ, триггеры, вторые выходы каждого узла сопряжения соединены с соответствующими входами коммутатора синхропосылок, управляющий вход которого соединён с управляющим входом коммутатора инт формационных посылок, выход комму‘Татора синхропосылок подключен к первым· входам первого и второго элементов И-НЕ и первого и второго селекторов временных интервалов, рыход коммутатора информационных посы-, лок подключен к первому входу треть’· его элемента И-НЕ, выход первого элемента И-НЕ соединен с входом элемента задержки, выход которого подключен к вторым входам-второго и третьего элементов И-НЕ, к первым входам элемента ИЛИ и третьего селектора временных интервалов, выход которого соединен с вторым входом элемента ИЛИ, выход которого подключен к первым входам первого и ,второго триггеров и к входу программно-временного блока, второй выход которогог соединен с вторым входом второго селе.ктора временных интервалов, выход которого подключен . к третьему входу элемента ИЛИ, тре- .

   тий выход ^программно-временного блока соединен с вторым входом третьего селектора временных интервалов, четвертый выход программно-временного блока соединен с третьими входами второго и третьего селекторов временных интервалов и с вторым входом первого селектора временных интёр-. валов, выход которого подключен к вторым входам первого и второго Тригге ров, выход первого Триггера .соединен с вторым входом первого элемента И-НЕ, выход второго триггера соединен с третьим входом первого селектора временных интервалов, выходы второго и третьего элементов И-НЕ являются выходами устройства.
2. 2. Устройство по п.1, о т л и - . ч а ю щ ее с я тем, что каждый узел сопряжения содержит преобразователь. параллельного кода в последовательный , делитель частоты, триггер, элементы И-НЕ, выход делителя частоты подключен к первому вхо- . ду четвертого элемента И-НЕ, выход которого соединен с первым входом

   SU ,.„104.3713 пятого триггера, выход которого подключей к первому входу пятого элемента И-НЕ, выход которого соединен с первым входом преобразователя и , с вторым выходом узла сопряжения, вторые входы преобразователя параллельного кода в последовательный подключены к первым входам узла сопряжения; вход делителя частоты соединен с вторым аходом пятого элемента И-НЕ и с вторым входом узла сопряжения, второй вход четвертого элемента И-НЕ подключен · к третьему входу узла сопряжения, второй выход преобразователя параллельного кода в последовательный соединен с первым .выходом узла сопряжения.