JP3496658B2 - 無瞬断切替方法および無瞬断切替装置 - Google Patents
無瞬断切替方法および無瞬断切替装置Info
- Publication number
- JP3496658B2 JP3496658B2 JP2001162178A JP2001162178A JP3496658B2 JP 3496658 B2 JP3496658 B2 JP 3496658B2 JP 2001162178 A JP2001162178 A JP 2001162178A JP 2001162178 A JP2001162178 A JP 2001162178A JP 3496658 B2 JP3496658 B2 JP 3496658B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- storage means
- delay amount
- received signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＳＤＨ（Synchr
onous Digital Hierarchy ）ディジタル伝送システムの
冗長構成に用いて好適な無瞬断切替方法および無瞬断切
替装置に関するものである。
onous Digital Hierarchy ）ディジタル伝送システムの
冗長構成に用いて好適な無瞬断切替方法および無瞬断切
替装置に関するものである。
【０００２】
【従来の技術】従来より、ＳＤＨディジタル伝送システ
ムの冗長構成においては、０系伝送路・１系伝送路間の
距離差によって両伝送路を通過する信号に遅延差（位相
差）が生じる場合に、遅延差を吸収するメモリを用いて
両信号の位相を一致させることにより、伝送路の切替を
無瞬断で行うようにしている。
ムの冗長構成においては、０系伝送路・１系伝送路間の
距離差によって両伝送路を通過する信号に遅延差（位相
差）が生じる場合に、遅延差を吸収するメモリを用いて
両信号の位相を一致させることにより、伝送路の切替を
無瞬断で行うようにしている。
【０００３】図５は従来のＳＤＨディジタル伝送システ
ムの冗長構成の要部を示すブロック構成図である。同図
において、５Ａは送信側装置、５Ｂは受信側装置、５Ｃ
は０系伝送路、５Ｄは１系伝送路である。送信側装置５
Ａは、マルチフレームパタン挿入回路５０１と、マルチ
フレーム生成回路５０２と、分岐回路５０３と、伝送路
終端部５０４，５０５とを有している。受信側装置５Ｂ
は、伝送路終端部５０６，５０７と、マルチフレーム同
期回路５０８，５０９と、遅延バッファ５１０，５１１
と、制御部５１２と、選択回路５１３とを有している。
ムの冗長構成の要部を示すブロック構成図である。同図
において、５Ａは送信側装置、５Ｂは受信側装置、５Ｃ
は０系伝送路、５Ｄは１系伝送路である。送信側装置５
Ａは、マルチフレームパタン挿入回路５０１と、マルチ
フレーム生成回路５０２と、分岐回路５０３と、伝送路
終端部５０４，５０５とを有している。受信側装置５Ｂ
は、伝送路終端部５０６，５０７と、マルチフレーム同
期回路５０８，５０９と、遅延バッファ５１０，５１１
と、制御部５１２と、選択回路５１３とを有している。
【０００４】送信側装置５Ａにおいて、マルチフレーム
パタン挿入回路５０１は、送信信号の空きタイムスロッ
トにマルチフレーム生成回路５０２からのマルチフレー
ムパタンを挿入し、分岐回路５０３へ送る。分岐回路５
０３は、マルチフレームパタンが挿入された送信信号を
分岐し、一方を伝送路終端部５０４を介して０系伝送路
５Ｃへ、他方を伝送路終端部５０５を介して１系伝送路
５Ｄへ送る。
パタン挿入回路５０１は、送信信号の空きタイムスロッ
トにマルチフレーム生成回路５０２からのマルチフレー
ムパタンを挿入し、分岐回路５０３へ送る。分岐回路５
０３は、マルチフレームパタンが挿入された送信信号を
分岐し、一方を伝送路終端部５０４を介して０系伝送路
５Ｃへ、他方を伝送路終端部５０５を介して１系伝送路
５Ｄへ送る。
【０００５】受信側装置５Ｂにおいて、０系伝送路５Ｃ
を介する送信側装置５Ａからの送信信号は伝送路終端部
５０６を介して受信され、遅延バッファ５１０に書き込
まれる。１系伝送路５Ｄを介する送信側装置５Ａからの
送信信号は伝送路終端部５０７を介して受信され、遅延
バッファ５１１に書き込まれる。
を介する送信側装置５Ａからの送信信号は伝送路終端部
５０６を介して受信され、遅延バッファ５１０に書き込
まれる。１系伝送路５Ｄを介する送信側装置５Ａからの
送信信号は伝送路終端部５０７を介して受信され、遅延
バッファ５１１に書き込まれる。
【０００６】一方、マルチフレーム同期回路５０８は、
伝送路終端部５０６が受信した０系伝送路５Ｃからの受
信信号に対してマルチフレーム同期をとり、制御部５１
２へ与える。また、マルチフレーム同期回路５０９は、
その同期信号を伝送路終端部５０７が受信した１系伝送
路５Ｄからの受信信号に対してマルチフレーム同期をと
り、その同期信号を制御部５１２へ与える。制御部５１
２は、マルチフレーム同期回路５０８および５０９から
の同期信号に基づき、０系伝送路５Ｃからの受信信号と
１系伝送路５Ｄからの受信信号のマルチフレーム位相を
比較し、両系信号の相対遅延差（位相差）を判定する。
この遅延差を基に、制御部５１２は、遅延バッファ５１
０，５１１で与える遅延量を設定し、遅延バッファ５１
０，５１１通過後の両系信号の位相を一致させる。
伝送路終端部５０６が受信した０系伝送路５Ｃからの受
信信号に対してマルチフレーム同期をとり、制御部５１
２へ与える。また、マルチフレーム同期回路５０９は、
その同期信号を伝送路終端部５０７が受信した１系伝送
路５Ｄからの受信信号に対してマルチフレーム同期をと
り、その同期信号を制御部５１２へ与える。制御部５１
２は、マルチフレーム同期回路５０８および５０９から
の同期信号に基づき、０系伝送路５Ｃからの受信信号と
１系伝送路５Ｄからの受信信号のマルチフレーム位相を
比較し、両系信号の相対遅延差（位相差）を判定する。
この遅延差を基に、制御部５１２は、遅延バッファ５１
０，５１１で与える遅延量を設定し、遅延バッファ５１
０，５１１通過後の両系信号の位相を一致させる。
【０００７】図６に制御部５１２による遅延バッファ５
１０，５１１からの受信信号の読出位相の制御状況を示
す。同図（ａ）は遅延バッファ５１０への０系伝送路５
Ｃを介する受信信号の書込位相（０系ＶＣ（Virtual C
ontainer）フレームの書込位相）を示し、同図（ｂ）は
遅延バッファ５１１への１系伝送路５Ｄからの受信信号
の書込位相（１系ＶＣフレームの書込位相）を示し、同
図（ｃ）は遅延バッファ５１０，５１１からの受信信号
の読出位相（０／１系ＶＣフレームの読出位相）を示し
ている。
１０，５１１からの受信信号の読出位相の制御状況を示
す。同図（ａ）は遅延バッファ５１０への０系伝送路５
Ｃを介する受信信号の書込位相（０系ＶＣ（Virtual C
ontainer）フレームの書込位相）を示し、同図（ｂ）は
遅延バッファ５１１への１系伝送路５Ｄからの受信信号
の書込位相（１系ＶＣフレームの書込位相）を示し、同
図（ｃ）は遅延バッファ５１０，５１１からの受信信号
の読出位相（０／１系ＶＣフレームの読出位相）を示し
ている。
【０００８】この例では、遅延バッファ５１０に０系Ｖ
ＣフレームがＴ１点で書き込まれ、遅延バッファ５１１
に１系ＶＣフレームがＴ２点で書き込まれている。この
書込位相の位相差Δｄは０系伝送路５Ｃと１系伝送路５
Ｄとの経路長の差に起因している。すなわち、図６で
は、０系ＶＣフレームの書込位相よりも１系ＶＣフレー
ムの書込位相がΔｄだけ遅れており、１系伝送路５Ｄの
方が０系伝送路５ＣよりもΔｄに相当する分だけ経路長
が長いことを示している。
ＣフレームがＴ１点で書き込まれ、遅延バッファ５１１
に１系ＶＣフレームがＴ２点で書き込まれている。この
書込位相の位相差Δｄは０系伝送路５Ｃと１系伝送路５
Ｄとの経路長の差に起因している。すなわち、図６で
は、０系ＶＣフレームの書込位相よりも１系ＶＣフレー
ムの書込位相がΔｄだけ遅れており、１系伝送路５Ｄの
方が０系伝送路５ＣよりもΔｄに相当する分だけ経路長
が長いことを示している。
【０００９】このＳＤＨディジタル伝送システムでは、
システムの運用開始前に、０系ＶＣフレームの書込位相
と１系ＶＣフレームの書込位相との位相差Δｄを求めて
おき、この位相差Δｄに所定の遅延量（一定の遅延量）
Δｔ２を加えた遅延量Δｔ１（Δｔ１＝Δｄ＋Δｔ２）
を第１の遅延量とし、上記所定の遅延量Δｔ２を第２の
遅延量とし、０系ＶＣフレームの読出位相と１系ＶＣフ
レームの読出位相との一致を図る。
システムの運用開始前に、０系ＶＣフレームの書込位相
と１系ＶＣフレームの書込位相との位相差Δｄを求めて
おき、この位相差Δｄに所定の遅延量（一定の遅延量）
Δｔ２を加えた遅延量Δｔ１（Δｔ１＝Δｄ＋Δｔ２）
を第１の遅延量とし、上記所定の遅延量Δｔ２を第２の
遅延量とし、０系ＶＣフレームの読出位相と１系ＶＣフ
レームの読出位相との一致を図る。
【００１０】すなわち、遅延バッファ５１０への０系Ｖ
Ｃフレームの書込位相からΔｔ１遅れた位相を遅延バッ
ファ５１０からの０系ＶＣフレームの読出位相とし、遅
延バッファ５１１への１系ＶＣフレームの書込位相から
Δｔ２遅れた位相、すなわち遅延バッファ５１０への０
系ＶＣフレームの書込位相からΔｄ＋Δｔ２＝Δｔ１遅
れた位相を遅延バッファ５１１からの１系ＶＣフレーム
の読出位相とする。
Ｃフレームの書込位相からΔｔ１遅れた位相を遅延バッ
ファ５１０からの０系ＶＣフレームの読出位相とし、遅
延バッファ５１１への１系ＶＣフレームの書込位相から
Δｔ２遅れた位相、すなわち遅延バッファ５１０への０
系ＶＣフレームの書込位相からΔｄ＋Δｔ２＝Δｔ１遅
れた位相を遅延バッファ５１１からの１系ＶＣフレーム
の読出位相とする。
【００１１】この結果、遅延バッファ５１０からの０系
ＶＣフレームの読出位相と遅延バッファ５１１からの１
系ＶＣフレームの読出位相とが一致し（以下、この読出
位相が一致した状態を「位相合わせ完了状態」と呼
ぶ）、受信端（選択回路５１３の前段）で両伝送路５
Ｃ，５Ｄ間の遅延差が解消され、選択回路５１３で両系
の信号の切り替えをデータの欠落や重複が生じることな
く、すなわち無瞬断で、実行することが可能となる。
ＶＣフレームの読出位相と遅延バッファ５１１からの１
系ＶＣフレームの読出位相とが一致し（以下、この読出
位相が一致した状態を「位相合わせ完了状態」と呼
ぶ）、受信端（選択回路５１３の前段）で両伝送路５
Ｃ，５Ｄ間の遅延差が解消され、選択回路５１３で両系
の信号の切り替えをデータの欠落や重複が生じることな
く、すなわち無瞬断で、実行することが可能となる。
【００１２】〔Δｔ２を与える理由〕図６の例では、線
路長の短い０系伝送路５Ｃからの受信信号に対してのみ
遅延量Δｄを与えるのではなく、線路長の長い１系伝送
路５Ｄからの受信信号に対しても遅延量Δｔ２を与えて
いる。この遅延量Δｔ２は、上述の位相合わせ完了状態
で、システム運用中に発生する伝送路の変更（経路長が
変わる地理的な経路変更が生じるようなケース）に起因
してＶＣフレームの書込位相が変化した場合でも、読出
位相を一定に保つことによって、伝送路変更に対しても
無瞬断可能な状態を保持するために必要な遅延量として
設けられている。
路長の短い０系伝送路５Ｃからの受信信号に対してのみ
遅延量Δｄを与えるのではなく、線路長の長い１系伝送
路５Ｄからの受信信号に対しても遅延量Δｔ２を与えて
いる。この遅延量Δｔ２は、上述の位相合わせ完了状態
で、システム運用中に発生する伝送路の変更（経路長が
変わる地理的な経路変更が生じるようなケース）に起因
してＶＣフレームの書込位相が変化した場合でも、読出
位相を一定に保つことによって、伝送路変更に対しても
無瞬断可能な状態を保持するために必要な遅延量として
設けられている。
【００１３】仮に、図６の例において、Δｔ２＝０とし
た場合、システム運用中に１系伝送路５Ｄの経路変更に
よりその経路長が長くなると、１系ＶＣフレームの書込
位相は図中右側に変化することになり、０系ＶＣフレー
ムの書込位相を基準として読出位相を一定に保つ条件下
では、すなわち読出周波数を一定に保つ条件下では、遅
延バッファ５１１における１系ＶＣフレームの書込位
相、読出位相が逆転し、スリップ（＝瞬断）が発生する
ことになる。このようなスリップを防ぐために、遅延量
Δｔ２は、システム運用中の伝送路変更に対するマージ
ン（遅延量マージン）として設けられている。
た場合、システム運用中に１系伝送路５Ｄの経路変更に
よりその経路長が長くなると、１系ＶＣフレームの書込
位相は図中右側に変化することになり、０系ＶＣフレー
ムの書込位相を基準として読出位相を一定に保つ条件下
では、すなわち読出周波数を一定に保つ条件下では、遅
延バッファ５１１における１系ＶＣフレームの書込位
相、読出位相が逆転し、スリップ（＝瞬断）が発生する
ことになる。このようなスリップを防ぐために、遅延量
Δｔ２は、システム運用中の伝送路変更に対するマージ
ン（遅延量マージン）として設けられている。
【００１４】なお、図５にはＳＤＨディジタル伝送シス
テムの冗長構成の要部を示したが、すなわち図７に示す
ＳＤＨディジタル伝送システムの冗長構成のうち、Ａ局
（伝送装置Ａ）７０１からＢ局（伝送装置Ｂ）７０２へ
の信号のみに着目したブロック構成図を示したが、Ｂ局
７０２からＡ局７０１への信号についても同様に、送信
側装置、受信側装置として図５に示したと同様の構成を
備えることにより、Ａ−Ｂ局間の双方向通信における無
瞬断切替が可能となる。
テムの冗長構成の要部を示したが、すなわち図７に示す
ＳＤＨディジタル伝送システムの冗長構成のうち、Ａ局
（伝送装置Ａ）７０１からＢ局（伝送装置Ｂ）７０２へ
の信号のみに着目したブロック構成図を示したが、Ｂ局
７０２からＡ局７０１への信号についても同様に、送信
側装置、受信側装置として図５に示したと同様の構成を
備えることにより、Ａ−Ｂ局間の双方向通信における無
瞬断切替が可能となる。
【００１５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の無瞬断切替方法では、読出周波数を一定に保つ
ようにしているため、システム運用中における伝送路変
更に対する遅延量マージンがΔｔ２以内という制限を持
つものであった。このため、システム運用中にこのΔｔ
２を越える伝送路変更が発生した場合、再度位相合わせ
を実施し直す必要があり、読出位相の再調整を伴うた
め、瞬断（データの欠落や重複）が発生する。
た従来の無瞬断切替方法では、読出周波数を一定に保つ
ようにしているため、システム運用中における伝送路変
更に対する遅延量マージンがΔｔ２以内という制限を持
つものであった。このため、システム運用中にこのΔｔ
２を越える伝送路変更が発生した場合、再度位相合わせ
を実施し直す必要があり、読出位相の再調整を伴うた
め、瞬断（データの欠落や重複）が発生する。
【００１６】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、システム運
用中の伝送路変更で減少した遅延量マージンに対して、
サービス提供中の信号に瞬断を発生させることなく、初
期の遅延量マージンに復元することの可能な、また無瞬
断切替可能な状態を保証するための経路長変動範囲を拡
張することの可能な無瞬断切替方法および無瞬断切替装
置を提供することにある。
なされたもので、その目的とするところは、システム運
用中の伝送路変更で減少した遅延量マージンに対して、
サービス提供中の信号に瞬断を発生させることなく、初
期の遅延量マージンに復元することの可能な、また無瞬
断切替可能な状態を保証するための経路長変動範囲を拡
張することの可能な無瞬断切替方法および無瞬断切替装
置を提供することにある。
【００１７】
【課題を解決するための手段】このような目的を達成す
るために本発明は、運用開始前に、第１の伝送路を介す
る受信信号の第１の記憶手段への書込位相と第２の伝送
路を介する受信信号の第２の記憶手段への書込位相との
位相差Δｄを求め、この位相差Δｄに所定の遅延量Δｔ
２を加えた遅延量Δｔ１を第１の遅延量とし、上記所定
の遅延量Δｔ２を第２の遅延量とし、第１の記憶手段へ
の受信信号の書込位相から第１の遅延量Δｔ１遅れた位
相を第１の記憶手段からの受信信号の読出位相とし、第
２の記憶手段への受信信号の書込位相から第２の遅延量
Δｔ２遅れた位相を第２の記憶手段からの受信信号の読
出位相とし、これによって第１の記憶手段からの受信信
号の読出位相と第２の記憶手段からの受信信号とを一致
させた位相合わせ完了状態としたうえ、第１の記憶手段
および第２の記憶手段から読み出される受信信号を選択
出力することによって、第１の伝送路と第２の伝送路と
の間の無瞬断での切り替えを可能とする無瞬断切替方法
において、運用中の第２の伝送路の経路長の変更による
第２の記憶手段への受信信号の書込位相の変化に対し、
この変化した第２の記憶手段への受信信号の書込位相か
ら第２の遅延量Δｔ２遅れた位相を第２の記憶手段から
の受信信号の読出位相とし、第１の記憶手段への受信信
号の書込位相と変化した第２の記憶手段への受信信号の
書込位相との位相差Δｄ’に第２の遅延量Δｔ２を加え
た遅延量Δｔ３を第３の遅延量とし、第１の記憶手段へ
の受信信号の書込位相から第３の遅延量Δｔ３遅れた位
相を第１の記憶手段からの受信信号の読出位相とするよ
うにしたものである。
るために本発明は、運用開始前に、第１の伝送路を介す
る受信信号の第１の記憶手段への書込位相と第２の伝送
路を介する受信信号の第２の記憶手段への書込位相との
位相差Δｄを求め、この位相差Δｄに所定の遅延量Δｔ
２を加えた遅延量Δｔ１を第１の遅延量とし、上記所定
の遅延量Δｔ２を第２の遅延量とし、第１の記憶手段へ
の受信信号の書込位相から第１の遅延量Δｔ１遅れた位
相を第１の記憶手段からの受信信号の読出位相とし、第
２の記憶手段への受信信号の書込位相から第２の遅延量
Δｔ２遅れた位相を第２の記憶手段からの受信信号の読
出位相とし、これによって第１の記憶手段からの受信信
号の読出位相と第２の記憶手段からの受信信号とを一致
させた位相合わせ完了状態としたうえ、第１の記憶手段
および第２の記憶手段から読み出される受信信号を選択
出力することによって、第１の伝送路と第２の伝送路と
の間の無瞬断での切り替えを可能とする無瞬断切替方法
において、運用中の第２の伝送路の経路長の変更による
第２の記憶手段への受信信号の書込位相の変化に対し、
この変化した第２の記憶手段への受信信号の書込位相か
ら第２の遅延量Δｔ２遅れた位相を第２の記憶手段から
の受信信号の読出位相とし、第１の記憶手段への受信信
号の書込位相と変化した第２の記憶手段への受信信号の
書込位相との位相差Δｄ’に第２の遅延量Δｔ２を加え
た遅延量Δｔ３を第３の遅延量とし、第１の記憶手段へ
の受信信号の書込位相から第３の遅延量Δｔ３遅れた位
相を第１の記憶手段からの受信信号の読出位相とするよ
うにしたものである。
【００１８】この発明によれば、例えば、図５におい
て、運用中の１系伝送路５Ｄの経路長の変更による遅延
バッファ５１１への１系ＶＣフレームの書込位相の変化
に対し、変化した遅延バッファ５１１への１系ＶＣフレ
ームの書込位相から遅延量Δｔ２（初期の遅延量マージ
ン）遅れた位相が、遅延バッファ５１１からの１系ＶＣ
フレームの読出位相とされる。また、遅延バッファ５１
０への０系ＶＣフレームの書込位相から、遅延バッファ
５１０への０系ＶＣフレームの書込位相と変化した遅延
バッファ５１１への１系ＶＣフレームの書込位相との位
相差Δｄ’に遅延量Δｔ２（初期の遅延量マージン）を
加えた遅延量Δｔ３遅れた位相が、遅延バッファ５１０
からの０系ＶＣフレームの読出位相とされる。これによ
り、遅延バッファ５１０，５１１からの受信信号の読出
周波数が変化し、運用中の１系伝送路５Ｄの経路長の変
更により遅延量マージンが減少しても、この遅延量マー
ジンをサービス提供中の信号に瞬断を発生させることな
く、初期の遅延量マージンΔｔ２に戻すことが可能とな
る。
て、運用中の１系伝送路５Ｄの経路長の変更による遅延
バッファ５１１への１系ＶＣフレームの書込位相の変化
に対し、変化した遅延バッファ５１１への１系ＶＣフレ
ームの書込位相から遅延量Δｔ２（初期の遅延量マージ
ン）遅れた位相が、遅延バッファ５１１からの１系ＶＣ
フレームの読出位相とされる。また、遅延バッファ５１
０への０系ＶＣフレームの書込位相から、遅延バッファ
５１０への０系ＶＣフレームの書込位相と変化した遅延
バッファ５１１への１系ＶＣフレームの書込位相との位
相差Δｄ’に遅延量Δｔ２（初期の遅延量マージン）を
加えた遅延量Δｔ３遅れた位相が、遅延バッファ５１０
からの０系ＶＣフレームの読出位相とされる。これによ
り、遅延バッファ５１０，５１１からの受信信号の読出
周波数が変化し、運用中の１系伝送路５Ｄの経路長の変
更により遅延量マージンが減少しても、この遅延量マー
ジンをサービス提供中の信号に瞬断を発生させることな
く、初期の遅延量マージンΔｔ２に戻すことが可能とな
る。
【００１９】なお、本発明において、図６に示された書
込位相関係とした場合、０系伝送路５Ｃが１の伝送路に
対応し、１系伝送路５Ｄが第２の伝送路に対応し、遅延
バッファ５１０が第１の記憶手段に対応し、遅延バッフ
ァ５１１が第２の記憶手段に対応するが、その書込位相
の関係が逆転している場合は、１系伝送路５Ｄが第１の
伝送路に対応し、０系伝送路５Ｃが第２の伝送路に対応
し、遅延バッファ５１１が第１の記憶手段に対応し、遅
延バッファ５１０が第２の記憶手段に対応するものとな
る。
込位相関係とした場合、０系伝送路５Ｃが１の伝送路に
対応し、１系伝送路５Ｄが第２の伝送路に対応し、遅延
バッファ５１０が第１の記憶手段に対応し、遅延バッフ
ァ５１１が第２の記憶手段に対応するが、その書込位相
の関係が逆転している場合は、１系伝送路５Ｄが第１の
伝送路に対応し、０系伝送路５Ｃが第２の伝送路に対応
し、遅延バッファ５１１が第１の記憶手段に対応し、遅
延バッファ５１０が第２の記憶手段に対応するものとな
る。
【００２０】変化した第２の記憶手段への受信信号の書
込位相から第２の遅延量Δｔ２遅れた位相を第２の記憶
手段からの受信信号の読出位相とする場合、後述する実
施で説明するように、第２の記憶手段からの受信信号の
現在の読出位相を所定量（例えば、１バイト）ずつ変化
させて行くものとする。また、第１の記憶手段への受信
信号の書込位相から第３の遅延量Δｔ３遅れた位相を第
１の記憶手段からの受信信号の読出位相とする場合、第
１の記憶手段からの受信信号の現在の読出位相を所定量
（例えば、１バイト）ずつ変化させて行くものとする。
込位相から第２の遅延量Δｔ２遅れた位相を第２の記憶
手段からの受信信号の読出位相とする場合、後述する実
施で説明するように、第２の記憶手段からの受信信号の
現在の読出位相を所定量（例えば、１バイト）ずつ変化
させて行くものとする。また、第１の記憶手段への受信
信号の書込位相から第３の遅延量Δｔ３遅れた位相を第
１の記憶手段からの受信信号の読出位相とする場合、第
１の記憶手段からの受信信号の現在の読出位相を所定量
（例えば、１バイト）ずつ変化させて行くものとする。
【００２１】第１の記憶手段からの受信信号の読出位相
および第２の記憶手段からの受信信号の読出位相の変更
は、操作者からの指示に従って行われるものとしてもよ
く、自動的に行われるようにしてもよい。自動的に行う
場合、第２の記憶手段へ受信信号が書き込まれてからそ
の受信信号が読み出されるまでの遅延量を監視するよう
にし、この監視される遅延量と第２の遅延量Δｔ２との
差に基づき、第１の記憶手段からの受信信号の読出位相
および第２の記憶手段からの受信信号の読出位相の変更
を行う。
および第２の記憶手段からの受信信号の読出位相の変更
は、操作者からの指示に従って行われるものとしてもよ
く、自動的に行われるようにしてもよい。自動的に行う
場合、第２の記憶手段へ受信信号が書き込まれてからそ
の受信信号が読み出されるまでの遅延量を監視するよう
にし、この監視される遅延量と第２の遅延量Δｔ２との
差に基づき、第１の記憶手段からの受信信号の読出位相
および第２の記憶手段からの受信信号の読出位相の変更
を行う。
【００２２】
【発明の実施の形態】以下、本発明を図面に基づいて詳
細に説明する。図１は本発明に係る無瞬断切替方法の実
施に用いるＳＤＨディジタル伝送システムの冗長構成の
要部を示すブロック構成図である。同図において、１Ａ
は送信側装置、１Ｂは受信側装置、１Ｃは０系伝送路、
１Ｄは１系伝送路である。
細に説明する。図１は本発明に係る無瞬断切替方法の実
施に用いるＳＤＨディジタル伝送システムの冗長構成の
要部を示すブロック構成図である。同図において、１Ａ
は送信側装置、１Ｂは受信側装置、１Ｃは０系伝送路、
１Ｄは１系伝送路である。
【００２３】送信側装置１Ａは、マルチフレームパタン
挿入回路１０１と、マルチフレーム生成回路１０２と、
分岐回路１０３と、伝送路終端部１０４，１０５とを有
している。本実施の形態において、送信側装置１Ａの構
成は図５に示した従来の送信側装置５Ａの構成と同じで
あり、また各部の機能・動作も同じであるため、その説
明は省略する。
挿入回路１０１と、マルチフレーム生成回路１０２と、
分岐回路１０３と、伝送路終端部１０４，１０５とを有
している。本実施の形態において、送信側装置１Ａの構
成は図５に示した従来の送信側装置５Ａの構成と同じで
あり、また各部の機能・動作も同じであるため、その説
明は省略する。
【００２４】受信側装置１Ｂは、伝送路終端部１０６，
１０７と、マルチフレーム同期回路１０８，１０９と、
遅延バッファ１１０，１１１と、制御部１１２と、選択
回路１１３と、ポインタ挿入回路１１４，１１５と、ス
タッフ制御回路１１６とを有している。本実施の形態に
おいて、受信側装置１Ｂの基本的な構成（伝送路終端部
１０６，１０７、マルチフレーム同期回路１０８，１０
９、遅延バッファ１１０，１１１、制御部１１２、選択
回路１１３）は図５に示した従来の受信側装置５Ａの構
成と同じであるが、ポインタ挿入回路１１４，１１５、
スタッフ制御回路１１６を設けている点で異なる。
１０７と、マルチフレーム同期回路１０８，１０９と、
遅延バッファ１１０，１１１と、制御部１１２と、選択
回路１１３と、ポインタ挿入回路１１４，１１５と、ス
タッフ制御回路１１６とを有している。本実施の形態に
おいて、受信側装置１Ｂの基本的な構成（伝送路終端部
１０６，１０７、マルチフレーム同期回路１０８，１０
９、遅延バッファ１１０，１１１、制御部１１２、選択
回路１１３）は図５に示した従来の受信側装置５Ａの構
成と同じであるが、ポインタ挿入回路１１４，１１５、
スタッフ制御回路１１６を設けている点で異なる。
【００２５】すなわち、本実施の形態では、遅延バッフ
ァ１１０と選択回路１１３との間にポインタ挿入回路１
１４を設け、遅延バッファ１１１と選択回路１１３との
間にポインタ挿入回路１１５を設けている。また、スタ
ッフ制御回路１１６を設け、スタッフ制御回路１１６か
ら発行されるスタッフ指示をポインタ挿入回路１１４，
１１５および制御部１１２へ同時に与えるようにしてい
る。
ァ１１０と選択回路１１３との間にポインタ挿入回路１
１４を設け、遅延バッファ１１１と選択回路１１３との
間にポインタ挿入回路１１５を設けている。また、スタ
ッフ制御回路１１６を設け、スタッフ制御回路１１６か
ら発行されるスタッフ指示をポインタ挿入回路１１４，
１１５および制御部１１２へ同時に与えるようにしてい
る。
【００２６】スタッフ制御回路１１６は、スイッチ操作
などによりＯＮ／ＯＦＦされる外部制御信号に基づき、
上述したスタッフ指示を発行する。外部制御信号は「＋
方向ＯＮ」、「−方向ＯＮ」、「ＯＦＦ」の３値を持
つ。外部制御信号が「ＯＦＦ」である場合、スタッフ制
御回路１１６は、スタッフ指示を発行しない。外部制御
信号が「＋方向ＯＮ」である場合、スタッフ制御回路１
１６は、ポジティブスタッフの指示を発行する。外部制
御信号が「−方向ＯＮ」である場合、スタッフ制御回路
１１６は、ネガティブスタッフの指示を発行する。スタ
ッフ制御回路１１６は、外部制御信号が「＋ＯＮ方向」
または「−方向ＯＮ」とされた状態において、フレーム
単位にスタッフ指示を発行するが、本実施の形態では、
スタッフ指示の発行を８０００フレーム（＝１sec ）に
１回の周期で行うものとしている。
などによりＯＮ／ＯＦＦされる外部制御信号に基づき、
上述したスタッフ指示を発行する。外部制御信号は「＋
方向ＯＮ」、「−方向ＯＮ」、「ＯＦＦ」の３値を持
つ。外部制御信号が「ＯＦＦ」である場合、スタッフ制
御回路１１６は、スタッフ指示を発行しない。外部制御
信号が「＋方向ＯＮ」である場合、スタッフ制御回路１
１６は、ポジティブスタッフの指示を発行する。外部制
御信号が「−方向ＯＮ」である場合、スタッフ制御回路
１１６は、ネガティブスタッフの指示を発行する。スタ
ッフ制御回路１１６は、外部制御信号が「＋ＯＮ方向」
または「−方向ＯＮ」とされた状態において、フレーム
単位にスタッフ指示を発行するが、本実施の形態では、
スタッフ指示の発行を８０００フレーム（＝１sec ）に
１回の周期で行うものとしている。
【００２７】ポインタ挿入回路１１４は、遅延バッファ
１１０から読み出される０系ＶＣフレームにその読出位
相に対応したポインタ値を付与し、選択回路１１３へ送
る。ポインタ挿入回路１１５は、遅延バッファ１１１か
ら読み出される１系ＶＣフレームにその読出位相に対応
したポインタ値を付与し、選択回路１１３へ送る。
１１０から読み出される０系ＶＣフレームにその読出位
相に対応したポインタ値を付与し、選択回路１１３へ送
る。ポインタ挿入回路１１５は、遅延バッファ１１１か
ら読み出される１系ＶＣフレームにその読出位相に対応
したポインタ値を付与し、選択回路１１３へ送る。
【００２８】ポインタ挿入回路１１４，１１５は、上述
したポインタ値を保持し、通常毎フレーム同じポインタ
値を付与するが、スタッフ制御回路１１６によりスタッ
フ指示が発行された場合に限り、そのフレームにスタッ
フ生成を示すポインタ値（スタッフポインタ）を付与す
る。本実施の形態では、スタッフ指示の発行を８０００
フレームに１回の周期で行うものとしているため、次の
スタッフ指示が発行されるまで各フレームに次々に同じ
ポインタ値を付与する。そして、次のスタッフ指示が発
行されたフレームでは、ポインタ値を前の値からインク
リメントまたはディクリメントする。
したポインタ値を保持し、通常毎フレーム同じポインタ
値を付与するが、スタッフ制御回路１１６によりスタッ
フ指示が発行された場合に限り、そのフレームにスタッ
フ生成を示すポインタ値（スタッフポインタ）を付与す
る。本実施の形態では、スタッフ指示の発行を８０００
フレームに１回の周期で行うものとしているため、次の
スタッフ指示が発行されるまで各フレームに次々に同じ
ポインタ値を付与する。そして、次のスタッフ指示が発
行されたフレームでは、ポインタ値を前の値からインク
リメントまたはディクリメントする。
【００２９】スタッフには、ポジティブスタッフとネガ
ティブスタッフの２種類あるが、スタッフ制御回路１１
６は、ポインタ挿入回路１１４，１１５に対するスタッ
フ指示の際、その種類も指示する。なお、スタッフ（ポ
ジティブスタッフ、ネガティブスタッフ）生成時に付与
すべきポインタ値やその付与方法については、ＩＴＵ−
Ｔ勧告Ｇ．７０７等に従うものとする。
ティブスタッフの２種類あるが、スタッフ制御回路１１
６は、ポインタ挿入回路１１４，１１５に対するスタッ
フ指示の際、その種類も指示する。なお、スタッフ（ポ
ジティブスタッフ、ネガティブスタッフ）生成時に付与
すべきポインタ値やその付与方法については、ＩＴＵ−
Ｔ勧告Ｇ．７０７等に従うものとする。
【００３０】スタッフ制御回路１１６は、上述したよう
に、ポインタ挿入回路１１４，１１５へ同時にスタッフ
指示を発行するとともに、さらに同時に制御部１１２に
対してもスタッフ指示を発行する。制御部１１２は、遅
延バッファ１１０，１１１よりＶＣフレームを読み出す
際、通常はスタッフのないＶＣフレームをそのままポイ
ンタ挿入回路１１４，１１５へ送るが、スタッフ制御回
路１１６からのスタッフ指示が発行された場合、スタッ
フバイト（本実施の形態では、１バイト）を用いて遅延
バッファ１１０，１１１にて同時にスタッフを実行す
る。遅延バッファ１１０，１１１から読み出されるスタ
ッフを含んだＶＣフレームはポインタ挿入回路１１４，
１１５へ送出される。
に、ポインタ挿入回路１１４，１１５へ同時にスタッフ
指示を発行するとともに、さらに同時に制御部１１２に
対してもスタッフ指示を発行する。制御部１１２は、遅
延バッファ１１０，１１１よりＶＣフレームを読み出す
際、通常はスタッフのないＶＣフレームをそのままポイ
ンタ挿入回路１１４，１１５へ送るが、スタッフ制御回
路１１６からのスタッフ指示が発行された場合、スタッ
フバイト（本実施の形態では、１バイト）を用いて遅延
バッファ１１０，１１１にて同時にスタッフを実行す
る。遅延バッファ１１０，１１１から読み出されるスタ
ッフを含んだＶＣフレームはポインタ挿入回路１１４，
１１５へ送出される。
【００３１】ネガティブスタッフが実行された場合、遅
延バッファ１１０，１１１からのＶＣフレームの読出位
相は、書込位相に対してスタッフバイト（１バイト）分
近づく、即ち、遅延量が小さくなる。ポジティブスタッ
フが実行された場合、遅延バッファ１１０，１１１から
のＶＣフレームの読出位相は、書込位相に対してスタッ
フバイト（１バイト）分離れる、即ち、遅延量が大きく
なる。
延バッファ１１０，１１１からのＶＣフレームの読出位
相は、書込位相に対してスタッフバイト（１バイト）分
近づく、即ち、遅延量が小さくなる。ポジティブスタッ
フが実行された場合、遅延バッファ１１０，１１１から
のＶＣフレームの読出位相は、書込位相に対してスタッ
フバイト（１バイト）分離れる、即ち、遅延量が大きく
なる。
【００３２】このようにして、スタッフ制御回路１１６
がポインタ挿入回路１１４，１１５および制御部１１２
に対して同時にスタッフ指示を発行した場合、両系信号
に対する遅延バッファ１１０，１１１にてスタッフが実
行され、スタッフを含んだＶＣフレームにスタッフポイ
ンタが付与された信号が選択回路１１３が送られること
になる。
がポインタ挿入回路１１４，１１５および制御部１１２
に対して同時にスタッフ指示を発行した場合、両系信号
に対する遅延バッファ１１０，１１１にてスタッフが実
行され、スタッフを含んだＶＣフレームにスタッフポイ
ンタが付与された信号が選択回路１１３が送られること
になる。
【００３３】〔システム運用開始前の位相合わせ〕シス
テムの運用開始前、１系伝送路長＞０系伝送路長であ
り、遅延バッファ１１０，１１１へのＶＣフレームの書
込位相が図２（ａ），（ｂ）に示す関係にあったものと
する。この場合、システムの運用開始前に、遅延バッフ
ァ１１０への０系ＶＣフレームの書込位相（図２（ａ）
のＴ１点）と遅延バッファ１１１への１系ＶＣフレーム
の書込位相（図２（ｂ）のＴ２点）との位相差Δｄを求
めておき、この位相差Δｄに所定の遅延量（一定の遅延
量）Δｔ２を加えた遅延量Δｔ１（Δｔ１＝Δｄ＋Δｔ
２）を第１の遅延量とし、上記所定（一定）の遅延量Δ
ｔ２を第２の遅延量とし、０系フレームの読出位相と１
系フレームの読出位相との一致を図る。
テムの運用開始前、１系伝送路長＞０系伝送路長であ
り、遅延バッファ１１０，１１１へのＶＣフレームの書
込位相が図２（ａ），（ｂ）に示す関係にあったものと
する。この場合、システムの運用開始前に、遅延バッフ
ァ１１０への０系ＶＣフレームの書込位相（図２（ａ）
のＴ１点）と遅延バッファ１１１への１系ＶＣフレーム
の書込位相（図２（ｂ）のＴ２点）との位相差Δｄを求
めておき、この位相差Δｄに所定の遅延量（一定の遅延
量）Δｔ２を加えた遅延量Δｔ１（Δｔ１＝Δｄ＋Δｔ
２）を第１の遅延量とし、上記所定（一定）の遅延量Δ
ｔ２を第２の遅延量とし、０系フレームの読出位相と１
系フレームの読出位相との一致を図る。
【００３４】すなわち、遅延バッファ１１０への０系Ｖ
Ｃフレームの書込位相からΔｔ１遅れた位相を遅延バッ
ファ１１０からの０系ＶＣフレームの読出位相とし、遅
延バッファ１１１への１系ＶＣフレームの書込位相から
Δｔ２遅れた位相、すなわち遅延バッファ１１０への０
系ＶＣフレームの書込位相からΔｄ＋Δｔ２＝Δｔ１遅
れた位相を遅延バッファ１１１からの１系ＶＣフレーム
の読出位相とする。この結果、遅延バッファ１１０から
の０系ＶＣフレームの読出位相と遅延バッファ１１１か
らの１系ＶＣフレームの読出位相とが一致する。
Ｃフレームの書込位相からΔｔ１遅れた位相を遅延バッ
ファ１１０からの０系ＶＣフレームの読出位相とし、遅
延バッファ１１１への１系ＶＣフレームの書込位相から
Δｔ２遅れた位相、すなわち遅延バッファ１１０への０
系ＶＣフレームの書込位相からΔｄ＋Δｔ２＝Δｔ１遅
れた位相を遅延バッファ１１１からの１系ＶＣフレーム
の読出位相とする。この結果、遅延バッファ１１０から
の０系ＶＣフレームの読出位相と遅延バッファ１１１か
らの１系ＶＣフレームの読出位相とが一致する。
【００３５】〔システムの運用中に１系伝送路が変更さ
れ経路長が長くなった場合〕この位相合わせの完了状態
で、システムが運用に入った運用中に、１系伝送路１Ｄ
の経路変更によりその経路長が当初よりΔφに相当する
分だけ長くされたとする。通常、伝送路の変更の際は、
伝送路変更のない側の系、この場合、選択回路１１３が
０系を選択している状態で行われるため、現用信号への
影響はない。伝送路変更工事の前に、選択回路１１３が
１系を選択していた場合は０系への切替制御を行う。こ
の切替制御の際も、もともと無瞬断切替可能な位相合わ
せ完了状態で行われるため、データの欠落や重複が生じ
ることはない。
れ経路長が長くなった場合〕この位相合わせの完了状態
で、システムが運用に入った運用中に、１系伝送路１Ｄ
の経路変更によりその経路長が当初よりΔφに相当する
分だけ長くされたとする。通常、伝送路の変更の際は、
伝送路変更のない側の系、この場合、選択回路１１３が
０系を選択している状態で行われるため、現用信号への
影響はない。伝送路変更工事の前に、選択回路１１３が
１系を選択していた場合は０系への切替制御を行う。こ
の切替制御の際も、もともと無瞬断切替可能な位相合わ
せ完了状態で行われるため、データの欠落や重複が生じ
ることはない。
【００３６】１系伝送路１Ｄの経路長がΔφ分だけ増加
すると、遅延バッファ１１１への１系ＶＣフレームの書
込位相はΔφ遅れる（図２（ｅ）参照）。この際、０系
伝送路１Ｃには変更がないため、遅延バッファ１１０へ
の０系ＶＣフレームの書込位相には変化がない（図２
（ｄ）参照）。この場合、制御部１１２は、遅延バッフ
ァ１１０への０系ＶＣフレームの書込位相からΔｔ１遅
れた位相を遅延バッファ１１０からの０系ＶＣフレーム
の読出位相とし、遅延バッファ１１１への１系ＶＣフレ
ームの初期の書込位相からΔｔ２遅れた位相、すなわち
遅延バッファ５１０への０系ＶＣフレームの書込位相か
らΔｄ＋Δｔ２＝Δｔ１遅れた位相を遅延バッファ１１
１からの１系ＶＣフレームの読出位相とする。
すると、遅延バッファ１１１への１系ＶＣフレームの書
込位相はΔφ遅れる（図２（ｅ）参照）。この際、０系
伝送路１Ｃには変更がないため、遅延バッファ１１０へ
の０系ＶＣフレームの書込位相には変化がない（図２
（ｄ）参照）。この場合、制御部１１２は、遅延バッフ
ァ１１０への０系ＶＣフレームの書込位相からΔｔ１遅
れた位相を遅延バッファ１１０からの０系ＶＣフレーム
の読出位相とし、遅延バッファ１１１への１系ＶＣフレ
ームの初期の書込位相からΔｔ２遅れた位相、すなわち
遅延バッファ５１０への０系ＶＣフレームの書込位相か
らΔｄ＋Δｔ２＝Δｔ１遅れた位相を遅延バッファ１１
１からの１系ＶＣフレームの読出位相とする。
【００３７】この結果、１系ＶＣフレームに与えられる
遅延量は、Δｔ２→Δｔ２’に減少することになる。な
お、この時、０系／１系のＶＣフレームの書込位相差は
Δｄ→Δｄ’に変化しており、Δｄ’＝Δｄ＋Δφであ
る。
遅延量は、Δｔ２→Δｔ２’に減少することになる。な
お、この時、０系／１系のＶＣフレームの書込位相差は
Δｄ→Δｄ’に変化しており、Δｄ’＝Δｄ＋Δφであ
る。
【００３８】この事例のように、１系伝送路１Ｄの経路
長が長くなると、遅延量マージンであるΔｔ２が減少す
る。また、Δｔ２を超える位相変動を及ぼす経路長変動
に対しては、当初の書込・読出位相の関係が逆転する。
すなわち、データのスリップが発生することになる。こ
の場合、位相合わせ完了状態を保つことを条件とする
と、すなわち読出周波数を一定に保つことを条件とする
と、１系伝送路１Ｄの経路長変動はΔｔ２以下でなけれ
ばならず、その以上の経路長変動に対しては位相合わせ
完了状態を保持することができない。
長が長くなると、遅延量マージンであるΔｔ２が減少す
る。また、Δｔ２を超える位相変動を及ぼす経路長変動
に対しては、当初の書込・読出位相の関係が逆転する。
すなわち、データのスリップが発生することになる。こ
の場合、位相合わせ完了状態を保つことを条件とする
と、すなわち読出周波数を一定に保つことを条件とする
と、１系伝送路１Ｄの経路長変動はΔｔ２以下でなけれ
ばならず、その以上の経路長変動に対しては位相合わせ
完了状態を保持することができない。
【００３９】〔スタッフ制御〕本実施の形態では、１系
伝送路１Ｄの経路長が長くなった場合、すなわち遅延量
マージンが減少しΔｔ２’となった場合、減少したこの
遅延量マージンΔｔ２’をサービス提供中の信号に瞬断
を発生させることなく、初期の遅延量マージンΔｔ２に
戻すことが可能である。
伝送路１Ｄの経路長が長くなった場合、すなわち遅延量
マージンが減少しΔｔ２’となった場合、減少したこの
遅延量マージンΔｔ２’をサービス提供中の信号に瞬断
を発生させることなく、初期の遅延量マージンΔｔ２に
戻すことが可能である。
【００４０】この場合、操作者は、スイッチなどのＯＮ
／ＯＦＦによって、スタッフ制御回路１１６への外部制
御信号を「＋方向ＯＮ」とする。これにより、スタッフ
制御回路１１６は、ポインタ挿入回路１１４，１１５お
よび制御部１１２に対して、８０００フレームに１回の
周期でポジティブスタッフ指示を発行する。
／ＯＦＦによって、スタッフ制御回路１１６への外部制
御信号を「＋方向ＯＮ」とする。これにより、スタッフ
制御回路１１６は、ポインタ挿入回路１１４，１１５お
よび制御部１１２に対して、８０００フレームに１回の
周期でポジティブスタッフ指示を発行する。
【００４１】図３（ａ）〜（ｃ）は図２（ｄ）〜（ｆ）
を転記したものである。この状態で、制御部１１２がポ
ジティブスタッフを実行すると、遅延バッファ１１０，
１１１からのＶＣフレームの以降の読出位相がスタッフ
バイト（この例では、１バイト）分遅れる。すなわち、
図３（ｄ）に示すように、１系ＶＣフレームの書込位相
から読出位相までの遅延量Δｔ２’がスタッフバイト分
長くなり、Δｔ２”＝Δｔ２’＋（１バイト分）とな
る。また、０系ＶＣフレームの書込位相から読出位相ま
での遅延量Δｔ１がスタッフバイト分長くなり、Δｔ
１’＝Δｔ１＋（１バイト分）となる。
を転記したものである。この状態で、制御部１１２がポ
ジティブスタッフを実行すると、遅延バッファ１１０，
１１１からのＶＣフレームの以降の読出位相がスタッフ
バイト（この例では、１バイト）分遅れる。すなわち、
図３（ｄ）に示すように、１系ＶＣフレームの書込位相
から読出位相までの遅延量Δｔ２’がスタッフバイト分
長くなり、Δｔ２”＝Δｔ２’＋（１バイト分）とな
る。また、０系ＶＣフレームの書込位相から読出位相ま
での遅延量Δｔ１がスタッフバイト分長くなり、Δｔ
１’＝Δｔ１＋（１バイト分）となる。
【００４２】以下同様に、スタッフ制御回路１１６への
外部制御信号が「＋方向ＯＮ」とされている間、８００
０フレーム周期でポジティブスタッフが実行され、８０
００フレームに１回、すなわち１sec に１回、１バイト
分ずつ遅延バッファ１１０，１１１で与えられる遅延量
が増加して行き、１系ＶＣフレームの書込位相から読出
位相までの遅延量Δｔ２’は、やがて初期の遅延量であ
るΔｔ２に復元される。また、０系ＶＣフレームの書込
位相から読出位相までの遅延量Δｔ１はΔｔ３＝Δｄ’
＋Δｔ２となり、０系ＶＣフレームの書込位相から１系
ＶＣフレームの読出位相までの遅延量Δｄ’＋Δｔ２と
一致する（図３（ｅ）参照）。
外部制御信号が「＋方向ＯＮ」とされている間、８００
０フレーム周期でポジティブスタッフが実行され、８０
００フレームに１回、すなわち１sec に１回、１バイト
分ずつ遅延バッファ１１０，１１１で与えられる遅延量
が増加して行き、１系ＶＣフレームの書込位相から読出
位相までの遅延量Δｔ２’は、やがて初期の遅延量であ
るΔｔ２に復元される。また、０系ＶＣフレームの書込
位相から読出位相までの遅延量Δｔ１はΔｔ３＝Δｄ’
＋Δｔ２となり、０系ＶＣフレームの書込位相から１系
ＶＣフレームの読出位相までの遅延量Δｄ’＋Δｔ２と
一致する（図３（ｅ）参照）。
【００４３】ここで、スタッフ制御回路１１６への外部
制御信号を「ＯＦＦ」とすれば、スタッフ制御回路１１
６のスタッフ指示の発行が停止し、各遅延バッファ１１
０，１１１における書込位相・読出位相の関係、すなわ
ちＶＣフレームに与えられる遅延量は、外部制御信号を
「ＯＦＦ」とした時の値に保持される。
制御信号を「ＯＦＦ」とすれば、スタッフ制御回路１１
６のスタッフ指示の発行が停止し、各遅延バッファ１１
０，１１１における書込位相・読出位相の関係、すなわ
ちＶＣフレームに与えられる遅延量は、外部制御信号を
「ＯＦＦ」とした時の値に保持される。
【００４４】本実施の形態では、スタッフ制御時、８０
００フレームに１回スタッフ生成するようにしている。
例えば、ＶＣ３信号の場合、１フレームは７６５バイト
で構成されるため、１フレーム分の遅延量を変更するた
めには、７６５回のスタッフ生成が必要になる。その所
要時間は、８０００フレームは１ｓｅｃに相当するた
め、１ｓｅｃ×７６５回＝７６５ｓｅｃの時間を要する
ことになる。一般に、光伝送路（光ファイバ）上では、
約２５ｋｍあたりで１フレーム分の遅延が生じるため、
伝送路の経路長変動量が２５ｋｍの場合は、「＋方向Ｏ
Ｎ」実行後、約７６５ｓｅｃで元の遅延量に戻ることに
なる。
００フレームに１回スタッフ生成するようにしている。
例えば、ＶＣ３信号の場合、１フレームは７６５バイト
で構成されるため、１フレーム分の遅延量を変更するた
めには、７６５回のスタッフ生成が必要になる。その所
要時間は、８０００フレームは１ｓｅｃに相当するた
め、１ｓｅｃ×７６５回＝７６５ｓｅｃの時間を要する
ことになる。一般に、光伝送路（光ファイバ）上では、
約２５ｋｍあたりで１フレーム分の遅延が生じるため、
伝送路の経路長変動量が２５ｋｍの場合は、「＋方向Ｏ
Ｎ」実行後、約７６５ｓｅｃで元の遅延量に戻ることに
なる。
【００４５】なお、「＋方向ＯＮ」実行中の間、８００
０フレームに１回スタッフ実行した場合、その時の周波
数偏差は、８０００フレーム×７６５バイト（ＶＣ３信
号の場合）＝６１２００００バイトに１回スタッフが挿
入されることになるため、１／６１２００００＝約０．
１６ｐｐｍ程度ということになる。
０フレームに１回スタッフ実行した場合、その時の周波
数偏差は、８０００フレーム×７６５バイト（ＶＣ３信
号の場合）＝６１２００００バイトに１回スタッフが挿
入されることになるため、１／６１２００００＝約０．
１６ｐｐｍ程度ということになる。
【００４６】このように、本実施の形態では、遅延バッ
ファ１１０，１１１の読み出し側でスタッフを強制的に
生成し、書込位相に対して読出位相を変化させるように
しているので、すなわち読出周波数を変化させるように
しているので、サービス提供中の信号の瞬断を伴うこと
なく、システム運用中の伝送路変更の結果減少した遅延
量マージンを初期の遅延量マージンに復元することがで
きるようになる。また、１回の伝送路変更による経路長
変動量がΔｔ２以下という条件のもとで、システム運用
中の複数回の伝送路変更によるトータルの経路長変動量
に制限がなくなり、無瞬断切替可能な状態を保証するた
めの経路長変動範囲が拡張されるようになる。
ファ１１０，１１１の読み出し側でスタッフを強制的に
生成し、書込位相に対して読出位相を変化させるように
しているので、すなわち読出周波数を変化させるように
しているので、サービス提供中の信号の瞬断を伴うこと
なく、システム運用中の伝送路変更の結果減少した遅延
量マージンを初期の遅延量マージンに復元することがで
きるようになる。また、１回の伝送路変更による経路長
変動量がΔｔ２以下という条件のもとで、システム運用
中の複数回の伝送路変更によるトータルの経路長変動量
に制限がなくなり、無瞬断切替可能な状態を保証するた
めの経路長変動範囲が拡張されるようになる。
【００４７】〔他の実施の形態（実施の形態２）：図
４〕図１に示した実施の形態では、スタッフ制御回路１
１６へ外部制御信号を与えることによって、操作者から
の指示に従ってスタッフ制御を行うようにした。これに
対して、図４に示す実施の形態では、遅延量監視回路４
１７を設け、この遅延量監視回路４１７からの指示によ
って自動的にスタッフ制御が行われるようにしている。
４〕図１に示した実施の形態では、スタッフ制御回路１
１６へ外部制御信号を与えることによって、操作者から
の指示に従ってスタッフ制御を行うようにした。これに
対して、図４に示す実施の形態では、遅延量監視回路４
１７を設け、この遅延量監視回路４１７からの指示によ
って自動的にスタッフ制御が行われるようにしている。
【００４８】遅延量監視回路４１７には、外部入力とし
て、遅延量設定信号が与えられている。この遅延量設定
信号は経路長のより長い伝送路側の信号に与える遅延量
（図２のΔｔ２）を示している。遅延量監視回路４１７
は、遅延バッファ４１０，４１１で与えられている現在
の遅延量（図３のΔｔ１，Δｔ２’）を監視しており、
その中でも経路長のより長い伝送路側の信号に与える遅
延量（図３のΔｔ２’）と外部入力である遅延量設定信
号から入力される遅延量（図２のΔｔ２）とを比較し、
差が発生している場合に、その差に応じたスタッフ（ポ
ジティブスタッフまたはネガティブスタッフ）を実行す
るように、スタッフ制御回路４１６に対して制御信号を
発行する。
て、遅延量設定信号が与えられている。この遅延量設定
信号は経路長のより長い伝送路側の信号に与える遅延量
（図２のΔｔ２）を示している。遅延量監視回路４１７
は、遅延バッファ４１０，４１１で与えられている現在
の遅延量（図３のΔｔ１，Δｔ２’）を監視しており、
その中でも経路長のより長い伝送路側の信号に与える遅
延量（図３のΔｔ２’）と外部入力である遅延量設定信
号から入力される遅延量（図２のΔｔ２）とを比較し、
差が発生している場合に、その差に応じたスタッフ（ポ
ジティブスタッフまたはネガティブスタッフ）を実行す
るように、スタッフ制御回路４１６に対して制御信号を
発行する。
【００４９】この制御信号を受信したスタッフ制御回路
４１６の動作及びそれ以降の各ブロックの動作は、図１
に示した実施の形態（実施の形態１）と同様である。こ
の実施の形態２では、遅延量監視回路４１７を追加した
ことにより、システム運用中に所望される遅延量Δｔ２
を予め設定しておくことによって、以降の運用中におけ
る伝送路変更によって生じる経路長変動に際しては、自
動的に遅延量を所望の値Δｔ２に戻すような制御が働
く。なお、遅延量監視回路４１７は、スタッフ制御（ポ
ジティブスタッフまたはネガティブスタッフ）を実行し
ている状態を外部へ知らせるための遅延量制御状態信号
を出力する機能も有している。
４１６の動作及びそれ以降の各ブロックの動作は、図１
に示した実施の形態（実施の形態１）と同様である。こ
の実施の形態２では、遅延量監視回路４１７を追加した
ことにより、システム運用中に所望される遅延量Δｔ２
を予め設定しておくことによって、以降の運用中におけ
る伝送路変更によって生じる経路長変動に際しては、自
動的に遅延量を所望の値Δｔ２に戻すような制御が働
く。なお、遅延量監視回路４１７は、スタッフ制御（ポ
ジティブスタッフまたはネガティブスタッフ）を実行し
ている状態を外部へ知らせるための遅延量制御状態信号
を出力する機能も有している。
【００５０】
【発明の効果】以上説明したことから明らかなように本
発明によれば、運用中の第２の伝送路の経路長の変更に
よる第２の記憶手段への受信信号の書込位相の変化に対
し、この変化した第２の記憶手段への受信信号の書込位
相から第２の遅延量Δｔ２遅れた位相を第２の記憶手段
からの受信信号の読出位相とし、第１の記憶手段への受
信信号の書込位相と変化した第２の記憶手段への受信信
号の書込位相との位相差Δｄ’に第２の遅延量Δｔ２を
加えた遅延量Δｔ３を第３の遅延量とし、第１の記憶手
段への受信信号の書込位相から第３の遅延量Δｔ３遅れ
た位相を第１の記憶手段からの受信信号の読出位相とす
るように、第１および第２の記憶手段からの受信信号の
読出周波数を変化させるようにしたので、サービス提供
中の信号の瞬断を伴うことなく、システム運用中の伝送
路変更の結果減少した遅延量マージンを初期の遅延量マ
ージンに復元することができるようになる。また、１回
の伝送路変更による経路長変動量がΔｔ２以下という条
件のもとで、システム運用中の複数回の伝送路変更によ
るトータルの経路長変動量に制限がなくなり、無瞬断切
替可能な状態を保証するための経路長変動範囲が拡張さ
れるようになる。
発明によれば、運用中の第２の伝送路の経路長の変更に
よる第２の記憶手段への受信信号の書込位相の変化に対
し、この変化した第２の記憶手段への受信信号の書込位
相から第２の遅延量Δｔ２遅れた位相を第２の記憶手段
からの受信信号の読出位相とし、第１の記憶手段への受
信信号の書込位相と変化した第２の記憶手段への受信信
号の書込位相との位相差Δｄ’に第２の遅延量Δｔ２を
加えた遅延量Δｔ３を第３の遅延量とし、第１の記憶手
段への受信信号の書込位相から第３の遅延量Δｔ３遅れ
た位相を第１の記憶手段からの受信信号の読出位相とす
るように、第１および第２の記憶手段からの受信信号の
読出周波数を変化させるようにしたので、サービス提供
中の信号の瞬断を伴うことなく、システム運用中の伝送
路変更の結果減少した遅延量マージンを初期の遅延量マ
ージンに復元することができるようになる。また、１回
の伝送路変更による経路長変動量がΔｔ２以下という条
件のもとで、システム運用中の複数回の伝送路変更によ
るトータルの経路長変動量に制限がなくなり、無瞬断切
替可能な状態を保証するための経路長変動範囲が拡張さ
れるようになる。
【図１】 本発明に係る無瞬断切替方法の実施に用いる
ＳＤＨディジタル伝送システムの冗長構成の要部を示す
ブロック構成図である。
ＳＤＨディジタル伝送システムの冗長構成の要部を示す
ブロック構成図である。
【図２】 システムの運用中に１系伝送路が変更され経
路長が長くなった場合に遅延量マージンが減少する様子
を説明するためのタイムチャートである。
路長が長くなった場合に遅延量マージンが減少する様子
を説明するためのタイムチャートである。
【図３】 遅延量マージンが減少した場合のスタッフ制
御を説明するためのタイムチャートである。
御を説明するためのタイムチャートである。
【図４】 本発明の他の実施の形態を示すブロック構成
図である。
図である。
【図５】 従来のＳＤＨディジタル伝送システムの冗長
構成の要部を示すブロック構成図である。
構成の要部を示すブロック構成図である。
【図６】 このＳＤＨディジタル伝送システムの冗長構
成におけるシステム運用開始前の位相合わせを説明する
ためのタイムチャートである。
成におけるシステム運用開始前の位相合わせを説明する
ためのタイムチャートである。
【図７】 ＳＤＨディジタル伝送システムの冗長構成を
示すブロック図である。
示すブロック図である。
１Ａ（４Ａ）…送信側装置、１Ｂ（４Ｂ）…受信側装
置、１Ｃ（４Ｃ）…０系伝送路、１Ｄ（４Ｄ）…１系伝
送路、１０１（４０１）…マルチフレームパタン挿入回
路、１０２（４０２）…マルチフレーム生成回路、１０
３（４０３）…分岐回路、１０４，１０５（４０４，４
０５）…伝送路終端部、１０６，１０７（４０６，４０
７）…伝送路終端部、１０８，１０９（４０８，４０
９）…マルチフレーム同期回路、１１０，１１１（４１
０，４１１）…遅延バッファ、１１２（４１２）…制御
部、１１３（４１３）…選択回路、１１４，１１５（４
１４，４１５）…ポインタ挿入回路、１１６（４１６）
…スタッフ制御回路、４１７…遅延量監視回路。
置、１Ｃ（４Ｃ）…０系伝送路、１Ｄ（４Ｄ）…１系伝
送路、１０１（４０１）…マルチフレームパタン挿入回
路、１０２（４０２）…マルチフレーム生成回路、１０
３（４０３）…分岐回路、１０４，１０５（４０４，４
０５）…伝送路終端部、１０６，１０７（４０６，４０
７）…伝送路終端部、１０８，１０９（４０８，４０
９）…マルチフレーム同期回路、１１０，１１１（４１
０，４１１）…遅延バッファ、１１２（４１２）…制御
部、１１３（４１３）…選択回路、１１４，１１５（４
１４，４１５）…ポインタ挿入回路、１１６（４１６）
…スタッフ制御回路、４１７…遅延量監視回路。
Claims (9)
- 【請求項１】 運用開始前に、第１の伝送路を介する受
信信号の第１の記憶手段への書込位相と第２の伝送路を
介する受信信号の第２の記憶手段への書込位相との位相
差Δｄを求め、この位相差Δｄに所定の遅延量Δｔ２を
加えた遅延量Δｔ１を第１の遅延量とし、前記所定の遅
延量Δｔ２を第２の遅延量とし、前記第１の記憶手段へ
の受信信号の書込位相から前記第１の遅延量Δｔ１遅れ
た位相を前記第１の記憶手段からの受信信号の読出位相
とし、前記第２の記憶手段への受信信号の書込位相から
前記第２の遅延量Δｔ２遅れた位相を前記第２の記憶手
段からの受信信号の読出位相とし、これによって前記第
１の記憶手段からの受信信号の読出位相と前記第２の記
憶手段からの受信信号とを一致させた位相合わせ完了状
態としたうえ、前記第１の記憶手段および第２の記憶手
段から読み出される受信信号を選択出力することによっ
て、前記第１の伝送路と前記第２の伝送路との間の無瞬
断での切り替えを可能とする無瞬断切替方法において、 運用中の前記第２の伝送路の経路長の変更による前記第
２の記憶手段への受信信号の書込位相の変化に対し、 この変化した第２の記憶手段への受信信号の書込位相か
ら前記第２の遅延量Δｔ２遅れた位相を前記第２の記憶
手段からの受信信号の読出位相とし、 前記第１の記憶手段への受信信号の書込位相と前記変化
した第２の記憶手段への受信信号の書込位相との位相差
Δｄ’に前記第２の遅延量Δｔ２を加えた遅延量Δｔ３
を第３の遅延量とし、前記第１の記憶手段への受信信号
の書込位相から前記第３の遅延量Δｔ３遅れた位相を前
記第１の記憶手段からの受信信号の読出位相とするよう
にしたことを特徴とする無瞬断切替方法。 - 【請求項２】 請求項１に記載された無瞬断切替方法に
おいて、 運用中の前記第２の伝送路の経路長の変更による前記第
２の記憶手段への受信信号の書込位相の変化に対し、 前記第２の記憶手段からの受信信号の現在の読出位相を
所定量ずつ変化させて行くことによって、その読出位相
を前記変化した第２の記憶手段への受信信号の書込位相
から前記第２の遅延量Δｔ２遅れた位相とし、 前記第１の記憶手段からの受信信号の現在の読出位相を
所定量ずつ変化させて行くことによって、その読出位相
を前記第１の記憶手段への受信信号の書込位相から前記
第３の遅延量Δｔ３遅れた位相とするようにしたことを
特徴とする無瞬断切替方法。 - 【請求項３】 請求項１又は２に記載された無瞬断切替
方法において、操作者からの指示に従って、前記第１の
記憶手段からの受信信号の読出位相および前記第２の記
憶手段からの受信信号の読出位相の変更を行うようにし
たことを特徴とする無瞬断切替方法。 - 【請求項４】 請求項１又は２に記載された無瞬断切替
方法において、自動的に、前記第１の記憶手段からの受
信信号の読出位相および前記第２の記憶手段からの受信
信号の読出位相の変更を行うようにしたことを特徴とす
る無瞬断切替方法。 - 【請求項５】 第１の伝送路を介する受信信号が書き込
まれる第１の記憶手段と、 第２の伝送路を介する受信信号が書き込まれる第２の記
憶手段と、 運用開始前の前記第１の記憶手段への受信信号の書込位
相と前記第２の記憶手段への受信信号の書込位相との位
相差Δｄに所定の遅延量Δｔ２を加えた遅延量Δｔ１を
第１の遅延量とし、前記所定の遅延量Δｔ２を第２の遅
延量とし、前記第１の記憶手段への受信信号の書込位相
から前記第１の遅延量Δｔ１遅れた位相を前記第１の記
憶手段からの読出位相とし、前記第２の記憶手段への受
信信号の書込位相から前記第２の遅延量Δｔ２遅れた位
相を前記第２の記憶手段からの受信信号の読出位相と
し、これによって前記第１の記憶手段からの受信信号の
読出位相と前記第２の記憶手段からの受信信号の読出位
相とを一致させた位相合わせ完了状態で、前記第１およ
び第２の記憶手段から受信信号を読み出す制御手段と、 この制御手段によって読み出された前記第１の記憶手段
からの受信信号と前記第２の記憶手段からの受信信号と
を選択出力する選択手段とを備えた無瞬断切替装置にお
いて、 前記制御部へ指示を与え、運用中の前記第２の伝送路の
経路長の変更により変化した前記第２の記憶手段への受
信信号の書込位相から前記第２の遅延量Δｔ２遅れた位
相を前記第２の記憶手段からの受信信号の読出位相と
し、前記第１の記憶手段への受信信号の書込位相と前記
変化した第２の記憶手段への受信信号の書込位相との位
相差Δｄ’に前記第２の遅延量Δｔ２を加えた遅延量Δ
ｔ３を第３の遅延量とし、前記第１の記憶手段への受信
信号の書込位相から前記第３の遅延量Δｔ３遅れた位相
を前記第１の記憶手段からの受信信号の読出位相とする
読出位相変更手段を備えたことを特徴とする無瞬断切替
装置。 - 【請求項６】 請求項５に記載された無瞬断切替装置に
おいて、 前記読出位相変更手段は、前記第２の記憶手段からの受
信信号の現在の読出位相を所定量ずつ変化させて行くこ
とによって、その読出位相を前記変化した第２の記憶手
段への受信信号の書込位相から前記第２の遅延量Δｔ２
遅れた位相とし、前記第１の記憶手段からの受信信号の
現在の読出位相を所定量ずつ変化させて行くことによっ
て、その読出位相を前記第１の記憶手段への受信信号の
書込位相から前記第３の遅延量Δｔ３遅れた位相とする
ことを特徴とする無瞬断切替装置。 - 【請求項７】 請求項５又は６に記載された無瞬断切替
装置において、 前記読出位相変更手段は、操作者からの指示に従って、
前記第１の記憶手段からの受信信号の読出位相および前
記第２の記憶手段からの受信信号の読出位相の変更を行
うことを特徴とする無瞬断切替装置。 - 【請求項８】 請求項５又は６に記載された無瞬断切替
装置において、 前記読出位相変更手段は、自動的に、前記第１の記憶手
段からの受信信号の読出位相および前記第２の記憶手段
からの受信信号の読出位相の変更を行うことを特徴とす
る無瞬断切替装置。 - 【請求項９】 請求項５又は６に記載された無瞬断切替
装置において、 前記第２の記憶手段へ受信信号が書き込まれてからその
受信信号が読み出されるまでの遅延量を監視する遅延量
監視手段を備え、 前記読出位相変更手段は、前記遅延量監視手段が監視す
る遅延量と前記第２の遅延量Δｔ２との差に基づき、前
記第１の記憶手段からの受信信号の読出位相および前記
第２の記憶手段からの受信信号の読出位相の変更を行う
ことを特徴とする無瞬断切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162178A JP3496658B2 (ja) | 2001-05-30 | 2001-05-30 | 無瞬断切替方法および無瞬断切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162178A JP3496658B2 (ja) | 2001-05-30 | 2001-05-30 | 無瞬断切替方法および無瞬断切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353931A JP2002353931A (ja) | 2002-12-06 |
| JP3496658B2 true JP3496658B2 (ja) | 2004-02-16 |
Family
ID=19005347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001162178A Expired - Fee Related JP3496658B2 (ja) | 2001-05-30 | 2001-05-30 | 無瞬断切替方法および無瞬断切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3496658B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004320087A (ja) * | 2003-04-10 | 2004-11-11 | Nec Corp | 伝送システム |
| WO2004114562A1 (ja) * | 2003-06-19 | 2004-12-29 | Fujitsu Limited | 位相制御方法、位相制御システムおよび位相制御プログラム |
| JP5613611B2 (ja) * | 2010-06-01 | 2014-10-29 | 日本電信電話株式会社 | 無瞬断切替装置及び方法 |
-
2001
- 2001-05-30 JP JP2001162178A patent/JP3496658B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353931A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3337212B2 (ja) | ディジタルテレビジョン情報を伝送／受信する方法および装置 | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| US6917584B2 (en) | Channel reassignment method and circuit for implementing the same | |
| JP3496658B2 (ja) | 無瞬断切替方法および無瞬断切替装置 | |
| JP2007228282A (ja) | 伝送装置、伝送方法、及びプログラム | |
| WO2000067519A1 (en) | Buffer management method and apparatus | |
| JPH09321723A (ja) | 無瞬断回線切替え装置及び方法 | |
| JP3202286B2 (ja) | Ｓｄｈ光伝送方式における伝送路切替方式 | |
| JPH08223130A (ja) | 無瞬断切替方式 | |
| JP2776133B2 (ja) | 送端切替方式 | |
| JP2722903B2 (ja) | 同期網無線電送システム | |
| JP3030783B2 (ja) | 受信データ同期回路 | |
| JP2894435B2 (ja) | 無瞬断切替システムの位相調整回路 | |
| JPH04286436A (ja) | 独立同期型マルチメディアｌａｎのノード装置 | |
| JP2868398B2 (ja) | 伝送路切替装置 | |
| JPH04267648A (ja) | 無線端局装置 | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| JP2697557B2 (ja) | マルチフレーム位相自動制御回路 | |
| JPH01263566A (ja) | 伝送遅延差測定方式 | |
| JPH10135923A (ja) | 無瞬断ｓｄｈ伝送システム | |
| JP2611629B2 (ja) | 無瞬断切替方式 | |
| JP2730405B2 (ja) | 同期切替方式 | |
| JPH04304725A (ja) | 伝送路切替方式 | |
| JPH0671250B2 (ja) | 同期切替方式 | |
| JPH10154972A (ja) | 無瞬断切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |