JPH04304725A - 伝送路切替方式 - Google Patents
伝送路切替方式Info
- Publication number
- JPH04304725A JPH04304725A JP3069639A JP6963991A JPH04304725A JP H04304725 A JPH04304725 A JP H04304725A JP 3069639 A JP3069639 A JP 3069639A JP 6963991 A JP6963991 A JP 6963991A JP H04304725 A JPH04304725 A JP H04304725A
- Authority
- JP
- Japan
- Prior art keywords
- speed side
- signal processing
- low
- signal
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 29
- 230000015654 memory Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 230000037433 frameshift Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はディジタル同期端局装置
における伝送路切替方式に関する。
における伝送路切替方式に関する。
【0002】
【従来の技術】従来のこの種の伝送路切替方式の構成例
を図3に示す。3本の現用系の高速側入力信号W1〜W
3に対して、1本の高速側入力信号Pの予備系を設けて
、現用系中の1本に故障が発生しても、運用チャネルを
予備系に切替えて回線障害を救済できるよう構成してあ
る。クロック供給部11は、局内の網同期装置からクロ
ック信号を受け、装置内クロックとフレームパルスを生
成し、高速側信号処理部1〜4に同一周波数、同一位相
のクロックとフレームパルスを供給している。高速側予
備系伝送路には、対向装置の送信側で通常、現用系伝送
路が接続されており、高速側入力信号PおよびW1で、
同一情報が伝送される。高速側入力信号P,W1〜W3
は、それぞれ高速側信号処理部1〜4においてオーバヘ
ッドの終端、装置内クロックの乗せ替え、低次群信号へ
の分離等の処理を受ける。高速側信号処理部2〜4から
送出される低次群信号は、それぞれ低速側信号処理部8
〜10へ入力される。一方、高速側信号処理部1から送
出された低次群信号は、信号分岐部5〜7で分岐した後
、それぞれ低速側信号処理部8〜10へ入力される。低
速側信号処理部8〜10は現用系および予備系の切替選
択用のセレクタを有しており切替制御部(図示せず)か
らの情報に応じて、現用系を通って受信した信号および
予備系を通って受信した信号のいずれか一方を選択する
。通常状態では、低速側信号処理部8〜10の各セレク
タは、現用系の方を選択しており、選択された低次群信
号は、低速側信号処理部8〜10においてオーバヘッド
の挿入等の信号処理を受けて、低速側伝送路へ送出され
る(S1〜S3)。
を図3に示す。3本の現用系の高速側入力信号W1〜W
3に対して、1本の高速側入力信号Pの予備系を設けて
、現用系中の1本に故障が発生しても、運用チャネルを
予備系に切替えて回線障害を救済できるよう構成してあ
る。クロック供給部11は、局内の網同期装置からクロ
ック信号を受け、装置内クロックとフレームパルスを生
成し、高速側信号処理部1〜4に同一周波数、同一位相
のクロックとフレームパルスを供給している。高速側予
備系伝送路には、対向装置の送信側で通常、現用系伝送
路が接続されており、高速側入力信号PおよびW1で、
同一情報が伝送される。高速側入力信号P,W1〜W3
は、それぞれ高速側信号処理部1〜4においてオーバヘ
ッドの終端、装置内クロックの乗せ替え、低次群信号へ
の分離等の処理を受ける。高速側信号処理部2〜4から
送出される低次群信号は、それぞれ低速側信号処理部8
〜10へ入力される。一方、高速側信号処理部1から送
出された低次群信号は、信号分岐部5〜7で分岐した後
、それぞれ低速側信号処理部8〜10へ入力される。低
速側信号処理部8〜10は現用系および予備系の切替選
択用のセレクタを有しており切替制御部(図示せず)か
らの情報に応じて、現用系を通って受信した信号および
予備系を通って受信した信号のいずれか一方を選択する
。通常状態では、低速側信号処理部8〜10の各セレク
タは、現用系の方を選択しており、選択された低次群信
号は、低速側信号処理部8〜10においてオーバヘッド
の挿入等の信号処理を受けて、低速側伝送路へ送出され
る(S1〜S3)。
【0003】切替制御部は、常に高速側入力信号P,W
1〜W3の伝送路の故障の有無を監視し、障害を検出す
ると、対向装置に対して障害が発生した現用系の信号を
予備系伝送路へ接続するように指示する。この接続動作
の完了を待って、切替制御部は、障害が発生した現用伝
送路に対応した低速側信号処理部8〜10内のセレクタ
を予備系の方へ切替えさせる。
1〜W3の伝送路の故障の有無を監視し、障害を検出す
ると、対向装置に対して障害が発生した現用系の信号を
予備系伝送路へ接続するように指示する。この接続動作
の完了を待って、切替制御部は、障害が発生した現用伝
送路に対応した低速側信号処理部8〜10内のセレクタ
を予備系の方へ切替えさせる。
【0004】
【発明が解決しようとする課題】上述した従来の伝送路
切替方式では、高速側信号処理部1〜4に対し同一位相
のフレームパルスを供給しているため、信号分岐部5〜
7を経由した予備系からの低次群信号と現用系から低次
群信号との信号線長の差違により、低速側信号処理部8
〜10に入力する両低次群信号間にフレーム位相差が生
じる。このため、セレクタの切替動作時に、低速側出力
信号のフレーム位相が急変するという現象を生じ、これ
を受けた受信部で一瞬、同期はずれが発生して回復する
という現象が観測され、不要な同期はずれ警報を発出し
てしまうという欠点がある。
切替方式では、高速側信号処理部1〜4に対し同一位相
のフレームパルスを供給しているため、信号分岐部5〜
7を経由した予備系からの低次群信号と現用系から低次
群信号との信号線長の差違により、低速側信号処理部8
〜10に入力する両低次群信号間にフレーム位相差が生
じる。このため、セレクタの切替動作時に、低速側出力
信号のフレーム位相が急変するという現象を生じ、これ
を受けた受信部で一瞬、同期はずれが発生して回復する
という現象が観測され、不要な同期はずれ警報を発出し
てしまうという欠点がある。
【0005】
【課題を解決するための手段】本発明の第1の発明の伝
送路切替方式は、それぞれ同一のクロック供給部から与
えられるクロック信号に応じて現用系伝送路からの高速
側入力信号を低次群信号に分離する複数個の現用系用高
速側信号処理部と、予備系伝送路からの高速側入力信号
を低次群信号に分離する予備系用高速側信号処理部と、
それぞれ1つの前記現用系高速側信号処理部および前記
予備系用高速側信号処理部から与えられる前記低次群信
号のうちの一方を選択するセレクタを有し該セレクタの
選択出力を処理して出力する複数個の低速側信号処理部
とをもつ伝送路切替方式において、前記現用系高速側信
号処理部から前記低速側信号処理部へ前記低次群信号を
導く信号線に挿入した位相調整用の遅延手段と、前記低
速側信号処理部の出力信号の位相変動を吸収するための
エラスティックバッファメモリとを設けてある。
送路切替方式は、それぞれ同一のクロック供給部から与
えられるクロック信号に応じて現用系伝送路からの高速
側入力信号を低次群信号に分離する複数個の現用系用高
速側信号処理部と、予備系伝送路からの高速側入力信号
を低次群信号に分離する予備系用高速側信号処理部と、
それぞれ1つの前記現用系高速側信号処理部および前記
予備系用高速側信号処理部から与えられる前記低次群信
号のうちの一方を選択するセレクタを有し該セレクタの
選択出力を処理して出力する複数個の低速側信号処理部
とをもつ伝送路切替方式において、前記現用系高速側信
号処理部から前記低速側信号処理部へ前記低次群信号を
導く信号線に挿入した位相調整用の遅延手段と、前記低
速側信号処理部の出力信号の位相変動を吸収するための
エラスティックバッファメモリとを設けてある。
【0006】本発明の第2の発明の伝送路切替方式は、
それぞれ同一のクロック供給部から与えられるクロック
信号に応じて現用系伝送路からの高速側入力信号を低次
群信号に分離する複数個の現用系用高速側信号処理部と
、予備系伝送路からの高速側入力信号を低次群信号に分
離する予備系用高速側信号処理部と、それぞれ1つの前
記現用系高速側信号処理部および前記予備系用高速側信
号処理部から与えられる前記低次群信号のうちの一方を
選択するセレクタを有し該セレクタの選択出力を処理し
て出力する複数個の低速側信号処理部とをもつ伝送路切
替方式において、前記クロック信号を前記現用系高速側
信号処理部へ導く信号線に挿入した位相調整用の遅延手
段と、前記低速側信号処理部の出力信号の位相変動を吸
収するためのエラスティックバッファメモリとを設けて
ある。
それぞれ同一のクロック供給部から与えられるクロック
信号に応じて現用系伝送路からの高速側入力信号を低次
群信号に分離する複数個の現用系用高速側信号処理部と
、予備系伝送路からの高速側入力信号を低次群信号に分
離する予備系用高速側信号処理部と、それぞれ1つの前
記現用系高速側信号処理部および前記予備系用高速側信
号処理部から与えられる前記低次群信号のうちの一方を
選択するセレクタを有し該セレクタの選択出力を処理し
て出力する複数個の低速側信号処理部とをもつ伝送路切
替方式において、前記クロック信号を前記現用系高速側
信号処理部へ導く信号線に挿入した位相調整用の遅延手
段と、前記低速側信号処理部の出力信号の位相変動を吸
収するためのエラスティックバッファメモリとを設けて
ある。
【0007】
【実施例】次に本発明について図面を参照して説明する
。
。
【0008】図1は本発明の第1の発明の一実施例のブ
ロック図である。本実施例では、低次群信号の経路中に
遅延素子12〜14を挿入して、現用系の高速側信号処
理部2〜4から低速側信号処理部8〜10へ送られる信
号に遅延を与える。現用系から低次群信号のフレーム位
相を、信号分岐部5〜7を経由した予備系の低次群信号
のフレーム位相と一致させるように、各遅延量を予め設
定しておく。更に、低速側信号処理部8〜10のセレク
タで現用系/予備系選択を行なった後、エラスティック
バッファメモリ(ES)15〜17を用いて、低速側出
力信号を通常、現用系の低次群信号のクロックで読み直
す。高速側信号処理部2〜4からの低次群信号が中断さ
れた場合には、読み出しクロック選択部18〜20で、
予備系のクロックを選択させるよう切替を行なう。
ロック図である。本実施例では、低次群信号の経路中に
遅延素子12〜14を挿入して、現用系の高速側信号処
理部2〜4から低速側信号処理部8〜10へ送られる信
号に遅延を与える。現用系から低次群信号のフレーム位
相を、信号分岐部5〜7を経由した予備系の低次群信号
のフレーム位相と一致させるように、各遅延量を予め設
定しておく。更に、低速側信号処理部8〜10のセレク
タで現用系/予備系選択を行なった後、エラスティック
バッファメモリ(ES)15〜17を用いて、低速側出
力信号を通常、現用系の低次群信号のクロックで読み直
す。高速側信号処理部2〜4からの低次群信号が中断さ
れた場合には、読み出しクロック選択部18〜20で、
予備系のクロックを選択させるよう切替を行なう。
【0009】以上のようにして本実施例では、低速側信
号処理部8〜10のセレクタが現用系もしくは予備系の
いずれを選択していても、低速側出力信号のフレーム位
相を一定に保つことができる。
号処理部8〜10のセレクタが現用系もしくは予備系の
いずれを選択していても、低速側出力信号のフレーム位
相を一定に保つことができる。
【0010】図2は第2の発明の一実施例のブロック図
である。本実施例では、クロック供給部11から分岐し
た信号線に遅延素子12〜14を挿入して、現用系の高
速側信号処理部2〜4へ供給するフレームパルスに遅延
を与える。低速側信号処理部8〜10へ入力する現用系
の低次群信号と信号分岐部5〜7を経由して入力する予
備系の低次群信号とのフレーム位相差を無くするよう、
各遅延量を設定しておく。更に、低速側信号処理部8〜
10のセレクタにより現用系/予備系選択を行なった後
、エラスティックバッファメモリ15〜17を用いて、
低速側出力信号を通常、現用系の低次群信号のクロック
で読み直す。予備系への切替え時には、読み出しクロッ
ク選択部18〜20で、予備系のクロックを選択させる
。
である。本実施例では、クロック供給部11から分岐し
た信号線に遅延素子12〜14を挿入して、現用系の高
速側信号処理部2〜4へ供給するフレームパルスに遅延
を与える。低速側信号処理部8〜10へ入力する現用系
の低次群信号と信号分岐部5〜7を経由して入力する予
備系の低次群信号とのフレーム位相差を無くするよう、
各遅延量を設定しておく。更に、低速側信号処理部8〜
10のセレクタにより現用系/予備系選択を行なった後
、エラスティックバッファメモリ15〜17を用いて、
低速側出力信号を通常、現用系の低次群信号のクロック
で読み直す。予備系への切替え時には、読み出しクロッ
ク選択部18〜20で、予備系のクロックを選択させる
。
【0011】本実施例でも、図1の場合と同様、低速側
出力信号のフレーム位相を一定に保つことができる。
出力信号のフレーム位相を一定に保つことができる。
【0012】
【発明の効果】以上説明したように本発明によれば、現
用系および予備系間の切替を行なっても低速側出力信号
のフレーム位相を変化させず、切替時にフレーム同期は
ずれが発生するのを防止でき、不要なフレームはずれ警
報の発出を防ぐことができる。
用系および予備系間の切替を行なっても低速側出力信号
のフレーム位相を変化させず、切替時にフレーム同期は
ずれが発生するのを防止でき、不要なフレームはずれ警
報の発出を防ぐことができる。
【図1】本発明の実施例のブロック図。
【図2】本発明の実施例のブロック図。
【図3】従来方式のブロック図。
1〜4 高速側信号処理部
5〜7 信号分岐部
8〜10 低速側信号処理部
11 クロック供給部
12〜14 遅延素子
Claims (2)
- 【請求項1】 それぞれ同一のクロック供給部から与
えられるクロック信号に応じて現用系伝送路からの高速
側入力信号を低次群信号に分離する複数個の現用系用高
速側信号処理部と、予備系伝送路からの高速側入力信号
を低次群信号に分離する予備系用高速側信号処理部と、
それぞれ1つの前記現用系高速側信号処理部および前記
予備系用高速側信号処理部から与えられる前記低次群信
号のうちの一方を選択するセレクタを有し該セレクタの
選択出力を処理して出力する複数個の低速側信号処理部
とをもつ伝送路切替方式において、前記現用系高速側信
号処理部から前記低速側信号処理部へ前記低次群信号を
導く信号線に挿入した位相調整用の遅延手段と、前記低
速側信号処理部の出力信号の位相変動を吸収するための
エラスティックバッファメモリとを設けてあることを特
徴とする伝送路切替方式。 - 【請求項2】 それぞれ同一のクロック供給部から与
えられるクロック信号に応じて現用系伝送路からの高速
側入力信号を低次群信号に分離する複数個の現用系用高
速側信号処理部と、予備系伝送路からの高速側入力信号
を低次群信号に分離する予備系用高速側信号処理部と、
それぞれ1つの前記現用系高速側信号処理部および前記
予備系用高速側信号処理部から与えられる前記低次群信
号のうちの一方を選択するセレクタを有し該セレクタの
選択出力を処理して出力する複数個の低速側信号処理部
とをもつ伝送路切替方式において、前記クロック信号を
前記現用系高速側信号処理部へ導く信号線に挿入した位
相調整用の遅延手段と、前記低速側信号処理部の出力信
号の位相変動を吸収するためのエラスティックバッファ
メモリとを設けてあることを特徴とする伝送路切替方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3069639A JPH04304725A (ja) | 1991-04-02 | 1991-04-02 | 伝送路切替方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3069639A JPH04304725A (ja) | 1991-04-02 | 1991-04-02 | 伝送路切替方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04304725A true JPH04304725A (ja) | 1992-10-28 |
Family
ID=13408636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3069639A Pending JPH04304725A (ja) | 1991-04-02 | 1991-04-02 | 伝送路切替方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04304725A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297802A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 回線切替装置 |
-
1991
- 1991-04-02 JP JP3069639A patent/JPH04304725A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297802A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 回線切替装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5515362A (en) | Digital signal transmission apparatus | |
US6754172B1 (en) | Non-interruptive protection switching device and network system using the same | |
JP2611805B2 (ja) | 伝送路切替方式 | |
JPH04304725A (ja) | 伝送路切替方式 | |
JPH114206A (ja) | 端局装置 | |
US6418116B1 (en) | Transmission system having an uninterrupted switchover function for a plurality of lines | |
JP2536401B2 (ja) | 無瞬断切替方法 | |
JP2827735B2 (ja) | クロック切替方式 | |
JPH0338128A (ja) | 無瞬断切替方法 | |
JP3496658B2 (ja) | 無瞬断切替方法および無瞬断切替装置 | |
JP3030783B2 (ja) | 受信データ同期回路 | |
JP3040316B2 (ja) | 冗長系伝送路の終端回路 | |
KR0164110B1 (ko) | 시스템 클럭 분배 장치 | |
JPH01263566A (ja) | 伝送遅延差測定方式 | |
JP2868398B2 (ja) | 伝送路切替装置 | |
JPH01264427A (ja) | 伝送路切替方式 | |
JPH10135923A (ja) | 無瞬断sdh伝送システム | |
JP2746203B2 (ja) | 伝送路無瞬断切替システムおよび方法 | |
JP2697557B2 (ja) | マルチフレーム位相自動制御回路 | |
JPH04243335A (ja) | 無瞬断回線切替回路 | |
JPH07327018A (ja) | 無瞬断切替方式 | |
JP2695953B2 (ja) | 故障検出回路 | |
JP3323977B2 (ja) | 信号切替回路 | |
JP2864703B2 (ja) | 光伝送路の二重化方式 | |
JPH10126398A (ja) | 位相合わせ回路 |