JPH10126398A - 位相合わせ回路 - Google Patents

位相合わせ回路

Info

Publication number
JPH10126398A
JPH10126398A JP8295739A JP29573996A JPH10126398A JP H10126398 A JPH10126398 A JP H10126398A JP 8295739 A JP8295739 A JP 8295739A JP 29573996 A JP29573996 A JP 29573996A JP H10126398 A JPH10126398 A JP H10126398A
Authority
JP
Japan
Prior art keywords
phase
phases
read
systems
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8295739A
Other languages
English (en)
Inventor
Haruhiko Tanimoto
本 晴 彦 谷
Kazuhiro Otaki
滝 和 宏 大
Kenichi Kurokawa
川 顕 一 黒
Toshiaki Kikuchi
池 俊 昭 菊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP8295739A priority Critical patent/JPH10126398A/ja
Publication of JPH10126398A publication Critical patent/JPH10126398A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】位相合わせを行い、1度位相合わせが完了した
後は、位相合わせによって決定された位相を基準とし、
その後故障などにより、片方の系を取り外し、新たに取
り付けた時にも再度位相合わせは行わず、運用されてい
る系に保持されている位相により動作させる。 【解決手段】現用系と予備系との伝送路信号の位相差を
小さくして無瞬断の切り替えが行えるようにした位相合
わせ回路において、初期調整時には自動的に位相合わせ
を行い、無瞬断の切り替えを行う第1の制御手段と、前
記第1の制御手段において自動的に位相合わせを行った
ことを記憶して、再度の位相合わせを行わない第2の制
御手段とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、位相合わせ回路に
関し、特に2つの冗長系のマルチフレームの位相の自動
合わせ回路に関する。
【0002】
【従来の技術】従来の現用系、予備系伝送路では、出力
時点において同位相となっているが、現用系伝送路と予
備系伝送路(0系の伝送路、1系の伝送路ともいう)に
おいて、伝送路長が異なるため、受信側において相互に
位相差が生じている。このため、このまま現用系から予
備系の伝送路へ切り替えを行った場合、フレームの位相
差が生じているため、数ビット飛びや、重複ビットなど
の問題が生じ、正確な伝送が行われないという問題点が
あった。
【0003】このような伝送上の問題点を解決する回路
が、図2に示されている。図2においてこの回路は、現
用系伝送路20からの受信信号を受信する受信部22
と、予備系伝送路21からの受信信号を受信する受信部
23と、これらを抽出するマルチフレーム同期部24,
25と、これら同期部24,25のフレームの位相差を
検出する位相差検出部26と、この検出部26からの検
出信号により、適宜遅延量を可変して同相とするディレ
イ27とを備える。
【0004】冗長構成を持った従来の電送装置では、現
用系に故障が発生した場合、待機系への切り替えを行
う。ところで、この切り替えを無瞬断で行うためには、
両系の位相を合わせておく必要がある。そこで、従来で
は、無瞬断切り替えを行うための位相合わせは随時行っ
ていたが、予備系障害時の過渡期に現用系が瞬断するこ
とがある。特に、回路内にセレクタなどが多く用いられ
ている場合に、問題となる。
【0005】従来の特開平6−350576号公報に開
示されたマルチフレーム位相自動制御回路を示す図3の
ブロック図を参照すると、受信側で現用系/予備系両系
のマルチフレーム位相差を認識し、予備系の遅延の調整
を行うことにより無瞬断切り替えを行う無瞬断切り替え
方式において、無瞬断切り替え装置の送信側入力部では
両系のマルチフレーム位相を一致させることを目的とし
て、伝送路長の短い方の伝送路からの受信信号から得た
マルチフレームパルス信号を選択する選択回路31と逆
に伝送路長の長い方の伝送路からの受信信号から得たマ
ルチフレームパルス信号を選択する選択回路32と、伝
送路の短い系から得たマルチフレーム位相の先頭から、
伝送路の長い系から得たマルチフレーム位相の先頭まで
の時間の計数する回路33と、計数結果を保持する回路
34と、計数結果に従って遅延量を調整する可変遅延回
路35,37と、可変遅延回路35,37を通った信号
と通らない信号とから一方を選択する2個の選択回路3
6,38を有する旨の記載がある。さらに、それぞれの
選択回路では基準伝送路選択信号により、自系伝送路の
方が長い場合には遅延回路を通らない信号を選択し、自
系伝送路の方が短い場合には遅延回路にて遅延を加えた
信号を選択して伝送路へ送出する。
【0006】
【発明が解決しようとする課題】しかしながら、かかる
構成においては、冗長構成を持った電送装置では現用系
に故障が発生した場合、待機系への切り替えを行ってい
る。この切り替えを無瞬断で行うために、両系の位相を
合わせているが、従来はその位相合わせを常時行ってい
るため、予備の系が切れて復旧をする際の過渡期に、予
備系の位相が異常に変化する場合があるため、現用の系
までもが影響を受けて、瞬断する可能性があった。
【0007】そこで、本発明の目的は、位相合わせを行
い、1度位相合わせが完了した後は、位相合わせによっ
て決定された位相を基準とし、その後故障などにより、
片方の系を取り外し、新たに取り付けた時にも再度位相
合わせは行わず、運用されている系に保持されている位
相により動作させることにある。
【0008】
【課題を解決するための手段】前述の課題を解決するた
め、本発明による位相合わせ回路は、現用系と予備系と
の伝送路信号の位相差を小さくして無瞬断の切り替えが
行えるようにした位相合わせ回路において、初期調整時
には自動的に位相合わせを行い、無瞬断の切り替えを行
う第1の制御手段と、前記第1の制御手段において自動
的に位相合わせを行ったことを記憶して、再度の位相合
わせを行わない第2の制御手段とを備える。
【0009】ここで、前記第1の制御手段が、前記現用
系と予備系との伝送路信号を書き込み、適宜それぞれ読
み出すメモリと、前記現用系と予備系との伝送路信号の
フレームの先頭位置をそれぞれ検出するマルチフレーム
同期部と、このマルチフレーム同期部のフレームの位相
差をそれぞれ検出する位相検出部と、前記位相検出部の
判定結果により前記メモリから読み出し位相パルスを選
択するセレクタとを備え、前記第2の制御手段が、読み
出し位相が確定していることを記憶するレジスタを備え
る。
【0010】本発明によれば、マルチフレーム同期検出
部により書き込みデータの先頭位置を検出してメモリへ
データを書き込み、また位相比較部において、両系の書
き込み位相を比較した判定結果即ち読み出し位相パルス
選択制御信号に従い、読み出し位相パルスを選択し、メ
モリからデータを読み出すことにより、遅延挿入の自動
調整を実現する。
【0011】
【発明の実施の形態】本発明の位相合わせ回路の実施形
態の構成が、図1に示されている。図1において本発明
の位相合わせ回路の実施形態は、0系及び1系の伝送路
のデータの先頭位置を検出するマルチフレーム同期検出
部3,4と、この結果を記憶するメモリ5,6と、0
系,1系の両系の書き込み位相を比較する位相比較部
7,8と、位相比較結果と、ディレイ15,16を介し
た自系の位相とのうちどちらかの選択を行うセレクタ1
1,12と、このセレクタ11,12の出力で制御され
るリードカウンタ9,10と、このリードカウンタ9,
10により生成される読み出しパルスにより、読み出さ
れる前記メモリ5,6と、「読み出し位相が確定してい
る」というデータがセットされるレジスタ13,14と
を備える。
【0012】0系及び1系の伝送路1,2から受信した
信号を、マルチフレーム同期検出部3,4により、デー
タの先頭位置を検出して、メモリ5,6に書き込む。ま
た、位相比較部7,8において両系の書き込み位相を比
較した判定結果により、リードカウンタ9,10の位相
を制御する読み出し位相パルスを選択し、その位相で制
御されたリードカウンタ9,10から生成される読み出
しパルスにより、メモリ5,6からデータを読み出すこ
とにより、遅延挿入の自動調整を実現する。
【0013】初期の状態で位相を判定した際に伝送路遅
延が大きく、自分の位相を取り込む系を仮にメイン(M
ain)と以下に呼び、伝送路遅延が小さく、もう一方
の位相を取り込む系を(Local)と呼ぶこととす
る。初期状態では位相比較部7,8において、位相を比
較し、伝送路遅延の大きい系を判定する。その判定結果
により、自身の系の伝送路遅延が大きかった場合は、自
身の系のフレーム位相パルス選択し、それ以外は他方の
系のリードカウンタ9,10の出力のパルスを選択する
ように、セレクタ11を制御する。遅延の大きい系のセ
レクタ11,12は自身の系のフレーム位相パルスを選
択し、リードカウンタ9,10を動かす。その時点で、
読み出し位相が確定している状態であることを、レジス
タ13,14にセットする。
【0014】遅延の少ない系の方のセレクタ11,12
は遅延の大きい系で決まったリードカウンタ9,10の
読み出し位相パルスを選択し、自身のリードカウンタを
動かすことにより、伝送路の遅延の大きい系のリードカ
ウンタと同じ位相で動作する。また伝送路遅延の大きい
ときと同様に、読み出し位相が確定している状態である
ことをレジスタにセットする。
【0015】レジスタ14によりセレクタ11を制御す
る。この動作により、両系とも同一の位相で読み出し位
相が決定し、両系のレジスタ13,14で読み出し位相
が確定していることが記憶される。この時点で両系がロ
ーカル(Local)即ち両系のセレクタ11,12が
共に相手位相を選択し、リードカウンタはフリーランの
状態となる。一度、位相が確定した後は、リードカウン
タはフリーランし、読み出し位相を変更しない。
【0016】ここで、例えば1系が故障などにより、い
ったん取り外され、再度取り付けられた場合、即ち、修
理のため交換などをした場合を想定する。このとき、0
系は読み出し位相が確定しており、リードカウンタ9が
フリーランし続けて、レジスタ13には、「読み出し位
相が確定している」というデータがセットされた状態で
ある。そこで、0系のレジスタ13にセットされている
「読み出し位相が確定している」というデータにより、
1系のセレクタ12を0系のリードカウンタ9からの読
み出し位相を選択することで、読み出し位相を決定し
て、再度の位相合わせは行わない。また、この時点で両
系がローカル(Local)の状態になり、定常動作中
には両系の伝送の遅延の大小関係が自然に大幅に逆転す
ることはないので、読み出し位相を変えることなく、運
用し続けられる。
【0017】本発明の実施形態によれば、1+1冗長系
(両系現用と予備用)の切り替えにおける無瞬断切り替
え方式は、各パスの位相を各系ごとに確認し、経路長の
短い方に遅延を挿入して位相を合わせる。
【0018】一度位相合わせが完了した後は、最初の
位相合わせによって決定された位相を保持する。その
後、故障などにより予備の系を取り外し、新たに取り付
けた際にも、再度の位相合わせは行わず、運用されてい
る系に保持されている位相により動作させる。
【0019】このことにより、定常動作では両系の伝送
遅延の大小関係が自然に大幅に逆転することはないた
め、ある程度の範囲であれば位相合わせを随時行う必要
はなくなる。
【0020】本発明の実施形態によれば、SDH伝送方
式における伝送機能と、低速信号を多重化し高速信号を
生成後伝送路を介して情報を伝送すると共に伝送路を終
端する機能と、高速インタフェースに(1+1)系の冗
長構成即ち現用と予備用とを持つ伝送装置に適用され
る。
【0021】伝送路に冗長構成を持った伝送装置では、
現用系に故障が発生した場合、待機系または予備系への
切り替えを行うが、この切り替えを無瞬断で行う機能を
持っている。送信側では同じ位相の信号を送出するが、
冗長構成を取るために別々の伝送路を経由するので、受
信側では伝送路経路差による位相の異なった状態で信号
を受信する。その際、無瞬断切り替えを実行するため
に、受信信号の位相を一致させる機能を持たせることが
できる。
【0022】
【発明の効果】以上説明したように、本発明の位相合わ
せ回路によれば、2つの系の伝送路位相差検出及び遅延
挿入の自動調整が可能となり、一度位相合わせが完了し
た後は、再度の位相合わせが必要なくなることにより、
再位相合わせによる主信号の瞬断を防止することが可能
になる。
【0023】また、本発明によれば、冗長系のマルチフ
レームの位相の自動合わせが可能となると共に、位相確
定後の位相合わせの簡略化が可能となる。
【0024】さらに、本発明によれば、2つの系の伝送
路位相差検出及び遅延挿入の自動調整が可能となり、一
度位相合わせが完了した後は、再度の位相合わせが必要
なくなる。初期状態では位相比較部において、位相を比
較し伝送路遅延の大きい系に合わせるようにそれぞれの
セレクタを制御し、遅延の大きい方の系のセレクタは自
身の系による位相を選択し、リードカウンタを動かす。
その時点で、読み出し位相が確定している状態であるこ
とをレジスタにセットし、遅延の少ない系のセレクタの
遅延の大きい系で決まったリードカウンタからの読み出
し位相を選択し、自身のリードカウンタを動かす。そし
て、伝送路遅延の大きいときと同様に読み出し位相が確
定している状態であることをレジスタにセットする。こ
の動作により、両系ともに同一の位相で読み出し位相が
決定し、両系のレジスタで読み出し確定していることが
記憶される。この時点で両系ローカル(Local)と
なる。両系のセレクタが共に相手位相を選択し、リード
カウンタはフリーランの状態となる。一度位相が確定し
た後はリードカウンタはフリーランし、読み出し位相を
変更しない。
【図面の簡単な説明】
【図1】本発明の実施形態の構成を示すブロック図であ
る。
【図2】従来の位相合わせ回路の構成を示すブロック図
である。
【図3】従来のマルチフレーム位相自動制御回路の構成
を示すブロック図である。
【符号の説明】
1,2 伝送路 3,4 マルチフレーム同期検出部 5,6 メモリ 7,8 位相比較部 9,10 リードカウンタ 11,12 セレクタ 13,14 レジスタ 15,16,27 ディレイ 22,23 受信部 24,25 マルチフレーム同期部 26 位相差検出部 31,32,36,38 選択回路 33 計数回路 34 保持回路 35,37 遅延回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊 池 俊 昭 東京都港区芝浦三丁目18番21号 日本電気 エンジニアリング株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】現用系と予備系との伝送路信号の位相差を
    小さくして無瞬断の切り替えが行えるようにした位相合
    わせ回路において、初期調整時には自動的に位相合わせ
    を行い、無瞬断の切り替えを行う第1の制御手段と、前
    記第1の制御手段において自動的に位相合わせを行った
    ことを記憶して、再度の位相合わせを行わない第2の制
    御手段とを備えたことを特徴とする位相合わせ回路。
  2. 【請求項2】前記第1の制御手段が、前記現用系と予備
    系との伝送路信号を書き込み、適宜それぞれ読み出すメ
    モリと、前記現用系と予備系との伝送路信号のフレーム
    の先頭位置をそれぞれ検出するマルチフレーム同期部
    と、このマルチフレーム同期部のフレームの位相差をそ
    れぞれ検出する位相検出部と、前記位相検出部の判定結
    果により前記メモリから読み出し位相パルスを選択する
    セレクタとを備える請求項1に記載の位相合わせ回路。
  3. 【請求項3】前記第2の制御手段が、読み出し位相が確
    定していることを記憶するレジスタを備える請求項1に
    記載の位相合わせ回路。
JP8295739A 1996-10-17 1996-10-17 位相合わせ回路 Pending JPH10126398A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8295739A JPH10126398A (ja) 1996-10-17 1996-10-17 位相合わせ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8295739A JPH10126398A (ja) 1996-10-17 1996-10-17 位相合わせ回路

Publications (1)

Publication Number Publication Date
JPH10126398A true JPH10126398A (ja) 1998-05-15

Family

ID=17824551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8295739A Pending JPH10126398A (ja) 1996-10-17 1996-10-17 位相合わせ回路

Country Status (1)

Country Link
JP (1) JPH10126398A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199284A (ja) * 2007-02-13 2008-08-28 Nec Corp 伝送システムにおける冗長切替システムおよび冗長切替方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199284A (ja) * 2007-02-13 2008-08-28 Nec Corp 伝送システムにおける冗長切替システムおよび冗長切替方法

Similar Documents

Publication Publication Date Title
US5515362A (en) Digital signal transmission apparatus
KR100970351B1 (ko) 데이터 전송 디바이스, 클록 스위칭 회로 및 클록 스위칭방법
JPH10126398A (ja) 位相合わせ回路
JP2812261B2 (ja) Atmセルフロー制御装置
US6418116B1 (en) Transmission system having an uninterrupted switchover function for a plurality of lines
JP2536401B2 (ja) 無瞬断切替方法
JP3008923B2 (ja) Atmスイッチの切替方式
JPH0338128A (ja) 無瞬断切替方法
JP2829602B2 (ja) 伝送データの位相合わせ方式及び無瞬断切替装置
JP2581449B2 (ja) 無瞬断切替方式
JP2894435B2 (ja) 無瞬断切替システムの位相調整回路
JP2746203B2 (ja) 伝送路無瞬断切替システムおよび方法
JPH05176017A (ja) デジタル伝送システムにおける冗長系切り換え方式
JP3421715B2 (ja) 伝送装置
JPH0879214A (ja) 無瞬断切替方法
JP2611629B2 (ja) 無瞬断切替方式
JP2000013346A (ja) 無瞬断切替え回路及びその方法
JPS6398259A (ja) 伝送ル−ト切換装置
JP2590688B2 (ja) フレーム位相合わせ回路
JP3196891B2 (ja) フレーム位相同期/ビット位相同期回路
JP3040316B2 (ja) 冗長系伝送路の終端回路
JPH04304725A (ja) 伝送路切替方式
JP3161795B2 (ja) 位相制御装置
JP3388335B2 (ja) マルチフレーム位相合わせ回路
JP2020155815A (ja) 無瞬断切替装置、無瞬断切り替え方法及びプログラム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040204

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050329