JP2000013346A - 無瞬断切替え回路及びその方法 - Google Patents

Abstract

(57)【要約】 【課題】 制御の簡略化と回路規模の縮小化とを図るこ
とが可能な無瞬断切替え回路を提供する。 【解決手段】 運用系／予備系のフレーム／マルチフレ
ーム同期検出部２１，２２は６４フレーム単位のマルチ
フレームの同期をとる。運用系／予備系のフレームバッ
ファ２３，２４はエラーを検出するまでの時間分（３フ
レーム）のデータを保持する。書込み判定部２５は書込
むデータと書込みアドレスとステータスビットと該当ア
ドレスのメモリ部２８の値と該当アドレスに書込まれた
ステータスビットの値とを参考にしてメモリ部２８への
書込み判定を行う。アドレス比較部２６は運用系／予備
系の両系の書込みアドレスを比較して遅い側の系のアド
レスを基に読出し位相を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は無瞬断切替え回路及
びその方法に関し、特に低速側信号の多重化を行ってか
ら高速側信号を生成した後、その高速側信号を局間伝送
路を介して遠方に転送する大容量長距離伝送装置におけ
る無瞬断切替え方式に関する。

【０００２】

【従来の技術】従来、無瞬断切替え機能付き多重中継装
置においては、低速側信号の多重化を行ってから高速側
信号を生成した後、その高速側信号を局間伝送路を介し
て遠方に転送している。

【０００３】この無瞬断切替え機能付き多重中継装置の
高速インタフェース部は１＋１切替系（運用系及び予備
系）を構成し、故障が発生した時に自動的に予備系への
切替えを行っている。この切替えの際に運用系／予備系
の経路差による遅延量を調整することによって位相合せ
を行い、その切替え時に主信号を無瞬断で切替えること
を可能としている。

【０００４】この種の運用系／予備系の無瞬断切替え方
式としては、例えば、特開平９−３６８２６号公報に開
示された方法がある。この方法で用いられる無瞬断切替
え回路は、図６に示すように、運用系／予備系が夫々独
立に構成され、フレーム同期検出部（ＳＹＮＣ）３１，
３２と、書込み制御部［位相調整部（ＷＣＴＲ）］３
３，３４と、メモリ（ＭＥＭ）３５，３６と、遅延部
（ＤＬＹ）３７，３８と、位相判定・監視部（ＣＯＮ
Ｔ）３９，４０と、読出し制御部（ＲＣＴＲ）４１，４
２と、セレクタ部（ＳＥＬ）４３とを備えている。

【０００５】上記の無瞬断切替え回路では位相判定結果
及び位相合せ情報を運用系／予備系の双方で受け渡しを
行い、双方がすでに位相合せを完了しているかどうかの
情報を所有している。無瞬断切替え回路は運用／予備系
の書込み／読出し位相を監視し、正常な位相範囲を超え
た場合、無瞬断切替えが不可能であるとして再位相合せ
を行っている。

【０００６】無瞬断切替え回路は運用系／予備系で受け
渡された位相差を元に算出された読出し位相で運用系／
予備系のメモリからデータを読出すことによって同位相
と判定し、後段に構成されたセレクタ部４３によって運
用系／予備系を切替えることで無瞬断切替えを実現して
いる。

【０００７】次に、上記の無瞬断切替え回路による切替
え動作について説明する。以下、運用系／予備系に伝送
路遅延の異なった入力がある時の動作について説明す
る。まず、通常運用時の場合、図７（ａ）に示すよう
に、運用系／予備系の入力位相をａ，ｂとした時、最適
なメモリからの読出し位相は遅延量が大きい予備系側の
書込み位相に対してマージンを持たせた分遅らせた場所
として読出し位相ｃが確定する。この場合、運用系／予
備系双方のレジスタに位相合せ済みのデータを保持し、
書込み／読出し位相を常時監視している。

【０００８】予備系の抜去を行う場合、図７（ｂ）に示
すように、運用系の読出し位相は変化しない。運用系側
では自側の書込み位相ａと読出し位相ｃとの位相合せ完
了状態を保持している。

【０００９】予備系の挿入を行う場合、運用系／予備系
各々は一度位相合せが完了すればその状態を保持してお
り、運用系がその状態を保持している場合には、予備系
が挿入された時に予備系の位相を運用系の位相と比較
し、その遅延量ｂ’の大小に関わらず、図７（ｃ）に示
すように、再位相合せ無しの範囲であれば、再位相合せ
は行わない。但し、図７（ｄ）に示すように、遅延量
ｂ”の時に再位相合せ有りの範囲であれば再位相合せを
行い、読出し位相ｃ’となり、瞬断が発生する。

【００１０】

【発明が解決しようとする課題】上述した従来の無瞬断
切替え方式では、運用系／予備系で夫々独立に位相を調
整して後段の切替え部に渡しているため、位相調整用の
メモリを運用系／予備系で夫々所有し、メモリからの読
出しを運用系／予備系で相互の情報転送を行って読出し
位相を決定し、その後の回路も運用系／予備系で夫々必
要となる。また、最終的に運用系／予備系の切替えを行
うセレクタ部まで位相がビット単位で合っていることを
保証する必要があるため、回路規模が増大する。

【００１１】さらに、運用系／予備系の一方の系のメモ
リを省略する、つまり、メモリを伝送路遅延の短い方の
みで所有し、メモリを１つで構成することが可能である
が、この場合、運用系／予備系の伝送路遅延の大小関係
は固定となる。

【００１２】そこで、本発明の目的は上記の問題点を解
消し、制御の簡略化と回路規模の縮小化とを図ることが
できる無瞬断切替え回路及びその方法を提供することに
ある。

【００１３】

【課題を解決するための手段】本発明による無瞬断切替
え回路は、運用系及び予備系の伝送路を介して入力され
るデータにエラーが発生した時に前記運用系から前記予
備系への切替えを無瞬断で行う無瞬断切替え回路であっ
て、前記運用系及び前記予備系で共用されかつマルチフ
レーム単位のデータを格納するメモリと、前記運用系及
び前記予備系各々に設けられかつ前記マルチフレーム単
位のデータの位相同期を確立する運用系及び予備系の同
期手段と、前記運用系及び予備系の同期手段で位相同期
が確立されたデータ及び少なくとも当該データのエラー
の有無と前記運用系及び前記予備系の情報と前記メモリ
からの読出し完了状態と前記伝送路の選択がどちらの系
を選択しているかとを示すステータス情報とを前記メモ
リに対応付けて書込む書込み手段とを備えている。

【００１４】本発明による無瞬断切替え方法は、運用系
及び予備系の伝送路を介して入力されるデータにエラー
が発生した時に前記運用系から前記予備系への切替えを
無瞬断で行う無瞬断切替え方法であって、前記運用系及
び前記予備系で共用されかつマルチフレーム単位のデー
タを格納するメモリを含み、前記運用系及び前記予備系
各々において前記マルチフレーム単位のデータの位相同
期を確立するステップと、この位相同期が確立されたデ
ータ及び少なくとも当該データのエラーの有無と前記運
用系及び前記予備系の情報と前記メモリからの読出し完
了状態と前記伝送路の選択がどちらの系を選択している
かとを示すステータス情報とを前記メモリに対応付けて
書込むステップとを備えている。

【００１５】すなわち、従来の技術においては運用系／
予備系の位相調整用のメモリを各系で所有しているのに
対し、本発明の無瞬断切替え方法ではメモリを１つと
し、さらに後段のセレクタ部を統合することで、回路規
模の縮小化及び制御の簡略化を実現している。

【００１６】より具体的には、マルチフレーム（６４フ
レーム）のメモリを運用系／予備系の双方で共用し、そ
のメモリへの書込みの制御を行うことで位相合せ部と切
替部とを統合し、回路規模の縮小化を実現している。

【００１７】この場合、マルチフレームで位相同期が確
立していれば、運用系／予備系のデータは同じものであ
るとの観点から、メモリ容量をマルチフレーム分持たせ
た場合に、マルチフレームの先頭をメモリのアドレスの
先頭とした時にあるアドレスに対して書込まれるデータ
が運用系／予備系ともに同じものであると考えられる。

【００１８】但し、データにエラーがあった場合や一方
の系の位相が変動した場合、あるいは位相が外れた場合
を考慮し、書込み時にデータと括り付けのステータスビ
ットとを同時に書込む。実際には書込み時にメモリに書
込まれている値と書込もうとするデータとをステータス
ビットとともに比較することで、メモリに書込むか否か
を判定する。これによって、運用系／予備系の無瞬断切
替えが可能となる。

【００１９】従来の位相合せ部は運用系／予備系が完全
に独立した構成をとり、位相合せ後にセレクタ部にて切
替えを行っているが、本発明ではメモリに書込む前に選
択し、それからメモリに書込む構成をとっている。

【００２０】また、従来の無瞬断切替え方式では書込み
時にデータをそのままメモリに書込み、読出し時に位相
合せのための制御を行っていたが、本発明では書込み時
に位相合せ制御を行うことによって、位相合せ用のメモ
リを１つに削減することができ、かつ運用系／予備系の
無瞬断切替えも同時に行うことができる。

【００２１】さらに、従来の無瞬断切替え方式では運用
系／予備系の位相合せを、自系を基準とし、他系が自系
の位相より前か後かの相対的な位相比較を両系で行い、
その情報を両系間でやりとりすることで制御しているの
に対し、本発明では１カ所で位相比較を行っているた
め、制御が単純な構成となる。

【００２２】さらにまた、従来の技術では位相合せのメ
モリ読出し部から切替え部までの間のビット単位での位
相を保証しなければならないが、本発明ではメモリ読出
しがすでに選択後のデータとなっている。

【００２３】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の実施の形態
による無瞬断切替え回路の構成を示すブロック図であ
る。図において、無瞬断切替え回路はフレーム同期／マ
ルチフレーム同期部１，２と、フレームバッファ（３フ
レーム）３，４と、ステータスビット生成部５，６と、
書込みアドレス制御部７，８と、書込み制御／調停制御
部９と、フレームバッファ（マルチフレーム）１０と、
読出し位相制御部１１とから構成されている。

【００２４】この無瞬断切替え回路では運用系／予備系
のフレームパルス及びＪ１バイトを基にマルチフレーム
の同期をとった後、装置内のフレームパルスを基準にし
て位相差を算出する。

【００２５】これを基に、運用系／予備系の両方から６
４フレーム長のマルチフレーム容量を持つフレームバッ
ファ１０にデータを書込む。その際、書込まれたデータ
が運用系／予備系のいずれからのデータかの状態を、フ
レームバッファ１０に書込むデータとともにステータス
ビットとして同時に書込む。

【００２６】ステータスビットは４ビットで構成され、
フレーム単位のエラー状態と運用系／予備系のどちらの
系が選択状態か等をデータに同期して書込み制御／調停
制御部９へ渡す。この時、エラーの情報をデータと同期
させるためにフレームバッファ３，４で一時データを退
避させている。

【００２７】書込み制御／調停制御部９ではステータス
ビットの情報とフレームバッファ３，４の書込み対象の
データを読出して該当アドレスにデータを書込むか否か
を判断し、書込みを必要とした場合のみフレームバッフ
ァ１０へのデータの書込みを行う。

【００２８】また、運用系／予備系の位相が０の場合、
フレームバッファ１０に対しての同じアドレスヘの書込
み動作も書込み制御／調停制御部９によって制御する。
書込み制御／調停制御部９で運用系／予備系からフレー
ムバッファ１０に書込まれた情報を基にフレームバッフ
ァ１０からの最適な読出しアドレスを読出し位相制御部
１１で算出し、読出し位相制御部１１によってそのアド
レスを基に選択後のデータを読出す。これによって、フ
レームバッファ１０から運用系／予備系の切替え後のデ
ータが読出されるので、従来の技術で必要とする選択回
路を省略することができる。

【００２９】書込み位相が読出し位相より後になった場
合、自動的に再位相合せを行って読出し位相が決定され
る（瞬断が発生）。また、書込み位相に対して読出し位
相が必要以上に遅れ、読出し位相が最適でない場合も、
手動で再位相合せ行うことを可能とする。さらに、入力
部分においてビット誤り等のエラーを検出することで、
フレームバッファ１０への書込み時に運用系／予備系か
らのステータスビットを基に故障の判定を行い、ビット
誤りを救済することができる。

【００３０】図２は本発明の一実施例による無瞬断切替
え回路の構成を示すブロック図である。図において、本
発明の一実施例による無瞬断切替え回路はフレーム／マ
ルチフレーム同期検出部２１，２２と、フレームバッフ
ァ（３フレーム）２３，２４と、書込み判定部２５と、
メモリ部２８とから構成されており、書込み判定部２５
はアドレス比較部２６と、データステータスビット比較
部／メモリ書込み制御部（以下、メモリ書込み制御部と
する）２７とを備えている。

【００３１】運用系／予備系のフレーム／マルチフレー
ム同期検出部２１，２２は６４フレーム単位のマルチフ
レームの同期をとる。運用系／予備系のフレームバッフ
ァ２３，２４はエラーを検出するまでの時間分（３フレ
ーム）のデータを保持する。

【００３２】書込み判定部２５は書込むデータと書込み
アドレスとステータスビットと該当アドレスのメモリ部
２８の値と該当アドレスに書込まれたステータスビット
の値とを参考にしてメモリ部２８への書込み判定を行
う。アドレス比較部２６は運用系／予備系の両系の書込
みアドレスを比較して遅い側の系のアドレスを基に読出
し位相を生成する。

【００３３】図３（Ａ）は図２のフレームバッファ２３
からメモリ書込み制御部２５へのデータＡの一例を示す
図であり、図３（Ｂ）は図２のフレームバッファ２４か
らメモリ書込み制御部２５へのデータＢの一例を示す図
であり、図４は図２のメモリ部２８に格納されたデータ
の一例を示す図である。図５は本発明の一実施例による
書込み動作を示すフローチャートである。

【００３４】これら図２〜図５を参照して本発明の一実
施例による無瞬断切替え回路の動作について説明する。
以下、伝送遅延を吸収するためのメモリ部２８を１つに
し、伝送路遅延の大小関係の制約を受けずに伝送路の運
用系／予備系の切替えを無瞬断で行う方式について述べ
る。

【００３５】この無瞬断切替え回路は同期をとる場合、
Ｊ１バイトを用いて６４フレーム単位のマルチフレーム
の同期を運用系／予備系のフレーム／マルチフレーム同
期検出部２１，２２で夫々とっている。無瞬断切替え回
路は書込みアドレスを生成する場合、マルチフレーム
（６４フレーム）の容量のメモリ部２８にマルチフレー
ムの先頭からアドレス値をカウントし、書込みアドレス
としている。

【００３６】但し、データをメモリ部２８に書込む際
に、それと同時にメモリ部２８に書込むステータスビッ
トをデータの書込み時の書込み判定で使用することを考
え、エラーを検出するまでの時間分（３フレーム）のデ
ータを保持することを考慮し、運用系／予備系のフレー
ムバッファ２３，２４ではマルチフレームの先頭からの
バイト数＋３フレーム分のバイト数程度のデータを保持
する。

【００３７】無瞬断切替え回路はエラーを検出する場
合、フレーム単位で生成されるパリティ（Ｂ３）を監視
し、エラーであった場合にステータスビットの１つを用
いてデータとともにメモリ書込み制御部２７に渡してい
る。

【００３８】無瞬断切替え回路はメモリ部２８への書込
みを制御する場合、まず、書込みデータを基に運用系／
予備系の両系の位相差を算出する。現在の同期用のマル
チフレーム（６４フレーム）で同期を確立し、伝送路位
相差をその半分（３２フレーム）以下とした場合、アド
レス比較部２６は入力される書込みアドレスを比較する
ことで、運用系／予備系の両系の位相差からどちらの位
相が大きいかを判断し、最適な読出し位相を判断してい
る。

【００３９】また、書込み判定部２５では書込むデータ
と書込みアドレスとステータスビットと該当アドレスの
メモリ部２８の値と該当アドレスに書込まれたステータ
スビットの値とを参考にしてメモリ部２８への書込み判
定を行う。ステータスビットは４ビットで構成され、ｂ
０はエラーの有無、ｂ１は運用系／予備系の情報、ｂ２
はメモリ部２８からの読出し完了状態、ｂ３は伝送路の
選択がどちらの系を選択しているか（オンライン）の状
態を示す。

【００４０】図５に示すように、書込み判定部２５はま
ずメモリ部２８上の該当アドレスのステータスビットの
ｂ２を読出し、そのデータがすでに読出されたデータか
否かを調べ（図５ステップＳ１）、読出し済みであれば
無条件にデータ及びステータスビットを該当アドレスに
書込む（図５ステップＳ２）。

【００４１】データがメモリ部２８に書込まれた時点で
は完了ビット（ｂ２）として“０”または“１”が書込
まれ、そのアドレスが読出された場合に完了ビットを反
転させて読出し完了を表す。

【００４２】例えば、未完了時に“１”が書込まれ、完
了時に“０”となる場合、該当の書込みアドレスのステ
ータスビット（ｂ２）を読出し、値が“０”の時にその
アドレスに対して書込まれているデータが前マルチフレ
ームのデータであると認識し、自系のデータを書込む
（伝送路遅延が他系に比べて小さいと判断し、書込みを
行う）。

【００４３】書込み判定部２５は読出し完了ビットが未
完了であれば次のステップに移り、該当アドレスのメモ
リ部２８に書込まれているデータを読出す。書込み判定
部２５は読出したデータ及び書込もうとするデータの状
態が未読出しでかつ該当アドレスのデータが異なる場合
（図５ステップＳ３）、どちらかのデータが誤っている
ことが考えられるが、その場合、メモリ部２８上に書込
まれているステータスビットのｂ０，ｂ３の状態と、書
込もうとしているステータスビットｂ０，ｂ３の状態と
を参照し、書込み判定を行う。

【００４４】例えば、書込みデータとメモリ部２８の該
当アドレスに書込まれているデータとが異なる場合（図
５ステップＳ６）、書込み判定部２５は書込みデータの
ステータスビットｂ０のエラーの状態が該当アドレスの
ステータスビットｂ０の状態と同じ時にステータスビッ
トｂ３のオンライン状態を参照し、書込むデータがオン
ラインのデータであれば（図５ステップＳ９）、データ
及びステータスビットの書込みを行う（図５ステップＳ
８）。

【００４５】また、ステータスビットｂ０の状態が異な
る時には書込み側のステータスビットｂ０がエラー無し
の場合のみ（図５ステップＳ７）、データ及びステータ
スビットの書込みを行う（図５ステップＳ８）。

【００４６】さらに、伝送遅延量が運用系／予備系で差
が無く、メモリ部２８に対しての書込みが同時になる、
もしくは近接している場合には同じアドレスに対して書
込みのタイミングに一定保護を設けてメモリ部２８の前
段のフレームバッファ２３，２４からの読出しを遅らせ
ることによって、書込みの保護をとる。

【００４７】無瞬断切替え回路はメモリ部２８からの読
出しを制御する場合、メモリ部２８にデータが書込まれ
た時点で、運用系／予備系の選択が完了しているので、
構成自体がシンプルとなり、アドレス比較部２６で運用
系／予備系の両系の書込みアドレスを比較して遅い側の
系のアドレスを基に読出し位相を生成する。データが選
択された状態はステータスビット（ｂ２）を読込むこと
で、運用系／予備系のどちらの系のデータかを判断す
る。

【００４８】このように、マルチフレーム（６４フレー
ム）のメモリ部２８を運用系／予備系の双方で共用し、
そのメモリ部２８へのデータの書込み制御を行うこと
で、従来の技術における位相合せ部と切替部とを統合
し、回路規模の縮小化を実現することができる。

【００４９】この場合、マルチフレームで位相同期が確
立していれば、運用系／予備系のデータが同じものであ
るとの観点から、メモリ容量をマルチフレーム分持たせ
た場合、マルチフレームの先頭をメモリ部２８のアドレ
スの先頭とした時にあるアドレスに対して書込まれるデ
ータが運用系／予備系ともに同じものであると考えられ
る。

【００５０】但し、データにエラーがあった場合や一方
の系の位相が変動した場合、あるいは位相が外れた場合
を考慮し、書込み時にデータとステータスビットとをメ
モリ部２８に同時に書込む。実際には、書込み時にメモ
リ部２８に書込まれている値と書込もうとするデータと
をステータスビットともに比較することで、メモリ部２
８に書込むか否かを判定する。これによって、運用系／
予備系の無瞬断切替えが可能となり、制御の簡略化と回
路規模の縮小化とを図ることができる。

【００５１】

【発明の効果】以上説明したように本発明によれば、運
用系及び予備系の伝送路を介して入力されるデータにエ
ラーが発生した時に運用系から予備系への切替えを無瞬
断で行う無瞬断切替え回路において、運用系及び前記予
備系で共用されかつマルチフレーム単位のデータを格納
するメモリを備え、運用系及び予備系各々においてマル
チフレーム単位のデータの位相同期を確立し、位相同期
が確立されたデータ及び少なくとも当該データのエラー
の有無と運用系及び予備系の情報とメモリからの読出し
完了状態と伝送路の選択がどちらの系を選択しているか
とを示すステータス情報とをメモリに対応付けて書込む
ことによって、制御の簡略化と回路規模の縮小化とを図
ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態による無瞬断切替え回路の
構成を示すブロック図である。

【図２】本発明の一実施例による無瞬断切替え回路の構
成を示すブロック図である。

【図３】（Ａ）は図２のフレームバッファからメモリ書
込み制御部へのデータＡの一例を示す図、（Ｂ）は図２
のフレームバッファからメモリ書込み制御部へのデータ
Ｂの一例を示す図である。

【図４】図２のメモリ部に格納されたデータの一例を示
す図である。

【図５】本発明の一実施例による書込み動作を示すフロ
ーチャートである。

【図６】従来例による無瞬断切替え回路の構成を示すブ
ロック図である。

【図７】（ａ）は従来例における通常運用時の位相合せ
状態を示す図、（ｂ）は従来例における予備系抜去時の
状態を示す図、（ｃ）は従来例における予備系挿入時の
状態を示す図、（ｄ）は従来例における予備系挿入時の
状態を示す図である。

【符号の説明】

１，２ フレーム同期／マルチフレーム同期部 ３，４ フレームバッファ（３フレーム） ５，６ ステータスビット生成部 ７，８ 書込みアドレス制御部 ９ 書込み制御／調停制御部 １０ フレームバッファ（マルチフレーム） １１ 読出し位相制御部 ２１，２２ フレーム／マルチフレーム同期検出部 ２３，２４ フレームバッファ（３フレーム） ２５ 書込み判定部 ２６ アドレス比較部 ２７ データステータスビット比較部／メモリ書込み制
御部 ２８ メモリ部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 運用系及び予備系の伝送路を介して入力
   されるデータにエラーが発生した時に前記運用系から前
   記予備系への切替えを無瞬断で行う無瞬断切替え回路で
   あって、前記運用系及び前記予備系で共用されかつマル
   チフレーム単位のデータを格納するメモリと、前記運用
   系及び前記予備系各々に設けられかつ前記マルチフレー
   ム単位のデータの位相同期を確立する運用系及び予備系
   の同期手段と、前記運用系及び予備系の同期手段で位相
   同期が確立されたデータ及び少なくとも当該データのエ
   ラーの有無と前記運用系及び前記予備系の情報と前記メ
   モリからの読出し完了状態と前記伝送路の選択がどちら
   の系を選択しているかとを示すステータス情報とを前記
   メモリに対応付けて書込む書込み手段とを有することを
   特徴とする無瞬断切替え回路。
2. 【請求項２】 前記運用系及び前記予備系各々に設けら
   れかつ前記データのエラーを検出する間だけそのデータ
   を保持する運用系及び予備系の保持手段を含むことを特
   徴とする請求項１記載の無瞬断切替え回路。
3. 【請求項３】 前記データの前記メモリへの書込み時に
   そのデータ及び対応するステータス情報と前記メモリに
   書込まれているデータ及びステータス情報とを比較して
   前記メモリに書込むデータの前記メモリへの書込みの有
   無を判定する書込み判定手段を含むことを特徴とする請
   求項１または請求項２記載の無瞬断切替え回路。
4. 【請求項４】 運用系及び予備系の伝送路を介して入力
   されるデータにエラーが発生した時に前記運用系から前
   記予備系への切替えを無瞬断で行う無瞬断切替え方法で
   あって、 前記運用系及び前記予備系で共用されかつマルチフレー
   ム単位のデータを格納するメモリを含み、 前記運用系及び前記予備系各々において前記マルチフレ
   ーム単位のデータの位相同期を確立するステップと、こ
   の位相同期が確立されたデータ及び少なくとも当該デー
   タのエラーの有無と前記運用系及び前記予備系の情報と
   前記メモリからの読出し完了状態と前記伝送路の選択が
   どちらの系を選択しているかとを示すステータス情報と
   を前記メモリに対応付けて書込むステップとを有するこ
   とを特徴とする無瞬断切替え方法。
5. 【請求項５】 前記運用系及び前記予備系各々において
   前記データのエラーを検出する間だけそのデータを保持
   するステップを含むことを特徴とする請求項４記載の無
   瞬断切替え方法。
6. 【請求項６】 前記データの前記メモリへの書込み時に
   そのデータ及び対応するステータス情報と前記メモリに
   書込まれているデータ及びステータス情報とを比較して
   前記メモリに書込むデータの前記メモリへの書込みの有
   無を判定するステップを含むことを特徴とする請求項４
   または請求項５記載の無瞬断切替え方法。