JPH04239832A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH04239832A JPH04239832A JP3021415A JP2141591A JPH04239832A JP H04239832 A JPH04239832 A JP H04239832A JP 3021415 A JP3021415 A JP 3021415A JP 2141591 A JP2141591 A JP 2141591A JP H04239832 A JPH04239832 A JP H04239832A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- hunting
- frame pattern
- synchronization
- received data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 26
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000004044 response Effects 0.000 claims abstract description 6
- 230000002457 bidirectional effect Effects 0.000 description 8
- 230000004043 responsiveness Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、フレーム同期をとるた
めのフレーム同期回路に関し、特に時分割双方向伝送方
式等の場合に同期引込み時間を短縮できるフレーム同期
回路に関するものである。
めのフレーム同期回路に関し、特に時分割双方向伝送方
式等の場合に同期引込み時間を短縮できるフレーム同期
回路に関するものである。
【０００２】時分割双方向伝送方式（ピンポン伝送方式
）では、単一の伝送路を用いて送信と受信とを交互に行
うことによって、相互間の通信を行うように構成されて
いる。この際、受信期間に送られてくる受信フレームの
先頭に設けられているフレームパタンを検出することに
よって受信データとのフレーム同期をとるが、この場合
の同期引込みに要する時間をできるだけ短縮することが
要望される。
）では、単一の伝送路を用いて送信と受信とを交互に行
うことによって、相互間の通信を行うように構成されて
いる。この際、受信期間に送られてくる受信フレームの
先頭に設けられているフレームパタンを検出することに
よって受信データとのフレーム同期をとるが、この場合
の同期引込みに要する時間をできるだけ短縮することが
要望される。
【０００３】
【従来の技術】図３は、時分割双方向伝送信号の例を示
したものである。１フレームの送受信データは、２ビッ
トからなるフレームパタンＦ，Ｍと、データＢ１，Ｂ２
，Ｄと、パリティビットｂとからなっている。時分割双
方向伝送装置においては、斜線を施して示すこのような
フレームパタンを有する送信フレームと受信フレームと
が、たとえば１２５μｓごとに繰り返す送受切替信号に
応じて、交互に伝送路との間でやりとりされるようにな
っている。
したものである。１フレームの送受信データは、２ビッ
トからなるフレームパタンＦ，Ｍと、データＢ１，Ｂ２
，Ｄと、パリティビットｂとからなっている。時分割双
方向伝送装置においては、斜線を施して示すこのような
フレームパタンを有する送信フレームと受信フレームと
が、たとえば１２５μｓごとに繰り返す送受切替信号に
応じて、交互に伝送路との間でやりとりされるようにな
っている。
【０００４】図４は、従来のフレーム同期回路の構成例
を示したものであって、１１は受信データからクロック
を抽出するディジタル位相同期回路（ＤＰＬＬ）、１２
はゲート回路、１３は受信信号からフレームパタンを検
出するためのフレームパタン検出回路、１４はフレーム
パタンに同期して計数を行う同期カウンタ、１５は同期
保護動作を行うための同期保護回路である。
を示したものであって、１１は受信データからクロック
を抽出するディジタル位相同期回路（ＤＰＬＬ）、１２
はゲート回路、１３は受信信号からフレームパタンを検
出するためのフレームパタン検出回路、１４はフレーム
パタンに同期して計数を行う同期カウンタ、１５は同期
保護動作を行うための同期保護回路である。
【０００５】ＤＰＬＬ１１は、ディジタル信号からなる
受信データに対して、ディジタル的に位相同期する動作
を行って、受信データに同期したクロック信号を生成し
て、フレームパタン検出回路１３と同期カウンタ１４と
に入力する。ゲート回路１２は、送受切替信号が受信期
間を示す例えばローレベルになったとき、受信データを
取り込んでフレームパタン検出回路１３に入力する。フ
レームパタン検出回路１３では、ハンティング動作を行
って内部で発生したフレームパタンとの一致をとること
によって、受信データの先頭におけるフレームパタンの
位置を検出する。同期カウンタ１４は、フレームパタン
が検出されたときクロックのカウントを開始して、フレ
ーム中の所定位置にある各データＢ１，Ｂ２，Ｄの位置
を示す制御信号を生成する。同期保護回路１５は、フレ
ームパタン検出回路１３において受信データのフレーム
パタンが検出されたとき、前方保護および後方保護から
なる所定の保護動作を行って同期を確立する。そして同
期確立時、同期引込みを示す同期通知信号を発生する。
受信データに対して、ディジタル的に位相同期する動作
を行って、受信データに同期したクロック信号を生成し
て、フレームパタン検出回路１３と同期カウンタ１４と
に入力する。ゲート回路１２は、送受切替信号が受信期
間を示す例えばローレベルになったとき、受信データを
取り込んでフレームパタン検出回路１３に入力する。フ
レームパタン検出回路１３では、ハンティング動作を行
って内部で発生したフレームパタンとの一致をとること
によって、受信データの先頭におけるフレームパタンの
位置を検出する。同期カウンタ１４は、フレームパタン
が検出されたときクロックのカウントを開始して、フレ
ーム中の所定位置にある各データＢ１，Ｂ２，Ｄの位置
を示す制御信号を生成する。同期保護回路１５は、フレ
ームパタン検出回路１３において受信データのフレーム
パタンが検出されたとき、前方保護および後方保護から
なる所定の保護動作を行って同期を確立する。そして同
期確立時、同期引込みを示す同期通知信号を発生する。
【０００６】図５は、フレームパタン検出回路における
ハンティング期間を示したものである。時分割双方向伝
送方式において、受信フレームの位置は送受信装置間の
伝送路長によって異なり、伝送路遅延最小の受信フレー
ム１と、伝送路遅延最大の受信フレーム２とでは、例え
ば図中ａで示す最大遅延時間に相当する遅延時間差があ
る。従来のフレーム同期回路においては、図中Ａで示す
ように、受信期間の全体をハンティング期間として同期
動作を行うようにしている。
ハンティング期間を示したものである。時分割双方向伝
送方式において、受信フレームの位置は送受信装置間の
伝送路長によって異なり、伝送路遅延最小の受信フレー
ム１と、伝送路遅延最大の受信フレーム２とでは、例え
ば図中ａで示す最大遅延時間に相当する遅延時間差があ
る。従来のフレーム同期回路においては、図中Ａで示す
ように、受信期間の全体をハンティング期間として同期
動作を行うようにしている。
【０００７】
【発明が解決しようとする課題】フレーム同期回路にお
いては、フレーム同期を確実にするために同期保護回路
における保護機能を強化すると、同期引込みまでの応答
性が悪化する傾向がある。この場合の対策として、メモ
リ回路を付加する等の方法もあるが、回路規模の増大を
招くため好ましくない。一方、時分割双方向伝送方式に
おいては、一般に伝送ビットレートが低いため、同期回
路の応答性がシステムの性能を大きく左右する。そのた
め、同期引込み時間をなるべく短くして応答性を向上す
ることが必要であるが、従来は受信期間の全体をハンテ
ィング期間としていたため、同期引込み時間を短縮する
ことができなかった。
いては、フレーム同期を確実にするために同期保護回路
における保護機能を強化すると、同期引込みまでの応答
性が悪化する傾向がある。この場合の対策として、メモ
リ回路を付加する等の方法もあるが、回路規模の増大を
招くため好ましくない。一方、時分割双方向伝送方式に
おいては、一般に伝送ビットレートが低いため、同期回
路の応答性がシステムの性能を大きく左右する。そのた
め、同期引込み時間をなるべく短くして応答性を向上す
ることが必要であるが、従来は受信期間の全体をハンテ
ィング期間としていたため、同期引込み時間を短縮する
ことができなかった。
【０００８】本発明はこのような従来技術の課題を解決
しようとするものであって、時分割双方向伝送方式等に
おいて、フレームパタン検出時におけるハンティング期
間を制限することによって、受信データに対する同期引
込みに要する時間を短縮して、応答性を向上することが
できるようにしたフレーム同期回路を提供することを目
的としている。
しようとするものであって、時分割双方向伝送方式等に
おいて、フレームパタン検出時におけるハンティング期
間を制限することによって、受信データに対する同期引
込みに要する時間を短縮して、応答性を向上することが
できるようにしたフレーム同期回路を提供することを目
的としている。
【０００９】
【課題を解決するための手段】本発明は、受信データ中
のフレームパタンの位置を検出して受信データとの同期
をとるフレーム同期回路において、送受切替信号が受信
期間に対応する状態になったときから受信データの最大
遅延時間に相当する期間のみハンティング許可信号を発
生するハンティング信号生成手段と、このハンティング
許可信号に応じて受信データを出力するゲート手段と、
このゲート手段の出力に対してハンティングを行って所
定のフレームパタンとの一致をとることによって受信デ
ータにおけるフレームパタンの位置を検出するフレーム
パタン検出手段とを備えたことを特徴とするものである
。
のフレームパタンの位置を検出して受信データとの同期
をとるフレーム同期回路において、送受切替信号が受信
期間に対応する状態になったときから受信データの最大
遅延時間に相当する期間のみハンティング許可信号を発
生するハンティング信号生成手段と、このハンティング
許可信号に応じて受信データを出力するゲート手段と、
このゲート手段の出力に対してハンティングを行って所
定のフレームパタンとの一致をとることによって受信デ
ータにおけるフレームパタンの位置を検出するフレーム
パタン検出手段とを備えたことを特徴とするものである
。
【００１０】
【作用】図１は、本発明の原理的構成を示したものであ
る。フレーム同期回路は受信データ中のフレームパタン
の位置を検出することによって、受信データとの同期を
とる動作を行う。フレームパタン検出手段３は、受信デ
ータから再生したクロックに応じてハンティング動作を
行って、受信データの先頭におけるフレームパタンと所
定のパタンとの一致照合を行い、一致を検出したとき、
受信データにおけるフレームパタンの位置を示す信号を
発生する。フレーム同期回路では、この信号によって所
定の同期保護動作を行って同期確立したとき、受信デー
タに対する同期引込みを示す同期通知信号を出力する。 この際、ハンティング許可信号生成手段１を設けて、送
受切替信号が受信期間を示す状態になったときから、伝
送路における遅延に基づく受信データの遅延時間の最大
値に相当する時間だけ、ハンティング許可信号を生成す
る。そしてこのハンティング許可信号に応じてゲート手
段２がオンになって、受信データをフレームパタン検出
手段３に入力するので、フレームパタン検出手段３にお
けるハンティング期間が制限されて、フレーム同期確立
に到る時間が短縮され、同期引込みが速くなる。
る。フレーム同期回路は受信データ中のフレームパタン
の位置を検出することによって、受信データとの同期を
とる動作を行う。フレームパタン検出手段３は、受信デ
ータから再生したクロックに応じてハンティング動作を
行って、受信データの先頭におけるフレームパタンと所
定のパタンとの一致照合を行い、一致を検出したとき、
受信データにおけるフレームパタンの位置を示す信号を
発生する。フレーム同期回路では、この信号によって所
定の同期保護動作を行って同期確立したとき、受信デー
タに対する同期引込みを示す同期通知信号を出力する。 この際、ハンティング許可信号生成手段１を設けて、送
受切替信号が受信期間を示す状態になったときから、伝
送路における遅延に基づく受信データの遅延時間の最大
値に相当する時間だけ、ハンティング許可信号を生成す
る。そしてこのハンティング許可信号に応じてゲート手
段２がオンになって、受信データをフレームパタン検出
手段３に入力するので、フレームパタン検出手段３にお
けるハンティング期間が制限されて、フレーム同期確立
に到る時間が短縮され、同期引込みが速くなる。
【００１１】
【実施例】図２は、本発明の一実施例を示したものであ
って、図４におけると同じものを同じ番号で示し、１６
はフレームパタン検出回路におけるフレームパタン検出
動作期間を制限するためのハンティング許可信号を生成
するハンティング許可信号生成回路である。
って、図４におけると同じものを同じ番号で示し、１６
はフレームパタン検出回路におけるフレームパタン検出
動作期間を制限するためのハンティング許可信号を生成
するハンティング許可信号生成回路である。
【００１２】ハンティング許可信号生成回路１６は、送
信期間から受信期間への切替えを示す送受信切替信号の
立ち下がりから、例えば図５に示す受信フレームの最大
遅延時間ａに対応する時間ハイレベルとなり、それ以外
はローレベルとなるハンティング許可信号を生成する。 ゲート回路１２は、ハンティング許可信号がハイレベル
の期間、受信データをフレームパタン検出回路１３に入
力する。従ってフレームパタン検出回路１３は、最大遅
延時間ａに対応する期間だけハンティング動作を行って
、フレームパタンを検出する。
信期間から受信期間への切替えを示す送受信切替信号の
立ち下がりから、例えば図５に示す受信フレームの最大
遅延時間ａに対応する時間ハイレベルとなり、それ以外
はローレベルとなるハンティング許可信号を生成する。 ゲート回路１２は、ハンティング許可信号がハイレベル
の期間、受信データをフレームパタン検出回路１３に入
力する。従ってフレームパタン検出回路１３は、最大遅
延時間ａに対応する期間だけハンティング動作を行って
、フレームパタンを検出する。
【００１３】図５において、Ｂは本発明によるフレーム
同期回路のハンティング期間を示し、伝送路において生
じる可能性がある最大遅延時間ａに、斜線を施して示す
フレームパタンのビット長を加えた時間長を有している
。ハンティング許可信号は、この期間に対応して発生し
、従ってフレームパタン検出回路は、この時間内にフレ
ームパタン検出の動作を行う。
同期回路のハンティング期間を示し、伝送路において生
じる可能性がある最大遅延時間ａに、斜線を施して示す
フレームパタンのビット長を加えた時間長を有している
。ハンティング許可信号は、この期間に対応して発生し
、従ってフレームパタン検出回路は、この時間内にフレ
ームパタン検出の動作を行う。
【００１４】このように本発明のフレーム同期回路では
、時分割伝送路におけるフレームパタンの時間的位置を
限定したので、ハンティング動作時間が短くなり、応答
性の向上を実現することができる。この場合における擬
似同期確率は従来回路と同等であり、同期引込み時間の
みを短縮化することができる。
、時分割伝送路におけるフレームパタンの時間的位置を
限定したので、ハンティング動作時間が短くなり、応答
性の向上を実現することができる。この場合における擬
似同期確率は従来回路と同等であり、同期引込み時間の
みを短縮化することができる。
【００１５】
【発明の効果】以上説明したように本発明のフレーム同
期回路では、フレームパタン検出回路の動作に時間的制
限を行っているので、同期引込み時間が短縮されて応答
性が向上する。本発明のフレーム同期回路によれば、音
声通話路等の通話断状態からの復旧が速くなる。またメ
モリ等大規模な回路を必要とせず、論理構成もシンプル
なので、集積回路化するような場合、特に有効である。
期回路では、フレームパタン検出回路の動作に時間的制
限を行っているので、同期引込み時間が短縮されて応答
性が向上する。本発明のフレーム同期回路によれば、音
声通話路等の通話断状態からの復旧が速くなる。またメ
モリ等大規模な回路を必要とせず、論理構成もシンプル
なので、集積回路化するような場合、特に有効である。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の一実施例を示す図である。
【図３】時分割双方向伝送信号の例を示す図である。
【図４】従来のフレーム同期回路の構成例を示す図であ
る。
る。
【図５】フレームパタン検出回路におけるハンティング
期間を示す図である。
期間を示す図である。
１ ハンティング許可信号生成手段
２ ゲート手段
３ フレームパタン検出手段
Claims (1)
- 【請求項１】 受信データ中のフレームパタンの位置
を検出して該受信データとの同期をとるフレーム同期回
路において、送受切替信号が受信期間に対応する状態に
なったときから受信データの最大遅延時間に相当する期
間のみハンティング許可信号を発生するハンティング許
可信号生成手段（１）と、該ハンティング許可信号に応
じて受信データを出力するゲート手段（２）と、該ゲー
ト手段（２）の出力に対してハンティングを行って所定
のフレームパタンとの一致をとることによって受信デー
タにおけるフレームパタンの位置を検出するフレームパ
タン検出手段（３）とを備えたことを特徴とするフレー
ム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021415A JPH04239832A (ja) | 1991-01-23 | 1991-01-23 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021415A JPH04239832A (ja) | 1991-01-23 | 1991-01-23 | フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239832A true JPH04239832A (ja) | 1992-08-27 |
Family
ID=12054384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021415A Withdrawn JPH04239832A (ja) | 1991-01-23 | 1991-01-23 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0594129A2 (en) | 1992-10-20 | 1994-04-27 | Hitachi, Ltd. | Display system capable of accepting user commands by use of voice and gesture inputs |
-
1991
- 1991-01-23 JP JP3021415A patent/JPH04239832A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0594129A2 (en) | 1992-10-20 | 1994-04-27 | Hitachi, Ltd. | Display system capable of accepting user commands by use of voice and gesture inputs |
| US5600765A (en) * | 1992-10-20 | 1997-02-04 | Hitachi, Ltd. | Display system capable of accepting user commands by use of voice and gesture inputs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637746A (ja) | フレーム同期制御方式 | |
| JP2000099193A (ja) | 同期装置および同期方法ならびにインタフェ―ス回路 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JPH04239832A (ja) | フレーム同期回路 | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| JPH05336091A (ja) | バス通信システム | |
| JP2590694B2 (ja) | 同期切替装置 | |
| JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2538682B2 (ja) | 基準クロック源自動切替え方式 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JP2576273B2 (ja) | 同期保護回路 | |
| JP2862926B2 (ja) | フレーム同期保護回路 | |
| JPH04145566A (ja) | シリアル転送回路 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JP2770352B2 (ja) | ウィンドウパルス位相制御回路 | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| JPS6085640A (ja) | フレ−ム同期回路 | |
| JPS63229928A (ja) | 同期保護回路 | |
| JPH04357730A (ja) | シリアル伝送の同期化装置 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| JPH01300637A (ja) | フレーム同期装置 | |
| JPH07250056A (ja) | フレーム同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |