JP2862926B2 - フレーム同期保護回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フレーム同期符号の符号誤りによるフレー
ム同期外れを防止する前方保護、および真のフレーム同
期位置か否かを検出してフレーム同期をとる後方保護を
処理するフレーム同期保護回路に関する。

特に、ソフトウェア処理により前方保護および後方保
護をとったフレーム同期処理を行うフレーム同期保護回
路に関する。

〔従来の技術〕

従来の伝送路終端回路には、専用ハードウェアによる
構成と、ソフトウェア処理を用いる構成がある。ソフト
ウェア処理を用いた伝送路終端回路は、伝送路終端機能
の柔軟な運用や共通ハードウェアの使用による経済化に
有効である。すなわち、この伝送路終端回路で伝送路終
端機能の一つであるフレーム同期保護処理を行うと、保
護段数を任意に設定できる長所がある。

以下、フレーム同期処理をソフトウェア処理により行
うための回路構成について説明する。

第４図は、従来のフレーム同期保護回路の構成例を示
すブロック図である。

図において、入力信号は入力端子11からフレーム同期
パターン検出回路13に入力され、あらかじめ決められた
フレーム同期パターンとの一致比較が行われ、その検出
に応じて論理「１」のフレーム同期パターン検出信号
（ａ）がアンドゲート15、17の各一方の入力部に送出さ
れる。

ここで、まず初期状態が同期外れの場合について説明
する。なお、この場合には、アンドゲート15の他方の入
力部に入力される同期外れフラグ信号（ｂ）は論理
「１」である。

一方、フレームカウンタ19には、外部クロック入力端
子21からクロックが供給され、またクリア端子にアンド
ゲート15の出力であるフレームカウンタクリア信号
（ｃ）が接続される。したがって、同期外れ状態でフレ
ーム同期パターン検出信号（ａ）が送出されると、フレ
ームカウンタクリア信号（ｃ）が論理「１」となり、フ
レームカウンタ19は強制的にクリアされる。

一致検出回路23は、フレームカウンタ19のカウント値
と所定値「０」とを比較し、フレーム周期をカウント値
が「０」になることにより判定し、論理「１」の一致検
出信号（ｄ）をアンドゲート17の他方の入力部に送出す
る。アンドゲート17では、この一致検出信号（ｄ）とフ
レーム同期パターン検出信号（ａ）との論理積をとり、
その値をフレーム同期信号有無の情報Ｆ［０］として保
持するレジスタ25に書き込む。

なお、フレーム同期信号有無の情報Ｆ［０］は、フレ
ーム同期パターン検出信号（ａ）がフレームカウンタ19
のカウント値が「０」になるタイミングで得られたとき
に、論理「１」のフレーム同期信号正常検出の情報（Ｆ
［０］＝１）となり、フレーム同期パターン検出信号
（ａ）が非同期に得られたときには、論理「０」のフレ
ーム同期信号非検出の情報（Ｆ［０］＝０）となる。

したがって、初期状態が同期外れの場合には、レジス
タ25にフレーム同期信号正常検出の情報（Ｆ［０］＝
１）が書き込まれ、インタフェースメモリ27を介して処
理プロセッサ29へその情報が送られる。

第５図に示す処理フローを実行する処理プロセッサ29
では、前フレームの同期信号Ｓ［−１］が「同期外れ」
である条件に従い、フレーム同期信号正常検出の情報
（Ｆ［０］＝１）を受けると、処理フレームの状態判定
結果として同期状態Ｓ［０］を「後方保護」へと変更
し、インタフェースメモリ27を介して同期状態を保持す
るレジスタ31にその情報を転送する。

レジスタ31に書き込まれたデータ（後方保護状態）
は、同期状態に応じた判定フラグを生成するフラグ生成
回路33に送られ、後方保護状態であることが判定されて
同期外れフラグ信号（ｂ）を論理「０」とする。なお、
フラグ生成回路33から同期フラグ信号出力端子35に出力
される同期中フラグ信号（ｅ）は、初期状態のまま論理
「０」である。

また、処理プロセッサ29がフレーム同期信号非検出の
情報（Ｆ［０］＝０）を受けると、処理フレームの同期
状態Ｓ［０］は「同期外れ」のままであり、後方保護状
態になるまで同様の処理を繰り返す。

次に、後方保護状態から次の状態に移る動作について
説明する。

フレームカウンタ19は、はじめに検出されたフレーム
同期パターン検出信号（ａ）に応じて強制クリアされ、
以降は外部クロックによりフレーム周期をカウントして
いるので、フレーム同期がとれていればフレームカウン
タ19のカウント値が「０」のときに、フレーム同期パタ
ーン検出信号（ａ）が検出される。したがって、レジス
タ25には、フレームカウンタ19のカウント値が「０」の
ときに、論理「１」のフレーム同期パターン検出信号
（ａ）が検出されれば、フレーム同期信号正常検出の情
報（Ｆ［０］＝１）が書き込まれ、またカウント値が
「０」のときに論理「１」のフレーム同期パターン検出
信号（ａ）が検出されなければ、フレーム同期信号非検
出の情報（Ｆ［０］＝０）が書き込まれる。

処理プロセッサ29では、前フレームの同期状態Ｓ［−
１］が［後方保護］である条件に従い、フレーム同期信
号有無の情報Ｆ［０］を受けて、処理フレームの同期状
態Ｓ［０］を判定する。

ここで、処理プロセッサ29がフレーム同期信号非検出
の情報（Ｆ［０］＝０）を受けると、処理フレームの同
期状態Ｓ［０］を「同期外れ」へと変更し、後方保護状
態になるまで上述した処理に戻る。

一方、フレーム同期信号正常検出の情報（Ｆ［０］＝
１）を受けると、後方保護状態におけるフレーム同期信
号正常検出の連続フレーム数C1に「１」を加え、あらか
じめ設定した後方保護段数N1との比較を行う。C1＝N1と
なった場合には、処理フレームの同期状態Ｓ［０］を
「同期中」に変更する。また、C1が後方保護段数N1に達
していない場合（C1≠N1）には、同期状態Ｓ［０］を
「後方保護」のまま保持する。

処理プロセッサ29が判定した処理フレームの各同期状
態Ｓ［０］は、インタフェースメモリ27を介してレジス
タ31に転送される。

レジスタ31に書き込まれたデータ（同期外れ、同期中
あるいは後方保護）はフラグ生成回路33に送られ、各同
期状態に応じた判定フラグが出力される。すなわち、同
期状態Ｓ［０］が「同期中」と判定されたならば、同期
中フラグ信号（ｅ）を論理「１」とする。また、同期状
態Ｓ［０］が「同期はずれ」と判定されたならば同期外
れフラグ信号（ｂ）を論理「１」とする。なお、同期状
態Ｓ［０］が「後方保護」と判定されたならば、同期外
れフラグ信号（ｂ）および同期中フラグ信号（ｅ）は論
理「０」のままである。

次に、同期中状態から次の状態に移る動作について説
明する。なお、同期中においても、レジスタ25には同様
にして逐次フレーム同期信号有無の情報Ｆ［０］が書き
込まれる。

処理プロセッサ29では、前フレームの同期状態Ｓ［−
１］が「同期中」である条件に従い、フレーム同期信号
有無の情報Ｆ［０］を受けて処理フレームの同期状態Ｓ
［０］を判定する。

ここで、処理プロセッサ29がフレーム同期信号非検出
の情報（Ｆ［０］＝０）を受けると、処理フレームの同
期状態Ｓ［０］を「前方保護」へと変更する。一方、フ
レーム同期信号正常検出の情報（Ｆ［０］＝１）を受け
ると、同期状態Ｓ［０］を「同期中」のまま保持する。

処理プロセッサ29が判定した処理フレームの各同期状
態Ｓ［０］は、インタフェースメモリ27を介してレジス
タ31に転送される。

レジスタ31に書き込まれたデータ（前方保護あるいは
同期中）はフラグ生成回路33に送られ、各同期状態に応
じた判定が行われる。なお、同期状態が「前方保護」あ
るいは「同期中」のいずれに判定されても、同期中フラ
グ信号（ｅ）は論理「１」のままとする。

次に、前方保護状態から次の状態に移る動作について
説明する。なお、前方保護状態においても、レジスタ25
には同様にして逐次フレーム同期信号有無の情報Ｆ
［０］が書き込まれる。

処理プロセッサ29では、前フレームの同期状態Ｓ［−
１］が「前方保護」である条件（「同期外れ」、「後方
保護」および「同期中」のいずれでもない）に従い、フ
レーム同期信号有無の情報Ｆ［０］を受けて処理フレー
ムの同期状態Ｓ［０］を判定する。

ここで、処理プロセッサ29がフレーム同期信号正常検
出の情報（Ｆ［０］＝１）を受けると、処理フレームの
同期状態Ｓ［０］を「同期中」に復帰させる。

一方、フレーム同期信号非検出の情報（Ｆ［０］＝
０）を受けると、前方保護状態におけるフレーム同期信
号非検出の連続フレームC2に「１」を加え、あらかじめ
設定した前方保護段数N2との比較を行う。C2＝N2となっ
た場合には、処理フレームの同期状態Ｓ［０］を「同期
外れ」に変更する。また、C2が前方保護段数N2に達して
いない場合（C2≠N2）には、同期状態Ｓ［０］を「前方
保護」のまま保持する。

処理プロセッサ29が判定した処理フレームの各同期状
態Ｓ［０］は、インタフェースメモリ27を介してレジス
タ31に転送される。

レジスタ31に書き込まれたデータ（同期外れ、同期中
あるいは前方保護）はフラグ生成回路33に送られ、各同
期状態に応じた判定が行われる。なお、同期状態が「前
方保護」あるいは「同期中」のいずれに判定されても、
同期中フラグ信号（ｅ）は論理「１」のままである。ま
た、同期状態Ｓ［０］が「同期外れ」と判定されたなら
ば、同期中フラグ信号（ｅ）を論理「０」とし、同期外
れフラグ信号（ｂ）を論理「１」とする。

〔発明が解決しようとする課題〕

このように、フレーム同期処理を上述したソフトウェ
ア処理で行う構成は、各保護段数N1およびN2を任意に設
定することができ、例えば回線状態に応じたフレーム同
期保護処理を行うことが容易である。

ここで、同期外れ状態から同期状態への遷移時の様子
について、第６図に示すタイムチャートを用いて説明す
る。

時間T1は、フレーム同期信号有無の情報Ｆ［０］がレ
ジスタ25から処理プロセッサ29に転送され、処理プロセ
ッサ29が処理を開始するまでの遅延時間である。時間T2
は、第５図に示す処理フローを実行する処理プロセッサ
29が、処理フレームの同期状態の判定結果（Ｓ［０］）
を出力するまでの処理実行時間である。時間T3は、処理
プロセッサ29から処理フレームの同期状態（「同期
中」）を送出してから、フラグ生成回路33が同期中フラ
グ信号（ｅ）を発生するまでの遅延時間である。

このように、例えば後方保護状態における処理プロセ
ッサ29では、フレーム同期信号有無の情報Ｆ［０］の入
力に応じて同期状態を判定しているので、全体として時
間Ｔ（T1＋T2＋T3）だけの遅延がその都度生じている。
したがって、フレーム同期の確立（同期中フラグ信号
（ｅ）が論理「１」になる）においても、後方保護段数
N1に対応するN1番目のフレーム同期信号正常検出の情報
（Ｆ［０］＝１）が入力されてから同期状態の判定を行
うので、同様に時間Ｔだけの遅延が生じる。

すなわち、フレーム同期確立（同期中フラグ信号を発
生する）までに処理遅延が発生するので、フレーム同期
確立処理中における判定誤りを防ぐ必要から、この間の
入力データに所定の遅延を与えなければならなかった。

また、同期外れとなり、前方保護処理を経て同期中フ
ラグ信号（ｅ）が論理「０」となるときにも、同様に時
間Ｔだけの遅延が生じる。したがって、フレーム同期確
立解除時についても同様に処理遅延が発生するので、入
力データを遅延させなければならなかった。

本発明は、このようなソフトウェア処理によりフレー
ム同期保護処理を行う構成において、フレーム同期保護
処理の処理遅延を回避し、フレーム同期確立を高速に処
理することができるフレーム同期保護回路を提供するこ
とを目的とする。

〔課題を解決するための手段〕

本発明は、入力データからフレーム同期パターンを検
出するフレーム同期パターン検出回路と、同期外れ状態
でフレーム同期パターン検出に応じてクリアされ、所定
のフレーム周期でカウント処理を行うフレームカウンタ
と、フレーム同期パターン検出回路の出力およびフレー
ムカウンタの出力により、フレーム周期ごとにフレーム
同期信号有無を検出するフレーム同期信号有無検出手段
と、このフレーム同期信号有無の情報を取り込み、後方
保護および前方保護のそれぞれに対応する所定の同期保
護段数に応じて各同期状態を判定する同期状態判定手段
と、この同期状態判定手段が判定した同期状態に対応す
る所定のフラグ信号を生成するフラグ生成回路とを備え
たフレーム同期保護回路において、同期状態判定手段に
は、各同期保護段数の前段数における同期状態の判定
で、フレーム同期信号有無の情報に応じて各同期状態を
それぞれイネーブル状態とする手段を含み、フラグ生成
回路には、各イネーブル状態に対応するイネーブルフラ
グ信号を生成する手段を含み、各イネーブルフラグ信号
と各所定の同期保護段数に対応するフレームのフレーム
同期信号有無の情報により、対応する同期状態のフラグ
信号を直接生成するフラグ生成制御手段を備えて構成す
る。

〔作 用〕

本発明は、同期状態判定手段が、同期保護段数の前段
数に対応するフレーム同期信号有無の情報に応じて、各
同期状態をそれぞれイネーブル状態とする。すなわち、
後方保護時には、同期状態確立を判定する前のフレーム
に対して同期イネーブル状態とし、前方保護時には、同
期状態解除を判定する前のフレームに対して同期外れイ
ネーブル状態とする。

フラグ生成制御手段では、フラグ生成回路から入力さ
れる各イネーブル状態に対応するイネーブルフラグ信号
により、連続して同一のフレーム同期信号有無の情報が
検出された時点で、同期状態判定手段の判定を待つこと
なく直接対応する同期状態のフラグ信号を生成する。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に
説明する。

第１図は、本発明の一実施例構成を示すブロック図で
ある。

なお、第４図に示す従来のフレーム同期保護回路と機
能が同じものについては同一符号で示す。

図において、入力信号は入力端子11からフレーム同期
パターン検出回路13に入力され、あらかじめ決められた
フレーム同期パターンとの一致比較が行われ、その検出
に応じて論理「１」のフレーム同期パターン検出信号
（ａ）が、アンドゲート15、17の各一方の入力部および
アンドゲート41の反転入力部に送出される。

アンドゲート15の他方の入力部には同期外れフラグ信
号（ｂ）が入力され、その出力はフレームカウンタクリ
ア信号（ｃ）としてフレームカウンタ19のクリア端子に
入力される。また、フレームカウンタクリア19には、外
部クロック入力端子21からクロックが供給され、所定の
フレーム周期に応じてカウント値を「０」とする。

一致検出回路23は、フレームカウンタ19のカウント値
と所定値「０」とを比較し、フレーム周期をカウント値
が「０」になることにより判定し、論理「１」の一致検
出信号（ｄ）をアンドゲート17の他方の入力部およびア
ンドゲート41の非反転入力部に送出する。

アンドゲート17では、この一致検出信号（ｄ）とフレ
ーム同期パターン検出信号（ａ）との論理積をとり、そ
の値をフレーム同期信号有無の情報Ｆ［０］として保持
するレジスタ25に書き込む。

なお、フレーム同期信号有無の情報Ｆ［０］がフレー
ム同期信号正常検出の情報（Ｆ［０］＝１）となる場合
には、論理「１」のフレーム同期正常検出信号（ｆ）と
してＤフリップフロップ回路43のクロック（CK）入力と
して与えられる。また、フレーム同期信号有無の情報Ｆ
［０］がフレーム同期信号非検出の情報（Ｆ［０］＝
０）となる場合には、アンドゲート41から論理「１」の
フレーム同期非検出信号（ｇ）としてＤフリップフロッ
プ回路45のクロック（CK）入力として与えられる。

レジスタ25に書き込まれた情報は、インタフェースメ
モリ27を介して処理プロセッサ29′に送られる。

また、処理プロセッサ29′は、フレーム同期信号有無
の情報Ｆ［０］に応じた状態判定結果を出力し、そのフ
レームの同期状態（Ｓ［０］）としてインタフェースメ
モリ27を介してレジスタ31に転送する。

レジスタ31に書き込まれた情報は、同期状態に応じた
判定フラグを生成するフラグ生成回路33′に送られる。
生成された同期外れフラグ信号（ｂ）はアンドゲート15
の他方の入力部に送出され、同期中フラグ信号（ｅ）は
オアゲート47を介してアンドゲート49の非反転入力部に
送出され、同期イネーブルフラグ信号（ｈ）はＤフリッ
プフロップ回路43のＤ入力に送出され、同期外れイネー
ブルフラグ信号（ｉ）はＤフリップフロップ回路45のＤ
入力に送出される。

Ｄフリップフロップ回路43のＱ出力として取り出され
る同期中状態確立信号（ｊ）は、オアゲート47を介して
アンドゲート49の非反転入力部に送出される。Ｄフリッ
プフロップ回路45のＱ出力として取り出される同期中状
態解除信号（ｋ）は、アンドゲート49の反転入力部に送
出される。

アンドゲート49の出力は、同期中フラグ信号出力端子
35に同期中フラグ信号（ｅ）′として取り出される。

以下、このような構成に基づいて、初期状態が同期外
れの場合の動作、後方保護状態から次の状態へ移る動
作、同期中状態から次の状態へ移る動作、前方保護状態
から次の状態へ移る動作について順次説明する。

まず、初期状態が同期外れの場合の動作については従
来と同様であり、第２図に示す処理フローを実行する処
理プロセッサ29′では、前フレームの同期状態Ｓ［−
１］が「同期外れ」である条件に伴い、フレーム同期信
号正常検出の情報（Ｆ［０］＝１）を受けると、処理フ
レームの同期状態Ｓ［０］を「後方保護」へと変更し、
レジスタ31にその情報を転送する。

レジスタ31に書き込まれたデータ（後方保護状態）は
フラグ生成回路33′に送られ、同期外れフラグ信号
（ｂ）を論理「０」とする。

また、処理プロセッサ29′がフレーム同期信号非検出
の情報（Ｆ［０］＝０）を受けると、処理フレームの同
期状態Ｓ［０］は「同期外れ」のままであり、後方保護
状態になるまで同様の処理を繰り返す。

次に、後方保護状態から次の状態へ戻る動作について
説明する。

フレームカウンタ19および一致検出回路23の動作は従
来と同様であり、レジスタ25には逐次フレーム同期信号
有無の情報Ｆ［０］が書き込まれる。

処理プロセッサ29′では、前フレームの同期状態Ｓ
［−１］が「後方保護」である条件に従い、フレーム同
期信号非検出の情報（Ｆ［０］＝０）を受けると、処理
フレームの同期状態Ｓ［０］を「同期外れ」へと変更
し、後方保護状態になるまで上述した処理に戻る。

一方、フレーム同期信号正常検出の情報（Ｆ［０］＝
１）を受けると、後方保護状態におけるフレーム同期信
号正常検出の連続フレーム数C1に「１」を加え、あらか
じめ設定した後方保護段数N1より１段少ない段数N1−１
との比較を行う。C1＝N1−１となった場合には、処理フ
レームの同期状態Ｓ［０］を「同期イネーブル」に変更
する。また、C1がN1−１に達していない場合（C1≠N1−
１）には、同期状態Ｓ［０］を「後方保護」のまま保持
する。

処理プロセッサ29′が判定した処理フレームの各同期
状態Ｓ［０］は、インタフェースメモリ27を介してレジ
スタ31に転送され、さらにフラグ生成回路33′に送ら
れ、各同期状態に応じた判定が行われる。同期状態Ｓ
［０］が「同期イネーブル」と判定されたならば、同期
イネーブルフラグ信号（ｈ）を論理「１」とする。ま
た、同期状態Ｓ［０］が「同期はずれ」と判定されたな
らば同期外れフラグ信号（ｂ）を論理「１」とする。な
お、同期状態Ｓ［０］が「後方保護」と判定されたなら
ば、同期外れフラグ信号（ｂ）および同期中フラグ信号
（ｅ）は論理「０」のままである。

ここで、同期状態Ｓ［０］が「同期イネーブル」と判
定されたフレームの次のフレームでフレーム同期信号正
常検出となると、Ｄフリップフロップ回路43のクロック
端子に入力されるフレーム同期信号正常検出の情報（Ｆ
［０］＝１）に対応するフレーム同期正常検出信号
（ｆ）に応じて、同期中状態確立信号（ｊ）が論理
「１」となる。なお、同期中状態解除信号（ｋ）は初期
状態で論理「０」であるので、アンドゲート49の出力で
ある同期中フラグ信号（ｅ）′が論理「１」となる。

また同時に、フレーム同期信号正常検出の情報（Ｆ
［０］＝１）はレジスタ25に書き込まれ、さらに処理プ
ロセッサ29′に通知される。処理プロセッサ29では、前
フレームの同期状態Ｓ［−１］が「同期イネーブル」で
ある条件に従い、フレーム同期信号正常検出の情報（Ｆ
［０］＝１）を受けると、処理フレームの同期状態Ｓ
［０］を「同期中」に変更する。

処理プロセッサ29′が判定した処理フレームの各同期
状態Ｓ［０］は、インタフェースメモリ27を介してレジ
スタ31に転送され、さらにフラグ生成回路33′に送ら
れ、各同期状態に応じた判定フラグが出力される。な
お、同期状態Ｓ［０］が「同期中」と判定されたなら
ば、同期中フラグ信号（ｅ）を論理「１」とする。

一方、同期状態Ｓ［０］が「同期イネーブル」と判定
されたフレームの次のフレームでフレーム同期信号非検
出となった場合には、Ｄフリップフロップ回路43は動作
せず、フレーム同期信号非検出の情報（Ｆ［０］＝０）
がレジスタ25に書き込まれ、処理プロセッサ29′に通知
される。処理プロセッサ29′では、処理フレームの同期
状態Ｓ［０］を「同期外れ」に変更する。

次に、同期中状態から次の状態に移る動作について説
明する。

処理プロセッサ29′では、前フレームの同期状態Ｓ
［−１］が「同期中」である条件に従い、フレーム同期
信号非検出の情報（Ｆ［０］＝０）を受けると、処理フ
レームの同期状態Ｓ［０］を「前方保護」へと変更す
る。一方、フレーム同期信号正常検出の情報（Ｆ［０］
＝１）を受けると、同期状態Ｓ［０］を「同期中」のま
ま保持する。

処理プロセッサ29′が判定した処理フレームの各同期
状態Ｓ［０］は、インタフェースメモリ27を介してレジ
スタ31に転送され、さらにフラグ生成回路33′に送ら
れ、各同期状態に応じた判定が行われる。なお、同期状
態が「前方保護」あるいは「同期中」のいずれに判定さ
れても、同期中フラグ信号（ｅ）は論理「１」のままと
する。したがって、同期中フラグ信号（ｅ）′は論理
「１」に保持される。

次に、前方保護状態から次の状態に移る動作について
説明する。なお、前方保護状態においても、レジスタ25
には同様にして逐次フレーム同期信号有無の情報Ｆ
［０］が書き込まれる。

処理プロセッサ29′では、前フレームの同期状態Ｓ
［−１］が「前方保護」である条件（「同期外れ」、
「後方保護」、「同期イネーブル」および「同期中」の
いずれでもない）に従い、フレーム同期信号有無の情報
Ｆ［０］を受けて処理フレームの同期状態Ｓ［０］を判
定する。

ここで、処理プロセッサ29′がフレーム同期信号正常
検出の情報（Ｆ［０］＝１）を受けると、処理フレーム
の同期状態Ｓ［０］を「同期中」に復帰させる。

一方、フレーム同期信号非検出の情報（Ｆ［０］＝
０）を受けると、前方保護状態におけるフレーム同期信
号非検出の連続フレーム数C2に「１」を加え、あらかじ
め設定した前方保護段数N2より１段少ない段数N2−１と
の比較を行う。C2＝N2−１となった場合には、処理フレ
ームの同期状態Ｓ［０］を「同期外れイネーブル」に変
更する。また、C2が前方保護段数N2−１に達していない
場合（C2≠N2−１）には、同期状態Ｓ［０］を「前方保
護」のまま保持する。

処理プロセッサ29′が判定した処理フレームの各同期
状態Ｓ［０］は、インタフェースメモリ27を介してレジ
スタ31に転送され、さらにフラグ生成回路33に送られ、
各同期状態に応じた判定が行われる。なお、同期状態Ｓ
［０］が「前方保護」あるいは「同期中」のいずれに判
定されても、同期中フラグ信号（ｅ）は論理「１」のま
まである。また、同期状態Ｓ［０］が「同期外れイネー
ブル」と判定されたならば、同期外れイネーブルフラグ
信号（ｉ）を論理「１」とする。

ここで、同期状態Ｓ［０］が「同期外れイネーブル」
と判定されたフレームの次のフレームでフレーム同期信
号非検出となると、Ｄフリップフロップ回路45のクロッ
ク端子に入力される論理「１」のフレーム同期非検出信
号（ｇ）に応じて、同期中状態解除信号（ｋ）が論理
「１」となる。したがって、アンドゲート49の出力であ
る同期中フラグ信号（ｅ）′は論理「０」となる。

また同時に、フレーム同期信号非検出の情報（Ｆ
［０］＝０）はレジスタ25に書き込まれ、さらに処理プ
ロセッサ２′に通知される。処理プロセッサ29′では、
前フレームの同期状態Ｓ［−１］が「同期外れイネーブ
ル」である条件に従い、フレーム同期信号非検出の情報
（Ｆ［０］＝０）を受けると、処理フレームの同期状態
Ｓ［０］を「同期外れ」に変更する。

処理プロセッサ29′が判定した処理フレームの各同期
状態Ｓ［０］は、インタフェースメモリ27を介してレジ
スタ31に転送され、さらにフラグ生成回路33′に送ら
れ、各同期状態に応じた判定フラグが出力される。な
お、同期状態Ｓ［０］が「同期外れ」と判定されたなら
ば、同期中フラグ信号（ｅ）を論理「０」とし、同期外
れフラグ信号を論理「１」とする。

一方、同期状態Ｓ［０］が「同期外れイネーブル」と
判定されたフレームの次のフレームでフレーム同期信号
正常検出となった場合には、Ｄフリップフロップ回路45
は動作せず、フレーム同期信号正常検出の情報（Ｆ
［０］＝１）がレジスタ25に書き込まれ、処理プロセッ
サ29′に通知される。処理プロセッサ29′では、処理フ
レームの同期状態Ｓ［０］を「同期中」に変更する。

第３図は、本実施例における同期外れ状態から同期状
態への遷移時の様子を示すタイムチャートである。

時間T1、T2、T3は従来と同様であるが、本発明では、
例えば後方保護状態における処理プロセッサ29′では、
N1−１番目のフレーム同期信号有無の情報Ｆ［０］の入
力に応じて同期状態を「同期イネーブル」とし、次のフ
レーム同期信号有無の情報Ｆ［０］の入力に応じて、同
期中フラグ信号出力端子35に取り出される同期中フラグ
信号（ｅ）′を直ちに論理「１」とする構成を特徴とし
ている。

すなわち、同期イネーブルフラグ信号（ｈ）の発生に
全体として時間Ｔ（T1＋T2＋T3）だけの遅延が生じて
も、同期中フラグ信号（ｅ）′は、N1番目のフレーム同
期信号正常検出の情報（Ｆ［０］＝１）に対応するフレ
ーム同期正常検出信号（ｆ）が、Ｄフリップフロップ回
路43のクロック端子に入力されると同時に発生するの
で、処理遅延はＤフリップフロップ回路43における遅延
のみである。

したがって、フレーム同期を確立するフレームが入力
されてから、そのフレームのフレーム同期確立までの処
理遅延は、Ｄフリップフロップ回路の動作時間だけとな
り、従来の処理プロセッサによる処理遅延に比べて大幅
に短縮することができる。すなわち、この間の入力デー
タについても特に遅延させずに同期状態の判定を行うこ
とがてきる。

また、前方保護処理における同期中フラグ信号の解除
においても同様に、Ｄフリップフロップ回路45の遅延の
みとなる。したがって、フレーム同期確立解除時におい
ても同様に、この間の入力データを特に遅延させずに処
理することができる。

〔発明の効果〕

上述したように、本発明は、ソフトウェア処理により
各同期保護段数に対応する同期状態確立あるいは同期状
態解除を行う判定において、各同期保護段数に対応する
フレーム同期信号有無の情報に対するソフトウェア処理
を不要とし、回路素子の動作時間だけの遅延で直接対応
するフラグ信号を発生させることができる。

すなわち、フレーム同期保護処理の高速化が図られる
ので、フレーム同期確立過程における判定誤りを防ぐた
めに入力データを遅延させることは不要となる。

【図面の簡単な説明】

第１図は本発明のフレーム同期保護回路の一実施例構成
を示すブロック図、 第２図は本発明実施例における処理プロセッサの処理を
説明するフローチャート。 第３図は本発明実施例の動作例を説明するタイムチャー
ト。 第４図は従来のフレーム同期保護回路の構成例を示すブ
ロック図。 第５図は従来の処理プロセッサの処理を説明するフロー
チャート。 第６図は従来回路の動作例を説明するタイムチャート。 11……入力端子、13……フレーム同期パターン検出回
路、15、17、41、49……アンドゲート、19……フレーム
カウンタ、21……外部クロック入力端子、23……一致検
出回路、25、31……レジスタ、27……インタフェースメ
モリ、29、29′……処理プロセッサ、33、33′……フラ
グ生成回路、35……同期中フラグ信号出力端子、43、45
……Ｄフリップフロップ回路、47……オアゲート、 （ａ）……フレーム同期パターン検出信号、（ｂ）……
同期外れフラグ信号、（ｃ）……フレームカウンタクリ
ア信号、（ｄ）……一致検出信号、（ｅ）、（ｅ）′…
…同期中フラグ信号、（ｆ）……フレーム同期正常検出
信号、（ｇ）……フレーム同期非検出信号、（ｈ）……
同期イネーブルフラグ信号、（ｉ）……同期外れイネー
ブルフラグ信号、（ｊ）……同期中状態確立信号、
（ｋ）……同期中状態解除信号。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力データからフレーム同期パターンを検
   出するフレーム同期パターン検出回路と、 同期外れ状態で前記フレーム同期パターン検出に応じて
   クリアされ、所定のフレーム周期でカウント処理を行う
   フレームカウンタと、 前記フレーム同期パターン検出回路の出力および前記フ
   レームカウンタの出力により、フレーム周期ごとにフレ
   ーム同期信号有無を検出するフレーム同期信号有無検出
   手段と、 このフレーム同期信号有無の情報を取り込み、後方保護
   および前方保護のそれぞれに対応する所定の同期保護段
   数に応じて各同期状態を判定する同期状態判定手段と、 この同期状態判定手段が判定した同期状態に対応する所
   定のフラグ信号を生成するフラグ生成回路と を備えたフレーム同期保護回路において、 前記同期状態判定手段には、前記各同期保護段数の前段
   数における同期状態の判定で、フレーム同期信号有無の
   情報に応じて各同期状態をそれぞれイネーブル状態とす
   る手段を含み、 前記フラグ生成回路には、前記各イネーブル状態に対応
   するイネーブルフラグ信号を生成する手段を含み、 前記各イネーブルフラグ信号と前記各所定の同期保護段
   数に対応するフレームのフレーム同期信号有無の情報に
   より、対応する同期状態のフラグ信号を直接生成するフ
   ラグ生成制御手段を備えた ことを特徴とするフレーム同期保護回路。