JP2526705B2 - フレ―ム同期保護装置 - Google Patents
フレ―ム同期保護装置Info
- Publication number
- JP2526705B2 JP2526705B2 JP2104498A JP10449890A JP2526705B2 JP 2526705 B2 JP2526705 B2 JP 2526705B2 JP 2104498 A JP2104498 A JP 2104498A JP 10449890 A JP10449890 A JP 10449890A JP 2526705 B2 JP2526705 B2 JP 2526705B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- frame synchronization
- frame
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信に利用する。特に、フレー
ム同期の保護手段に関する。
ム同期の保護手段に関する。
ディジタル通信では、信号フレームと呼ばれる区切り
をもって伝送される。送信側では、フレームにフレーム
同期信号を付加して、受信側ではフレーム同期信号を認
識することでフレームの区切りを認識する。ここで、伝
送路の誤りによってフレーム同期信号を誤認することに
よる影響を抑えるために、受信側では一般にフレーム同
期保護をかける。これはたとえば、フレーム同期状態に
ある場合には、Nf回連続してフレーム同期信号が誤った
場合のみにフレーム同期はずれ状態とみなしてフレーム
同期信号の探索を行い（前方保護）、またフレーム同期
はずれ状態にある場合には、Nb回連続して正しいフレー
ム同期信号が受信された場合のみにフレーム同期状態と
みなす（後方保護）ことにより実現される（参考：山下
孚編著「やさしいディジタル伝送」改訂２版、第3.1.3
節）。
をもって伝送される。送信側では、フレームにフレーム
同期信号を付加して、受信側ではフレーム同期信号を認
識することでフレームの区切りを認識する。ここで、伝
送路の誤りによってフレーム同期信号を誤認することに
よる影響を抑えるために、受信側では一般にフレーム同
期保護をかける。これはたとえば、フレーム同期状態に
ある場合には、Nf回連続してフレーム同期信号が誤った
場合のみにフレーム同期はずれ状態とみなしてフレーム
同期信号の探索を行い（前方保護）、またフレーム同期
はずれ状態にある場合には、Nb回連続して正しいフレー
ム同期信号が受信された場合のみにフレーム同期状態と
みなす（後方保護）ことにより実現される（参考：山下
孚編著「やさしいディジタル伝送」改訂２版、第3.1.3
節）。
本発明は、フレームカウンタを利用したフレーム同期
保護装置の前方保護手段において、 前方保護用手段の最終カウントの１カウント前に最終カ
ウント時の出力をフレームカウンタを停止することによ
り、 フレームカウンタに与えられるクロックが高速であって
も正常に動作することができるようにしたものである。
保護装置の前方保護手段において、 前方保護用手段の最終カウントの１カウント前に最終カ
ウント時の出力をフレームカウンタを停止することによ
り、 フレームカウンタに与えられるクロックが高速であって
も正常に動作することができるようにしたものである。
フレーム同期保護装置として従来よりたとえば第２図
に示す回路構成が知られており、広く用いられている。
に示す回路構成が知られており、広く用いられている。
第２図に示すように入力信号はフレーム同期信号検出
回路１に入力され、入力信号中のフレーム同期信号が検
出される。フレームカウンタ２は、入力信号のフレーム
と同期したカウンタ動作を行う。信号101はフレーム同
期信号タイミングパルスであり、フレーム同期信号検出
回路１が入力信号中に検出するはずのタイミングで
「１」になる信号である。信号102はフレーム同期信号
検出回路１が入力信号中のフレーム同期信号を検出した
ときに「１」になる信号である。アンド回路３により得
られる信号103は、入力信号中のフレーム同期信号が正
しいときに「１」になり、誤っているときに「０」にな
る。信号101のタイミングで動作する前方保護用のNf進
カウンタ４は、信号103が「０」の場合にカウントアッ
プし、「１」の場合にはリセットされる。信号101のタ
イミングで動作する後方保護用のNb進カウンタ５は、信
号103が「１」の場合はカウントアップし、「０」の場
合はリセットされる。信号104、105はそれぞれNf進カウ
ンタ４およびNb進カウンタ５がフルカウントとなった場
合に「１」となる信号であり、SRフリップフロップ６を
制御する。SRフリップフロップ６のＱ出力は、「１」の
場合にフレーム同期はずれ状態を示し、「０」の場合に
フレーム同期状態を示す。Ｑ出力が「１」である場合に
はアンド回路７、８によりフレームカウンタ２のクロッ
クが禁止され、フレーム同期信号検出回路１が正しいフ
レーム同期信号を検出するまでフレームカウンタ２は停
止する。この動作はハンチングと呼ばれ、フレームカウ
ンタ２が入力信号のフレームと同期したカウンタ動作を
行うように同期化がなされることになる。
回路１に入力され、入力信号中のフレーム同期信号が検
出される。フレームカウンタ２は、入力信号のフレーム
と同期したカウンタ動作を行う。信号101はフレーム同
期信号タイミングパルスであり、フレーム同期信号検出
回路１が入力信号中に検出するはずのタイミングで
「１」になる信号である。信号102はフレーム同期信号
検出回路１が入力信号中のフレーム同期信号を検出した
ときに「１」になる信号である。アンド回路３により得
られる信号103は、入力信号中のフレーム同期信号が正
しいときに「１」になり、誤っているときに「０」にな
る。信号101のタイミングで動作する前方保護用のNf進
カウンタ４は、信号103が「０」の場合にカウントアッ
プし、「１」の場合にはリセットされる。信号101のタ
イミングで動作する後方保護用のNb進カウンタ５は、信
号103が「１」の場合はカウントアップし、「０」の場
合はリセットされる。信号104、105はそれぞれNf進カウ
ンタ４およびNb進カウンタ５がフルカウントとなった場
合に「１」となる信号であり、SRフリップフロップ６を
制御する。SRフリップフロップ６のＱ出力は、「１」の
場合にフレーム同期はずれ状態を示し、「０」の場合に
フレーム同期状態を示す。Ｑ出力が「１」である場合に
はアンド回路７、８によりフレームカウンタ２のクロッ
クが禁止され、フレーム同期信号検出回路１が正しいフ
レーム同期信号を検出するまでフレームカウンタ２は停
止する。この動作はハンチングと呼ばれ、フレームカウ
ンタ２が入力信号のフレームと同期したカウンタ動作を
行うように同期化がなされることになる。
しかし、このような従来回路には次のような問題点が
ある。いま、SRフリップフロップ６のＱ出力が「０」で
あり、Nf進カウンタ４が「Nf−１」の状態にあるとす
る。ここで信号101が「１」となったが、フレーム同期
信号検出回路１がフレーム同期信号を検出せずに信号10
3が「０」になると、次のような順序の動作になる。
ある。いま、SRフリップフロップ６のＱ出力が「０」で
あり、Nf進カウンタ４が「Nf−１」の状態にあるとす
る。ここで信号101が「１」となったが、フレーム同期
信号検出回路１がフレーム同期信号を検出せずに信号10
3が「０」になると、次のような順序の動作になる。
（１） Nf進カウンタ４がカウントアップしてフルカウ
ントの状態となる。
ントの状態となる。
（２） 信号104が「１」となる。
（３） SRフリップフロップ６がセットされ、Ｑ出力が
「１」となる。
「１」となる。
（４） アンド回路７、８によりフレームカウンタ２が
停止する。
停止する。
この一連の動作はフレームカウンタ２の１クロック中
にすべて完了する必要があるが、クロック速度が高速に
なると１クロック中に完了することが不可能になる。す
なわち、従来回路は高速動作が困難である欠点を有して
いる。
にすべて完了する必要があるが、クロック速度が高速に
なると１クロック中に完了することが不可能になる。す
なわち、従来回路は高速動作が困難である欠点を有して
いる。
本発明は、このような欠点を解決するもので、高速動
作が可能なフレーム同期保護装置を提供することを目的
とする。
作が可能なフレーム同期保護装置を提供することを目的
とする。
本発明は、ディジタル信号のフレーム同期信号を検出
するフレーム同期信号検出手段と、このフレーム同期信
号の正しいタイミングに一致したタイミングでパルス信
号を生成するフレームカウンタと、このパルス信号とフ
レーム同期信号とのタイミングが不一致のときにカウン
トアップし、一致のときにリセットされる前方保護用カ
ウンタと、この前方保護用カウンタがフルカウントにな
ったときにセットされるフリップフロップと、このフリ
ップフロップのセット時に上記フレームカウンタの動作
を停止させる論理回路とを備えたフレーム同期保護装置
において、上記前方保護用カウンタがフルカウントの１
カウント前の状態にあるときに上記フリップフロップ手
段のセット状態を示す信号に相当の信号を上記論理回路
に与える疑似セット状態生成手段を備えたことを特徴と
する。
するフレーム同期信号検出手段と、このフレーム同期信
号の正しいタイミングに一致したタイミングでパルス信
号を生成するフレームカウンタと、このパルス信号とフ
レーム同期信号とのタイミングが不一致のときにカウン
トアップし、一致のときにリセットされる前方保護用カ
ウンタと、この前方保護用カウンタがフルカウントにな
ったときにセットされるフリップフロップと、このフリ
ップフロップのセット時に上記フレームカウンタの動作
を停止させる論理回路とを備えたフレーム同期保護装置
において、上記前方保護用カウンタがフルカウントの１
カウント前の状態にあるときに上記フリップフロップ手
段のセット状態を示す信号に相当の信号を上記論理回路
に与える疑似セット状態生成手段を備えたことを特徴と
する。
ここで、上記疑似セット状態生成手段は、上記前方保
護用カウンタがフルカウントの１カウント前の状態にな
ったときに起動される遅延回路と、この遅延回路の出力
と上記フリップフロップの出力との論理演算を行う回路
とを備えても良い。
護用カウンタがフルカウントの１カウント前の状態にな
ったときに起動される遅延回路と、この遅延回路の出力
と上記フリップフロップの出力との論理演算を行う回路
とを備えても良い。
前方保護用カウンタがフルカウントになる最後の１カ
ウントが行われると、この前方保護用カウンタがフルカ
ウントになり、これによりフレームカウンタを停止させ
る一連の動作が行われるが、この一連の動作を前方保護
用カウンタがフルカウントになる１カウント前の予告状
態で実行する。これにより、フレームカウンタに与えら
れるクロックが高速であっても正常に動作することがで
きる。
ウントが行われると、この前方保護用カウンタがフルカ
ウントになり、これによりフレームカウンタを停止させ
る一連の動作が行われるが、この一連の動作を前方保護
用カウンタがフルカウントになる１カウント前の予告状
態で実行する。これにより、フレームカウンタに与えら
れるクロックが高速であっても正常に動作することがで
きる。
以下、本発明の一実施例を図面に基づき説明する。
第１図はこの実施例の構成を示すブロック構成図であ
る。
る。
この実施例は、第１図に示すように、ディジタル信号
中のフレーム同期信号を検出するフレーム同期信号検出
回路１と、このフレーム同期信号の正しいタイミングに
一致したタイミングでパルス信号を生成するフレームカ
ウンタ２と、このパルス信号とフレーム同期信号とのタ
イミングが不一致のときにカウントアップし、一致した
ときにリセットされる前方保護用カウンタであるNf進カ
ウンタ４と、この前方保護用カウンタがフルカウントに
なったときにリセットされるフリップフロップであるSR
フリップフロップ６と、このフリップフロップのセット
時にフレームカウンタ２の動作を停止させる論理回路で
あるアンド回路７および８とを備え、さらに、本発明の
特徴とする手段として、上記前方保護用カウンタがフル
カウントの１カウント前の状態にあるときに上記フリッ
プフロップ手段のセット状態を示す信号に相当の信号を
上記論理回路に与える疑似セット状態生成手段として上
記前方保護用カウンタがフルカウントの１カウント前の
状態になったときに起動される遅延回路10と、この遅延
回路10の出力と上記フリップフロップの出力との論理演
算を行う回路であるオア回路９とを備える。
中のフレーム同期信号を検出するフレーム同期信号検出
回路１と、このフレーム同期信号の正しいタイミングに
一致したタイミングでパルス信号を生成するフレームカ
ウンタ２と、このパルス信号とフレーム同期信号とのタ
イミングが不一致のときにカウントアップし、一致した
ときにリセットされる前方保護用カウンタであるNf進カ
ウンタ４と、この前方保護用カウンタがフルカウントに
なったときにリセットされるフリップフロップであるSR
フリップフロップ６と、このフリップフロップのセット
時にフレームカウンタ２の動作を停止させる論理回路で
あるアンド回路７および８とを備え、さらに、本発明の
特徴とする手段として、上記前方保護用カウンタがフル
カウントの１カウント前の状態にあるときに上記フリッ
プフロップ手段のセット状態を示す信号に相当の信号を
上記論理回路に与える疑似セット状態生成手段として上
記前方保護用カウンタがフルカウントの１カウント前の
状態になったときに起動される遅延回路10と、この遅延
回路10の出力と上記フリップフロップの出力との論理演
算を行う回路であるオア回路９とを備える。
次に、この実施例の動作を説明する。ここで、SRフリ
ップフロップ６のＱ出力が「０」であり、Nf進カウンタ
４が「Nf−１」の状態にあるとする。信号106はNf進カ
ウンタ４が「Nf−１」の状態にある場合に「１」となる
ものとすると、オア回路９によって信号107は「１」に
なる。ここで、フレーム同期信号検出回路１がフレーム
同期信号を検出せずに信号103が「０」となった場合
に、アンド回路７、８によってフレームカウンタ２のク
ロックが禁止され、ハンチング動作を行う。これと平行
してNf進カウンタ４がカウントアップしてフルカウント
の状態になり、SRフリップフロップ６がセットされる。
なお、遅延回路10のためにNf進カウンタ４が「Nf−２」
から「Nf−１」になった瞬間では、信号106は「０」の
ままとなり、そのときにはフレームカウンタ２のクロッ
クは禁止されない。遅延回路10は、回路固有の遅延でま
かなわれる場合もある。このように、第１図の回路構成
は第２図の回路構成と同等の保護特性となり、しかもハ
ンチング動作がすみやかに開始される。すなわち、第１
図の回路構成は第２図の回路構成よりも高速動作が可能
になっている。
ップフロップ６のＱ出力が「０」であり、Nf進カウンタ
４が「Nf−１」の状態にあるとする。信号106はNf進カ
ウンタ４が「Nf−１」の状態にある場合に「１」となる
ものとすると、オア回路９によって信号107は「１」に
なる。ここで、フレーム同期信号検出回路１がフレーム
同期信号を検出せずに信号103が「０」となった場合
に、アンド回路７、８によってフレームカウンタ２のク
ロックが禁止され、ハンチング動作を行う。これと平行
してNf進カウンタ４がカウントアップしてフルカウント
の状態になり、SRフリップフロップ６がセットされる。
なお、遅延回路10のためにNf進カウンタ４が「Nf−２」
から「Nf−１」になった瞬間では、信号106は「０」の
ままとなり、そのときにはフレームカウンタ２のクロッ
クは禁止されない。遅延回路10は、回路固有の遅延でま
かなわれる場合もある。このように、第１図の回路構成
は第２図の回路構成と同等の保護特性となり、しかもハ
ンチング動作がすみやかに開始される。すなわち、第１
図の回路構成は第２図の回路構成よりも高速動作が可能
になっている。
本発明は、以上に述べたように、ハンチング動作をす
みやかに開始することにより、高速動作を可能にする効
果がある。
みやかに開始することにより、高速動作を可能にする効
果がある。
第１図は本発明実施例の構成を示すブロック構成図。 第２図は従来例の構成を示すブロック構成図。 １……フレーム同期信号検出回路、２……フレームカウ
ンタ、３、７、８……アンド回路、４……Nf進カウン
タ、５……Nb進カウンタ、６……SRフリップフロップ、
９……オア回路、10……遅延回路。
ンタ、３、７、８……アンド回路、４……Nf進カウン
タ、５……Nb進カウンタ、６……SRフリップフロップ、
９……オア回路、10……遅延回路。
Claims (2)
- 【請求項１】ディジタル信号中のフレーム同期信号を検
出するフレーム同期信号検出手段と、 このフレーム同期信号の正しいタイミングに一致したタ
イミングでパルス信号を生成するフレームカウンタと、 このパルス信号とフレーム同期信号とのタイミングが不
一致のときにカウントアップし、一致のときにリセット
される前方保護用カウンタと、 この前方保護用カウンタがフルカウントになったときに
セットされるフリップフロップと、 このフリップフロップのセット時に上記フレームカウン
タの動作を停止させる論理回路と を備えたフレーム同期保護装置において、 上記前方保護用カウンタがフルカウントの１カウント前
の状態にあるときに上記フリップフロップ手段のセット
状態を示す信号に相当の信号を上記論理回路に与える疑
似セット状態生成手段 を備えたことを特徴とするフレーム同期保護装置。 - 【請求項２】上記疑似セット状態生成手段は、上記前方
保護用カウンタがフルカウントの１カウント前の状態に
なったときに起動される遅延回路と、この遅延回路の出
力と上記フリップフロップの出力との論理演算を行う回
路とを備えた請求項１記載のフレーム同期保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104498A JP2526705B2 (ja) | 1990-04-19 | 1990-04-19 | フレ―ム同期保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104498A JP2526705B2 (ja) | 1990-04-19 | 1990-04-19 | フレ―ム同期保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH043538A JPH043538A (ja) | 1992-01-08 |
| JP2526705B2 true JP2526705B2 (ja) | 1996-08-21 |
Family
ID=14382186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2104498A Expired - Lifetime JP2526705B2 (ja) | 1990-04-19 | 1990-04-19 | フレ―ム同期保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2526705B2 (ja) |
-
1990
- 1990-04-19 JP JP2104498A patent/JP2526705B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043538A (ja) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3978285A (en) | Frame synchronizing device | |
| EP0451767B1 (en) | Frame synchronization stabilizer | |
| JP2000324116A (ja) | フレーム同期方法およびフレーム同期回路 | |
| JP2526705B2 (ja) | フレ―ム同期保護装置 | |
| US5058106A (en) | Flywheel circuit | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JPH0134489B2 (ja) | ||
| JPH0630479B2 (ja) | フレ−ム同期方式 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JPH01228337A (ja) | フレーム同期保護回路 | |
| JP2655457B2 (ja) | フレーム同期保護回路 | |
| JP2862926B2 (ja) | フレーム同期保護回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| JPH05110556A (ja) | 遅延集中シフト同期回路 | |
| JPH01258516A (ja) | マルチフレーム同期回路 | |
| JPH0467819B2 (ja) | ||
| JPS61127244A (ja) | フレ−ム同期回路 | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JPH01236836A (ja) | フレーム同期保護回路 | |
| JPH07250055A (ja) | フレーム同期回路 | |
| JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 | |
| JPH04323928A (ja) | フレーム同期装置 | |
| JPS62176234A (ja) | フレ−ム同期保護方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |