JP2003229842A - 伝送データフレーム同期回路及び伝送データフレーム同期方法 - Google Patents

伝送データフレーム同期回路及び伝送データフレーム同期方法

Info

Publication number
JP2003229842A
JP2003229842A JP2002027874A JP2002027874A JP2003229842A JP 2003229842 A JP2003229842 A JP 2003229842A JP 2002027874 A JP2002027874 A JP 2002027874A JP 2002027874 A JP2002027874 A JP 2002027874A JP 2003229842 A JP2003229842 A JP 2003229842A
Authority
JP
Japan
Prior art keywords
synchronization
frame
output
sync
stage number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002027874A
Other languages
English (en)
Other versions
JP3565206B2 (ja
Inventor
Kenji Tsuzuki
健治 都築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002027874A priority Critical patent/JP3565206B2/ja
Priority to EP03737452A priority patent/EP1480370B1/en
Priority to PCT/JP2003/000983 priority patent/WO2003067806A1/ja
Priority to DE60321663T priority patent/DE60321663D1/de
Publication of JP2003229842A publication Critical patent/JP2003229842A/ja
Priority to NO20043690A priority patent/NO334476B1/no
Application granted granted Critical
Publication of JP3565206B2 publication Critical patent/JP3565206B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【課題】 疑似同期状態が発生したとき同期状態を維持
してデータの出力停止を回避し、擬似同期状態でのデー
タの誤りを抑制する。 【解決手段】 SYNC検出部2は同期ビットSYNC
の位置を1フレーム毎に保持する。後方保護段数処理部
4は、非同期中に同期ビットを検出したフレームの数を
計数し、計数値が後方保護段数に達したとき同期確定パ
ルスを出力する。前方保護段数処理部3は、同期中に同
期ビットの位置が1フレーム前の同期ビットの位置と一
致しないフレームの数を計数し、計数値が前方保護段数
に達したとき非同期確定パルスを出力し、同期中に疑似
同期状態が発生した後に同期ビットの位置が1フレーム
前の同期ビットの位置と一致したとき計数値をクリアす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル伝送系
において、伝送データのフレーム同期を確立する伝送デ
ータフレーム同期回路及び伝送データフレーム同期方法
に関するものである。
【0002】
【従来の技術】従来より、ディジタル伝送系において伝
送データの同期を確立する伝送データフレーム同期回路
が知られている。図5は、従来の伝送データフレーム同
期回路の構成を示すブロック図である。伝送データフレ
ーム同期回路は、CPU保護段数設定部10とSYNC
検出部20と前方保護段数処理部30と後方保護段数処
理部40と同期状態信号生成部50とデータ出力位置決
定部60とから構成される。
【0003】CPU保護段数設定部10は、前方保護段
数設定値F_REG、後方保護段数設定値R_REGを
決定する。前方保護段数設定値F_REGは、前方保護
段数−1の値となる。例えば、前方保護段数が3であれ
ば、前方保護段数設定値F_REGは2となる。同様
に、後方保護段数設定値R_REGは、後方保護段数−
1の値となる。
【0004】SYNC検出部20は、伝送データの同期
ビットSYNCを検出する。同期ビットSYNCは、各
フレームで1ビットだけ「L」レベルとなる。SYNC
検出部20は、同期ビットSYNCを検出して、現フレ
ームの同期ビット位置を示す同期ビット信号SYNC1
と、フレーム同期が確定した時点の同期ビット位置を示
す同期ビット信号SYNCXとを出力する。同期ビット
信号SYNCX,SYNC1は、同期ビット位置が
「H」レベルとなる信号である。
【0005】MF基準カウンタ値は、システムの起動時
に最初のフレーム開始信号をトリガにして、1フレーム
内を内部動作クロック信号CLKの立ち上がりでカウン
トした値である。SYNC検出部20は、同期ビットS
YNCと一致する位置のMF基準カウンタ値をクロック
信号CLKに同期して保持し、この保持した値をSYN
C確認位置カウンタ値としてデータ出力位置決定部60
に出力するものである。
【0006】なお、SYNC検出部20では、フレーム
同期が確立した最初のフレーム(後述するフレーム同期
状態信号CHSYNCPが「L」から「H」になったフ
レーム)で保持したSYNC確認位置カウンタ値をフレ
ーム非同期になるまで保持し続ける。
【0007】前方保護段数処理部30は、フレーム同期
中に、同期ビットSYNCを前方保護段数だけ検出でき
なかった場合、非同期確定パルスを出力する。前方保護
段数処理部30において、否定論理積回路(以下、NA
NDとする)31は、同期ビット信号SYNCXとSY
NC1との否定論理積をとり、現フレームの同期ビット
位置と同期確定時の同期ビット位置とが一致しない場合
に有効「H」となる信号MISSSYNCを出力する。
【0008】NAND32は、反転させた同期ビット信
号SYNCXと同期ビット信号SYNC1との否定論理
積をとり、現フレームの同期ビット位置と同期確定時の
同期ビット位置とが一致する場合に有効「H」となる信
号HITSYNCを出力する。
【0009】論理積回路(以下、ANDとする)33
は、信号MISSSYNCとフレーム同期状態信号CH
SYNCPとの論理積をとる。このAND33は、フレ
ーム同期状態で、かつ現フレームの同期ビット位置と同
期確定時の同期ビット位置とが一致しない場合に「H」
となる信号をカウンタ35のシフトアップ用のイネーブ
ル信号ENとして出力する。
【0010】NAND34は、反転させた信号HITS
YNCとフレーム同期状態信号CHSYNCPとの否定
論理積をとり、非同期状態で、かつ現フレームの同期ビ
ット位置と同期確定時の同期ビット位置とが一致する場
合に「H」となる信号をカウンタ35の初期値設定用の
ロード信号LDとして出力する。
【0011】カウンタ35は、ロード信号LDが「H」
であるとき、入力端子DINに入力された初期値「0」
を取り込む。また、カウンタ35は、イネーブル信号E
Nが「H」であるとき、クロック信号CLKに同期して
カウンタ値を1カウントアップして、このカウンタ値を
出力端子DOから出力する。
【0012】アダー36は、前方保護段数設定値F_R
EGに1加算した値を出力する。排他的論理和回路(以
下、EORとする)37は、カウンタ35の出力値とア
ダー36の出力値の排他的論理和をとり、2つの出力値
が一致するときに「L」レベルの非同期確定パルスを出
力する。
【0013】例えば、前方保護段数設定値F_REGが
2(前方保護段数3)のとき、フレーム同期中に、現フ
レームの同期ビット位置と同期確定時の同期ビット位置
とが一致しない状態が生じると、AND33から出力さ
れるイネーブル信号ENによりカウンタ35のカウンタ
値は0→1→2→3というようにフレーム毎に1ずつカ
ウントアップされ、3フレーム目でカウンタ35の出力
値とアダー36の出力値とが一致するので、EOR37
から非同期確定パルスが出力される。
【0014】「L」レベルの非同期確定パルスが出力さ
れると、RSフリップフロップからなる同期状態信号生
成部50は、リセット状態となり、フレーム同期状態か
否かを示すフレーム同期状態信号CHSYNCPを
「L」レベル、フレーム同期状態信号CHSYNCNを
「H」レベルにする。
【0015】フレーム同期状態信号CHSYNCPは、
「H」レベルのときアクティブ、すなわちフレーム同期
状態であることを示す。フレーム同期状態信号CHSY
NCNは、CHSYNCPを論理反転させた信号で
「L」レベルのときフレーム同期状態であることを示
す。
【0016】フレーム同期状態信号CHSYNCPが
「L」レベルとなったことにより、NAND34から出
力されるロード信号LDが「H」となるので、カウンタ
35のカウンタ値は3→0というようにクリアされる。
【0017】次に、後方保護段数処理部40は、フレー
ム非同期中に、同期ビットSYNCを後方保護段数のフ
レーム数だけ検出した場合、同期確定パルスを出力す
る。後方保護段数処理部40において、NAND41
は、NAND31と同様に、現フレームの同期ビット位
置と同期確定時の同期ビット位置とが一致しない場合に
「H」となる信号MISSSYNCを出力する。
【0018】AND42は、同期ビット信号SYNC1
とフレーム同期状態信号CHSYNCNとの論理積をと
り、フレーム非同期状態で、かつ同期ビットSYNCを
検出できたときに「H」となる信号をカウンタ44のイ
ネーブル信号ENとして出力する。
【0019】NAND43は、反転させた信号MISS
SYNCとフレーム同期状態信号CHSYNCNとの否
定論理積をとり、非同期状態で、かつ現フレームの同期
ビット位置と同期確定時の同期ビット位置とが一致しな
い場合に「H」となる信号をカウンタ44のロード信号
LDとして出力する。
【0020】カウンタ44は、カウンタ35と同様に、
ロード信号LDが「H」であるとき、初期値「0」を取
り込み、イネーブル信号ENが「H」であるとき、クロ
ック信号CLKに同期してカウンタ値を1カウントアッ
プする。アダー45は、後方保護段数設定値R_REG
に1加算した値を出力する。EOR46は、カウンタ4
4の出力値とアダー45の出力値の排他的論理和をと
り、2つの出力値が一致するときに「L」レベルの同期
確定パルスを出力する。
【0021】例えば、後方保護段数設定値R_REGが
0(後方保護段数1)のとき、フレーム非同期中に、同
期ビットSYNCが検出されると、AND42から出力
されるイネーブル信号ENによりカウンタ44のカウン
タ値は0→1というようにカウントアップされ、カウン
タ44の出力値とアダー45の出力値とが一致するの
で、EOR46から同期確定パルスが出力される。
【0022】「L」レベルの同期確定パルスが出力され
ると、同期状態信号生成部50は、セット状態となり、
フレーム同期状態信号CHSYNCPを「H」レベル、
フレーム同期状態信号CHSYNCNを「L」レベルに
する。フレーム同期状態信号CHSYNCNが「L」レ
ベルとなったことにより、NAND43から出力される
ロード信号LDが「H」となるので、カウンタ44のカ
ウンタ値は1→0というようにクリアされる。
【0023】次に、データ出力位置決定部60は、SY
NC検出部20から出力されたSYNC確認位置カウン
タ値を利用して伝送データの出力位置を選択し、フレー
ム同期中の伝送データ出力制御を行う。すなわち、デー
タ出力位置決定部60は、フレーム同期状態信号CHS
YNCNが「L」となり、フレーム同期状態となった場
合、SYNC確認位置カウンタ値が示す同期ビットSY
NCの位置を入力データの先頭位置として、この先頭位
置のデータからクロック信号CLKに同期してデータ出
力を開始する。
【0024】
【発明が解決しようとする課題】以上のように、従来の
伝送データフレーム同期確認には、保護段数処理の考え
方が用いられる。フレーム非同期状態からフレーム同期
確定までは後方保護段数処理部40を用い、フレーム同
期状態からフレーム非同期確定までは前方保護段数処理
部30を用いることで、CPU保護段数設定部10で設
定された前方保護段数設定値F_REG及び後方保護段
数設定値R_REGに準じた動作を実現する。伝送デー
タは、フレーム同期確定時のみデータ出力位置決定部6
0によって先頭位置が決定され、この先頭位置のデータ
から順次出力されることにより、同期確定後のデータ処
理が行われる。
【0025】従来の伝送データフレーム同期回路では、
フレーム非同期が確定した時点でデータ出力位置決定部
60により伝送データの出力が停止される。CPU保護
段数設定部10によって前方保護段数設定値F_REG
を最小値0(前方保護段数1)、後方保護段数設定値R
_REGを最小値0(後方保護段数1)に設定すること
で伝送データが正常に伝送されている場合は、フレーム
非同期中の伝送データ出力停止は最短1フレームで済
む。言い換えれば、1フレーム区間は出力停止すること
となる。しかし、CPU保護段数設定部10で後方保護
段数が2以上に設定されている場合は、2フレーム以上
の出力停止が生じる。
【0026】ここで、従来の伝送データフレーム同期回
路では、フレーム同期中に現フレームの同期ビット位置
と同期確定時の同期ビット位置とが一致しない状態が生
じて疑似同期状態となった後に、現フレームの同期ビッ
ト位置と1フレーム前の同期ビット位置とが一致する状
態が生じたとしても、フレーム同期を確立することな
く、フレーム非同期となる。その理由は、現フレームの
同期ビット位置と同期確定時の同期ビット位置とが一致
しない状態が生じると、カウンタ35のカウンタ値がフ
レーム毎に1ずつカウントアップされるからである。こ
のように、従来の伝送データフレーム同期回路では、フ
レーム非同期中に疑似同期状態が発生すると、その後に
同期確立可能な状態が生じたとしても、フレーム非同期
となり、データ出力が停止してしまうという問題点があ
った。
【0027】また、従来の伝送データフレーム同期回路
では、CPU保護段数設定部10によって前方保護段数
設定値F_REGが1以上(前方保護段数2以上)に設
定される場合、フレーム同期中にデータが瞬断やフォー
マット誤り等により不安定になると、同期ビット位置が
同期確定時の同期ビット位置と一致しないので、前述の
ように、カウンタ35のカウンタ値が0→1→2→・・
・・というようにカウントアップされる。
【0028】この場合、データ出力位置決定部60から
出力される伝送データの先頭位置も同期ビット位置の変
化に応じて変更する必要があるが、従来の伝送データフ
レーム同期回路では、カウンタ35の出力値とアダー3
6の出力値とが一致するまではフレーム同期状態と見な
して伝送データの出力を続行するので、データが不安定
な擬似同期状態からフレーム非同期が確定するまでの数
フレーム区間は誤ったデータ転送が行われる可能性があ
った。
【0029】本発明は、上記課題を解決するためになさ
れたもので、疑似同期状態が発生した後に同期確立可能
な状態が生じた場合には、フレーム同期状態を維持して
データの出力停止を回避し、かつ擬似同期状態での伝送
データ誤りの発生を抑制することができる伝送データフ
レーム同期回路及び伝送データフレーム同期方法を提供
することを目的とする。
【0030】
【課題を解決するための手段】本発明の伝送データフレ
ーム同期回路は、フレームの区切りを示す同期情報の位
置を1フレーム毎に保持する検出部(2)と、フレーム
非同期中に前記同期情報を検出したフレームの数を計数
し、この第1の計数値が予め設定された第1の後方保護
段数(R_REG+1)に達したときに同期確定パルス
を出力し、フレーム同期中に前記同期情報の位置が1フ
レーム前の前記同期情報の位置と一致しない疑似同期状
態が発生した後に、前記同期情報を検出したフレームの
数を計数し、この第2の計数値が予め設定された第2の
後方保護段数(RR_REG+1)に達したときに同期
確定パルスを出力する後方保護段数処理部(4)と、フ
レーム同期中に前記同期情報の位置が1フレーム前の前
記同期情報の位置と一致しないフレームの数を計数し、
この第3の計数値が予め設定された前方保護段数(F_
REG+1)に達したときに非同期確定パルスを出力
し、フレーム同期中に前記疑似同期状態が発生した後
に、前記同期情報の位置が1フレーム前の前記同期情報
の位置と一致したとき前記第3の計数値をクリアする前
方保護段数処理部(3)とを有するものである。本発明
は、伝送フレーム同期を維持する目的に用いられる前方
保護段数処理の使用方法に伝送フレーム非同期状態から
フレーム同期状態に遷移させる目的に用いられる後方保
護段数処理を併用することで、フレーム同期の維持と正
確な伝送データ処理を可能にする伝送データフレーム同
期回路である。本発明は、フレーム同期確定を行うため
に、従来、フレーム非同期中のみ動作していた後方保護
段数処理部、非同期確定を行うために、従来、フレーム
同期中のみ動作していた前方保護段数処理部の使用法を
改め、フレーム同期中で前方保護段数処理部が動作して
いる間に同期検出された場合には独立に後方保護段数処
理部を起動してフレーム同期を継続したままで、出力伝
送データを切り替える動作を特徴とする。また、入力伝
送データの状態によっては、同期ビット連続検出回数で
判断するという従来の保護段数の考え方を用いること
で、フレーム同期中の伝送データをより正確に制御し、
かつ安定した処理が実現でき、回路規模の面から考えて
も従来の回路に簡単に組み込め変更もほとんど発生しな
いため、容易に実現可能であることを特徴とする。
【0031】また、本発明の伝送データフレーム同期回
路の1構成例は、フレーム同期が確立したとき、入力さ
れたデータのうち出力すべきデータの先頭位置を前記保
持された現フレームの同期情報の位置に基づいて決定
し、決定した先頭位置から前記データの出力を開始する
データ出力位置決定部(6)を有するものである。ま
た、本発明の伝送データフレーム同期回路の1構成例
は、前記第1の後方保護段数と前記第2の後方保護段数
をそれぞれ独立に設定する保護段数設定部(1)を有す
るものである。
【0032】また、本発明の伝送データフレーム同期回
路の1構成例において、前記後方保護段数処理部は、前
記第1の計数値又は前記第2の計数値を計数する第1の
カウンタ(404)と、フレーム非同期中は前記第1の
計数値を前記第1のカウンタに数えさせ、フレーム同期
中に前記疑似同期状態が発生した後は前記第2の計数値
を前記第1のカウンタに数えさせる第1のカウンタ制御
部(410)と、フレーム非同期中は予め設定された前
記第1の後方保護段数と前記第2の後方保護段数のうち
前記第1の後方保護段数を選択して出力し、フレーム同
期中に前記疑似同期状態が発生した後は前記第2の後方
保護段数を選択して出力する選択部(411)と、前記
第1のカウンタで数えられた前記第1の計数値又は前記
第2の計数値と前記選択部から出力された後方保護段数
とが一致したとき前記同期確定パルスを出力する第1の
排他的論理和回路(406)とを備え、前記前方保護段
数処理部は、前記第3の計数値を計数する第2のカウン
タ(305)と、フレーム同期中は前記第3の計数値を
前記第2のカウンタに数えさせ、フレーム同期中に前記
疑似同期状態が発生した後は前記同期情報の位置が1フ
レーム前の前記同期情報の位置と一致したとき前記第3
の計数値をクリアする第2のカウンタ制御部(311)
と、前記第2のカウンタで数えられた前記第3の計数値
と前記前方保護段数とが一致したとき前記非同期確定パ
ルスを出力する第2の排他的論理和回路(307)とを
備えるものである。
【0033】また、本発明の伝送データフレーム同期方
法は、フレームの区切りを示す同期情報の位置を1フレ
ーム毎に保持する手順と、フレーム非同期中に前記同期
情報を検出したフレームの数を計数し、この第1の計数
値が予め設定された第1の後方保護段数に達したときに
フレーム同期を確立する非同期中の後方保護段数処理手
順と、フレーム同期中に前記同期情報の位置が1フレー
ム前の前記同期情報の位置と一致しない疑似同期状態が
発生した後に、前記同期情報を検出したフレームの数を
計数し、この第2の計数値が予め設定された第2の後方
保護段数に達したときにフレーム同期を確立する疑似同
期中の後方保護段数処理手順と、フレーム同期中に前記
同期情報の位置が1フレーム前の前記同期情報の位置と
一致しないフレームの数を計数し、この第3の計数値が
予め設定された前方保護段数に達したときにフレーム非
同期を確立する同期中の前方保護段数処理手順と、フレ
ーム同期中に前記疑似同期状態が発生した後に、前記同
期情報の位置が1フレーム前の前記同期情報の位置と一
致したとき前記第3の計数値をクリアする疑似同期中の
前方保護段数処理手順とを実行するようにしたものであ
る。
【0034】また、本発明の伝送データフレーム同期方
法の1構成例は、フレーム同期が確立したとき、入力さ
れたデータのうち出力すべきデータの先頭位置を前記保
持された同期情報の位置に基づいて決定し、決定した先
頭位置から前記データの出力を開始するデータ出力位置
決定手順を実行するようにしたものである。また、本発
明の伝送データフレーム同期方法の1構成例は、前記非
同期中の後方保護段数処理手順で用いる第1の後方保護
段数と前記疑似同期中の後方保護段数処理手順で用いる
第2の後方保護段数をそれぞれ独立に設定するようにし
たものである。
【0035】
【発明の実施の形態】[第1の実施の形態]以下、本発
明の実施の形態について図面を参照して詳細に説明す
る。図1は本発明の第1の実施の形態となる伝送データ
フレーム同期回路の構成を示すブロック図である。伝送
データフレーム同期回路は、CPU保護段数設定部1と
SYNC検出部2と前方保護段数処理部3と後方保護段
数処理部4と同期状態信号生成部5とデータ出力位置決
定部6とから構成される。
【0036】CPU保護段数設定部1は、前方保護及び
後方保護の段数値の設定を行う。SYNC検出部2にて
同期ビット信号SYNCの検出を行い、CPU保護段数
設定部1とSYNC検出部2において生成された信号を
前方保護段数処理部3、後方保護段数処理部4に伝送す
る。前方保護段数処理部3と後方保護段数処理部4にお
いて非同期確定パルス、同期確定パルスを生成し、同期
状態信号生成部5に伝送する。同期状態信号生成部5に
おいて生成されたフレーム同期状態信号とSYNC検出
部2において生成されたSYNC確認位置カウンタ値が
データ出力位置決定部6に伝送され、フレーム同期確定
後の伝送データがデータ出力位置決定部6から出力され
る。
【0037】次に、図2を用いて本実施の形態の伝送デ
ータフレーム同期回路を詳細に説明する。図2は図1の
伝送データフレーム同期回路の詳細な構成を示すブロッ
ク図である。CPU保護段数設定部1は、前方保護段数
設定値F_REG、フレーム非同期中に使用される後方
保護段数設定値R_REG、フレーム疑似同期中に使用
される後方保護段数設定値RR_REGを決定する。
【0038】前方保護段数設定値F_REGは、前方保
護段数−1の値となる。同様に、後方保護段数設定値R
_REGは、フレーム非同期中の後方保護段数−1、後
方保護段数設定値RR_REGは、疑似同期中の後方保
護段数−1の値となる。
【0039】SYNC検出部2は、各フレームで1ビッ
トの「L」レベルの同期ビットSYNCを検出して、現
フレームの同期ビット位置を示す同期ビット信号SYN
C1と、1フレーム前の同期ビット位置を示す同期ビッ
ト信号SYNC0とを出力する。同期ビット信号SYN
C0,SYNC1は、同期ビット位置が「H」レベルと
なる信号である。
【0040】MF基準カウンタ値は、システムの起動時
に最初のフレーム開始信号をトリガにして、1フレーム
内を内部動作クロック信号CLKの立ち上がりでカウン
トした値である。SYNC検出部2は、同期ビットSY
NCと一致する位置のMF基準カウンタ値をクロック信
号CLKに同期して保持し、この保持した値をSYNC
確認位置カウンタ値としてデータ出力位置決定部6に出
力する。SYNC確認位置カウンタ値は、同期ビットS
YNCがMF基準カウンタ値のどの位置に存在するか
(1フレーム中のどの位置に存在するか)を示すもので
ある。
【0041】なお、従来のSYNC検出部20では、フ
レーム同期が確立した最初のフレーム(後述するフレー
ム同期状態信号CHSYNCPが「L」から「H」にな
ったフレーム)で保持したSYNC確認位置カウンタ値
をフレーム非同期になるまで保持し続けるが、本実施の
形態のSYNC検出部2は、SYNC確認位置カウンタ
値を1フレーム毎に保持し直す。
【0042】前方保護段数処理部3は、フレーム同期中
に同期ビットSYNCの位置が1フレーム前の同期ビッ
トSYNCの位置と一致しないフレームの数を計数し、
この計数値が前方保護段数(F_REG+1)に達した
ときに非同期確定パルスを出力し、フレーム同期中に疑
似同期状態が発生した後に、同期ビットSYNCの位置
が1フレーム前の同期ビットSYNCの位置と一致した
とき計数値をクリアする。
【0043】前方保護段数処理部3において、NAND
301は、同期ビット信号SYNC0とSYNC1との
否定論理積をとり、現フレームの同期ビット位置と1フ
レーム前の同期ビット位置とが一致しない場合に「H」
となる信号MISSSYNCを出力する。
【0044】NAND302は、反転させた同期ビット
信号SYNC0と同期ビット信号SYNC1との否定論
理積をとり、現フレームの同期ビット位置と1フレーム
前の同期ビット位置とが一致する場合に「H」となる信
号HITSYNCを出力する。
【0045】カウンタ制御部311のAND303は、
信号MISSSYNCとフレーム同期状態信号CHSY
NCPとの論理積をとり、フレーム同期状態で、かつ現
フレームの同期ビット位置と1フレーム前の同期ビット
位置とが一致しない場合に「H」となる信号をカウンタ
305のイネーブル信号ENとして出力する。
【0046】NAND304は、反転させた信号HIT
SYNCとフレーム同期状態信号CHSYNCPとの否
定論理積をとり、非同期状態で、かつ現フレームの同期
ビット位置と1フレーム前の同期ビット位置とが一致す
る場合に「H」となる信号を選択部(SEL)310に
出力する。
【0047】NAND308は、反転させた信号HIT
SYNCと反転させたフレーム同期状態信号CHSYN
CPとの否定論理積をとり、同期状態で、かつ現フレー
ムの同期ビット位置と1フレーム前の同期ビット位置と
が一致する場合に「H」となる信号を選択部310に出
力する。
【0048】制御部309には、NAND301から出
力される信号MISSSYNC、EOR307から出力
される非同期確定パルス、同期状態信号生成部5から出
力されるフレーム同期状態信号CHSYNCP、及び後
方保護段数処理部4内の制御部408の制御情報が入力
される。
【0049】フレーム同期中は、フレーム同期状態信号
CHSYNCPが「H」レベルであり、フレーム非同期
中は、非同期確定パルスとフレーム同期状態信号CHS
YNCPとが「L」レベルである。また、フレーム疑似
同期状態は、フレーム同期中で、かつ現フレームの同期
ビット位置と1フレーム前の同期ビット位置とが一致し
ない状態なので、フレーム疑似同期中は、フレーム同期
状態信号CHSYNCPが「H」レベルで、かつ信号M
ISSSYNCが「H」レベルである。
【0050】制御部309は、フレーム非同期中又は疑
似同期中の場合、選択部310にNAND304の出力
を選択させ、フレーム同期中の場合、選択部310にN
AND308の出力を選択させる。選択部310が選択
して出力した信号は、ロード信号LDとしてカウンタ3
05に入力される。
【0051】カウンタ305は、ロード信号LDが
「H」であるとき、入力端子DINに入力された初期値
「0」を取り込む。また、カウンタ305は、イネーブ
ル信号ENが「H」であるとき、クロック信号CLKに
同期してカウンタ値を1カウントアップして、このカウ
ンタ値を出力端子DOから出力する。
【0052】アダー306は、前方保護段数設定値F_
REGに1加算した値を出力する。EOR307は、カ
ウンタ305の出力値とアダー306の出力値の排他的
論理和をとり、2つの出力値が一致するとき「L」レベ
ルの非同期確定パルスを出力する。
【0053】次に、後方保護段数処理部4は、フレーム
非同期中に同期ビットSYNCを検出したフレームの数
を計数し、この計数値が第1の後方保護段数(R_RE
G+1)に達したときに同期確定パルスを出力し、フレ
ーム同期中に同期ビットSYNCの位置が1フレーム前
の同期ビットSYNCの位置と一致しない疑似同期状態
が発生した後に、同期ビットSYNCを検出したフレー
ムの数を計数し、この計数値が第2の後方保護段数(R
R_REG+1)に達したときに同期確定パルスを出力
する。
【0054】後方保護段数処理部4において、NAND
401は、NAND301と同様に、現フレームの同期
ビット位置と1フレーム前の同期ビット位置とが一致し
ないとき「H」レベルの信号MISSSYNCを出力す
る。
【0055】AND402は、同期ビット信号SYNC
1とフレーム同期状態信号CHSYNCNとの論理積を
とり、フレーム非同期状態で、かつ同期ビットSYNC
を検出できたとき「H」レベルの信号を選択部(SE
L)409に出力する。
【0056】NAND403は、反転させた信号MIS
SSYNCとフレーム同期状態信号CHSYNCNとの
否定論理積をとり、フレーム非同期状態で、かつ現フレ
ームの同期ビット位置と1フレーム前の同期ビット位置
とが一致しないとき「H」レベルの信号をカウンタ40
4のロード信号LDとして出力する。
【0057】AND407は、同期ビット信号SYNC
1と反転させたフレーム同期状態信号CHSYNCNと
の論理積をとり、フレーム同期状態で、かつ同期ビット
SYNCを検出できたとき「H」レベルの信号を選択部
409に出力する。
【0058】制御部408には、NAND401から出
力される信号MISSSYNC、EOR406から出力
される同期確定パルス、同期状態信号生成部5から出力
されるフレーム同期状態信号CHSYNCN、及び前方
保護段数処理部3内の制御部309の制御情報が入力さ
れる。
【0059】フレーム同期中は、同期確定パルスとフレ
ーム同期状態信号CHSYNCNとが「L」レベルであ
り、フレーム非同期中は、フレーム同期状態信号CHS
YNCNが「H」レベルである。また、フレーム疑似同
期中は、フレーム同期状態信号CHSYNCNが「L」
レベルで、かつ信号MISSSYNCが「H」レベルで
ある。
【0060】制御部408は、フレーム非同期中又は疑
似同期中の場合、選択部409にAND402の出力を
選択させ、フレーム同期中の場合、選択部409にAN
D407の出力を選択させる。選択部409が選択して
出力した信号は、イネーブル信号ENとしてカウンタ4
04に入力される。
【0061】また、制御部408は、フレーム同期中又
は非同期中の場合、選択部411にアダー405から出
力された、後方保護段数設定値R_REGに1加算した
値を選択させ、疑似同期中の場合、選択部411にアダ
ー405から出力された、後方保護段数設定値RR_R
EGに1加算した値を選択させる。
【0062】カウンタ404は、カウンタ305と同様
に、ロード信号LDが「H」であるとき、初期値「0」
を取り込み、イネーブル信号ENが「H」であるとき、
クロック信号CLKに同期してカウンタ値を1カウント
アップする。
【0063】アダー405は、後方保護段数設定値R_
REGに1加算した値を出力すると共に、後方保護段数
設定値RR_REGに1加算した値を出力する。EOR
406は、カウンタ404の出力値と選択部411の出
力値の排他的論理和をとり、2つの出力値が一致すると
きに「L」レベルの同期確定パルスを出力する。
【0064】次に、RSフリップフロップからなる同期
状態信号生成部5は、前方保護段数処理部3から出力さ
れる非同期確定パルスと、後方保護段数処理部4から出
力される同期確定パルスとに基づいて、フレーム同期状
態か否かを示すフレーム同期状態信号CHSYNCP,
CHSYNCNを生成する。
【0065】EOR307から「L」レベルの非同期確
定パルスが出力されると、同期状態信号生成部5は、リ
セット状態となり、フレーム同期状態信号CHSYNC
Pを「L」レベル、フレーム同期状態信号CHSYNC
Nを「H」レベルにする。また、EOR406から
「L」レベルの同期確定パルスが出力されると、同期状
態信号生成部5は、セット状態となり、フレーム同期状
態信号CHSYNCPを「H」レベル、フレーム同期状
態信号CHSYNCNを「L」レベルにする。
【0066】次に、データ出力位置決定部6は、SYN
C検出部2から出力されたSYNC確認位置カウンタ値
を利用して伝送データの出力位置を選択し、フレーム同
期中の伝送データ出力制御を行う。すなわち、データ出
力位置決定部6は、フレーム同期状態信号CHSYNC
Nが「L」となり、フレーム同期状態となった場合、S
YNC確認位置カウンタ値が示す同期ビットSYNCの
位置を入力データの先頭位置として、この先頭位置のデ
ータからクロック信号CLKに同期してデータ出力を開
始する。
【0067】以下、本実施の形態において、従来の伝送
データフレーム同期回路から変更、追加した回路動作に
ついて述べる。本実施の形態の動作で考えられる入力パ
ターンは、大別して2パターン考えられる。第1のパタ
ーンは、伝送データの同期ビットSYNCが誤って一度
不検出となり、再びフレーム同期を確定するというパタ
ーンである。第2のパターンは、伝送データの同期ビッ
トSYNCが誤って一度不検出になり、再びフレーム同
期を確立することがないというパターンである。
【0068】第1のパターン1では従来の伝送データフ
レーム同期回路での制御が有効になるが、第2のパター
ンに関しては本実施の形態の伝送データフレーム同期回
路の制御方法が有効である。
【0069】まず、フレーム非同期中のデータ出力停止
対策としてフレーム非同期を発生しにくくした回路動作
について述べる。本実施の形態では、前方保護段数処理
部3において制御部309を用いることで、前方保護段
数のカウンタ305のロード制御を柔軟にした。柔軟な
ロード制御をすることでカウンタ値を自由にクリアする
ことができる。
【0070】前方保護段数処理部3のカウンタ値をロー
ド信号LDでクリアすることで、擬似同期状態からフレ
ーム非同期状態に遷移する間で伝送データの出力位置の
切り替えを行うことができる。このようにして、従来の
伝送データフレーム同期回路ではフレーム非同期に遷移
するような状態においても、フレーム同期状態を継続さ
せることができ、データの出力停止を避け連続性を持っ
たデータの伝送を可能とした。
【0071】本実施の形態においても、フレーム非同期
中はNAND304の出力をロード信号LDとしてカウ
ンタ305に入力することで、カウンタ305のカウン
タ値を0にクリアすることは従来の伝送データフレーム
同期回路と同様である。従来の伝送データフレーム同期
回路では、カウンタ35のカウンタ値を0にクリアした
後、フレーム同期状態で、かつ現フレームの同期ビット
位置と同期確定時の同期ビット位置とが一致しない状態
が前方保護段数の回数分だけ生じると、フレーム非同期
状態となる。
【0072】これに対し、本実施の形態では、フレーム
疑似同期中においてもNAND304の出力をロード信
号LDとしてカウンタ305に入力することで、現フレ
ームの同期ビット位置と1フレーム前の同期ビット位置
とが一致した場合にカウンタ305のカウンタ値を0に
クリアし、同期中はNAND308の出力をロード信号
LDとしてカウンタ305に入力することで、現フレー
ムの同期ビット位置と1フレーム前の同期ビット位置と
が一致した場合にカウンタ305のカウンタ値を0にク
リアするようにしている。
【0073】このようなロード制御を行うことで、本実
施の形態では、フレーム同期中に、現フレームの同期ビ
ット位置と1フレーム前の同期ビット位置とが一致しな
い状態が生じて疑似同期となった場合でも、カウンタ3
05の出力値とアダー306の出力値とが一致する前
に、現フレームの同期ビット位置と1フレーム前の同期
ビット位置とが一致すれば、カウンタ305のカウンタ
値を0にクリアすることで、フレーム非同期状態に遷移
することを防ぐことができる。
【0074】次に、前方保護段数を2以上としたとき、
擬似同期状態での伝送データ誤りを発生しにくくした回
路動作について述べる。前方保護段数が2以上の場合、
伝送データの同期ビットSYNCが誤って一度不検出と
なり、再びフレーム同期を確定するという第1のパター
ンの場合は従来の伝送データフレーム同期回路で問題な
いが、伝送データの同期ビットSYNCが誤って一度不
検出になり、再びフレーム同期を確立することがないと
いう第2のパターンでは本実施の形態の伝送データフレ
ーム同期回路が有効である。
【0075】本実施の形態では、後方保護段数処理部4
において制御部408を用いることで、後方保護段数の
カウンタ404のイネーブル制御を柔軟し、柔軟なイネ
ーブル制御をすることで自由にカウントすることができ
る構成とした。
【0076】従来の伝送データフレーム同期回路では、
フレーム同期中にデータが瞬断やフォーマット誤り等に
より不安定になり、同期ビットSYNCの位置が同期確
定時の同期ビット位置と一致しなくなっても、SYNC
検出部20が同期確定時の同期ビットSYNCの位置を
保持しているため、データが不安定な擬似同期状態から
フレーム非同期が確定するまでの数フレーム区間は誤っ
たデータ転送が行われる可能性があった。
【0077】これに対し、本実施の形態の伝送データフ
レーム同期回路では、同期ビットSYNCの位置を1フ
レーム毎に保持し直すSYNC検出部20を用いること
により、擬似同期状態中に伝送データの出力位置を切り
替えることが可能であるため、非同期状態に遷移するま
での一定フレーム区間での伝送データの誤りを抑えるこ
とが可能となる。
【0078】次に、伝送データの同期ビットSYNCが
誤って一度不検出になり、再びフレーム同期を確立する
ことがないという第2のパターンが入力されたときの本
実施の形態の伝送データフレーム同期回路と従来の伝送
データフレーム同期回路のデータ出力動作に関して図
3、図4を用いて述べる。
【0079】図3は図5に示した従来の伝送データフレ
ーム同期回路と図2に示した本実施の形態の伝送データ
フレーム同期回路の動作例を示すタイミングチャート図
である。図3、図4のうち図3(d)、図3(g)、図
3(h)、図3(i)、図4(d)、図4(g)、図4
(h)、図4(i)は従来の伝送データフレーム同期回
路の動作を示している。
【0080】また、図3(e)、図3(j)、図3
(k)、図3(l)、図3(m)、図3(n)、図3
(o)、図3(p)、図4(e)、図4(j)、図4
(k)、図4(l)、図4(m)、図4(n)、図4
(o)、図4(p)は本実施の形態の伝送データフレー
ム同期回路の動作を示している。さらに、図3(a)、
図3(b)、図3(c)、図3(f)、図4(a)、図
4(b)、図4(c)、図4(f)は従来の伝送データ
フレーム同期回路と本実施の形態の伝送データフレーム
同期回路に共通の信号を示している。
【0081】ここでは、後方保護段数設定値R_RE
G,RR_REGを0(後方保護段数1)、前方保護段
数設定値F_REGを2(前方保護段数3)とする。
【0082】まず、図3に示す1フレーム目では、図5
に示した従来の伝送データフレーム同期回路、図2に示
した本実施の形態の回路共にシステムの立ち上がりのた
めフレーム非同期状態である。SYNC検出部20(S
YNC検出部2)は、同期ビットSYNCと一致する位
置のMF基準カウンタ値「1」を保持する。これによ
り、SYNC確認位置カウンタ値は不定から「1」に更
新される(図3(d)、図3(e))。
【0083】従来の伝送データフレーム同期回路では、
フレーム非同期中に、同期ビットSYNCが検出される
と、AND33から出力されるイネーブル信号ENによ
りカウンタ44のカウンタ値は0→1というようにカウ
ントアップされ、後方保護段数が1に設定されているこ
とから、カウンタ44の出力値とアダー45の出力値と
が一致するので、同期確定パルスが出力される。
【0084】同様に、本実施の形態では、フレーム非同
期中に、同期ビットSYNCが検出されると、AND3
03から出力されるイネーブル信号ENによりカウンタ
404のカウンタ値がカウントアップされ、カウンタ4
04の出力値と選択部411の出力値とが一致し、同期
確定パルスが出力される。
【0085】「L」レベルの同期確定パルスが出力され
ると、同期状態信号生成部50(同期状態信号生成部
5)は、フレーム同期状態信号CHSYNCPを「H」
レベル、フレーム同期状態信号CHSYNCNを「L」
レベルにする。
【0086】フレーム同期状態信号CHSYNCNが
「L」レベルとなったことにより、NAND43(NA
ND403)から出力されるロード信号LDが「H」と
なったとき、カウンタ44(カウンタ404)のカウン
タ値は1→0というようにクリアされる。
【0087】データ出力位置決定部60(データ出力位
置決定部6)は、フレーム同期状態信号CHSYNCN
が「L」となり、フレーム同期状態となった場合、SY
NC確認位置カウンタ値「1」が示す同期ビットSYN
Cの位置を入力データの先頭位置として、この先頭位置
「a」のデータから出力を開始する(図3(h)、図3
(k))。
【0088】次に、2フレーム目では、同期ビットSY
NCの位置が1フレーム目の位置よりも1クロック分後
ろにずれている。従来の伝送データフレーム同期回路で
は、現フレームの同期ビット位置と同期確定時(1フレ
ーム目)の同期ビット位置とが一致しないことを確認し
て、イネーブル信号ENによりカウンタ35のカウンタ
値は0→1にカウントアップされるが、前方保護段数が
3に設定されているため、フレーム同期状態が維持され
る。
【0089】前述のように、フレーム同期中の場合、S
YNC検出部20は、フレーム同期が確立した最初の1
フレーム目で保持したSYNC確認位置カウンタ値
「1」をフレーム非同期になるまで保持し続ける。した
がって、2フレーム目のSYNC確認位置カウンタ値は
「2」となるべきであるのに、従来の伝送データフレー
ム同期回路では「1」のままとなる(図3(d))。
【0090】データ出力位置決定部60は、SYNC確
認位置カウンタ値「1」が示す位置を入力データの先頭
位置として、この先頭位置「xx」のデータから出力を
開始する。こうして、従来の伝送データフレーム同期回
路では、図3(h)の2フレーム目で示すように、本来
の同期ビットSYNCの位置よりも1クロック早い位置
から誤った伝送データを出力する。誤った伝送データ
は、フレーム非同期となるまで継続される。
【0091】一方、本実施の形態の2フレーム目では、
現フレームの同期ビット位置と1フレーム前の同期ビッ
ト位置とが一致しないことを確認して、イネーブル信号
ENによりカウンタ305のカウンタ値は0→1にカウ
ントアップされるが、前方保護段数が3に設定されてい
るため、フレーム同期状態が維持される。
【0092】また、2フレーム目で現フレームの同期ビ
ット位置と1フレーム前の同期ビット位置とが一致しな
いことにより、制御部408は疑似同期状態と認識し、
選択部409にAND402の出力を選択させる。疑似
同期状態で、同期ビットSYNCが検出されると、AN
D402から選択部409を介してイネーブル信号EN
がカウンタ404に入力され、カウンタ404のカウン
タ値は0→1というようにカウントアップされ、カウン
タ404の出力値と選択部411の出力値とが一致し、
同期確定パルスが出力される。
【0093】また、SYNC検出部2は、SYNC確認
位置カウンタ値を1フレーム毎に保持し直すので、同期
ビットSYNCと一致する位置のMF基準カウンタ値
「2」を保持する。これにより、本実施の形態のSYN
C確認位置カウンタ値は「1」から「2」に更新される
(図3(e))。
【0094】データ出力位置決定部6は、SYNC確認
位置カウンタ値「2」が示す位置を入力データの先頭位
置として、この先頭位置「a」のデータから出力を開始
する。本実施の形態では、1フレームのデータ不安定
(瞬断、フォーマット誤りなど)による変化では前方保
護段数処理部3が機能しない構成のため、フレーム同期
を継続したままSYNC確認位置カウンタ値を「1」か
ら「2」とする。SYNC確認位置カウンタ値を変化さ
せたことで、データ出力位置を変更することができ、図
3(k)の2フレーム目で示すように正常なデータを出
力することができる。
【0095】次に、図4に示す3フレーム目において、
従来の伝送データフレーム同期回路では、現フレームの
同期ビット位置と同期確定時(1フレーム目)の同期ビ
ット位置とが一致しないことを確認して、イネーブル信
号ENによりカウンタ35のカウンタ値は1→2にカウ
ントアップされるが、前方保護段数が3に設定されてい
るため、フレーム同期状態が維持される。
【0096】同期中であるので、図4(d)に示すよう
にSYNC確認位置カウンタ値は「1」のまま変化せ
ず、データ出力位置決定部60でデータ出力位置の変更
は行われない。データ出力位置決定部60は、SYNC
確認位置カウンタ値「1」が示す位置を入力データの先
頭位置として、この先頭位置「xx」のデータから出力
を開始する。こうして、従来の伝送データフレーム同期
回路では、図4(h)の3フレーム目で示すように、本
来の同期ビットSYNCの位置よりも1クロック早い位
置から誤った伝送データを出力する。誤った伝送データ
は、フレーム非同期となるまで継続される。
【0097】一方、本実施の形態の3フレーム目では、
現フレームの同期ビット位置と1フレーム前の同期ビッ
ト位置とが一致するため、NAND308の出力をロー
ド信号LDとしてカウンタ305に入力することで、カ
ウンタ305のカウンタ値を0にクリアすることで、フ
レーム同期状態が維持される。
【0098】また、3フレーム目で現フレームの同期ビ
ット位置と1フレーム前の同期ビット位置とが一致する
ことにより、制御部408は同期状態と認識し、選択部
409にAND407の出力を選択させる。同期ビット
SYNCが検出されると、AND407から選択部40
9を介してイネーブル信号ENがカウンタ404に入力
され、カウンタ404のカウンタ値は0→1というよう
にカウントアップされ、カウンタ404の出力値と選択
部411の出力値とが一致し、同期確定パルスが出力さ
れる。
【0099】また、SYNC検出部2は、SYNC確認
位置カウンタ値を1フレーム毎に保持し直すので、同期
ビットSYNCと一致する位置のMF基準カウンタ値
「2」を保持する(図4(e))。データ出力位置決定
部6は、SYNC確認位置カウンタ値「2」が示す位置
を入力データの先頭位置として、この先頭位置「a」の
データから出力を開始する(図4(k))。
【0100】次に、4フレーム目において、従来の伝送
データフレーム同期回路では、現フレームの同期ビット
位置と同期確定時(1フレーム目)の同期ビット位置と
が一致しないことを確認して、イネーブル信号ENによ
りカウンタ35のカウンタ値が2→3にカウントアップ
され、前方保護段数が3に設定されていることから、カ
ウンタ35の出力値とアダー36の出力値とが一致し、
非同期確定パルスが出力される。非同期が確定したこと
でカウンタ35のカウント値は0にクリアされる。
【0101】非同期確定パルスが出力されると、同期状
態信号生成部50は、リセット状態となり、フレーム同
期状態信号CHSYNCPを「L」レベル、フレーム同
期状態信号CHSYNCNを「H」レベルにする。フレ
ーム同期状態信号CHSYNCNが「H」(図4ではフ
レーム同期状態信号CHSYNCPが「L」)となった
ことにより、データ出力位置決定部60は、伝送データ
の出力を停止する(図4(h))。後方保護段数が1な
ので、この先1フレーム間データ出力が停止する。
【0102】以上のように、従来の伝送データフレーム
同期回路では、フレーム同期中に現フレームの同期ビッ
ト位置と1フレーム前の同期ビット位置とが一致しない
状態が生じて疑似同期状態となった後に、現フレームの
同期ビット位置と1フレーム前の同期ビット位置とが一
致する状態が生じたとしても、フレーム同期を確立する
ことなく、フレーム非同期となり、データ出力が停止す
る。
【0103】一方、本実施の形態の4フレーム目では、
現フレームの同期ビット位置と1フレーム前の同期ビッ
ト位置とが一致するため、NAND308の出力をロー
ド信号LDとしてカウンタ305に入力することで、カ
ウンタ305のカウンタ値を0にクリアすることで、フ
レーム同期状態が維持される。
【0104】また、4フレーム目で現フレームの同期ビ
ット位置と1フレーム前の同期ビット位置とが一致する
ことにより、制御部408は同期状態と認識し、選択部
409にAND407の出力を選択させる。同期ビット
SYNCが検出されると、AND407から選択部40
9を介してイネーブル信号ENがカウンタ404に入力
され、カウンタ404のカウンタ値は0→1というよう
にカウントアップされ、カウンタ404の出力値と選択
部411の出力値とが一致し、同期確定パルスが出力さ
れる。
【0105】また、SYNC検出部2は、SYNC確認
位置カウンタ値を1フレーム毎に保持し直すので、同期
ビットSYNCと一致する位置のMF基準カウンタ値
「2」を保持する(図4(e))。データ出力位置決定
部6は、SYNC確認位置カウンタ値「2」が示す位置
を入力データの先頭位置として、この先頭位置「a」の
データから出力を開始する(図4(k))。
【0106】このように、本実施の形態では、フレーム
同期中に現フレームの同期ビット位置と1フレーム前の
同期ビット位置とが一致しない状態が生じて疑似同期状
態となった場合でも、現フレームの同期ビット位置と1
フレーム前の同期ビット位置とが一致する状態が発生す
れば、フレーム同期を確立するので、データの出力停止
を回避することができる。
【0107】本実施の形態の伝送データフレーム同期回
路が動作したときの出力データのフォーマットを図3
(m)、図3(n)、図3(o)、図3(p)図4
(m)、図4(n)、図4(o)、図4(p)に示す。
図中の出力データフォーマット、、、は、デー
タの出力位置が図3(h)、図4(h)のそれぞれ1フ
レーム目、2フレーム目、3フレーム目、4フレーム目
の出力データフォーマットと同じであることを示してい
る。
【0108】また、出力データフォーマット’、
’、’、’は、本実施の形態のデータの出力位置
が図3(k)、図4(k)のそれぞれ1フレーム目、2
フレーム目、3フレーム目、4フレーム目の出力データ
フォーマットと同じであることを示している。
【0109】CPU保護段数設定部1で後方保護段数設
定値R_REGを0乃至2(後方保護段数が1乃至3)
に設定した場合には、本実施の形態の伝送データフレー
ム同期回路の利点が生かされるが、CPU保護段数設定
部1で後方保護段数設定値R_REGを3以上(後方保
護段数が4以上)に設定すると、前方保護段数以上のフ
レーム数の監視が必要になるので、本実施の形態の伝送
データフレーム同期回路の利点は機能しない。
【0110】本実施の形態の伝送データフレーム同期回
路を機能させるには、CPU保護段数設定部1での後方
保護段数設定値R_REGの設定を以下のようにする。 前方保護段数設定値F_REG≧後方保護段数設定値R_REG ・・・(1)
【0111】式(1)の条件を満たす設定ならば、伝送
データの同期ビットSYNCが誤って一度不検出にな
り、再びフレーム同期を確立することがないという第2
のパターンの伝送データ入力時に本実施の形態の伝送デ
ータフレーム同期回路の効果が得られる動作をする。
【0112】[第2の実施の形態]本発明の伝送データ
フレーム同期回路は、あらゆるインターフェイス間のデ
ータ伝送に用いられている保護段数を利用した同期確定
回路であるため、あらゆる場面で利用が可能である。本
発明では、同期ビットSYNCをフレームの先頭と位置
付け同期ビットSYNCを用いるフレーム同期の保護段
数回路について述べたが、同期ビットSYNCの代わり
としてフレームに同期した信号を用いてもよい。以下
に、実用可能な例を示す。
【0113】複数のユーザーデータを含むデータにおい
て、ユーザーごとに保持している同期ビット(複数の条
件を検出して同期ビットを発生させる)を用いて第1の
実施の形態の回路にて同期確定、同期後データ出力制御
を行うことで第1の実施の形態と同様の効果が見込め
る。
【0114】また、フレームの先頭に同期パターンを設
けた伝送データにおいて、第1の実施の形態の回路を利
用して同期確定、同期後データ出力制御をすることで第
1の実施の形態と同様の効果が見込める。以上のような
2つの例を示したがそれぞれフレーム同期に用いる情報
やフレーム同期を確定する方法が異なるだけであり、そ
の情報を有効な手段で取り出し、取り出した情報より第
1の実施の形態の回路を用いて処理するだけでよいた
め、本発明はあらゆる伝送データに応用が可能である。
【0115】
【発明の効果】本発明によれば、フレームの区切りを示
す同期情報の位置を1フレーム毎に保持する検出部と、
フレーム非同期中に同期情報を検出したフレームの数を
計数し、この第1の計数値が予め設定された第1の後方
保護段数に達したときに同期確定パルスを出力し、フレ
ーム同期中に同期情報の位置が1フレーム前の同期情報
の位置と一致しない疑似同期状態が発生した後に、同期
情報を検出したフレームの数を計数し、この第2の計数
値が予め設定された第2の後方保護段数に達したときに
同期確定パルスを出力する後方保護段数処理部と、フレ
ーム同期中に同期情報の位置が1フレーム前の同期情報
の位置と一致しないフレームの数を計数し、この第3の
計数値が予め設定された前方保護段数に達したときに非
同期確定パルスを出力し、フレーム同期中に疑似同期状
態が発生した後に、同期情報の位置が1フレーム前の同
期情報の位置と一致したとき第3の計数値をクリアする
前方保護段数処理部とを設けることにより、従来の伝送
データフレーム同期回路で発生する非同期状態の発生条
件の変更を行い、データ出力停止の条件である非同期状
態の発生を抑える回路構成とした。その結果、従来の伝
送データフレーム同期回路でフレーム非同期に遷移する
ような状態においても同期状態を継続させることがで
き、データの出力停止を避け、連続性を持ったデータの
伝送を行うことができる。また、同期情報の位置を1フ
レーム毎に保持する検出部を用いることにより、同期情
報の位置の変化に応じてデータ出力位置を即座に変更す
ることができ、伝送データの誤りの発生を極力抑えるこ
とができる。その結果、従来の伝送データフレーム同期
回路で問題となったフレーム同期中の擬似同期状態での
伝送データ誤りの発生を抑制することができる。また、
入力伝送データの状態によっては、同期情報の連続検出
回数で判断するという従来の保護段数の考え方を用いる
ことで同期中の伝送データをより正確に制御し、かつ安
定した処理が実現でき、回路規模の面から考えても従来
の伝送データフレーム同期回路に新たな回路を組み込む
ことで本発明の回路を構成でき、変更もほとんど発生し
ないため、容易に実現可能することができる。以上のよ
うに本発明では2つの効果を得ることを可能とした。こ
の効果を有効活用するために、入力される伝送データの
質によって保護段数設定をかえて制御することで広い範
囲で対応が可能となる。また本発明は、今までの保護段
数の利点を生かしつつ、より正確なデータ伝送回路を実
現することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態となる伝送データ
フレーム同期回路の構成を示すブロック図である。
【図2】 図1の伝送データフレーム同期回路の詳細な
構成を示すブロック図である。
【図3】 従来の伝送データフレーム同期回路と本発明
の第1の実施の形態の伝送データフレーム同期回路の動
作例を示すタイミングチャート図である。
【図4】 従来の伝送データフレーム同期回路と本発明
の第1の実施の形態の伝送データフレーム同期回路の動
作例を示すタイミングチャート図である。
【図5】 従来の伝送データフレーム同期回路の構成を
示すブロック図である。
【符号の説明】
1…CPU保護段数設定部、2…SYNC検出部、3…
前方保護段数処理部、4…後方保護段数処理部、5…同
期状態信号生成部、6…データ出力位置決定部、305
…カウンタ、307…排他的論理和回路、311…カウ
ンタ制御部、404…カウンタ、406…排他的論理和
回路、410…カウンタ制御部、411…選択部。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 フレームの区切りを示す同期情報の位置
    を1フレーム毎に保持する検出部と、 フレーム非同期中に前記同期情報を検出したフレームの
    数を計数し、この第1の計数値が予め設定された第1の
    後方保護段数に達したときに同期確定パルスを出力し、
    フレーム同期中に前記同期情報の位置が1フレーム前の
    前記同期情報の位置と一致しない疑似同期状態が発生し
    た後に、前記同期情報を検出したフレームの数を計数
    し、この第2の計数値が予め設定された第2の後方保護
    段数に達したときに同期確定パルスを出力する後方保護
    段数処理部と、 フレーム同期中に前記同期情報の位置が1フレーム前の
    前記同期情報の位置と一致しないフレームの数を計数
    し、この第3の計数値が予め設定された前方保護段数に
    達したときに非同期確定パルスを出力し、フレーム同期
    中に前記疑似同期状態が発生した後に、前記同期情報の
    位置が1フレーム前の前記同期情報の位置と一致したと
    き前記第3の計数値をクリアする前方保護段数処理部と
    を有することを特徴とする伝送データフレーム同期回
    路。
  2. 【請求項2】 請求項1記載の伝送データフレーム同期
    回路において、 フレーム同期が確立したとき、入力されたデータのうち
    出力すべきデータの先頭位置を前記保持された現フレー
    ムの同期情報の位置に基づいて決定し、決定した先頭位
    置から前記データの出力を開始するデータ出力位置決定
    部を有することを特徴とする伝送データフレーム同期回
    路。
  3. 【請求項3】 請求項1記載の伝送データフレーム同期
    回路において、 前記第1の後方保護段数と前記第2の後方保護段数をそ
    れぞれ独立に設定する保護段数設定部を有することを特
    徴とする伝送データフレーム同期回路。
  4. 【請求項4】 請求項1記載の伝送データフレーム同期
    回路において、 前記後方保護段数処理部は、 前記第1の計数値又は前記第2の計数値を計数する第1
    のカウンタと、 フレーム非同期中は前記第1の計数値を前記第1のカウ
    ンタに数えさせ、フレーム同期中に前記疑似同期状態が
    発生した後は前記第2の計数値を前記第1のカウンタに
    数えさせる第1のカウンタ制御部と、 フレーム非同期中は予め設定された前記第1の後方保護
    段数と前記第2の後方保護段数のうち前記第1の後方保
    護段数を選択して出力し、フレーム同期中に前記疑似同
    期状態が発生した後は前記第2の後方保護段数を選択し
    て出力する選択部と、 前記第1のカウンタで数えられた前記第1の計数値又は
    前記第2の計数値と前記選択部から出力された後方保護
    段数とが一致したとき前記同期確定パルスを出力する第
    1の排他的論理和回路とを備え、 前記前方保護段数処理部は、 前記第3の計数値を計数する第2のカウンタと、 フレーム同期中は前記第3の計数値を前記第2のカウン
    タに数えさせ、フレーム同期中に前記疑似同期状態が発
    生した後は前記同期情報の位置が1フレーム前の前記同
    期情報の位置と一致したとき前記第3の計数値をクリア
    する第2のカウンタ制御部と、 前記第2のカウンタで数えられた前記第3の計数値と前
    記前方保護段数とが一致したとき前記非同期確定パルス
    を出力する第2の排他的論理和回路とを備えることを特
    徴とする伝送データフレーム同期回路。
  5. 【請求項5】 フレームの区切りを示す同期情報の位置
    を1フレーム毎に保持する手順と、 フレーム非同期中に前記同期情報を検出したフレームの
    数を計数し、この第1の計数値が予め設定された第1の
    後方保護段数に達したときにフレーム同期を確立する非
    同期中の後方保護段数処理手順と、 フレーム同期中に前記同期情報の位置が1フレーム前の
    前記同期情報の位置と一致しない疑似同期状態が発生し
    た後に、前記同期情報を検出したフレームの数を計数
    し、この第2の計数値が予め設定された第2の後方保護
    段数に達したときにフレーム同期を確立する疑似同期中
    の後方保護段数処理手順と、 フレーム同期中に前記同期情報の位置が1フレーム前の
    前記同期情報の位置と一致しないフレームの数を計数
    し、この第3の計数値が予め設定された前方保護段数に
    達したときにフレーム非同期を確立する同期中の前方保
    護段数処理手順と、 フレーム同期中に前記疑似同期状態が発生した後に、前
    記同期情報の位置が1フレーム前の前記同期情報の位置
    と一致したとき前記第3の計数値をクリアする疑似同期
    中の前方保護段数処理手順とを実行することを特徴とす
    る伝送データフレーム同期方法。
  6. 【請求項6】 請求項5記載の伝送データフレーム同期
    方法において、 フレーム同期が確立したとき、入力されたデータのうち
    出力すべきデータの先頭位置を前記保持された同期情報
    の位置に基づいて決定し、決定した先頭位置から前記デ
    ータの出力を開始するデータ出力位置決定手順を実行す
    ることを特徴とする伝送データフレーム同期方法。
  7. 【請求項7】 請求項5記載の伝送データフレーム同期
    方法において、 前記非同期中の後方保護段数処理手順で用いる第1の後
    方保護段数と前記疑似同期中の後方保護段数処理手順で
    用いる第2の後方保護段数をそれぞれ独立に設定するこ
    とを特徴とする伝送データフレーム同期方法。
JP2002027874A 2002-02-05 2002-02-05 伝送データフレーム同期回路及び伝送データフレーム同期方法 Expired - Fee Related JP3565206B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002027874A JP3565206B2 (ja) 2002-02-05 2002-02-05 伝送データフレーム同期回路及び伝送データフレーム同期方法
EP03737452A EP1480370B1 (en) 2002-02-05 2003-01-31 Transmission data frame synchronization method and transmission data frame synchronization circuit
PCT/JP2003/000983 WO2003067806A1 (fr) 2002-02-05 2003-01-31 Procede et circuit de synchronisation de trame de donnees de transmission
DE60321663T DE60321663D1 (de) 2002-02-05 2003-01-31 Übertragungsdatenrahmensynchronisationsverfahren und übertragungsdatenrahmensynchronisationsschaltung
NO20043690A NO334476B1 (no) 2002-02-05 2004-09-03 Fremgangsmåte ved synkronisering av datarammer for overføring og tilsvarende krets

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002027874A JP3565206B2 (ja) 2002-02-05 2002-02-05 伝送データフレーム同期回路及び伝送データフレーム同期方法

Publications (2)

Publication Number Publication Date
JP2003229842A true JP2003229842A (ja) 2003-08-15
JP3565206B2 JP3565206B2 (ja) 2004-09-15

Family

ID=27677847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002027874A Expired - Fee Related JP3565206B2 (ja) 2002-02-05 2002-02-05 伝送データフレーム同期回路及び伝送データフレーム同期方法

Country Status (5)

Country Link
EP (1) EP1480370B1 (ja)
JP (1) JP3565206B2 (ja)
DE (1) DE60321663D1 (ja)
NO (1) NO334476B1 (ja)
WO (1) WO2003067806A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2896368B1 (fr) * 2006-01-18 2008-03-14 Atmel Corp Appareil pour ameliorer l'efficacite du microprogramme pour une interface serie multitrame

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1301260C (en) * 1988-01-21 1992-05-19 Norio Yoshida Synchronizer for establishing synchronization between data and clock signals
JPH0568030A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 同期回路
JPH07250056A (ja) * 1994-03-09 1995-09-26 Toshiba Corp フレーム同期回路
JP2748912B2 (ja) * 1995-12-26 1998-05-13 日本電気株式会社 フレーム同期回路
JP3098503B2 (ja) * 1998-11-30 2000-10-16 宮城日本電気株式会社 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体
JP3641411B2 (ja) * 2000-05-29 2005-04-20 日本電気エンジニアリング株式会社 フレーム同期回路

Also Published As

Publication number Publication date
NO20043690L (no) 2004-09-03
EP1480370A4 (en) 2006-07-05
EP1480370A1 (en) 2004-11-24
NO334476B1 (no) 2014-03-17
DE60321663D1 (de) 2008-07-31
EP1480370B1 (en) 2008-06-18
WO2003067806A1 (fr) 2003-08-14
JP3565206B2 (ja) 2004-09-15

Similar Documents

Publication Publication Date Title
JPH0637746A (ja) フレーム同期制御方式
JP2001094542A (ja) フレーム同期回路
JP2003229842A (ja) 伝送データフレーム同期回路及び伝送データフレーム同期方法
JP2959520B2 (ja) 同期保護装置
JPH09149015A (ja) クロック位相調整回路
JP2944319B2 (ja) 並列展開型フレーム同期方式
JPH06164572A (ja) フレーム同期回路およびフレーム同期方法
JPH07131435A (ja) Apsチャネル取り込み回路
JPH07250056A (ja) フレーム同期回路
JPH07250055A (ja) フレーム同期回路
JPH042234A (ja) フレーム同期方式
JP2526705B2 (ja) フレ―ム同期保護装置
JP2862926B2 (ja) フレーム同期保護回路
JP2762855B2 (ja) フレーム同期保護回路
JPH11150528A (ja) パリティ演算回路
JP2680962B2 (ja) フレーム同期回路
JPH0993239A (ja) バーストフレーム同期回路
JP3449231B2 (ja) シリアルデータ監視装置
JPH04245734A (ja) 同期回路
JP2874632B2 (ja) クロック切替回路
JPH0630479B2 (ja) フレ−ム同期方式
JPH04120929A (ja) ディジタルデータ伝送同期回路
JPH05304522A (ja) 同期検出制御装置
JP2001086108A (ja) 同期検出方式
JPH04239832A (ja) フレーム同期回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees