JPH07250055A - フレーム同期回路 - Google Patents

フレーム同期回路

Info

Publication number
JPH07250055A
JPH07250055A JP6038044A JP3804494A JPH07250055A JP H07250055 A JPH07250055 A JP H07250055A JP 6038044 A JP6038044 A JP 6038044A JP 3804494 A JP3804494 A JP 3804494A JP H07250055 A JPH07250055 A JP H07250055A
Authority
JP
Japan
Prior art keywords
synchronization
level
circuit
output
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6038044A
Other languages
English (en)
Inventor
Masahiko Onishi
賢彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6038044A priority Critical patent/JPH07250055A/ja
Publication of JPH07250055A publication Critical patent/JPH07250055A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【目的】擬似同期状態を検出して同期はずれ状態に設定
できるようにする。 【構成】パターン検出回路1でフレームカウンタ2から
のタイミング信号に基づき入力データ信号をフレーム同
期パターンと比較して一致、不一致を判定し、同期保護
回路3において、後方保護用カウンタ32で一致判定が
規定回数連続することを検出し、前方保護用カウンタ3
1で不一致判定が規定回数連続することを検出し、各検
出出力でフリップフロップ33のセット、リセットを行
って同期状態信号を生成する。この構成に対し、擬似同
期判定回路4において、後方保護カウンタ32の検出出
力がなくなってから一定時間経過後に擬似同期検出パル
スを出力させ、このパルスによってフリップフロップ3
3をリセットすることで、同期状態信号を強制的に同期
はずれレベルに切替制御するようにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、フレーム化されたデ
ジタルデータを伝送するデジタル伝送システムに用いら
れ、特に受信時のフレーム処理に必要なフレーム同期信
号を得るフレーム同期回路に関する。
【0002】
【従来の技術】周知のように、デジタル伝送システムに
あっては、フレームを構成して伝送する場合、受信側で
フレーム同期をとる必要がある。この方法として、一般
的には伝送信号にフレーム先頭にフレーム同期パターン
を付加しておき、受信側のフレーム同期回路でこれを検
出することでフレーム同期信号を生成し、このフレーム
同期信号に基づきデータ処理を実行させるようにしてい
る。
【0003】この際、フレーム同期パターンの誤検出に
よる誤った同期状態あるいは同期はずれ状態を防ぐため
に、フレーム同期パターンを検出してもすぐに同期状態
と判定せずに一定回数続くことを確認してから同期状態
と判定したり(後方保護)、フレーム同期パターンが検
出されなくなってもすぐに同期はずれ状態と判定せず
に、一定回数続いてから同期はずれ状態と判定する(前
方保護)ようにしている。
【0004】従来のフレーム同期回路の構成例を図7に
示す。図7において、伝送されてきたデータ信号はフレ
ーム同期パターン検出回路1に供給される。このフレー
ム同期パターン検出回路1は、フレームカウンタ2で生
成されるタイミング信号に従って、予め与えられたフレ
ーム同期パターンを入力データ信号と比較し、一致した
場合には一致パルスを、不一致の場合には不一致パルス
を別々の系統に出力する。これらのパルス信号は同期保
護回路3に供給される。
【0005】同期保護回路3は、具体的には、前方保護
用カウンタ31、後方保護用カウンタ32及び同期状態
信号生成用フリップフロップ33を備える。前方保護用
カウンタ31は不一致パルスによりカウントアップし、
一致パルスによりリセットされ、規定カウント数N以上
で同期はずれと判定して出力信号をハイレベルとする
(以下、同期はずれ判定信号と称する)。また、後方保
護用カウンタ32は一致パルスによりカウントアップ
し、不一致パルスによりリセットされ、規定カウント数
Mで同期と判定して出力信号をハイレベルとする(以下
同期判定信号と称する)。フリップフロップ33は同期
判定信号でセットされ、同期はずれ判定信号でリセット
され、そのQ出力は同期状態信号(ハイレベルで同期、
ローレベルで同期はずれ)として出力される。
【0006】上記同期状態信号はフレームカウンタ2に
供給される。このフレームカウンタ2は同期レベルの同
期状態信号を受けているときはフレーム周期でタイミン
グ信号を出力し、それ以外ではハンティング期間とし
て、同期クロックを入力する毎にタイミング信号を出力
する。
【0007】ところで、伝送内容によっては、データ信
号中にフレーム同期パターンと全く同じパターン(以
下、擬似同期パターンと称する)がフレーム周期で時々
現れることがある。このようなデータ信号が上記フレー
ム同期回路に入力されると、例えば入力信号断からの復
帰時等で同期確立になっていた場合、フレーム同期パタ
ーン検出回路1で擬似同期パターンをフレーム同期パタ
ーンとして検出してしまう。
【0008】このとき、フレーム同期パターン検出回路
1からは、一致パルスと不一致パルスがほとんど交互に
繰り返し出力される。このため、同期保護回路3の前方
保護用カウンタ32はカウント値が規定数に達する前に
リセットされてしまい、フリップフロップ33をリセッ
トすることができない。よって、フレーム同期がとれて
いないにもかかわらず、同期状態信号がハイレベルのま
まとなって同期確立と判定され、擬似同期状態に陥って
しまう。このような状態でフレーム同期処理を実行すれ
ば、当然のことながら誤ったデータ処理が行われること
になる。
【0009】
【発明が解決しようとする課題】以上述べたように、従
来のフレーム同期回路では、入力データ信号にフレーム
同期パターンと全く同じ擬似同期パターンがフレーム周
期で時々現れたりすると、前方保護状態から抜け出せな
くなって擬似同期状態に陥ってしまう。
【0010】この発明は上記の課題を解決するためにな
されたもので、擬似同期状態を検出して同期はずれと判
定し、正しいフレーム同期パターンの検出が可能なフレ
ーム同期回路を提供することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、フレーム毎にフレーム同期パターンが付
加されたデータ信号とこのデータ信号の同期クロックと
を入力し、前記データ信号からフレーム同期パターンを
検出し、この検出タイミングでデータ信号処理のフレー
ム同期をとるフレーム同期回路において、前記データ信
号を入力して比較制御信号の入力タイミングでフレーム
同期パターンと比較し、一致、不一致を判定出力するフ
レーム同期パターン検出回路と、この回路で一致判定が
規定回数連続することを検出する後方保護手段、不一致
判定が規定回数連続することを検出する前方保護手段、
前記後方保護手段の検出出力で同期レベル、前記前方保
護手段の検出出力で同期はずれレベルとする同期状態信
号生成手段を備える同期保護回路と、前記データ信号の
同期クロックをカウントし、前記同期保護回路から同期
レベルの同期状態信号が出力されるときカウント値がフ
レームデータ数となった時点で、同期はずれレベルの同
期状態信号が出力されるとき同期クロックのカウント毎
に前記比較制御信号を生成するフレームカウンタと、前
記後方保護手段の検出出力がなくなってから一定時間経
過後に擬似同期検出信号を出力する擬似同期判定回路
と、この擬似同期判定回路の出力によって前記同期状態
信号生成手段の出力レベルを強制的に同期はずれレベル
に切替制御するレベル制御手段とを具備して構成され
る。
【0012】前記後方保護手段は、その検出出力を、一
致判定が規定回数連続しているとき第1のレベル、連続
しないとき第2のレベルとするとき、前記擬似同期判定
回路は、前記後方保護手段の検出出力を積分処理する積
分回路と、この積分回路の出力レベルを基準レベルと比
較するレベル比較器と、このレベル比較器の比較結果が
反転したとき擬似同期検出パルスを発生するパルス発生
手段とを備えることを第1の特徴とする。
【0013】あるいは、前記後方保護手段の検出出力を
基準レベルと比較するレベル比較器と、このレベル比較
器の比較結果が反転してから一定時間経過するまでに元
に戻らないとき擬似同期検出パルスを発生するパルス発
生手段とを備えることを第2の特徴とする。
【0014】
【作用】上記構成によるフレーム同期回路では、フレー
ム同期パターン検出回路にて比較制御信号の入力タイミ
ングで入力データ信号をフレーム同期パターンと比較し
て一致、不一致を判定し、同期保護回路の後方保護手段
で一致判定が規定回数連続することを検出し、前方保護
手段で不一致判定が規定回数連続することを検出し、両
検出出力に基づき同期状態信号を生成する。上記比較制
御信号は、フレームカウンタにおいて、同期保護回路か
ら同期レベルの同期状態信号が出力されるときは同期ク
ロックのカウント値がフレームデータ数となった時点
で、それ以外では同期クロックのカウント毎に生成され
る。ここで、擬似同期状態になると、上記後方保護手段
の検出出力がなくなる。そこで、擬似同期判定回路にお
いて、後方保護手段の検出出力がなくなってから一定時
間経過後に擬似同期検出信号を出力させ、この信号によ
って同期状態信号を強制的に同期はずれレベルに切替制
御するようにしている。
【0015】上記擬似同期判定回路において、第1の特
徴とする構成は積分回路を利用したアナログ処理、第2
の特徴とする構成はカウンタ等を利用したデジタル処理
で実現しようとするものである。
【0016】
【実施例】以下、図面を参照してこの発明の実施例を詳
細に説明する。但し、図1において、図7と同一部分に
は同一符号を付して示し、ここでは異なる部分を中心に
述べる。
【0017】図1はこの発明に係るフレーム同期回路の
構成を示すもので、図中4は擬似同期判定回路4であ
る。この回路4は後方保護用カウンタ32の出力レベル
が一定期間以上ハイレベルにならないとき擬似同期状態
と判定し、擬似同期検出パルスを出力する。このパルス
は同期保護回路3の内部に設けられたORゲート34を
介してフリップフロップ33のリセット端子Rに供給さ
れる。尚、前方保護用カウンタ31の出力も上記ORゲ
ート34を介してフリップフロップ33のリセット端子
Rに供給されるようになっている。
【0018】上記擬似同期判定回路4の具体的な構成を
図2に示す。図2において、後方保護用カウンタ32の
出力信号は抵抗R1及びコンデンサC1による積分回路
41で積分出力され、レベル比較器42にて基準レベル
VTHと比較される。このレベル比較器42は積分回路4
1の出力レベルが基準レベルVTH以下になるときローか
らハイへ、積分回路41の出力レベルが基準レベルVTH
以上になるときハイからローへ出力レベルを切替える。
【0019】このレベル比較器42の出力はパルス発生
用フリップフロップ43のD端子に供給される。このフ
リップフロップ43はQ端子とR端子が接続されてお
り、D端子の入力がローからハイに切り替わるとQ出力
を立ち上げ、この立上がりによりリセットがかかり、Q
出力を立ち下げ、これによって1個のパルスを生成出力
する。このパルスは上述の擬似同期検出パルスとしてO
Rゲート34を介してフリップフロップ33のリセット
端子Rに送られる。
【0020】上記構成において、以下、図3乃至図5を
参照してその動作を説明する。尚、各図において、
(a)は入力データ信号、(b)は前方保護用カウンタ
31の出力、(c)は後方保護用カウンタ32の出力、
(d)は積分回路41の出力及び基準レベルVTH、
(e)は擬似同期判定回路4の出力、(f)は同期状態
信号のタイミング波形を示している。また、各図(a)
のFはフレーム同期パターンを示しており、図3(a)
の斜線部分は擬似同期パターンを示している。さらに、
ここでは前方保護用カウンタ31の規定カウント数Mを
「3」、後方保護用カウンタ32の規定カウント数を
「2」として説明する。
【0021】図3は擬似同期状態を検出して同期はずれ
の状態に切替わる様子を示すものである。擬似同期状態
では、図3(a)に示すように、データ信号の擬似同期
パターンによって同期が確立している。擬似同期パター
ンは前述のようにフレーム周期で時々現れる。このた
め、フレーム同期パターン検出回路1からは一致パル
ス、不一致パルスが共に数回連続して発生しないことが
多く、いったん擬似同期状態になると、前方保護用カウ
ンタ31は擬似同期パターンの一致パルスによりリセッ
トがかかってしまい、図3(b)に示すように同期はず
れ判定信号(フリップフロップ33のリセット信号)を
出力せず、同期状態信号は図3(f)に示すようにハイ
レベル「1」、すなわち同期レベルを維持する。
【0022】一方、後方保護用カウンタ32は、図3
(c)に示すように、擬似同期状態移行時に、2回続け
て一致パルスをカウントできなかった時点で出力をハイ
レベル「1」からローレベル「0」に反転する。これ以
降、カウンタ32の出力は擬似同期状態から抜け出さな
い限り元には戻らない。
【0023】この後方保護用カウンタ32の出力変化を
受けて、擬似同期判定回路4の積分回路41の出力は、
図3(d)に示すようにカウンタ出力変化点から次第に
レベルが下がり、基準レベルVTH以下となる。このた
め、レベル比較器42の出力がローからハイに切り替わ
り、フリップフロップ43から図3(e)に示す擬似同
期検出パルスが出力される。このパルスはORゲート3
4を介してフリップフロップ33のリセット端子Rに送
られ、当該フリップフロップ33をリセットする。これ
によって同期状態信号は図3(f)に示すようにローレ
ベル「0」、すなわち同期はずれレベルに反転される。
【0024】図4は同期はずれの状態からフレーム同期
パターンを検出して同期確立の状態に切替わる様子を示
すものである。まず、同期はずれの状態ではフレーム同
期パターンのハンティングがなされており、この期間は
フレーム同期パターン検出回路1から不一致パルスが連
続して出力され、前方保護用カウンタ31の出力は図4
(b)に示すようにハイレベル「1」に、後方保護用カ
ウンタ32の出力は図4(c)に示すようにローレベル
「0」になっている。勿論、同期状態信号は図4(f)
に示すようにローレベル「0」になっている。
【0025】ここで、図4(a)に示す正規のフレーム
同期パターンFが検出されると、前方保護用カウンタ3
1の出力がローレベル「0」に反転する。これにより、
フリップフロップ33のリセットが解除される。続いて
次のフレーム同期パターンFが検出されると、後方保護
用カウンタ32の出力がハイレベル「1」に反転する。
これにより、フリップフロップ33のセット入力が立上
がり、同期状態信号はハイレベル「1」、すなわち同期
レベルに反転され、これによって同期確立状態となる。
【0026】このとき、この後方保護用カウンタ32の
出力変化を受けて、擬似同期判定回路4の積分回路41
の出力は、図3(d)に示すようにカウンタ出力変化点
から次第にレベルが増大し、基準レベルVTHを越えるよ
うになる。しかしながら、レベル比較器42の出力がハ
イからローに切り替わるため、フリップフロップ43か
らは図3(e)に示すように擬似同期検出パルスが出力
されない。よって、フリップフロップ33はリセットさ
れず、同期状態信号をハイレベル「1」に維持する。
【0027】図5は同期確立の状態から同期はずれの状
態に切替わる様子を示すものである。まず、同期確立の
状態では、前方保護用カウンタ31は一致パルスにより
リセットがかかっているため、その出力は図5(b)に
示すようにローレベル「0」となっている。また、後方
保護用カウンタ32は一致パルスのカウントアップによ
り規定カウント数2以上となっており、その出力は図5
(c)に示すようにハイレベル「1」となっている。勿
論、同期状態信号はハイレベル、すなわち同期レベルを
維持している。
【0028】ここで、例えば図5(a)に示すようにフ
レーム同期パターンがなくなった場合、後方保護用カウ
ンタ32は不一致パルスによりリセットされ、その出力
は図5(c)に示すようにローレベル「0」に反転され
る。この時点で前方保護状態に入る。また、前方保護用
カウンタ31は連続して送られてくる不一致パルスをカ
ウントし、図5(b)に示すように、その出力は規定カ
ウント数「3」となった時点でハイレベル「1」に反転
される。このため、フリップフロップ33にリセットが
かかり、同期状態信号はローレベル「0」、すなわち同
期はずれレベルに反転される。
【0029】一方、擬似同期判定回路4では、後方保護
用カウンタ32の出力変化を受けて、積分回路41の出
力レベルが図5(d)に示すように次第に低下し、図5
(e)に示すように基準レベルVTH以下になった時点で
擬似同期検出パルスが出力される。ここで、積分回路4
1の時定数を大きくとって、擬似同期検出パルスの出力
位置を前方保護が完全に解除された位置にくるように設
定する。これにより、擬似同期検出パルスが出力されて
も、既にフリップフロップ33はリセットされているた
め、制御動作に影響しないようになる。
【0030】したがって、上記構成によるフレーム同期
回路は、前方保護、後方保護の制御動作に影響すること
なく、擬似同期状態を確実に検出して同期はずれの制御
動作に移行させ、正しいフレーム同期パターンの検出処
理を実行することができる。
【0031】ところで、上記実施例では擬似同期判定に
積分回路を用いてアナログ処理を行っているが、図6に
示すような構成をとることによってデジタル処理で実現
できる。
【0032】図6において、後方保護用カウンタ32の
出力信号はレベル比較器44で直接基準レベルVTHと比
較される。このレベル比較器44はカウンタ出力レベル
が基準レベルVTH以下になるときローからハイへ、カウ
ンタ出力レベルが基準レベルVTH以上になるときハイか
らローへ出力レベルを切替える。
【0033】このレベル比較器44の出力はカウンタ4
5のスタート端子に供給されると共に、インバータ46
により反転されてカウンタ45のリセット端子(R)に
供給される。このカウンタ45はスタート端子の入力立
上がりによってシステムクロック(同期クロックでもよ
い)のカウントを開始し、リセットがかかるまでカウン
ト動作して、規定カウント数Pで擬似同期検出パルスを
1回だけ出力する。
【0034】すなわち、上記構成の擬似同期判定回路4
では、擬似同期状態になると、レベル比較器44で後方
保護用カウンタ32の出力がハイレベル「1」からロー
レベル「0」に切り替わったことを検出し、このタイミ
ングでカウンタ45のカウント動作を開始させる。ここ
で、一定時間内に後方保護用カウンタ32の出力が元の
レベル「1」に復帰しないと、カウンタ45は規定カウ
ント数に達して擬似同期検出パルスを出力する。これに
より、擬似同期状態から同期はずれの状態に切替えるこ
とができる。
【0035】カウンタ45は後方保護用カウンタ32の
出力がローレベル「0」からハイレベル「1」に切り替
わった時点で、インバータ46の反転出力によりリセッ
トされ、次の擬似同期判定の待機状態となる。
【0036】以上のように、この発明に係るフレーム同
期回路の擬似同期判定回路4は、アナログ処理にしろ、
デジタル処理にしろ、後方保護出力の立下がりから一定
時間内に元に戻らない場合に擬似同期状態と判定し、同
期状態信号を強制的に同期はずれレベルに切り替えるよ
うにしている。但し、その判定に要する時間は、前方保
護に要するフレーム数以上に設定する必要がある。尚、
この発明は上記実施例に限定されるものではなく、この
発明の要旨を逸脱しない範囲で種々変形しても、同様に
実施可能であることはいうまでもない。
【0037】
【発明の効果】以上のようにこの発明によれば、擬似同
期状態を検出して同期はずれと判定し、正しいフレーム
同期パターンの検出が可能なフレーム同期回路を提供す
ることができる。
【図面の簡単な説明】
【図1】この発明に係るフレーム同期回路の一実施例の
構成を示すブロック回路図である。
【図2】上記実施例の擬似同期判定回路の具体的な構成
を示すブロック回路図である。
【図3】上記実施例で、擬似同期状態から同期はずれの
状態に切替わる様子を示すタイミング波形図である。
【図4】上記実施例で、同期はずれの状態から同期が確
立する様子を示すタイミング波形図である。
【図5】上記実施例で、同期確立の状態から同期はずれ
の状態に切り替わる様子を示すタイミング波形図であ
る。
【図6】上記実施例の擬似同期判定回路の他の具体的な
構成を示すブロック回路図である。
【図7】従来のフレーム同期回路の構成を示すブロック
回路図である。
【符号の説明】
1…フレーム同期パターン検出回路、2…フレームカウ
ンタ、3…同期保護回路、31…前方保護用カウンタ、
32…後方保護用カウンタ、33…フリップフロップ、
34…ORゲート、4…擬似同期判定回路、41…積分
回路、42…レベル比較器、43…パルス発生用フリッ
プフロップ、44…レベル比較器、45…カウンタ、4
6…インバータ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】フレーム毎にフレーム同期パターンが付加
    されたデータ信号とこのデータ信号の同期クロックとを
    入力し、前記データ信号からフレーム同期パターンを検
    出し、この検出タイミングでデータ信号処理のフレーム
    同期をとるフレーム同期回路において、 前記データ信号を入力して比較制御信号の入力タイミン
    グでフレーム同期パターンと比較し、一致、不一致を判
    定出力するフレーム同期パターン検出回路と、 この回路で一致判定が規定回数連続することを検出する
    後方保護手段、不一致判定が規定回数連続することを検
    出する前方保護手段、前記後方保護手段の検出出力で同
    期レベル、前記前方保護手段の検出出力で同期はずれレ
    ベルとする同期状態信号生成手段を備える同期保護回路
    と、 前記データ信号の同期クロックをカウントし、前記同期
    保護回路から同期レベルの同期状態信号が出力されると
    きカウント値がフレームデータ数となった時点で、同期
    はずれレベルの同期状態信号が出力されるとき同期クロ
    ックのカウント毎に前記比較制御信号を生成するフレー
    ムカウンタと、 前記後方保護手段の検出出力がなくなってから一定時間
    経過後に擬似同期検出信号を出力する擬似同期判定回路
    と、 この擬似同期判定回路の出力によって前記同期状態信号
    生成手段の出力レベルを強制的に同期はずれレベルに切
    替制御するレベル制御手段とを具備するフレーム同期回
    路。
  2. 【請求項2】前記後方保護手段は、その検出出力を、一
    致判定が規定回数連続しているとき第1のレベル、連続
    しないとき第2のレベルとし、 前記擬似同期判定回路は、 前記後方保護手段の検出出力を積分処理する積分回路
    と、 この積分回路の出力レベルを基準レベルと比較するレベ
    ル比較器と、 このレベル比較器の比較結果が反転したとき擬似同期検
    出パルスを発生するパルス発生手段とを備えることを特
    徴とする請求項1記載のフレーム同期回路。
  3. 【請求項3】前記擬似同期判定回路は、前記後方保護手
    段の検出出力を基準レベルと比較するレベル比較器と、 このレベル比較器の比較結果が反転してから一定時間経
    過するまでに元に戻らないとき擬似同期検出パルスを発
    生するパルス発生手段とを備えることを特徴とする請求
    項1記載のフレーム同期回路。
JP6038044A 1994-03-09 1994-03-09 フレーム同期回路 Pending JPH07250055A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6038044A JPH07250055A (ja) 1994-03-09 1994-03-09 フレーム同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6038044A JPH07250055A (ja) 1994-03-09 1994-03-09 フレーム同期回路

Publications (1)

Publication Number Publication Date
JPH07250055A true JPH07250055A (ja) 1995-09-26

Family

ID=12514538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6038044A Pending JPH07250055A (ja) 1994-03-09 1994-03-09 フレーム同期回路

Country Status (1)

Country Link
JP (1) JPH07250055A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905941A1 (en) * 1997-02-13 1999-03-31 Ntt Mobile Communications Network Inc. Frame synchronizing circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905941A1 (en) * 1997-02-13 1999-03-31 Ntt Mobile Communications Network Inc. Frame synchronizing circuit
EP0905941A4 (en) * 1997-02-13 2004-10-27 Nippon Telegraph & Telephone FRAME SYNCHRONIZATION CIRCUIT

Similar Documents

Publication Publication Date Title
JPH07250055A (ja) フレーム同期回路
US5274676A (en) Multi-standard synchronizing signal recovery system
JPH07250056A (ja) フレーム同期回路
JP2959520B2 (ja) 同期保護装置
JP2525103B2 (ja) Fm多重放送受信機
JP3209741B2 (ja) 同期装置
JP3565206B2 (ja) 伝送データフレーム同期回路及び伝送データフレーム同期方法
JPH05252128A (ja) 時分割多重通信方式のフレーム同期方法
US5274452A (en) Horizontal synchronizing signal separator
EP0819352B1 (en) Vertical synchronisation signal detector
JPH09149015A (ja) クロック位相調整回路
JP2526705B2 (ja) フレ―ム同期保護装置
JP3319189B2 (ja) 走査線番号カウント回路
JPH05219040A (ja) 高速受信信号の位相調整回路
JP2684466B2 (ja) フレーム同期判定回路
JPH073703Y2 (ja) マルチフレーム同期回路
JP2874632B2 (ja) クロック切替回路
JP2982860B2 (ja) クロック抽出回路
JPH04134941A (ja) フレーム同期検出回路
JPS5936468B2 (ja) 同期回路
JP2002209264A (ja) 移動体端末及びその間欠受信方法
JPH0832573A (ja) フレーム同期保護回路
JPS62176234A (ja) フレ−ム同期保護方式
JPH11150528A (ja) パリティ演算回路
JPH0821923B2 (ja) 同期回路