JPH01258516A - マルチフレーム同期回路 - Google Patents

マルチフレーム同期回路

Info

Publication number
JPH01258516A
JPH01258516A JP63086340A JP8634088A JPH01258516A JP H01258516 A JPH01258516 A JP H01258516A JP 63086340 A JP63086340 A JP 63086340A JP 8634088 A JP8634088 A JP 8634088A JP H01258516 A JPH01258516 A JP H01258516A
Authority
JP
Japan
Prior art keywords
circuit
frame
signal
synchronization
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63086340A
Other languages
English (en)
Inventor
Shinichi Kosuda
小須田 伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63086340A priority Critical patent/JPH01258516A/ja
Publication of JPH01258516A publication Critical patent/JPH01258516A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 この発明は、ディジタル多重伝送装置におけるマルチフ
レーム同期回路に関するものである。
〔従来の技術〕
第5図は従来のマルチフレーム同期回路の構成をブロッ
クで示した図である。図において、(1)は受信伝送路
信号(a)のフレーム同期をとると供にマルチフレーム
パルス検出信号(C)を生成するフレーム同期回路、(
2)はフレーム同期がとられたデータ列(b)からマル
チフレームパルス検出信号(C)によりマルチフレーム
パルス信号(e)を検出するマルチフレームパルス検出
回路、(3)はすセット信号(j)により初期化されカ
ウントパルス(d) によりマルチフレームを計数しリ
ファレンスパルス信号(f)を出力するマルチフレーム
カウンタ回路、(4)は受信伝送路信号(a)  とマ
ルチフレームカウンタ回路(3)のマルチフレーム位相
を比較する一致検出回路、(5)は一致検出回路(4)
からの一致パルス信号(g)と不一致パルス信号(h)
よりマルチフレーム同期確立状態、マルチフレーム同期
はずれ状態を判定しマルチフレーム同期はずれ信号(i
)を出力するマルチフレーム同期保護回路、(6) は
マルチフレーム同期はずれ信号(i)によりマルチフレ
ームパルス信号(e)とリファレンスパルス信号(f)
の一方を選択し、リセット信号(J)として出力する選
択回路、(7)はマルチフレーム同期保護回路(5)に
おいてマルチフレーム同期はずれ状態と判定されたとき
カウントパルス(d)を停止して同期引込み動作を行わ
せるゲート回路である。
第6図は第5図の動作波形図で、1マルチフレームが4
フレームで構成され、マルチフレーム同期保護段数が前
方3段、後方1段の場合について表わしている。第6図
中(a)〜(J)は第5図中の(a)〜(j)の波形を
示す。
次に動作について説明する。
伝送路からの受信伝送路信号(a)はフレーム同期回路
(1)でフレーム同期がとられマルチフレームパルス検
出回路(2)に加えられる。マルチフレームパルス検出
回路(2)はフレーム同期回路(1)からのマルチフレ
ームパルス検出信号(C)によりフレーム同期がとられ
たデータ列(b)からマルチフレームパルス信号(e)
を検出し、一致検出回路(4)と選択回路(6)に加え
る。マルチフレームカウンタ回路(3)は、選択回路(
6)からのリセット信号(j)により初期化され、ゲー
ト回路(7)からのカウントパルス(d)を数えること
により1マルチフレーム毎にリファレンスパルス信号(
f)を一致検出回路(4)および選択回路(6)に出力
する。一致検出回路(4)はマルチフレームパルス信号
(e) とリファレンスパルス信号(f)を比較するこ
とにより、受信伝送路信号(a)  とマルチフレーム
カウンタ回路(3)のマルチフレーム位相を比較し、両
者が一致している場合は一致パルス信号(g)を、また
ずれている場合は不一致パルス信号(h)をマルチフレ
ーム同期保護回路(5)に加える。マルチフレーム同期
保護回路(5)では、一致検出回路(4)からの一致パ
ルス信号(g) と不一致パルス信号(h)を数え、マ
ルチフレーム同期確立状態、マルチフレーム同期はずれ
状態を判定する。選択回路(6)は、マルチフレーム同
期保護回路(5)からのマルチフレーム同期判定信号(
i)により、同期確立状態のときはリファレンスパルス
信号(f)を、同期はずれ状態のときはマルチフレーム
パルス信号(e)を選択し、リセット信号(j) とし
てマルチフレームカウンタ回路(3)に加える。
マルチフレーム同期保護回路(5)でマルチフレーム同
期はずれ状態と判定するとマルチフレーム同期はずれ信
号(i)によりゲート回路(7)を閉じカウントパルス
(d)を停止することでマルチフレームカウンタ回路(
3)のカウントが止まる。再びマルチフレームパルスが
検出されると一致検出回路(4)から一致パルス信号(
g)が出力され、マルチフレーム同期保護回路(5)で
マルチフレーム同期確立状態となり、ゲート回路(7)
を開くことによりマルチフレームカウンタ回路(3)の
カウントを再開する。
〔発明が解決しようとする課題〕
従来のマルチフレーム同期回路は以上のように構成され
ているので、伝送路の障害によりフレーム同期がはずれ
た場合でも、マルチフレーム同期はずれ状態であること
を判定するには不一致パルス(h)の数が所定数になる
まで待たなければならないという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、フレーム同期がはずれた場合に、不一致パ
ルス(h)の数が所定数に達するのを待つことなく即時
にマルチフレーム同期はずれ状態であることを判定し、
直ちにマルチフレーム同期引込み動作に穆ることができ
るマルチフレーム同期回路を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係るマルチフレーム同期回路は、フレーム同
期回路において生成されるフレーム同期はずれ状態信号
をマルチフレーム同期保護回路に加えるようにしたもの
である。
〔作用〕
この発明におけるマルチフレーム同期保護回路は、フレ
ーム同期回路からのフレーム同期はずれ信号によって強
制的にマルチフレーム同期はずれ状態であることを判定
され、直ちに同期引込み動作に移ることを可能にする。
(実施例〕 以下、この発明の一実施例を図について説明する。第1
図は本実施例におけるマルチフレーム同期回路のブロッ
ク構成図、第2図は本実施例のフレーム同期回路のブロ
ック構成図である。
第1図において、(2)〜(4)、(6)、(7)は従
来の実施例と同様である。(1)は受信伝送路信号(a
)のフレーム同期をとると供にマルチフレームパルス検
出信号(c)とフレーム同期はずれ状態信号(k)を生
成するフレーム同期回路、(5)は−数構出回路(4)
からの一致パルス信号(g)と不一致パルス信号(h)
よりマルチフレーム同期確立状態、マルチフレーム同期
はずれ状態を判定し、また、フレーム同期回路(1)か
らのフレーム同期はずれ状態信号(k)により強制的に
マルチフレーム同期はずれ状態を判定しマルチフレーム
同期はずれ信号(i)を出力するマルチフレーム同期保
護回路である。
上記フレーム同期回路(1)は第2図に示すと、図にお
いて、(11)は受信伝送路信号をレベル変換するイン
タフェース回路、(12)はレベル変換された受信伝送
路信号(la)からクロック信号(lb)を作成するタ
イミング回路、(13)はフレームカウンタ回路、(1
4)は受信伝送路信号(a)とフレームカウンタ回路(
13)のフレーム位相を比較する一致検出回路、(15
)は−数構出回路(14)からの一致パルス(1d)と
不一致パルス(1e)より同期確立状態、同期はずれ状
態を判定しフレーム同期はずれ状態信号(k)を発生す
るフレーム同期保護回路、(16)はフレーム同期保護
回路(15)がフレーム同期はずれ状態を判定したとき
発生されるハンチングパルス(If)によりフレームカ
ウンタ回路(13)のカウントパルス(Ig)を停止し
て同期引込み動作を行わせるゲート回路である。
次に上記構成に係る本実施例の動作を第3図及び第4図
を参照して説明する。第3図は第1図の動作波形図で、
1マルチフレームが4フレームで構成され、フレーム同
期保護段数が前方3段、後方2段、マルチフレーム同期
保護段数が前方3段、後方1段の場合についてのもので
ある。第2図中(a)〜(k)は、第1図中の(a)〜
(k)の波形に相当する。
第4図は第2図の動作波形図で、(la)〜(Ig)、
(b)、(C)、(k)は第1図における同一場所の波
形を示す。
第1図に示すマルチフレーム同期回路の動作を説明する
前に、先ず第2図に示す本実施例のフレーム同期回路(
IA)の動作について説明する。
伝送路からの受信伝送路信号(a)は、インクフェース
回路(11)でレベル変換されタイミング回路(12)
と−数構出回路(14)に加えられる。タイミング回路
(12)は、データ列(la)よりクロック信号(lb
)を作成しゲート回路(16)に加える。フレーム同期
確立状態ではクロック信号(1b)はゲート回路(16
)を通過し、そのままカウントパルス(Ig)になる。
フレームカウンタ回路(13)は、カウントパルス(1
g)を数えリファレンスパルス(1c)を−数構出回路
(14)に加える。またフレームカウンタ回路(13)
は、フレームの所定の位置に収容されているマルチフレ
ームビットを検出するマルチフレームパルス検出信号(
c)を出力する。−数構出回路(14)は受信データ列
(la)とリファレンスパルス(lc)とによりフレー
ム位相の比較を行い、受信伝送路信号(a)とフレーム
カウンタ回路(13)の認識しているフレーム位相が一
致している場合は一致パルス(ld)を、また両者のフ
レーム位相がずれている場合は不一致パルス(1e)を
フレーム同期保護回路(15)に加える。フレーム同期
保護回路(15)では、一致パルス(1d)および不一
致パルス(1e)を数えることにより、フレーム同期確
立状態、フレーム同期はずれ状態を判定する。フレーム
同期保護回路(15)は、フレーム同期はずれ状態と判
定するとフレーム同期はずれ状態信号(k)を出力する
とともに直ちにハンチングパルス(If)をゲート回路
(16)に送出してカウントパルス(1g)を停止する
フレームカウンタ回路(13)は、カウントパルス(I
g)が停止したことで、リファレンスパルス(lc)を
連続して出力するため、−数構出回路(14)では受信
伝送路信号(a)のフレーム位相が1ビツトずつ検索さ
れる。一致したと思われるフレーム位相があられれると
一致パルス(ld)がフレーム同期保護回路(15)に
加えられ、ハンチングパルス(1f)の送出をやめるこ
とによりカウントパルス(1g)を再送出してフレーム
カウンタ回路(13)のカウントを再開する。フレーム
同期保護回路(15)は、一致パルス(1d)が所定数
に達するとフレーム同期確立状態と判定し、フレーム同
期はずれ状態信号(k)の出力を解除する。
以上説明したようにマルチフレーム同期はずれ状態信号
を出力するフレーム同期回路(IA)で、伝送路からの
受信伝送路信号(a)はフレーム同期がとられマルチフ
レームパルス検出回路(2)に加えられる。マルチフレ
ームパルス検出回路(2)は、フレーム同期回路(1)
からのマルチフレームパルス検出信号(C) により、
フレーム同期がとられたデータ列(b)からマルチフレ
ームパルス信号(e)を検出し、−数構出回路(4)と
選択回路(6)に加える。マルチフレームカウンタ回路
(3)は、選択回路(6)からのリセット信号(J)に
より初期化され、ゲート回路(7)からのカウントパル
ス(d)を数えることによりリファレンスパルス信号(
f)を生成し、−数構出回路(4)と選択回路(6)に
出力する。−数構出回路(4)はマルチフレームパルス
信号(e) とリファレンスパルス信号(f)を比較す
ることにより、受信伝送路信号(a) とマルチフレー
ムカウンタ回路(3)のマルチフレーム位相を比較し、
両者が一致している場合は一致パルス信号(g)を、ま
た、ずれている場合には不一致パルス信号(h)をマル
チフレーム同期保護回路(5)に加える。マルチフレー
ム同期保護回路(5)では、−数構出回路(4)からの
一致パルス信号(g)が所定数に達した場合はマルチフ
レーム同期確立状態と判定し、不一致パルス信号(h)
が所定数に達した場合、及びフレーム同期回路(1)か
らフレーム同期はずれ状態信号(k)が加えられた場合
はマルチフレーム同期はずれ状態と判定し、後者の場合
にマルチフレーム同期はずれ状態信号(i)を選択回路
(6)とゲート回路(7)に加える。
マルチフレーム同期保護回路(5)でマルチフレーム同
期はずれ状態と判定され、マルチフレーム同期はずれ状
態信号(i)が出力されるとゲート回路(7)が閉じら
れ、カウントパルス(d)を禁止することでマルチフレ
ームカウンタ回路(3)のカウンタが停止され、また、
選択回路(6) はマルチフレームパルス信号(e)の
待ち状態になる。マルチフレームパルス検出回路(3)
で再びマルチフレームパルス信号(e)が検出されると
マルチフレームカウンタ回路(3)はリセットされ、ま
た、−数構出回路(4)から一致パルス信号(g)が出
力される。−数構出回路(4)から一致パルス信号(g
)がマルチフレーム同期保護回路(5)に加えられると
、マルチフレーム同期確立状態に戻り、ゲート回路(7
)が開かれマルチフレームカウンタ回路(3)のカウン
トが再開される。また、選択回路(6)は、マルチフレ
ームカウンタ回路(3)からのリファレンスパルス信号
(f)を選択するようになり、1マルチフレーム毎にリ
セット信号(j)をマルチフレームカウンタ回路(3)
に加える様になる。
なお、上記実施例では、フレーム同期回路(IA)から
のマルチフレームパルス検出信号(C)によりフレーム
同期がとられたデータ列(b)からマルチフレームパル
ス信号(e)を検出し一致検出回路(4)に加え、リフ
ァレンスパルス信号(f)  と比較する場合について
示したが、フレーム同期がとられたデータ列(b)を直
接、−数構出回路(4)に加え、リファレンスパルス信
号(f)と比較する構成にしても上記実施例と同様の効
果を奏する。また、上記実施例ではマルチフレーム同期
保護を行う場合について説明したが、マルチフレーム同
期保護をとらない場合、つまりマルチフレーム同期保護
回路(5)を持たない場合も本発明の範鴫にある。
さらに、上記実施例では、マルチフレーム同期はずれ状
態信号(i)でゲート回路(7)を閉じ、マルチフレー
ムカウンタ回路(3)のカウントを停止する場合につい
て示したが、マルチフレーム同期はずれ状態信号(1)
を直接マルチフレームカウンタ回路(3)のイネーブル
人力がディスエーブルになるように入力することで同期
引込み動作を行わせても上記実施例と同様の効果を奏す
る。
〔発明の効果〕
以上のように、この発明によれば、伝送路の異常などに
よりフレーム同期はずれ状態となった場合、直ちにマル
チフレーム同期引込み動作に移ることかできるように構
成したので、マルチフレーム同期はずれ状態の判定にか
かる前方保護時間の無駄を省けるマルチフレーム同期回
路が得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるマルチフレーム同期
回路のブロック構成図、第2図は第1図に示すフレーム
同期回路(IA)のブロック構成図、第3図は第1図に
示すマルチフレーム同期回路の動作波形図、第4図は第
2図に示すフレーム同期回路の動作波形図、第5図は従
来のマルチフレーム同期回路のブロック構成図、第6図
は第5図の動作波形図である。 図において、(IA)はフレーム同期回路、(2)はマ
ルチフレームパルス検出回路、(3)はマルチフレーム
カウンタ回路、(4)は−数構出回路、(5)はマルチ
フレーム同期保護回路、(6)は選択回路、(7)はゲ
ート回路である。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. マルチフレーム受信信号のフレーム同期を取り、同期化
    データ列を生成すると共に、マルチフレームパルス検出
    信号を出力するフレーム同期回路と、上記同期化データ
    列より上記マルチフレームパルス検出信号に基づきマル
    チフレームパルスを検出するマルチフレームパルス検出
    回路と、上記マルチフレームパルス検出信号を計数し、
    一定計数値毎にリファレンスパルス信号を出力するマル
    チフレームカウンタ回路と、上記マルチフレームパルス
    とリファレンスパルス信号の位相を比較し、位相の一致
    又は不一致に応じて一致パルスあるいは不一致パルスを
    出力する一致検出回路と、不一致パルスを計数し、計数
    値が一定値以上に達した時、上記マルチフレームカウン
    タ回路へ一致検出回路へのリファレンスパルス出力を停
    止するマルチフレーム同期保護回路とを備えたマルチフ
    レーム同期回路において、上記フレーム同期回路に、フ
    レーム同期はずれ状態を検出し検出信号を出力する手段
    を設けるとともに、上記マルチフレーム同期保護回路に
    上記検出信号に基づいて強制的にマルチフレーム同期は
    ずれを判定させ、マルチフレーム同期はずれ信号を出力
    する手段を備えたことを特徴とするマルチフレーム同期
    回路。
JP63086340A 1988-04-08 1988-04-08 マルチフレーム同期回路 Pending JPH01258516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63086340A JPH01258516A (ja) 1988-04-08 1988-04-08 マルチフレーム同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63086340A JPH01258516A (ja) 1988-04-08 1988-04-08 マルチフレーム同期回路

Publications (1)

Publication Number Publication Date
JPH01258516A true JPH01258516A (ja) 1989-10-16

Family

ID=13884123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63086340A Pending JPH01258516A (ja) 1988-04-08 1988-04-08 マルチフレーム同期回路

Country Status (1)

Country Link
JP (1) JPH01258516A (ja)

Similar Documents

Publication Publication Date Title
JPH03244235A (ja) フレーム同期回路
JP2000324116A (ja) フレーム同期方法およびフレーム同期回路
JPH01258516A (ja) マルチフレーム同期回路
US4394758A (en) Synchronizing unit for receiving section of PCM station
JP2526705B2 (ja) フレ―ム同期保護装置
US5459752A (en) Simple digital method for controlling digital signals to achieve synchronization
JP2716392B2 (ja) フレーム同期回路
US5099474A (en) Digital exchange and its control method
KR0137577B1 (ko) 가입자경보정보전송장치
KR940011488B1 (ko) 동기 신호 인출용 장치
JP2655457B2 (ja) フレーム同期保護回路
JP2948894B2 (ja) フレーム同期回路
JPH01236836A (ja) フレーム同期保護回路
JPH04142823A (ja) データ伝送方式
JP2697421B2 (ja) ディジタル伝送システムのフレーム同期回路
JP2705443B2 (ja) 送信フレームタイミング発生回路
JPS62120139A (ja) フレ−ム同期回路
JPH01103036A (ja) フレーム同期回路
JPH10290221A (ja) 同期保護装置
JPH07250056A (ja) フレーム同期回路
JPH03174828A (ja) フレーム同期回路
JPH0993239A (ja) バーストフレーム同期回路
JPS6248826A (ja) フレ−ム同期方式
JPH01291538A (ja) フレーム同期装置
JPH0115180B2 (ja)