JP2716392B2 - フレーム同期回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はフレーム同期回路に関
し、特に受信入力データ信号列の中に一定周期で含まれ
る特定のビットパターンを検出することによりフレーム
同期を確立する時分割多重通信におけるフレーム同期回
路に関する。

【０００２】

【従来の技術】従来のフレーム同期回路は、例えば田中
公男著「デジタル通信技術」（東海大学出版会，Ｐ７
６、図３．１２）に記載されたフレーム同期回路の基本
構成を示す図３を参照すると、第１の従来例のフレーム
同期回路は、入力端Ｙを介して入力される受信入力デー
タ信号列αからクロックを抽出してクロック信号βを出
力するクロック抽出回路３１と；クロック抽出回路３１
からのクロック受信βと後述するアンドゲート３７から
の出力信号γとの論理積をとってその結果をクロック信
号δとして出力するアンドゲート３２１と、アンドゲー
ト３２１からのクロック信号δにもとづいて受信入力デ
ータ信号列αのフレーム同期信号に同期したフレームパ
ルス信号εおよびε′を生成出力するフレームカウンタ
３２２とを有するハンティング回路３２と；フレームタ
ウンタ３２２から供給されるフレームパルス信号εのタ
イミングで入力端Ｙを介して入力される受信入力データ
信号列αのフレーム同期信号のパターンが送出側で挿入
されたフレームパターンと一致しているかどうかを検出
して一致していれば一致パルス信号ηを出力し一致して
いなければ不一致パルス信号θを出力するフレーム同期
パターン検出回路３３と；フレーム同期パターン検出回
路３３からの一致パルス信号ηとフレームカウンタ３２
２からのフレームパルス信号ε′との論理積をとってそ
の結果を一致パルス信号η′として出力するアンドゲー
ト３４と；フレーム同期パターン検出回路３３からの不
一致パルス信号θとフレームカウンタ３２２からのフレ
ームパルス信号ε′との論理積をとってその結果を不一
致パルス信号θ′として出力するアンドゲート３５と、
カウントアップ入力端Ａにアンドゲート３４から供給さ
れる一致パルス信号η′の一致パルスの入力数をカウン
トして所定数の一致パルスが入力されたときに出力を有
意信号としてのハイレベルにして後方保護の状態を解除
するとともにクリア入力端Ｂにアンドゲート４７から不
一致パルス信号θ′としての不一致パルスを供給された
ときにそれまでアンドゲート４６からカウントアップ入
力端Ａに供給されていた一致パルス信号η′の一致パル
スの入力カウント数の履歴をクリアして出力を有意信号
としてのロウレベルにして後方保護の状態にする後方保
護回路３６２と、カウントアップ入力端Ａにアンドゲー
ト４７から供給される不一致パルス信号θ′の不一致パ
ルスの入力数をカウントして所定数の不一致パルスが入
力されたときに出力を有意信号としてのハイレベルにし
て前方保護の状態を解除するとともにクリア入力端Ｂに
アンドゲート３４から一致パルス信号η′の一致パルス
を供給されたときにそれまでアンドゲート３５からカウ
ントアップ入力端Ａに供給されていた不一致パルス信号
θ′の不一致パルスの入力カウント数の履歴をクリアし
て出力を有意信号としてのロウレベルにして前方保護の
状態にする前方保護回路３６１と、前方保護回路３６１
出力から前方保護状態の有意信号としてのハイレベルの
信号をセット入力端Ｓに入力されたときに出力端Ｑから
の出力信号πを有意信号としてのハイレベルにするとと
もに後方保護回路３６２出力から後方保護状態の有意信
号としてのハイレベルの信号をリセット入力端Ｒに入力
されたときには出力端Ｑからの出力信号πを有意信号と
してのロウレベルにするＲ−Ｓフリップフロップ３６３
とを有する同期保護回路３６と；アンドゲート３５から
の不一致パルス信号θ′とＲ−Ｓフリップフロップ３６
３からの出力信号πとの論理積をとり出力信号γを出力
してアンドゲート３２１へ供給する前述のアンドゲート
３０とから構成される。

【０００３】次に動作について説明する。いま、初期状
態として図３におけるフレーム同期回路は同期状態にあ
ると考え、このとき、Ｒ−Ｓフリップフロップ３６３の
出力端Ｑは有意信号としてのロウレベル“０”であると
する。フレーム同期パターン検出回路３３は、フレーム
カウンタ３２２から供給されるフレームパルス信号εの
パルスが有意信号としてのハイレベル“１”となる時刻
の検定位置で受信入力データ信号列αのデータパターン
と予め内部に記憶されているフレームパターンとを比較
し、一致した場合は一致パルスηをハイレベルの“１”
として出力し、不一致の場合は不一致パルスθをハイレ
ベルの“１”として出力する。フレーム同期パターン検
出回路３３が不一致を検出して不一致パルス“１”を出
力するとこれを入力されるアンドゲート３４はフレーム
カウンタ３２２から供給されるフレームパルスε′との
論理積をとって不一致パルス信号θ′としてハイレベル
の“１”を出力する。

【０００４】前方保護回路３６１はカウントアップ入力
端Ａにアンドゲート３５から不一致パルス信号θ′を供
給されるとハイレベル“１”の不一致パルスの入力数を
カウントアップし、所定のＭ回連続して不一致パルスの
入力を検出すると、出力信号λをハイレベルの“１”に
してＲ−Ｓフリップフロップ３６３のセット入力端Ｓに
供給する。これによりＲ−Ｓフリップフロップ３６３の
出力端Ｑは一定のハイレベルの“１”となって同期はず
れ状態となる。このとき、アンドゲート３０はアンドゲ
ート３５から供給される不一致パルス信号θ′を不一致
パルス信号γとして出力し、アンドゲート３２１の反転
入力端へ供給する。これによりアンドゲート３２１はク
ロック抽出回路３１から供給されるクロック信号βを１
ビット禁止してクロック信号δとしてフレームカウンタ
２へ供給する。この結果、フレームカウンタ３２２が１
ビットの間止まり、フレーム同期パターン検出回路３３
は検出位置を１ビットシフトしてフレーム同期パターン
の検定を行う。この検定を一致パターンを検出するま
で、つまり一致パルス信号ηが出力されるまで繰り返
す。

【０００５】フレーム同期パターン検出回路３３が一致
パターンを検出して一致パルス信号ηを出力すると、ア
ンドゲート３５の出力は一定のロウレベルの“０”およ
びアンドゲート３０の出力も一定のロウレベルの“０”
となり、この結果アンドゲート３２１におけるクロック
禁止が解除される。そして、１フレーム後の次のフレー
ム検定位置において検定が行われる。

【０００６】次に、後方保護回路３６２はカウントアッ
プ入力端Ａにアンドゲート３４から一致パルス信号η′
を供給されるとハイレベル“１”の一致パルスの入力数
をカウントアップし、所定のＮ回連続して一致パルスの
入力を検出すると、出力信号μをハイレベルの“１”に
してＲ−Ｓフリップフロップ３６３のリセット入力端Ｒ
に供給する。これによりＲ−Ｓフリップフロップ３６３
の出力端Ｑは一定のロウレベルの“０”となって同期が
確立された状態となる。

【０００７】以上のような第１の従来例のフレーム同期
回路では、同期はずれ状態において、フレームの検定位
置で受信入力データ信号列αの中に真のフレーム同期信
号ではないフレーム同期信号と同一パターンの信号（以
下、擬似同期信号と呼称する）がＮ回連続して検出され
た場合でも同期が確立されたものとみなして、擬似同期
状態に陥る。従って、真の同期状態に復帰するまでには
相応の時間がかかるという問題点があった。

【０００８】このような第１の従来例の問題点を解決の
ための例えば第２の従来例のフレーム同期回路（特開平
４−３０４７２９号公報）では、図５を参照すると、入
力端Ｙを介して入力される受信入力データ信号列αから
クロックを抽出してクロック信号βを出力するクロック
抽出回路３１と；クロック抽出回路３１からのクロック
信号βと後述するアンドゲート３０からの出力信号γと
の論理積をとってその結果をクロック信号δとして出力
するアンドゲート３２１と、アンドゲート３２１からの
クロック信号δにもとづいて受信入力データ信号列αの
フレーム同期信号に同期したフレームパルス信号εおよ
びε′を生成出力するフレームカウンタ３２２とを有す
るハンティング回路３２と；フレームカウンタ３２２か
ら供給されるフレームパルス信号εのタイミングで入力
端Ｙを介して入力される受信入力データ信号列αのフレ
ーム同期信号のパターンが送出側で挿入されたフレーム
パターンと一致しているかどうかを検出して一致してい
れば一致パルス信号ηを出力し一致していなければ不一
致パルス信号θを出力するフレーム同期パターン検出回
路３３と；フレーム同期パターン検出回路３３からの一
致パルス信号ηとフレームカウンタ３２２からのフレー
ムパルス信号ε′との論理積をとってその結果を一致パ
ルス信号η′として出力するアンドゲート３４と；フレ
ーム同期パターン検出回路３３からの不一致パルス信号
θとフレームカウンタ３２２からのフレームパルス信号
ε′との論理積をとってその結果を不一致パルス信号
θ′として出力するアンドゲート３５と；入力端Ｙを介
して入力される受信入力データ信号列αの受信パリティ
を計算し予め記憶されている送信側で計算し挿入された
送信パリティと照合して不一致のときにパリティエラー
パルス信号ρを出力するパリティチェック回路３７と；
パリティチェック回路３７からのパリティエラーパルス
信号ρのエラーパルスの入力数を計数して所定数を越え
たときにパリティエラー検出信号τを出力するパリティ
エラー計数回路３８と；パリティエラー計数回路３８か
らのパリティエラー検出信号τと後述する同期保護回路
３６のＲ−Ｓフリップフロップ３６３からの出力信号π
との論理積をとってパリティエラー検出信号τ′として
出力するナンドゲート３９と；アンドゲート３４からの
一致パルス信号η′とナンドゲート３９からのパリティ
エラー検出信号τ′との論理積をとって一致パルス信号
η″として出力するアンドゲート４０と；カウントアッ
プ入力端Ａにアンドゲート４０から供給される一致パル
ス信号η″の一致パルスの入力数をカウントして所定数
の一致パルスが入力されたときに出力を有意信号として
のハイレベルにして後方保護の状態を解除するとともに
クリア入力端Ｂにアンドゲート３５から不一致パルス信
号θ′としての不一致パルスを供給されたときにそれま
でアンドゲート４０からカウントアップ入力端Ａに供給
されていた一致パルス信号η″の一致パルスの入力カウ
ント数の履歴をクリアして出力を有意信号としてのロウ
レベルにして後方保護の状態にする後方保護回路３６２
と、カウントアップ入力端Ａにアンドゲート３５から供
給される不一致パルス信号θ′の不一致パルスの入力数
をカウントして所定数の不一致パルスが入力されたとき
に出力を有意信号としてのハイレベルにして前方保護の
状態を解除するとともにクリア入力端Ｂにアンドゲート
４０から一致パルス信号η″の一致パルスを供給された
ときにそれまでアンドゲート３５からカウントアップ入
力端Ａに供給されていた不一致パルス信号θ′の不一致
パルスの入力カウント数の履歴をクリアして出力を有意
信号としてのロウレベルにして前方保護の状態にする前
方保護回路３６１と、前方保護回路３６１出力から前方
保護状態の有意信号としてのハイレベルの信号をセット
入力端Ｓに入力されたときに出力端Ｑからの出力信号π
を有意信号としてのハイレベルにするとともに後方保護
回路３６２出力から後方保護状態の有意信号としてのハ
イレベルの信号をリセット入力端Ｒに入力されたときに
は出力端Ｑからの出力信号πを有意信号としてのロウレ
ベルにして前述のナンドゲート３９へ供給するＲ−Ｓフ
リップフロップ３６３とを有する同期保護回路３６と；
アンドゲート３５からの不一致パルス信号θ′とＲ−Ｓ
フリップフロップ３６３の出力端Ｑからの出力信号πと
の論理積をとり出力信号γを出力してアンドゲート３２
１へ供給する前述のアンドゲート３０とから構成され
る。

【０００９】この図５における第２の従来例のフレーム
同期回路の構成は、図４における第１の従来例のフレー
ム同期回路の構成にパリティチェック回路３７と、パリ
ティエラー計数回路３８と、ナンドゲート３９と、アン
ドゲート４０とを追加したもので他の構成は全く同じで
ある。

【００１０】次に、動作について説明する。以下では、
受信入力データ信号列αとして図６に示される伝送フレ
ームが送信されている場合について説明する。ここで、
受信入力データ信号列αの１フレームはＬビットで構成
され、そのフレーム同期信号をＦ、および送信パリティ
をＰとする。また、この受信入力データ信号列αにはフ
レーム同期信号Ｆと同一パターンの擬似同期信号Ｆ₀ が
Ｌビット周期で含まれているものとする。

【００１１】まず、図５の構成において、同期はずれ状
態で、真のフレーム同期信号Ｆを検出した場合には、フ
レーム同期パターン検出回路３３が一致パルス信号ηの
一致パルスを“１”として出力する。このときパリティ
チェック回路３７では、受信入力データ信号列αの受信
パリティを計算して送信側で計算し挿入したパリティＰ
と照合し、一致を検出してパリティエラーパルスρをロ
ウレベルの“０”で出力する。パリティエラー計数回路
３８は、パリティエラーパルスρが“０”のときパリテ
ィエラー検出信号τとして一定でロウレベルの“０”を
出力し、フレーム同期パターン検出回路３３が真のフレ
ーム同期信号Ｆを検出したと判断する。このときパリテ
ィエラー検出信号τとしての“０”とＲ−Ｓフリップフ
ロップ３６３の出力端Ｑからの出力信号πとしての
“０”を入力とするナンドゲート３９の出力はパリティ
エラー検出信号τ′としての一定でハイレベルの“１”
となってアンドゲート４０に供給されるため、アンドゲ
ート３４からの一致パルス信号η′は一致パルス信号
η″としてアンドゲート４０出力から同期保護回路３６
に送出される。以後、同期保護回路３６での動作は図４
の第１の従来例と同様である。

【００１２】次に、上述の同期はずれ状態で、擬似同期
信号Ｆ₀ を検出した場合を説明する。このときは、パリ
ティチェック回路３７では、擬似同期信号Ｆ₀ の位置を
基準として受信入力データ信号列αの受信パリティを計
算し、かつ擬似同期信号Ｆ₀の次の信号Ｐ₀ を送信パリ
ティと見なして受信パリティと照合することになる。一
般にはこの照合結果は不一致となり、パリティチェック
回路３７はパリティエラーパルス信号ρとしてエラーパ
ルス“１”を出力する。パリティエラー計数回路３８
は、パリティエラー計数回路３８から供給されるパリテ
ィエラーパルス“１”の入力数を所定のエラー監視区間
計数して、ある設定値を越えたときにパリティエラー検
出信号τとしてのエラー信号を一定レベルの“１”で出
力する。

【００１３】これにより、パリティエラー検出信号τと
してのエラー信号“１”とＲ−Ｓフリップフロップ３６
３の出力端Ｑからの出力信号πとしての“１”とを入力
とするナンドゲート３９の出力は“０”となってアンド
ゲート４０に供給されるため、アンドゲート３４出力の
一致パルス信号η′としての一致パルスはアンドゲート
４０によりその出力を禁止されるため後方保護回路３６
２はカウントアップを行わない。従って、フレーム同期
パターン検出回路３３が、Ｎフレーム連続して擬似同期
信号Ｆ₀ を検出しても、Ｒ−Ｓフリップフロップ３６３
の出力端Ｑにおける出力信号πは、ハイレベルの“１”
すなわち同期はずれ状態を維持したままで擬似同期状態
に陥ることはない。

【００１４】次に、図７を図５と併せて参照して詳述す
る。受信入力データ信号列αはシステム立ち上げ時の初
期状態において図６に示される擬似同期信号Ｆ₀ および
擬似送信パリティＰ₀ がフレーム同期信号Ｆおよび送信
パリティＰと同じ周期で４フレーム連続して含まれてい
る状態を示しており、かつクロック抽出回路３１で抽出
されたクロック信号βは、これら擬似同期信号Ｆ₀ の最
初の擬似同期信号Ｆ₀に同期している場合を示してい
る。従って、フレームカウンタ３２２からのフレームパ
ルスεおよびε′は初期状態では受信入力データ信号列
αの擬似同期信号Ｆ₀ に同期した４個のフレームパルス
…タ〜テが正極性で出力される。一方、パリティチェッ
ク回路３７はこのフレームパルス信号ｅのフレームパル
ス…タ〜テを基準として自回路内に予め記憶されている
送信パリティと受信入力データ信号列αの受信パリティ
との照合を行う。この照合結果は一般的には不一致とな
るため、パリティチェック回路３７は正極性のパリティ
エラーパルス…ホ〜ムをパリティエラーパルス信号ρと
して出力する。パリティエラー計数回路３８はパリティ
チェック回路３７から入力されるパリティエラーパルス
信号ρの入力パルス数をカウントし、予め設定された所
定数を連続して計数したとき（ここではパリティエラー
パルス…ホ〜ミの３個）に正極性で一定レベルのままの
パリティエラー検出信号τを出力する（なお、初期状態
において、点線で示されるようにパリティエラー検出信
号τがロウレベルで出力されているときは、この時点で
ロウレベルからハイレベルに立ち上がる）。このときＲ
−Ｓフリップフロップ３６３からの出力信号πはハイレ
ベルの“１”になっているのでナンドゲート３９はパリ
ティエラー計数回路３８からの正極性のパリティエラー
検出信号τとの負論理積をとってロウレベルのパリティ
エラー検出信号τ′としてのＣＲＣエラー検出パルス
τ′を出力する（なお、初期状態において、点線で示さ
れるようにパリティエラー検出信号τがロウレベルで出
力されているときは、ナンドゲート３９の出力はハイレ
ベルになる）。

【００１５】初期状態において、ナンドゲート３９出力
のパリティエラー検出信号τ′がロウレベルで出力され
ているときは、アンドゲート４０はアンドゲート３４か
らの一致パルス信号η′としての一致パルス…ダ〜ヅの
通過を禁止するため、後方保護回路３６２はカウントア
ップ入力端Ａに一致パルスを供給されないためカウント
アップを開始することはない。また、初期状態におい
て、ナンドゲート３９出力のパリティエラー検出信号
τ′がハイレベルで出力されているときは、アンドゲー
ト４０は一致パルス…ダ〜ヅを通過させるが、保護段数
が４段の後方保護回路３６２では点線で示される一致パ
ルス…ダ〜ヅの３個だけしかカウントアップしないため
後方保護の状態が解除されることなく、その出力信号μ
はロウレベル“０”のまま維持される。

【００１６】そして、受信入力データ信号列αに擬似同
期信号Ｆ₀ および擬似送信パリティＰ₀ が含まれなくな
ったシステム立ち上げ時からの５フレーム目には、フレ
ームカウンタ３２２からはフレームパルス信号εおよび
ε′としてのフレームパルス…トが出力するが、この区
間には受信入力データ信号列αの中にフレームパルス…
トに同期したフレーム同期信号あるいは擬似同期信号の
いずれもが存在しないので、フレーム同期パターン検出
回路３３からは一致パルス信号ηはロウレベルのままで
正極性の一致パルスは出力せず不一致パルス信号θがハ
イレベルのままで出力される。つまり不一致パルス信号
θはフレームパルス…トのところで点線のように正極性
の不一致パルス…ト′を出力するが、その不一致パルス
…ト′が立ち上がる以前の区間は正極性のハイレベルの
ままであるので不一致パルス…ト′もそのまま引き続き
実線のように正極性のハイレベルを維持することにな
る。従って、フレームパルス…トの区間はアンドゲート
３５からは不一致パルス信号θ′として正極性の不一致
パルス…ト″が出力する。アンドゲート３５から不一致
パルス…ド″が出力されると、これを供給されるパリテ
ィエラー計数回路３８はこの不一致パルス…ト″の立ち
上がりをトリガとしてパリティエラー計数出力をリセッ
トし、それまでハイレベルで出力されていたパリティエ
ラー検出信号τをロウレベルに立ち下げる。パリティエ
ラー検出信号τがロウレベルになるとナンドゲート３９
出力はハイレベルになるので、アンドゲート４０はアン
ドゲート３４からの一致パルス信号η′を通過させうる
状態になる。

【００１７】一方、不一致パルス…ト″はアンドゲート
３０にも供給されるので、アンドゲート３０はＲ−Ｓフ
リップフロップ３６３からのハイレベル状態の出力信号
πとの論理積をとってその出力信号γとしての不一致パ
ルス…ト″として出力しアンドゲート３２１の反転入力
端に供給する。これにより、ナンドゲート３２１はこの
不一致パルス…ト″のパルス幅の区間、つまり１クロッ
ク周期幅分クロック抽出回路３１からのクロック信号β
の出力を禁止する。従って、フレームカウンタ３２２に
入力されるクロック信号δは１クロック分供給が停止し
てフレームパルス…トが立ち下がるべきときにクロック
が入力されないため、フレームカウンタ３２２から出力
されるフレームパルス信号εおよびε′はフレームパル
ス…トが正極性で立ち上がったままの状態になる。この
状態は次のクロック周期時にも継続し、結局次の正規の
フレーム同期信号Ｆが入力されるまで維持されて正極性
のパルス…モとなる。この結果、ナンドゲート３５から
は不一致パルス信号θ′としての不一致パルス…モ′が
出力される。この不一致パルス…モ′はそのまま直接ナ
ンドゲート３０に供給されるため、ナンドゲート３０の
出力信号γも不一致パルス…モ′と同じ正極性の不一致
パルス…モ″が出力される。この不一致パルス…モ″が
アンドゲート３２１の反転入力端に供給されるため、前
述したようにクロック信号βがこの不一致パルス…モ″
のパルス幅区間アンドゲート３２１の通過を禁止され、
結局フレームパルス…トは正極性のまま立ち上がった状
態つまりパルス…モの状態が次のフレーム同期信号Ｆが
入力されるまで続くフィードバックループ状態となる。
そして、不一致パルス…モ″が立ち下がった瞬間にクロ
ック信号βの通過禁止が解除されるので、次のクロック
の立ち上がり、すなわち次のフレーム同期信号Ｆに同期
したフレームパルス…ハがフレームパルス信号εおよび
ε′としてフレームカウンタ３２２から出力される。こ
の結果、フレーム同期パターン検出回路３３は一致パル
ス信号ηとして一致パルス…ハ′を出力する。そして、
一旦フレームパルス信号εおよびε′が正規のフレーム
同期信号Ｆに同期すると、以後フレーム同期パターン検
出回路３３からは一致パルス…ハ′に続いてヒ′〜ハ′
が連続して出力されるようになる。

【００１８】ここで、初期状態における受信入力データ
信号列αの擬似同期信号Ｆ₀ に同期してフレーム同期パ
ターン検出回路３３から出力される一致パルス信号ηと
しての一致パルス…タ′〜テ′は擬似的な一致パルスで
あるが、本来の正規の一致パルスとは区別できない。従
って、擬似的な一致パルス…タ′〜テ′はアンドゲート
３４から一致パルス信号η′としての一致パルス…タ″
〜テ″として出力されるが、次段のアンドゲート４０に
おいてその通過を禁止されるため、一致パルス…タ″〜
テ″は後方保護回路３６２のカウントアップ入力端Ａに
は入力されない。つまり、このときの擬似的な一致パル
ス…タ″〜テ″は無効な一致パルスとしてアンドゲート
４０で禁止するようにしたものである。従って、後方保
護回路３６２は擬似的な一致パルス…タ″〜テ″をカウ
ントアップすることはない。

【００１９】そして、不一致パルス…モ′が立ち下がっ
た以降は、正規のフレーム同期信号Ｆに同期した一致パ
ルス…ハ″〜ヘ″が連続してアンドゲート３４から出力
され、かつその時点ではナンドゲート３９出力はハイレ
ベルに立ち上がっているので、これらの一致パルス…
ハ″〜ヘ″はアンドゲート４０を通過して後方保護回路
３６２のカウントアップ入力端Ａに入力される。従っ
て、後方保護回路３６２は不一致パルス…セ′の立ち下
がり時点からカウントアップ状態に入り、一致パルス信
号η″の一致パルス…ハ″からカウントアップを開始し
て４個目（ここでは、後方保護回路３６２の保護段数を
４段としているため）の一致パルス…キ″をカウントア
ップした時点で後方保護を解除して出力つまり出力信号
ηをロウレベルの“０”からハイレベルの“１”に立ち
上げ、Ｒ−Ｓフリップフロップ３６３のリセット入力端
Ｒに供給する。これによって、Ｒ−Ｓフリップフロップ
３６３はセット入力端Ｓに供給されている前方保護回路
３６１からの出力信号λをリセットして出力端Ｑからの
出力信号πをハイレベルの“１”からロウレベルの
“０”にする。この時点で、このフレーム同期回路は受
信入力データ信号列αの正規のフレーム同期信号Ｆに同
期した同期が確立し、以後この正規の同期状態が維持さ
れる。

【００２０】なお、以上の説明においては、受信入力デ
ータ信号列αに含まれる擬似同期信号Ｆ₀ および擬似送
信パリティＰ₀ は説明の都合上４フレーム連続した場合
について説明したが、それ以上のフレーム数で連続した
場合には連続するフレームが長ければ長くなるほど後方
保護回路８２の保護段数およびＣＲＣエラー計数回路５
のエラー計数設定値が同じである限り、正規の同期状態
が確立されるまでの時間が長くなる。つまり、パリティ
エラーパルスのカウント数が設定値を越えてパリティエ
ラー検出パルスを出力しても不一致パルスが出力される
までの時間が擬似同期信号および擬似送信パリティＰ₀
が長フレームにわたって連続すればするほど正規の同期
状態が確立するまでに時間がかかる。

【００２１】

【発明が解決しようとする課題】この第２の従来例のフ
レーム同期回路では、誤り検出にパリティを用いている
ため、擬似同期信号にて検定している場合の誤り検出確
率はそれ程高くない（例えば１ビットパリティの場合、
誤り検出の確率は１／２）。従って、擬似同期防止の効
果として十分なものにはならない。

【００２２】また、パリティの照合結果で一致パルスを
禁止しているだけのため、擬似同期信号が長時間連続し
た場合には後方保護状態が長く続いて真の同期状態に復
帰するまでには、擬似同期信号が長時間連続すればする
ほど時間がかかる。

【００２３】

【課題を解決するための手段】本発明によるフレーム同
期回路は、受信入力データ信号列のフレームとのフレー
ム同期がはずれて同期保護手段による同期保護がリセッ
トされた場合に、前記受信入力データ列のフレーム同期
パターンのハンティングを行って再びフレーム同期をと
るディジタル伝送におけるフレーム同期回路において、
前記受信入力データ信号列から前記フレーム同期パター
ンを検出するフレーム同期パターン検出手段と、前記受
信入力データ信号列から受信ＣＲＣを計算して送信側で
計算し挿入された送信ＣＲＣと照合して不一致のときに
ＣＲＣエラーパルスを出力するＣＲＣチェック手段と、
前記ＣＲＣチェック手段からの前記ＣＲＣエラーパルス
の入力数を計数して前記計数値が予め設定された計数値
を越えて計数されたときにＣＲＣエラー検出信号を出力
するＣＲＣエラー計数手段と、前記ＣＲＣエラー計数手
段から出力される前記ＣＲＣエラー検出信号が有意のと
きに前記フレーム同期パターン検出手段から前記フレー
ム同期パターンの一致パルスが出力されて前記同期保護
手段において後方保護のカウントアップがされていても
前記ＣＲＣエラー検出信号でもって前記後方保護のカウ
ントアップをクリアにしかつ前記ＣＲＣエラー検出信号
をもって前記フレーム同期パターン検出手段からの前記
同期パターンの不一致パルスと同等とみなして出力する
強制不一致ゲート手段とを備える。

【００２４】また、本発明によるフレーム同期回路は、
送信側で回線状態を監視するためのエラー検出用のＣＲ
Ｃビットを指定タイムスロットに挿入されたディジタル
の受信入力データ信号列からクロックを抽出して第１の
クロック信号として出力するクロック抽出手段と、前記
クロック抽出手段からの前記第１のクロック信号と第１
のゲート手段からの第１の不一致パルスとの論理積をと
り第２のクロック信号として出力する第２のゲート手段
と、前記第２のゲート手段からの前記第２のクロック信
号をトリガとして前記受信入力データ信号列のフレーム
に同期したフレームパルスを出力するフレームカウンタ
と、前記受信入力データ信号列のフレーム同期パターン
を予め記憶されている送信側で挿入されたフレーム同期
パターンと照合して一致・不一致を検出し一致であれば
第１の出力端から第１の一致パルスを有意信号として出
力し不一致であれば第２の出力端から第１の不一致パル
スを有意信号として出力するフレーム同期パターン検出
手段と、前記フレーム同期パターン検出手段の前記第１
の出力端からの前記第１の一致パルスと前記フレームカ
ウンタからの前記フレームパルスとの論理積をとって第
２の一致パルスを出力する第３のゲート手段と、前記フ
レーム同期パターン検出手段の前記第２の出力端からの
前記第１の不一致パルスと前記フレームカウンタからの
前記フレームパルスとの論理積をとって第２の不一致パ
ルスを出力する第４のゲート手段と、前記受信入力デー
タ信号列から受信ＣＲＣを計算して予め記憶されている
送信側で計算し挿入された送信ＣＲＣと照合して不一致
のときにＣＲＣエラーパルスを出力するＣＲＣエラーチ
ェック手段と、前記ＣＲＣチェック手段からの前記ＣＲ
Ｃエラーパルスの入力数を計数して前記計数値が予め設
定された計数値を越えて計数されたときに第１のＣＲＣ
エラー検出信号を出力するＣＲＣエラー計数手段と、前
記ＣＲＣエラー計数手段からの前記第１のＣＲＣエラー
検出信号とフレーム同期出力信号との負論理積をとり第
２のＣＲＣエラー検出信号を出力する第５のゲート手段
と、前記第４のゲート手段からの前記第２の不一致パル
スと前記第５のゲート手段からの前記第２のＣＲＣエラ
ー検出信号との論理和をとって第３の不一致パルスを出
力する第６のゲート手段と、前記第６のゲート手段から
カウントアップ入力端に入力される前記第３の不一致パ
ルスの入力数をカウントアップして所定の入力数をカウ
ントアップしたときに前方保護状態を終了させるととも
に前記第３のゲート手段からの前記第２の一致パルスを
クリア入力端に入力されたときにそれまでカウントアッ
プしてた前記第３の不一致パルス入力数のカウントアッ
プ履歴をクリアにして前方保護状態にする前方保護手段
と、前記第３のゲート手段からカウントアップ入力端に
入力される前記第２の一致パルスの入力数をカウントア
ップして所定の入力数をカウントアップしたときに後方
保護状態を終了させるとともに前記第６のゲート手段か
らの前記第３の不一致パルスをクリア入力端に入力され
たときにそれまでカウントアップしていた前記第２の一
致パルス入力数のカウントアップ履歴をクリアにして後
方保護状態にする後方保護手段と、前記前方保護手段か
らの前記前方保護状態にする出力信号をセット入力端に
入力されたときに無意の前記フレーム同期出力信号を出
力するとともに前記後方保護手段からの前記後方保護状
態にする出力信号をリセット入力端に入力されたときに
有意の前記フレーム同期信号を出力して前記第５のゲー
ト手段へ供給するフリップフロップ手段と、前記フリッ
プフロップ手段からの前記フレーム同期信号と前記第６
のゲート手段からの前記第３の不一致パルスとの論理積
をとり前記第１の不一致パルス信号を出力して前記第２
のゲート手段へ供給する前記第１のゲート手段とを備え
る。

【００２５】

【実施例】次に、本発明について図面を参照して説明す
る。本発明の一実施例を示す図１を参照すると、フレー
ム同期回路は、入力端Ｘを介して受信入力される送信側
で回線状態を監視するためのエラー検出用のＣＲＣビッ
トを指定タイムスロットに挿入されたディジタルの受信
入力データ信号列ａからクロックを抽出してクロック信
号ｂを出力するクロック抽出回路１と；クロック抽出回
路１からのクロック信号ｂと後述するアンドゲート１１
からの出力信号ｄとの論理積をとってその結果をクロッ
ク信号ｃとして出力するアンドゲート２１と、アンドゲ
ート２１からのクロック信号ｃにもとづいて受信入力デ
ータ信号列ａのフレーム同期信号に同期したフレームパ
ルス信号ｅおよびｅ′を生成出力するフレームカウンタ
２２とを有するハンティング回路２と；フレームカウン
タ２２から供給されるフレームパルス信号ｅのタイミン
グで入力端Ｘを介して入力される受信入力データ信号列
ａのフレーム同期信号のパターンが送出側で挿入された
フレームパターンと一致しているかどうかを検出して一
致していれば一致パルス信号ｆを出力し一致していなけ
れば不一致パルス信号ｇを出力するフレーム同期パター
ン検出回路３と；フレーム同期パターン検出回路３から
の一致パルス信号ｆとフレームカウンタ２２からのフレ
ームパルス信号ｅ′との論理積をとってその結果を一致
パルス信号ｆ′として出力するアンドゲート６と；フレ
ーム同期パターン検出回路３からの不一致パルス信号ｇ
とフレームカウンタ２２からのフレームパルス信号ｅ′
との論理積をとってその結果を不一致パルス信号Ｑ′と
して出力するアンドゲート７と、入力端Ｘを介して入力
される受信入力データ信号列ａの受信ＣＲＣを計算し予
め記憶されている送信側で計算し挿入された送信ＣＲＣ
と照合して不一致のときにＣＲＣエラーパルス信号ｈを
出力するＣＲＣチェック回路４と；ＣＲＣチェック回路
４からのＣＲＣエラーパルス信号ｈのエラーパルスの入
力数を計数して後方保護中に設定回数を越えたときに擬
似同期とみなして強制的に再ハンティングをかけるため
のＣＲＣエラー検出信号ｊを出力するＣＲＣエラー計数
回路５と；ＣＲＣエラー計数回路５からのＣＲＣエラー
検出信号ｊと後述する同期保護回路８のＲ−Ｓフリップ
フロップ８３からの出力信号ｐとの論理積をとってＣＲ
Ｃエラー検出信号τ′として出力するナンドゲート９
と；アンドゲート７からの不一致パルス信号ｇ′とナン
ドゲート９からのＣＲＣエラー検出信号ｋとの論理和を
とって不一致パルス信号ｇ″として出力する強制不一致
ゲートとしてのオアゲート１０と；カウントアップ入力
端Ａにアンドゲート６から供給される一致パルス信号
ｆ′の一致パルスの入力数をカウントして所定数の一致
パルスが入力されたときに出力を有意信号としてのハイ
レベルにして後方保護の状態を解除するとともにクリア
入力端Ｂにオアゲート１０から不一致パルス信号ｇ′の
不一致パルスを供給されたときにそれまでアンドゲート
６からカウントアップ入力端Ａに供給されていた一致パ
ルス信号ｆ′の一致パルスの入力カウント数の履歴をク
リアして出力を有意信号としてのロウレベルにして後方
保護の状態にする後方保護回路８２と、カウントアップ
入力端Ａにオアゲート１０から供給される不一致パルス
信号ｇ″の不一致パルスの入力数をカウントして所定数
の不一致パルスが入力されたときに出力を有意信号とし
てのハイレベルにして前方保護の状態を解除するととも
にクリア入力端Ｂにアンドゲート６から一致パルス信号
ｆ′の一致パルスを供給されたときにそれまでオアゲー
ト１０からカウントアップ入力端Ａに供給されていた不
一致パルス信号ｇ″の不一致パルスの入力カウント数の
履歴をクリアして出力を有意信号としてのロウレベルに
して前方保護の状態にする前方保護回路８１と、前方保
護回路８１出力から前方保護状態の有意信号としてのハ
イレベルの信号をセット入力端Ｓに入力されたときに出
力端Ｑからの出力信号ｐを有意信号としてのハイレベル
にするとともに後方保護回路８２出力から後方保護状態
の有意信号としてのハイレベルの信号をリセット入力端
Ｒに入力されたときには出力端Ｑからの出力信号ｐを有
意信号としてのロウレベルにして前述のナンドゲート９
へ供給するＲ−Ｓフリップフロップ８３とを有する同期
保護回路８と；オアゲート１０からの不一致パルス信号
ｇ″とＲ−Ｓフリップフロップ８の出力端Ｑからの出力
信号ｐとの論理積をとり出力信号ｄとして出力してアン
ドゲート２１へ供給する前述のアンドゲート１１とから
構成される。

【００２６】この図１における本実施例のフレーム同期
回路の構成が図５における第２の従来例のフレーム同期
回路の構成と異なる点は、前者は後者のアンドゲート４
０の代りにオアゲート１０を使用し、かつ後者の第２の
従来例では前方保護回路３６１のカウントアップ入力端
Ａに入力される不一致パルスがアンドゲート３５出力か
ら直接供給され、また後方保護回路３６２のカウントア
ップ入力端Ａに入力される一致パルスがアンドゲート３
４出力から直接ではなくアンドゲート４０を介して供給
されるのに対し、前者の本実施例では前方保護回路８１
のカウントアップ入力端Ａに入力される不一致パルスが
アンドゲート７出力から直接ではなくオアゲート１０を
介して供給され、また後方保護回路８２のカウントアッ
プ入力端Ａに入力される一致パルスはアンドゲート６出
力から直接供給される点であり、他の構成は基本的に両
者ほとんど同じである。

【００２７】次に、図３を図１と併せて参照して詳述す
る。受信入力データ信号列ａはシステム立上げ時の初期
状態において図２に示される擬似同期信号Ｆ₀ および擬
似送信ＣＲＣがフレーム同期信号Ｆおよび送信ＣＲＣと
同じ周期で第２の従来例の図６における受信入力データ
信号列αと同じように４フレーム連続して含まれている
状態を示しており、かつクロック抽出回路１で抽出され
たクロック信号ｂはこれら擬似同期信号Ｆ₀ の最初の擬
似同期信号Ｆ₀ に同期している状態を示している。従っ
て、フレームカウンタ２２はこの初期状態においては擬
似同期信号Ｆ₀に同期した正極性のフレームパルス…ア
〜ウをフレームパルス信号ｅおよびｅ′として出力す
る。一方、ＣＲＣチェック回路４はこのフレームパルス
信号ｅのフレームパルス…ア〜ウを基準として自回路内
に予め記憶されている送信ＣＲＣと受信入力データ信号
列ａの受信ＣＲＣとの照合を行う。この照合結果は一般
的には不一致（誤り検出率９９％以上）となるため、Ｃ
ＲＣチェック回路４は正極性のＣＲＣエラーパルス…ケ
〜サをＣＲＣエラーパルス信号ｈとして出力する。ＣＲ
Ｃエラー計数回路５はＣＲＣチェック回路４から入力さ
れるＣＲＣエラーパルス信号ｈの入力パルス数をカウン
トし、予め設定された所定数を連続して計数したとき
（ここではＣＲＣエラーパルス…ケ〜サの３個）にＣＲ
Ｃエラー検出パルス…シをＣＲＣエラー検出信号ｊとし
て出力する。このときＲ−Ｓフリップフロップ８３から
の出力信号ｐはハイレベルの“１”になっているのでア
ンドゲート９はＣＲＣエラー計数回路５からの正極性Ｃ
ＲＣエラー検出パルス…シを通過させて同じ正極性のＣ
ＲＣエラー検出信号ｊ′としてのＣＲＣエラー検出パル
ス…シ′を出力する。このＣＲＣエラー検出信号ｊ′は
オアゲート１０から同じ正極性で出力されてナンドゲー
ト１１の一方の入力端に供給される。このときナンドゲ
ート１１のもう一方の入力端にはＲ−Ｓフリップフロッ
プ８３からの出力信号ｐがハイレベルの“１”で供給さ
れているのでナンドゲート１１はオアゲート１０からの
ＣＲＣエラー検出パルス…シ″を同じ正極性のパルスで
アンドゲート２１の反転入力端に供給する。これによ
り、ナンドゲート２１はこのＣＲＣエラー検出パルス…
シ″のパルス幅の区間（つまり、１クロック周期幅分）
クロック抽出回路１からのクロック信号ｂの出力を禁止
する。従って、フレームカウンタ２２に入力されるクロ
ック信号ｃは１クロック分供給が停止するため、フレー
ムカウンタ２２から出力されるフレームパルス信号ｅお
よびｅ′はフレームパルス…エが出力するタイミングす
なわちＦ₀ のタイミングよりも１ビット遅れて出力す
る。この結果、アンドゲート６は、一致パルス…エ″を
出力せず、また、アンドゲート７は不一致パルス…セ′
を出力する。不一致パルス…セ′により、オアゲート１
０およびアンドゲート１１の出力は“１”になり、クロ
ック抽出回路１からのクロック信号ｂの出力を禁止す
る。従って、フレームカウンタ２２に入力されるクロッ
ク信号ｃは１クロック分供給が停止してフレームパルス
…エが立ち下がるべきときにクロックが入力されないた
め、フレームカウンタ２２から出力されるフレームパル
ス信号ｅおよびｅ′はフレームパルス…エが正極性で立
ち上がったままの状態になる。この状態は次のクロック
周期時にも継続し、結局次の正規のフレーム同期信号Ｆ
が入力されるまで維持されて正極性のパルス…セとな
る。この結果、ナンドゲート７からは不一致パルス信号
ｇ′としての不一致パルス…セ′が出力される。この不
一致パルス…セ′はオアゲート１０を通って不一致パル
ス…セ″としてナンドゲート１１に供給されるため、ナ
ンドゲート１１の出力信号ｄも不一致パルス…セ″と同
じ正極性の不一致パルス…セ″が出力される。この不一
致パルス…セ″がアンドゲート２１の反転入力端に供給
されるため、前述したようにクロック信号ｂがこの不一
致パルス…セ″のパルス幅区間アンドゲート２１の通過
を禁止され、結局フレームパルス…エは正極性のまま立
ち上がった状態つまりパルス…セの状態が次のフレーム
同期信号Ｆが入力されるまで続くフィードバックループ
状態となる。そして、不一致パルス…セ″が立ち下がっ
た瞬間にクロック信号ｂの通過禁止が解除されるので、
次のクロックの立ち上がり、すなわち次のフレーム同期
信号Ｆに同期したフレームパルス…オがフレームパルス
信号ｅおよびｅ′としてフレームカウンタ２２から出力
される。この結果、フレーム同期パターン検出回路３は
一致パルス信号ｆとして一致パルス…オ′を出力する。
そして、一旦フレームパルス信号ｅおよびｅ′が正規の
フレーム同期信号Ｆに同期すると、以後受信入力データ
信号列ａに擬似同期信号Ｆ₀ および擬似送信ＣＲＣ₀ が
含んでいたとしてもフレーム同期パターン検出回路３か
らは一致パルス…オ′に続いてカ′〜ク′が連続して出
力されるようになる。

【００２８】このように、オアゲート１０はナンドゲー
ト９からのＣＲＣエラー検出パルス…シ′をアンドゲー
ト７からの不一致パルス信号ｇ′と同等とみなして強制
的に通過させることによってフレームカウンタ２２の出
力をストップさせてフレーム同期パターン検出回路３出
力から不一致パルス…サ′を発生させ、さらにオアゲー
ト１０はアンドゲート７からの不一致パルス…サ′を強
制的に通過させて不一致パルスを継続的に発生させるフ
ィードバックループを形成し、結果的に不一致パルス…
セ′を発生させる要となるもので、強制不一致ゲートと
しての役目を成す。

【００２９】他方、初期状態における受信入力データ信
号列ａの擬似同期信号Ｆ₀ に同期してフレーム同期パタ
ーン検出回路３から出力される一致パルス信号ｆとして
の一致パルス…ア′〜ウ′は擬似的な一致パルスである
が、本来の正規の一致パルスとは区別できない。従っ
て、擬似的な一致パルス…ア′〜ウ′はアンドゲート６
から一致パルス信号ｆ′としての一致パルス…ア″〜
ウ″として出力されて後方保護回路８２のカウントアッ
プ入力端Ａに供給されてその不一致パルス数がカウント
アップされるが、後方保護回路８２の保護段数をここで
は４段に設定してあるため、カウントアップ入力端Ａに
入力される一致パルスを４個カウントする前、つまり一
致パルス…ア″〜ウ″の３個の一致パルスをカウントア
ップして４個目の一致パルスをカウントする前に後方保
護回路８２のクリア入力端Ｂにオアゲート１０から不一
致パルス…セ′が供給されるため、後方保護回路８２は
それまでカウントアップした一致パルス…ア″〜ウ″の
カウントアップ履歴をクリアして不一致パルス…セ′の
立ち下がり時点から再びカウントアップを開始する。つ
まり、一致パルス信号ｆ′の一致パルス…オ″から再び
カウントアップを開始して４個目の一致パルス…ク″を
カウントアップした時点で後方保護を解除して出力つま
り出力信号ｎをロウレベルの“０”からハイレベルの
“１”に立ち上げ、Ｒ−Ｓフリップフロップ８３のリセ
ット入力端Ｒに供給する。これによって、Ｒ−Ｓフリッ
プフロップ８３はセット入力端Ｓに供給されている前方
保護回路８１からの出力信号ｍをリセットして出力端Ｑ
からの出力信号ｐをハイレベルの“１”からロウレベル
の“０”にする。この時点で、このフレーム同期回路は
受信入力データ信号列ａの正規のフレーム同期信号Ｆに
同期した同期が確立し、以後この正規の同期状態が維持
される。

【００３０】なお、以上の説明においては、受信入力デ
ータ信号列ａに含まれる擬似同期信号Ｆ₀ および擬似送
信ＣＲＣ₀ は説明の都合上４フレーム連続した場合につ
いて説明したが、それ以上のフレーム数連続した場合で
も後方保護回路８２の保護段数およびＣＲＣエラー計数
回路５のエラー計数設定値が同じである限り、正規の同
期状態が確立されるまでの時間がこれ以上長くなること
はない。つまり、ＣＲＣエラーパルスのカウント数が設
定値を越えてパリティエラー検出パルスが出力されると
同時に不一致パルスが出力されるので擬似同期信号およ
び擬似送信ＣＲＣ₀ が長フレームにわたって連続しても
第２の従来例のように正規の同期が確立するまでの時間
が長くなることはない。従って、受信入力データ信号列
ａに含まれる疑似同期信号Ｆ₀ および擬似送信ＣＲＣ₀
が長フレームにわたって連続すればするほど正規の同期
状態が確立するまでの時間は第２の従来例に比べて短く
なる。

【００３１】

【発明の効果】以上説明したように本発明によれば、例
えば時分割多重通信において、受信入力データ信号列内
にフレーム同期パターンと同一なパターンがフレーム同
期パターンと同一周期で長時間にわたって繰り返し含ま
れていた場合でも、フレームビットチェック（後方保
護）と同時にＣＲＣのエラーチェックを行うことによ
り、ＣＲＣのエラー検出と同時に不一致パルスを出力、
すなわち後方保護中の早い時点で擬似同期を検出して再
ハンティングができるため、擬似同期信号を検出した場
合でも擬似同期状態に陥ることなく、速やかに真のフレ
ーム同期のハンティングに移ることが出来、擬似同期信
号が繰り返し含まれるフレーム長に関係なく、擬似同期
信号の含まれる比較的早い時間に真の同期状態に復帰す
ることができるため、擬似同期による誤ったデータの出
力を防ぐことができる。かつ単純なフレーム同期パター
ンでも安定なフレーム同期を保証することができる。

【図面の簡単な説明】

【図１】本発明の一実施例のフレーム同期回路を示す構
成図である。

【図２】同実施例のフレーム同期回路の入力データフレ
ームに擬似同期信号および擬似送信ＣＲＣを含むデータ
フレームの構成図である。

【図３】同実施例のフレーム同期回路の動作を説明する
タイミングチャートである。

【図４】第１の従来例のフレーム同期回路を示す構成図
である。

【図５】第２の従来例のフレーム同期回路を示す構成図
である。

【図６】第２の従来例のフレーム同期回路の入力データ
フレームに擬似同期信号および擬似送信パリティを含む
データフレームの構成図である。

【図７】第２の従来例のフレーム同期回路の動作を説明
するタイミングチャートである。

【符号の説明】

１ クロック抽出回路 ２ ハンティング回路 ３ フレーム同期パターン検出回路 ４ ＣＲＣチェック回路 ５ ＣＲＣエラー計数回路 ６，７ アンドゲート ８ 同期保護回路 ９ ナンドゲート １０ オアゲート １１ アンドゲート ２１ アンドゲート ２２ フレームカウンタ ８１ 前方保護回路 ８２ 後方保護回路 ８３ Ｒ−Ｓフリップフロップ ａ 受信入力データ信号列 ｂ クロック信号 ｅ，ｅ′ フレームパルス信号 ｆ，ｆ′ 一致パルス信号 ｇ，ｇ′ 不一致パルス信号 ｈ ＣＲＣエラーパルス信号 ｊ，ｊ′ ＣＲＣエラー検出信号

フロントページの続き (56)参考文献 特開 平３−292021（ＪＰ，Ａ) 特開 昭63−98238（ＪＰ，Ａ) 特開 平４−304729（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 受信入力データ信号列のフレームとのフ
   レーム同期がはずれて同期保護手段による同期保護がリ
   セットされた場合に、前記受信入力データ信号列のフレ
   ーム同期パターンのハンティングを行って再びフレーム
   同期をとるディジタル伝送におけるフレーム同期回路に
   おいて、 前記受信入力データ信号列から前記フレーム同期パター
   ンを検出するフレーム同期パターン検出手段と、 前記受信入力データ信号列から受信ＣＲＣを計算して送
   信側で計算し挿入された送信ＣＲＣと照合して不一致の
   ときにＣＲＣエラーパルスを出力するＣＲＣチェック手
   段と、 前記ＣＲＣチェック手段からの前記ＣＲＣエラーパルス
   の入力数を計数して前記計数値が予め設定された計数値
   を越えて計数されたときにＣＲＣエラー検出信号を出力
   するＣＲＣエラー計数手段と、 前記ＣＲＣエラー計数手段から出力される前記ＣＲＣエ
   ラー検出信号が有意のときに前記フレーム同期パターン
   検出手段から前記フレーム同期パターンの一致パルスが
   出力されて前記同期保護手段において後方保護のカウン
   トアップがされていても前記ＣＲＣエラー検出信号でも
   って前記後方保護のカウントアップをクリアにしかつ前
   記ＣＲＣエラー検出信号をもって前記フレーム同期パタ
   ーン検出手段からの前記同期パターンの不一致パルスと
   同等とみなして出力する強制不一致ゲート手段と、 を備えることを特徴とするフレーム同期回路。
2. 【請求項２】 送信側で回線状態を監視するためのエラ
   ー検出用のＣＲＣビットを指定タイムスロットに挿入さ
   れたディジタルの受信入力データ信号列からクロックを
   抽出して第１のクロック信号として出力するクロック抽
   出手段と、 前記クロック抽出手段からの前記第１のクロック信号と
   第１のゲート手段からの第１の不一致パルスとの論理積
   をとり第２のクロック信号として出力する第２のゲート
   手段と、 前記第２のゲート手段からの前記第２のクロック信号を
   トリガとして前記受信入力データ信号列のフレームに同
   期したフレームパルスを出力するフレームカウンタと、 前記受信入力データ信号列のフレーム同期パターンを予
   め記憶されている送信側で挿入されたフレーム同期パタ
   ーンと照合して一致・不一致を検出し一致であれば第１
   の出力端から第１の一致パルスを有意信号として出力し
   不一致であれば第２の出力端から第１の不一致パルスを
   有意信号として出力するフレーム同期パターン検出手段
   と、 前記フレーム同期パターン検出手段の前記第１の出力端
   からの前記第１の一致パルスと前記フレームカウンタか
   らの前記フレームパルスとの論理積をとって第２の一致
   パルスを出力する第３のゲート手段と、 前記フレーム同期パターン検出手段の前記第２の出力端
   からの前記第１の不一致パルスと前記フレームカウンタ
   からの前記フレームパルスとの論理積をとって第２の不
   一致パルスを出力する第４のゲート手段と、 前記受信入力データ信号列から受信ＣＲＣを計算して予
   め記憶されている送信側で計算し挿入された送信ＣＲＣ
   と照合して不一致のときにＣＲＣエラーパルスを出力す
   るＣＲＣエラーチェック手段と、 前記ＣＲＣチェック手段からの前記ＣＲＣエラーパルス
   の入力数を計数して前記計数値が予め設定された計数値
   を越えて計数されたときに第１のＣＲＣエラー検出信号
   を出力するＣＲＣエラー計数手段と、 前記ＣＲＣエラー計数手段からの前記第１のＣＲＣエラ
   ー検出信号とフレーム同期出力信号との負論理積をとり
   第２のＣＲＣエラー検出信号を出力する第５のゲート手
   段と、 前記第４のゲート手段からの前記第２の不一致パルスと
   前記第５のゲート手段からの前記第２のＣＲＣエラー検
   出信号との論理和をとって第３の不一致パルスを出力す
   る第６のゲート手段と、 前記第６のゲート手段からカウントアップ入力端に入力
   される前記第３の不一致パルスの入力数をカウントアッ
   プして所定の入力数をカウントアップしたときに前方保
   護状態を終了させるとともに前記第３のゲート手段から
   の前記第２の一致パルスをクリア入力端に入力されたと
   きにそれまでカウントアップしてた前記第３の不一致パ
   ルス入力数のカウントアップ履歴をクリアにして前方保
   護状態にする前方保護手段と、 前記第３のゲート手段からカウントアップ入力端に入力
   される前記第２の一致パルスの入力数をカウントアップ
   して所定の入力数をカウントアップしたときに後方保護
   状態を終了させるとともに前記第６のゲート手段からの
   前記第３の不一致パルスをクリア入力端に入力されたと
   きにそれまでカウントアップしていた前記第２の一致パ
   ルス入力数のカウントアップ履歴をクリアにして後方保
   護状態にする後方保護手段と、 前記前方保護手段からの前記前方保護状態にする出力信
   号をセット入力端に入力されたときに無意の前記フレー
   ム同期出力信号を出力するとともに前記後方保護手段か
   らの前記後方保護状態にする出力信号をリセット入力端
   に入力されたときに有意の前記フレーム同期信号を出力
   して前記第５のゲート手段へ供給するフリップフロップ
   手段と、 前記フリップフロップ手段からの前記フレーム同期信号
   と前記第６のゲート手段からの前記第３の不一致パルス
   との論理積をとり前記第１の不一致パルス信号を出力し
   て前記第２のゲート手段へ供給する前記第１のゲート手
   段と、 を備えることを特徴とするフレーム同期回路。