JP2538682B2 - 基準クロック源自動切替え方式 - Google Patents
基準クロック源自動切替え方式Info
- Publication number
- JP2538682B2 JP2538682B2 JP1295787A JP29578789A JP2538682B2 JP 2538682 B2 JP2538682 B2 JP 2538682B2 JP 1295787 A JP1295787 A JP 1295787A JP 29578789 A JP29578789 A JP 29578789A JP 2538682 B2 JP2538682 B2 JP 2538682B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frame head
- head signal
- signal
- youngest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電子交換機に関し、特に、複数の装置から
構成されるシステムの共通バス制御方式の基準クロック
源自動切替え方式に関する。
構成されるシステムの共通バス制御方式の基準クロック
源自動切替え方式に関する。
従来の技術 従来この種の共通バスにおける基準クロック源装置の
切替え方式は、第４図に示すように、基準クロック源で
あり共通バスの折り返し位置である装置内において、ク
ロック、フレームヘッド信号系回路の障害が発生した場
合には、中央制御装置（CPU）がその故障情報を認識し
新たに基準クロック源装置の設定を行うものとなってい
た。
切替え方式は、第４図に示すように、基準クロック源で
あり共通バスの折り返し位置である装置内において、ク
ロック、フレームヘッド信号系回路の障害が発生した場
合には、中央制御装置（CPU）がその故障情報を認識し
新たに基準クロック源装置の設定を行うものとなってい
た。
発明が解決しようとする課題 上述した従来の方式は、CPUのソフト処理により実行
されているために、基準クロック源装置がその装置電源
故障やクロック断等により動作不能となった場合には、
CPUが故障を検出し、新たな設定を行うのにかなりの時
間がかかり、システムダウン状態が長くなってしまう。
されているために、基準クロック源装置がその装置電源
故障やクロック断等により動作不能となった場合には、
CPUが故障を検出し、新たな設定を行うのにかなりの時
間がかかり、システムダウン状態が長くなってしまう。
又、このシステムダウン状態の時間を短くするために
は、CPUでの定期的な故障監視周期を短くする必要があ
り、CPUの処理能力が大幅にダウンするという欠点があ
った。
は、CPUでの定期的な故障監視周期を短くする必要があ
り、CPUの処理能力が大幅にダウンするという欠点があ
った。
本発明は従来の上記実情に鑑みてなされたものであ
り、従って本発明の目的は、従来の技術に内在する上記
諸欠点を解消することを可能とした新規な基準クロック
源自動切替え方式を提供することにある。
り、従って本発明の目的は、従来の技術に内在する上記
諸欠点を解消することを可能とした新規な基準クロック
源自動切替え方式を提供することにある。
課題を解決するための手段 上記目的を達成する為に、本発明に係る基準クロック
源自動切替え方式は、第１番から第ｎ番までｎ個の装置
から構成され、老番装置から若番装置へデータを転送す
る送信用バスと、若番装置から老番装置へデータを転送
する受信用バスが最若番装置内にてつながる時分割制御
されている共通バスで各装置が接続されており、各装置
は若番装置から受信するフレームヘッド信号と各装置ご
とに１タイムスロット分遅延したサブフレームヘッド信
号と基本クロック信号を基に共通バスの自分割タイムス
ロットを認識し、また前記送信用バス及び受信用バス上
のデータを各装置毎で、前記基本クロックより作成され
る装置内クロックで打ち抜き（カウントし）、各装置が
最若番装置からの基本クロックとフレームヘッド信号で
動作し、共通バスを構成する電子交換機において、各装
置は、若番装置から受信する前記フレームヘッド信号と
サブフレームヘッド信号間のタイムスロット差を装置内
クロックで打ち抜き（カウントし）そのタイムスロット
差より装置自身が前記基準クロック源装置から何番目の
装置であるのかを認識し保持する装置番号認識回路と、
各装置内部及びその装置より若番装置の障害情報を検出
し老番装置へ障害情報を送出する障害検出回路と、前記
装置番号認識回路及び障害検出回路からの情報により前
記フレームヘッド信号とサブフレームヘッド信号及び基
本クロックを作成するクロック、フレームヘッド作成回
路と、該クロック、フレームヘッド作成回路を制御する
クロック源制御回路とを備えて構成される。
源自動切替え方式は、第１番から第ｎ番までｎ個の装置
から構成され、老番装置から若番装置へデータを転送す
る送信用バスと、若番装置から老番装置へデータを転送
する受信用バスが最若番装置内にてつながる時分割制御
されている共通バスで各装置が接続されており、各装置
は若番装置から受信するフレームヘッド信号と各装置ご
とに１タイムスロット分遅延したサブフレームヘッド信
号と基本クロック信号を基に共通バスの自分割タイムス
ロットを認識し、また前記送信用バス及び受信用バス上
のデータを各装置毎で、前記基本クロックより作成され
る装置内クロックで打ち抜き（カウントし）、各装置が
最若番装置からの基本クロックとフレームヘッド信号で
動作し、共通バスを構成する電子交換機において、各装
置は、若番装置から受信する前記フレームヘッド信号と
サブフレームヘッド信号間のタイムスロット差を装置内
クロックで打ち抜き（カウントし）そのタイムスロット
差より装置自身が前記基準クロック源装置から何番目の
装置であるのかを認識し保持する装置番号認識回路と、
各装置内部及びその装置より若番装置の障害情報を検出
し老番装置へ障害情報を送出する障害検出回路と、前記
装置番号認識回路及び障害検出回路からの情報により前
記フレームヘッド信号とサブフレームヘッド信号及び基
本クロックを作成するクロック、フレームヘッド作成回
路と、該クロック、フレームヘッド作成回路を制御する
クロック源制御回路とを備えて構成される。
実施例 次に本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図であ
る。
る。
第２図は第１図に示された各装置の回路構成要素の詳
細なブロック構成図であり、第３図は第１図の動作タイ
ミングチャートである。
細なブロック構成図であり、第３図は第１図の動作タイ
ミングチャートである。
第１図を参照するに、装置＃１は、あらかじめ基準ク
ロック源装置として設定されており、装置＃１のCLK、F
H作成回路１で作成された基準クロックCLK、フレームヘ
ッドFH、サブフレームヘッドSFHの各信号は各装置間の
ドライバ、レシーバ回路及びラッチ回路を経由して各装
置＃２〜＃ｎに供給されている。そして各装置＃１〜＃
ｎ内では分周回路６で分周された装置内クロックCLK0〜
CLKnを作成し、装置間の共通バスである受信用バスＡと
送信用バスＢのデータラッチ回路7,8を動作させる。ま
た装置＃１においては、その共通バスの受信と送信用各
バスのデータを折り返す折り返し回路５の制御を行って
いる。即ち、CLK、FH作成回路１、折り返し回路５は、
基準クロック源装置として設定されている装置＃１にお
いてのみ動作しており、他の装置＃２〜＃ｎでは休止し
ている（受信データバスＡと送信データバスＢとの間は
破線で示されている）。
ロック源装置として設定されており、装置＃１のCLK、F
H作成回路１で作成された基準クロックCLK、フレームヘ
ッドFH、サブフレームヘッドSFHの各信号は各装置間の
ドライバ、レシーバ回路及びラッチ回路を経由して各装
置＃２〜＃ｎに供給されている。そして各装置＃１〜＃
ｎ内では分周回路６で分周された装置内クロックCLK0〜
CLKnを作成し、装置間の共通バスである受信用バスＡと
送信用バスＢのデータラッチ回路7,8を動作させる。ま
た装置＃１においては、その共通バスの受信と送信用各
バスのデータを折り返す折り返し回路５の制御を行って
いる。即ち、CLK、FH作成回路１、折り返し回路５は、
基準クロック源装置として設定されている装置＃１にお
いてのみ動作しており、他の装置＃２〜＃ｎでは休止し
ている（受信データバスＡと送信データバスＢとの間は
破線で示されている）。
第２図は、各装置内のCLK、FH作成回路１、基準クロ
ック制御回路２、装置番号認識回路３、障害検出回路４
の各回路の詳細なブロック構成図である。
ック制御回路２、装置番号認識回路３、障害検出回路４
の各回路の詳細なブロック構成図である。
第２図を参照するに、装置＃１のCLK、FH作成回路１
内のゲート回路12は、基準クロック源制御回路２内の制
御回路21に線120を介して接続されており、外部インタ
ーフェイス回路22に接続される線220と線212によりあら
かじめCLK、FH、SFH信号を生成する基準クロック源とし
て設定されている。
内のゲート回路12は、基準クロック源制御回路２内の制
御回路21に線120を介して接続されており、外部インタ
ーフェイス回路22に接続される線220と線212によりあら
かじめCLK、FH、SFH信号を生成する基準クロック源とし
て設定されている。
このときCLK、FH作成回路１の発振回路10は例えばカ
ウンタにより構成されるFH作成回路11とゲート回路12へ
それぞれ線110,112で接続されており、クロックCLKを供
給している。FH作成回路11は受信したクロックCLKよ
り、第３図に示すタイミングで装置＃１へフレームヘッ
ドとサブフレームヘッド信号FH、SFHをゲート回路12を
介して装置＃２へ送出する。
ウンタにより構成されるFH作成回路11とゲート回路12へ
それぞれ線110,112で接続されており、クロックCLKを供
給している。FH作成回路11は受信したクロックCLKよ
り、第３図に示すタイミングで装置＃１へフレームヘッ
ドとサブフレームヘッド信号FH、SFHをゲート回路12を
介して装置＃２へ送出する。
そして装置＃２では、装置＃１よりラッチ回路を介し
て送られた第３図に示すタイミングのフレームヘッドと
サブフレームヘッド信号FH、SHFは、それぞれ線300、30
1に接続される装置番号認識回路３内の例えばカウンタ
により構成される差分検出回路30に入力され、そこで線
302に接続する分周回路６で分周された装置内クロック
により差分が検出され、その差分は線310を介して例え
ばF/Fで形成される保持回路31内に入力され、そこで保
持されている。
て送られた第３図に示すタイミングのフレームヘッドと
サブフレームヘッド信号FH、SHFは、それぞれ線300、30
1に接続される装置番号認識回路３内の例えばカウンタ
により構成される差分検出回路30に入力され、そこで線
302に接続する分周回路６で分周された装置内クロック
により差分が検出され、その差分は線310を介して例え
ばF/Fで形成される保持回路31内に入力され、そこで保
持されている。
基準クロック源制御回路２では、保持回路31からのデ
ータは、線200を介して例えば比較器により構成されて
判定回路20に接続され、次期基準クロック源装置か否か
判定され、判定の結果次期基準クロック源であれば線21
1に信号を送出する。制御回路21は、若番装置の障害検
出回路４内の例えば比較器により構成される電源系障害
検出回路40から出力され、老番装置の信号線210に入力
された若番装置障害情報と、例えば比較器により構成さ
れるクロック、FH系障害検出回路41で検出された若番装
置からの入力CLK、FH、SHF断情報を線213を介して受信
する。そして前述した判定回路20での判定結果と障害情
報検出により、CLK、FH作成回路１内のゲート回路12を
制御すると同時に、共通バスの折り返し回路５を線500
により制御する。これにより装置＃２は、基準クロック
源装置としてシステム全体を制御するようになる。装置
＃３〜＃ｎも同様に動作する。
ータは、線200を介して例えば比較器により構成されて
判定回路20に接続され、次期基準クロック源装置か否か
判定され、判定の結果次期基準クロック源であれば線21
1に信号を送出する。制御回路21は、若番装置の障害検
出回路４内の例えば比較器により構成される電源系障害
検出回路40から出力され、老番装置の信号線210に入力
された若番装置障害情報と、例えば比較器により構成さ
れるクロック、FH系障害検出回路41で検出された若番装
置からの入力CLK、FH、SHF断情報を線213を介して受信
する。そして前述した判定回路20での判定結果と障害情
報検出により、CLK、FH作成回路１内のゲート回路12を
制御すると同時に、共通バスの折り返し回路５を線500
により制御する。これにより装置＃２は、基準クロック
源装置としてシステム全体を制御するようになる。装置
＃３〜＃ｎも同様に動作する。
障害検出については、クロックFH系障害検出回路41は
若番装置から線410,411,412を介して入力されるクロッ
クCLK、フレームヘッドFHの各信号の断検出を、電源系
障害検出回路40は自装置電源断をそれぞれ検出する。そ
して、その情報は同時にCPUインターフェイス回路42
に、線210,213を介して送出される。またCPUへは、線42
0によりCPUインターフェイス回路42が送出し、老番装置
へは老番装置の線210が接続する線401を用いて電源系障
害検出回路40が情報を送出する。
若番装置から線410,411,412を介して入力されるクロッ
クCLK、フレームヘッドFHの各信号の断検出を、電源系
障害検出回路40は自装置電源断をそれぞれ検出する。そ
して、その情報は同時にCPUインターフェイス回路42
に、線210,213を介して送出される。またCPUへは、線42
0によりCPUインターフェイス回路42が送出し、老番装置
へは老番装置の線210が接続する線401を用いて電源系障
害検出回路40が情報を送出する。
第３図の装置＃２の障害動作は、前述した内容のタイ
ミングチャートであるが、このとき装置＃２は、フレー
ムヘッドとサブフレームヘッド信号FH、SHFの差分を障
害前の装置＃１の差分と同様にしていることにより、装
置＃３は、障害前の装置＃２となり、共通バスの正常動
作を保つようになっている。
ミングチャートであるが、このとき装置＃２は、フレー
ムヘッドとサブフレームヘッド信号FH、SHFの差分を障
害前の装置＃１の差分と同様にしていることにより、装
置＃３は、障害前の装置＃２となり、共通バスの正常動
作を保つようになっている。
そして、障害前の装置＃１の障害が解除された段階で
障害検出回路４で、障害解除を制御回路に送出すること
で、制御回路は装置＃１が基準クロック源装置になるよ
うに再設定を行う。
障害検出回路４で、障害解除を制御回路に送出すること
で、制御回路は装置＃１が基準クロック源装置になるよ
うに再設定を行う。
発明の効果 以上説明したように、本発明によれば、あらかじめ初
期状態に設定された基準クロック源装置内のCLK、FH系
信号障害や、その装置の電源断障害などを非基準クロッ
ク源装置が検出し、基準クロック源装置の１つ次の老番
装置が自動的に基準クロック源となることで、CPUの介
在なしに一時的な共通バスが使用不可というシステムダ
ウン状態をなくすことができ、又CPUの処理の負荷を軽
減できる効果が得られる。
期状態に設定された基準クロック源装置内のCLK、FH系
信号障害や、その装置の電源断障害などを非基準クロッ
ク源装置が検出し、基準クロック源装置の１つ次の老番
装置が自動的に基準クロック源となることで、CPUの介
在なしに一時的な共通バスが使用不可というシステムダ
ウン状態をなくすことができ、又CPUの処理の負荷を軽
減できる効果が得られる。
第１図は本発明の一実施例を示す全体ブロック構成図、
第２図は第１図に示された装置内各部の詳細なブロック
構成図、第３図は本発明の動作の一例を示すタイミング
チャート、第４図は従来例を示す全体ブロック図であ
る。 １……CLK、FH作成回路、２……基準クロック制御回
路、３……装置番号認識回路、４……障害検出回路、５
……折り返し回路、６……分周回路、7,8……ラッチ回
路、10……発振回路、11……FH作成回路、12……ゲート
回路、20……判定回路、21……制御回路、22……外部イ
ンターフェイス回路、30……差分検出回路、31……保持
回路、40……電源系障害検出回路、41……クロック、FH
系障害検出回路、42……CPUインターフェイス回路
第２図は第１図に示された装置内各部の詳細なブロック
構成図、第３図は本発明の動作の一例を示すタイミング
チャート、第４図は従来例を示す全体ブロック図であ
る。 １……CLK、FH作成回路、２……基準クロック制御回
路、３……装置番号認識回路、４……障害検出回路、５
……折り返し回路、６……分周回路、7,8……ラッチ回
路、10……発振回路、11……FH作成回路、12……ゲート
回路、20……判定回路、21……制御回路、22……外部イ
ンターフェイス回路、30……差分検出回路、31……保持
回路、40……電源系障害検出回路、41……クロック、FH
系障害検出回路、42……CPUインターフェイス回路
Claims (3)
- 【請求項１】第１番から第ｎ番までｎ個の装置から構成
され、老番装置から若番装置へデータを転送する送信用
バスと若番装置から老番装置へデータを転送する受信用
バスが最若番装置内にてつながる時分割制御されている
共通バスで各装置が接続されており、各装置は若番装置
から受信するフレームヘッド信号と各装置毎に１タイム
スロット分遅延したサブフレームヘッド信号と基本クロ
ック信号を基に共通バスの時分割タイムスロットを認識
し、各装置が最若番装置からの基本クロックとフレーム
ヘッド信号で動作し、共通バスを構成する電子交換機に
おいて、前記ｎ個の装置の内の任意の装置で障害が発生
した場合に、該障害が発生した装置の次に接続された最
若番装置を障害情報及びフレームヘッド信号とサブフレ
ームヘッド信号の差分情報に基づいて自動的に基準クロ
ック源装置として設定し、該装置により基本クロック信
号、フレームヘッド信号及びサブフレームヘッド信号を
発生して後続の各老番装置に送出し、折り返し装置とし
て機能するように制御する事を特徴とした基準クロック
源自動切替え方式。 - 【請求項２】第１番から第ｎ番までｎ個の装置から構成
され、老番装置から若番装置へデータを転送する送信用
バスと、若番装置から老番装置へデータを転送する受信
用バスが最若番装置内にてつながる時分割制御されてい
る共通バスで各装置が接続されており、各装置は若番装
置から受信するフレームヘッド信号と各装置ごとに１タ
イムスロット分遅延したサブフレームヘッド信号と基本
クロック信号を基に共通バスの時分割タイムスロットを
認識し、各装置が最若番装置からの基本クロックとフレ
ームヘッド信号で動作し、共通バスを構成する電子交換
機において、各装置は、若番装置から受信する前記フレ
ームヘッド信号とサブフレームヘッド信号間のタイムス
ロット差を装置内クロックでカウントしそのタイムスロ
ット差より装置自身が前記基準クロック源装置から何番
目の装置であるかを認識し保持する装置番号認識回路
と、各装置内部及びその装置より若番装置の障害情報を
検出し老番装置へ障害情報を送出する障害検出回路と、
前記フレームヘッド信号とサブフレームヘッド信号及び
基本クロックを作成するCLK、FH作成回路と、前記装置
番号認識回路及び障害検出回路からの情報により前記CL
K、FH作成回路を制御するクロック源制御回路とを有す
る事を特徴とした基準クロック源自動切替え方式。 - 【請求項３】前記CLK、FH作成回路をクロック信号を発
生する発振回路と、該クロック信号によりフレームヘッ
ド信号及びサブフレーム信号を発生するFH作成回路と、
該FH作成回路及び前記発振回路の出力を入力とするゲー
ト回路とにより構成し、前記装置番号認識回路を前記フ
レームヘッド信号とサブフレーム信号の差分を自装置の
分周回路から出力される装置内クロックより検出する差
分検出回路と、該検出された差分を保持する保持回路と
により構成し、前記障害検出回路を自装置の電源断を検
出する電源系障害検出回路と、若番装置から入力される
クロック信号、フレームヘッド信号の断を検出するクロ
ックFH系障害検出回路とにより構成し、前記基準クロッ
ク源制御回路を前記保持回路に保持された差分を基にし
て次期基準クロック源装置か否かを判定する判定回路
と、該判定回路の判定結果及び若番装置からの障害情報
により前記ゲート回路及び折り返し回路を制御する制御
回路とにより構成したことを更に特徴とする請求項
（２）に記載の基準クロック源自動切替え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295787A JP2538682B2 (ja) | 1989-11-14 | 1989-11-14 | 基準クロック源自動切替え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295787A JP2538682B2 (ja) | 1989-11-14 | 1989-11-14 | 基準クロック源自動切替え方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03228455A JPH03228455A (ja) | 1991-10-09 |
| JP2538682B2 true JP2538682B2 (ja) | 1996-09-25 |
Family
ID=17825155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1295787A Expired - Fee Related JP2538682B2 (ja) | 1989-11-14 | 1989-11-14 | 基準クロック源自動切替え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538682B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10097062B2 (en) | 2015-03-03 | 2018-10-09 | Hanon Systems | Electrical implementation unit having a conical contact surface engaging a conical borehole formed in a housing of an electrical component |
-
1989
- 1989-11-14 JP JP1295787A patent/JP2538682B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10097062B2 (en) | 2015-03-03 | 2018-10-09 | Hanon Systems | Electrical implementation unit having a conical contact surface engaging a conical borehole formed in a housing of an electrical component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03228455A (ja) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2738106B2 (ja) | 多重通信制御装置 | |
| EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
| JP2001326626A (ja) | 同期のための方法、モジュール、およびプログラムモジュール | |
| US4635249A (en) | Glitchless clock signal control circuit for a duplicated system | |
| JP2538682B2 (ja) | 基準クロック源自動切替え方式 | |
| US6493351B1 (en) | Collision detection on a differential bus | |
| CA1279729C (en) | Method and apparatus for transferring data between two data processing equipments each driven by an independent clock | |
| JPH07288516A (ja) | シリアルデータ送受信回路 | |
| JP2510750B2 (ja) | フォ―ルト・トレラント・システム及びその冗長系間の同期方法並びに多重化クロツク発振器 | |
| JPH11219305A (ja) | マイクロコンピュータのリセット装置及びマイクロコンピュータのリセット方法 | |
| KR100212050B1 (ko) | 디지탈 교환기의 동기소스 감시 및 선택방식과 그 회로 | |
| US5003560A (en) | Receiving counter phase synchronization circuit of the synchronous transmission system | |
| JPH07281785A (ja) | プロセッサシステム | |
| JP2798918B2 (ja) | パルス幅変調回路 | |
| JP2502030B2 (ja) | 同期式デ―タ処理システム用の同期化装置 | |
| KR100369685B1 (ko) | 교환기의 기준클럭 동기 장치 및 그 방법 | |
| JP2588290B2 (ja) | データ入出力システム | |
| JPS62171349A (ja) | 通信制御装置 | |
| JP2000049841A (ja) | 通信システム | |
| JPH0621999A (ja) | シリアル通信装置 | |
| US20020163370A1 (en) | Operating method for a data bus | |
| JPH08263436A (ja) | データ転送装置 | |
| JP3114433B2 (ja) | 通信端末装置 | |
| JPH0715419A (ja) | 機器の制御装置 | |
| JPH05204850A (ja) | バス用通信情報同期化装置及び方法及びバス型接続方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |