JP2588290B2 - データ入出力システム - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、複数のデータ入出力装置がデータ入出力
動作を同期信号により同期して行うデータ入出力システ
ムに関する。

（従来の技術） この種のデータ入出力システム、例えばプラントの監
視等に使用されるプロセス入出力システムは、一般に複
数のプロセス入出力装置を備えている。この複数のプロ
セス入出力装置のうちの１つはマスター側プロセス入出
力装置として、残りの幾つかはスレーブ側プロセス入出
力装置として、それぞれ位置付けられている。マスター
側プロセス入出力装置は各プロセス入出力装置が共通に
使用する同期信号（同期クロック）を生成する。この同
期信号は全てのプロセス入出力装置に供給され、この信
号をもとに全プロセス入出力装置が同期してデータの入
力または出力が行えるようになっている。

さて、上記した従来のプロセス入出力システムでは、
マスター側プロセス入出力装置が故障した場合には全プ
ロセス入出力装置が停止することになる。またスレーブ
側プロセス入出力装置における同期信号の入力回路部分
が故障した場合には、該当するスレーブ側プロセス入出
力装置が停止する。以上は、プロセス入出力システム以
外のデータ入出力システムにおいても同様である。

（発明が解決しようとする課題） 上記したように従来のデータ入出力システムでは、各
データ入出力装置が共通に使用する同期信号を生成する
マスター側データ入出力装置が故障した場合には、同装
置と同期してデータの入力または出力を行う全データ入
出力装置が停止するため、システムに多大な影響を及ぼ
すという問題があった。また、スレーブ側データ入出力
装置における同期信号入力回路部分が故障した場合に
は、同装置のデータ入出力回路は正常でも、同装置での
データ入出力が不可能となる問題もあった。

この発明は上記事情に鑑みてなされたものでその目的
は、マスター側データ入出力装置が故障して同期信号が
遮断されても、各データ入出力装置が同期してデータ入
出力が行えるデータ入出力システムを提供することにあ
る。

この発明の他の目的は、スレーブ側データ入出力装置
の同期信号入力回路部分が故障した場合でも、同装置の
データ入出力動作が継続できるデータ入出力システムを
提供することにある。

［発明の構成］ （課題を解決するための手段） この発明は、共通の同期信号により同期してデータ入
出力を行うプロセス入出力装置などの複数のデータ入出
力装置のそれぞれに、同期信号に利用可能な内部クロッ
クを生成して、自身がマスターとなった場合にはこの内
部クロックを同期信号として送出し、更に同期信号また
は内部クロックをデータ入出力動作用のクロックとして
入力する同期信号入出力手段と、同期信号の状態を監視
して同期信号異常を検出する同期信号監視手段と、この
同期信号監視手段により同期信号異常が検出され、且つ
自身が次のマスター権を持つと共にマスター側データ入
出力装置が異常な場合には自身をマスターに切替える制
御手段とを設けたことを特徴とするものである。

（作 用） 上記の構成によれば、各データ入出力装置の同期信号
入出力手段では内部クロックが生成される。この内部ク
ロックうち、マスターとなっているデータ入出力装置で
生成される内部クロックだけが、同期信号として各デー
タ入出力装置に送出される。この同期信号が存在する場
合には、この同期信号によりデータ入出力動作が行われ
る。これに対して同期信号が存在しない場合には、自装
置内で生成される内部クロックによりデータ入出力動作
が行われ、データ入出力を継続することができる。

上記同期信号の状態は、各データ入出力装置に設けら
れた同期信号監視手段により常時監視される。この同期
信号監視により同期信号異常（例えば同期信号が所定期
間以上存在しない場合）が検出され、且つ自身がマスタ
ー権を持つ場合には、同期信号異常の要因がマスター側
データ入出力装置にあるか否かが調べられる。もし同期
信号異常がマスター側データ入出力装置に起因するもの
であるならば、自装置がマスターに切替えられ、自装置
内（の同期信号入出力手段）で生成される内部クロック
が同期信号として各データ入出力装置に送出される。こ
れにより、データ入出力を継続することができる。

（実施例） 第１図はこの発明の一実施例に係るプロセス入出力シ
ステムのブロック構成を示す。同図において、10−1,10
−２…10−ｎは例えばプラントの各種状態を監視するた
めのセンサ、20−1,20−２…20−ｎはセンサ10−1,10−
２…10−ｎからのデータの入力またはセンサ10−1,10−
２…10−ｎへのデータの出力を同期クロック（同期信
号）SYNCLK0により同期して行うためのプロセス入出力
装置である。ここではプロセス入出力装置20−１〜20−
ｎのうちの１つがマスターとして割当てられ、他のプロ
セス入出力装置の幾つかがスレーブとして割当てられて
いる。また、マスターでもスレーブでもないプロセス入
出力装置もある。

プロセス入出力装置20−ｉ（ｉ＝１〜ｎ）は、センサ
10−ｉとの間でデータの入出力を行うデータ入出力イン
タフェース21、センサ10−ｉとの間のデータ入出力を、
各プロセス入出力装置間で同期して行うための同期信号
の生成、出力または入力を司る同期クロック入出力回路
22、同期クロックSYNCLK0の状態を監視する同期クロッ
ク監視回路23、およびデータ入出力インタフェース21、
同期クロック入出力回路22および同期クロック監視回路
23を制御する制御回路、例えばマイクロプロセッサユニ
ット（以下、MPUと称する）24を有している。プロセス
入出力装置20−１〜20−ｎの各同期クロック入出力回路
22は同期クロックSYNCLK0の転送に供される同期クロッ
クライン31により接続されている。また、プロセス入出
力装置20−１〜20−ｎの各同期クロック監視回路23は、
マスター（マスター側プロセス入出力装置）の動作状態
を問合わせるための応答要求信号CREQ0の転送に供され
る応答要求ライン32、および上記応答要求信号CREQ0に
対するマスターからの応答信号CACK0の転送に供される
応答ライン33により接続されている。

第２図は上記プロセス入出力装置20−ｉ（ｉ＝１〜
ｎ）の同期クロック入出力回路22および同期クロック監
視回路23の内部構成を示す。

同期クロック入出力回路22は、図示せぬ水晶発振器
（OSC）により発生される周期１μｓのクロックをもと
にMPU24によって設定された周期（サンプリング周期）
の内部クロックCLKOUT0を生成するための例えばタイマ
ーにより構成されるクロック発生回路41、内部クロック
CLKOUT0のレベルを反転するインバータ42、内部クロッ
クCLKOUT0を同期クロックSYNCLK0として同期クロックラ
イン31に出力するためのオープンコレクタ出力のナンド
ゲート43を有している。ナンドゲート43の入力には、イ
ンバータ42の出力信号と同期クロックSYNCLK0の出力を
許可する（マスターのみ）ための同期クロック出力イネ
ーブル信号（CLKEN1）が供給され、ナンドゲート43の出
力は抵抗Ｒを介して電源電圧Vccによりプルアップされ
ている。同期クロック入出力回路22は更に、同期クロッ
クライン31上の同期クロックSYNCLK0を入力してレベル
反転するインバータ44、上記同期クロック出力イネーブ
ル信号CLKEN1のレベルを反転するインバータ45、インバ
ータ44,45の出力信号が供給されるナンドゲート46、お
よびインバータ42の出力信号（内部クロック）と同期ク
ロックライン31上の同期クロックSYNCLK0とをオア（O
R）して、データ入出力動作を各プロセス入出力装置で
同期して行うための割込み信号SYNINT1をMPU24に出力す
るオアゲート47を有している。上記ナンドゲート46の出
力信号は、クロック発生回路41の起動制御（タイマー再
スタート）に用いられる。

次に同期クロック監視回路23は、同期クロック入出力
回路22のインバータ44の出力信号をレベル反転するイン
バータ51、およびインバータ42の出力信号（内部クロッ
ク）をカウントして、同期クロックSYNCLK0の異常を検
出するためのエラーカウンタ（CNTR）52を有している。
このエラーカウンタ52は、同期クロックSYNCLK0に対応
するインバータ51の出力信号によりリセット（低レベル
の場合）される一方、カウント８で同期クロック入力エ
ラーを示す割込み信号SYNERR1をMPU24に出力するように
なっている。同期クロック監視回路23はまた、同期クロ
ック入力エラーに基づくマスターの動作確認のために
（スレーブのみ）、MPU24から出力される応答要求信号C
REQ1のレベルを反転し、信号CREQ0として応答要求ライ
ン32に出力するのに用いられるオープンコレクタ出力の
ナンドゲート53、および応答要求ライン32上の応答要求
信号CREQ0を入力してレベル反転し、信号CREQ1AとしてM
PU24に出力するインバータ54を有している。同期クロッ
ク監視回路23は更に、マスター動作確認用の応答要求信
号CREQ1Aに対する応答のために（マスターのみ）MPU24
から出力される応答信号CACK1のレベルを反転し、信号C
ACK0として応答ライン33に出力するのに用いられるオー
プンコレクタ出力のナンドゲート55、および応答ライン
33上の応答信号CACK0を入力してレベル反転し、信号CAC
K1AとしてMPU24に出力するインバータ56を有している。

次に、第１図および第２図の構成の動作を説明する。

まず、図示せぬホスト装置により、各プロセス入出力
装置20−１〜20−ｎ（のMPU24）に対して、サンプリン
グ周期、動作モード等の設定が行われる。これにより、
各プロセス入出力装置20−１〜20−ｎが同期してデータ
の入力または出力を行う動作モードが設定されたものと
する。また、同期クロックSYNCLK0を生成・出力するマ
スターとしてプロセス入出力装置20−１が、マスターの
故障時にマスター権を付与されるスレーブとしてプロセ
ス入出力装置20−２が、それぞれ前もって設定されてい
るものとする。この場合、プロセス入出力装置20−１の
同期クロック入出力回路22から同期クロックライン31上
に同期クロックSYNCLK0が出力される。同期クロックラ
イン31上の同期クロックSYNCLK0はプロセス入出力装置2
0−１を含む全プロセス入出力装置内に取込まれる。こ
れにより全てのプロセス入出力装置20−１〜20−ｎにお
いては、マスター側プロセス入出力装置20−１からの同
期クロックSYNCLK0に同期して、データ入出力インタフ
ェース21を介してセンサ10−１〜10−ｎを対象とするデ
ータの入力または出力が行われる。

以上の更に詳細な動作は次の通りである。まずマスタ
ー側プロセス入出力装置20−１のMPU24は、同期クロッ
ク入出力回路22内のクロック発生回路（タイマー）41に
ホスト装置から指示されたサンプリング周期を設定し、
同期クロック出力イネーブル信号CLKEN1を高レベル（ア
クティブ）に設定する。この高レベルの信号CLKEN1はナ
ンドゲート43に供給される。ナンドゲート43には、クロ
ック発生回路41から生成出力される（設定されたサンプ
リング周期の）内部クロックCLKOUT0のレベル反転信号
も供給される。ナンドゲート43は、MPU24からの同期ク
ロック出力イネーブル信号CLKEN1が高レベルの期間、上
記内部クロックCLKOUT0を各プロセス入出力装置20−１
〜20−ｎに共通の同期クロックSYNCLK0として同期クロ
ックライン31に出力する。

さて本実施例では、MPU24は基本的に、同期クロックS
YNCLK0により転送タイミングを得るようにしている。し
かし、マスター側プロセス入出力装置の故障、あるいは
同期クロック入力回路部分の故障等により、同期クロッ
クSYNCLK0が入力されなかった場合には、転送タイミン
グを得ることができない。そこで、各プロセス入出力装
置20−１〜20−ｎにおいては、同期クロックライン31上
の同期クロックSYNCLK0をインバータ44によってレベル
反転した信号と自プロセス入出力装置内のクロック発生
回路41からの内部クロックCLKOUT0をインバータ42によ
ってレベル反転した信号とをオアゲート47によってOR
（オア）するようにしている。そして、オアゲート47の
出力信号をMPU24への割込み信号SYNINT1として用いるこ
とで、同期クロックSYNCLK0または内部クロックCLKOUT0
で転送タイミングが得られるようにしている。

同期クロックSYNCLK0と内部クロックCLKOUT0のOR条件
で転送タイミングを得るには、両クロックの同期をとら
なければならない。このためには、同期クロック入力で
クロック発生回路（タイマー）41のゲート（EN）を制御
し、クロック発生回路41を再起動させればよい。但し、
マスター側プロセス入出力装置については、同期クロッ
ク出力の周期ずれが生じるため、再起動を行わないよう
にしなければならない。そこでプロセス入出力装置20−
１〜20−ｎにおいては、同期クロックライン31上の同期
クロックSYNCLK0をインバータ44によってレベル反転し
た信号と自装置のMPU24からの同期クロック出力イネー
ブル信号CLKEN1をインバータ45によってレベル反転した
信号とをナンドゲート46に入力し、その出力信号をクロ
ック発生回路41の再起動用に用いるようにしている。明
らかなように、マスターでないプロセス入出力装置20−
２〜20−ｎにおいては同期クロック出力イネーブル信号
CLKEN1が低レベルであることから、ナンドゲート46の出
力は同期クロックSYNCLK0の状態に一致し、このクロッ
クSYNCLK0の状態によってクロック発生回路41の再起動
が制御される。この様子を第３図のタイミングチャート
に示す。一方、マスター側プロセス入出力装置20−１に
おいては、同期クロック出力イネーブル信号CLKEN1が高
レベルであることから、ナンドゲート46の出力は同期ク
ロックSYNCLK0の状態に無関係に高レベルとなり、クロ
ック発生回路41の再起動は行われない。

次に、プロセス入出力装置20−１〜20−ｎの同期クロ
ック監視回路23による同期クロック監視動作、およびマ
スター／スレーブの切替え動作について、第４図のタイ
ミングチャートを参照して説明する。まず同期クロック
監視回路23に設けられたエラーカウンタ52のクロック入
力CKには、自装置内のクロック発生回路41からの内部ク
ロックCLKOUT0のレベル反転信号が供給されている。エ
ラーカウンタ52のクリア入力CLRには同期クロックライ
ン31上の同期クロックSYNCLK0がインバータ44,51を介し
て供給されている。エラーカウンタ52は内部クロックCL
KOUT0をカウントする動作を繰返す。但し、エラーカウ
ンタ52は同期クロックSYNCLK0が低レベルとなるとリセ
ットされることから、同期クロックSYNCLK0の状態が正
常である限りは、カウント値は２以上とならない。も
し、同期クロックSYNCLK0が異常となり、エラーカウン
タ52が内部クロックCLKOUT0を例えば８クロック分カウ
ントすると、即ち同期クロックSYNCLK0が第４図に示す
ように８クロック分（以上）連続して入力されない状態
が続くと、エラーカウンタ52から同期クロック入力エラ
ーを示す割込み信号SYNERR1が出力される。この割込み
信号SYNERR1は、自装置内のMPU24に出力される。なお、
同期クロックSYNCLK0が入力されない状態では、前記し
たように自装置内の内部クロックCLKOUT0がオアゲート4
7を介して割込み信号SYNINT1としてMPU24に供給され
る。この結果、各プロセス入出力装置のMPU24は、同期
クロックSYNCLK0が入力されない期間においては、自装
置内の内部クロックCLKOUT0でデータ入出力を行うこと
になる。

さて、スレーブ側プロセス入出力装置20−２内のMPU2
4は、自装置の（同期クロック監視回路23に設けられ
た）エラーカウンタ52からの割込み信号SYNERR1により
同期クロック入力エラーを検出すると、マスター側プロ
セス入出力装置（ここではプロセス入出力装置20−１）
の動作を確認するために応答要求信号CREQ1を出力す
る。この信号CREQ1は同期クロック監視回路23に設けら
れたナンドゲート53によりレベル反転され、第４図に示
すように応答要求信号CREQ0として応答要求ライン32上
に送出される。なお、スレーブ以外のプロセス入出力装
置内のMPU24では、上記割込み信号SYNERR1は無視され
る。

応答要求ライン32上の応答要求信号CREQ0は、各プロ
セス入出力装置20−１〜20−ｎの同期クロック監視回路
23に設けられたインバータ54を介し、応答要求信号CREQ
1AとしてMPU24に伝達される。マスター側プロセス入出
力装置20−１内のMPU24は、インバータ54を介して供給
されるアクティブな応答要求信号CREQ1Aを検出すると、
応答信号CACK1を出力する。この信号CACK1は同期クロッ
ク監視回路23に設けられたナンドゲート55によりレベル
反転され、第４図に示すように応答信号CACK0として応
答ライン33上に送出される。なお、マスター以外のプロ
セス入出力装置内のMPU24では、上記応答要求信号CREQ1
Aは無視される。

応答ライン33上の応答信号CACK0は、各プロセス入出
力装置20−１〜20−ｎの同期クロック監視回路23に設け
られたインバータ56を介し、応答信号CACK1AとしてMPU2
4に伝達される。スレーブ側プロセス入出力装置20−２
のMPU24は、応答要求信号CREQ1（CREQ0）を前記したよ
うに出力すると時間カウントを開始し、所定時間（例え
ば100μｓ）を経過する前に応答信号CACK1（CACK0）が
返された場合には、自装置の同期クロック入力回路部分
の異常を判定し、その旨をホスト装置に通知する。これ
に対して、第４図に示すように所定時間を経過しても応
答信号CACK1（CACK0）がマスター側プロセス入出力装置
20−１から返されなかったタイムアウトの場合には、ス
レーブ側プロセス入出力装置20−２のMPU24はマスター
側プロセス入出力装置（プロセス入出力装置20−１）の
異常を判定し、自装置をマスターに切替え、同期クロッ
ク出力イネーブル信号CLKEN1を高レベル（アクティブ）
にする。これにより、それまでスレーブであったプロセ
ス入出力装置20−２の同期クロック入出力回路22内のク
ロック発生回路41で生成されている内部クロックCLKOUT
0が、同期クロックSYNCLK0としてナンドゲート43から同
期クロックライン31に送出され、各プロセス入出力装置
で用いられる。

以上は、複数のプロセス入出力装置がセンサを対象と
するデータ入出力を同期して行うプロセス入出力システ
ムについて説明したが、本発明はデータ入出力を同期し
て行うデータ入出力システム全般に応用可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、同期信号を出
力するマスター側データ入出力装置が故障しても、次の
マスター権を持つスレーブ側入出力装置が、故障したマ
スター側データ入出力装置に代わって位相ずれのない同
期信号を出力することができ、しかもマスターへ切替え
の間は、各データ入出力装置内で生成される同期信号と
して使用可能な内部クロックで各データ入出力装置が動
作できるので、各データ入出力装置の入出力動作が継続
して且つ同期ずれを招くことなく行える。また、同期信
号の入出力回路部分が故障しても、その故障データ入出
力装置は内部クロックで動作することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るプロセス入出力シス
テムのブロック構成図、第２図は第１図に示すプロセス
入出力装置内の同期クロック入出力回路および同期クロ
ック監視回路のブロック構成図、第３図は同期信号の有
無による同期クロック入出力回路の動作を説明するため
のタイミングチャート、第４図は同期クロック監視回路
による同期クロック監視動作およびマスター／スレーブ
の切替え動作を説明するためのタイミングチャートであ
る。 10−１〜10−ｎ……センサ、20−１〜20−ｎ……プロセ
ス入出力装置（データ入出力装置）、21……データ入出
力インタフェース、22……同期クロック入出力回路、23
……同期クロック監視回路、24……MPU（制御手段）、3
1……同期クロックライン、32……応答要求ライン、33
……応答ライン、41……クロック発生回路、43……ナン
ドゲート（出力手段）、47……オアゲート（入力手
段）、52……エラーカウンタ（CNTR）。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】マスター側データ入出力装置から出力され
   る同期信号により、上記マスター側データ入出力装置お
   よび上記マスター側データ入出力装置の故障時にマスタ
   ーとなり得るスレーブ側データ入出力装置を含む複数の
   データ入出力装置にてデータ入出力動作が同期して行わ
   れるデータ入出力システムにおいて、 上記各データ入出力装置に、 上記同期信号に利用可能な内部クロックを生成するクロ
   ック発生手段、自身がマスターとなった場合に上記内部
   クロックを同期信号として送出する出力手段、および上
   記同期信号または上記内部クロックをデータ入出力動作
   用のクロックとして入力する入力手段を有する同期信号
   入出力手段と、 上記同期信号の状態を監視して同期信号異常を検出する
   同期信号監視手段と、 この同期信号監視手段により同期信号異常が検出され、
   且つ自身が次のマスター権を持つと共にマスター側デー
   タ入出力装置が異常な場合には、自身をマスターに切替
   えて上記出力手段を制御し、同出力手段から上記内部ク
   ロックを上記同期信号として送出させる制御手段と、 を設けたことを特徴とするデータ入出力システム。