JPH02266269A - 異常検出回路 - Google Patents
異常検出回路Info
- Publication number
- JPH02266269A JPH02266269A JP8872389A JP8872389A JPH02266269A JP H02266269 A JPH02266269 A JP H02266269A JP 8872389 A JP8872389 A JP 8872389A JP 8872389 A JP8872389 A JP 8872389A JP H02266269 A JPH02266269 A JP H02266269A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- time
- supplied
- mono
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 41
- 238000001514 detection method Methods 0.000 claims description 24
- 230000007423 decrease Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、たとえば宇宙衛星や入出金機などのコンピ
ュータシステムにおいて、高信頼性が要求される電子回
路に供給されるクロック信号の異常を検出するために用
いられる異常検出回路に関する。
ュータシステムにおいて、高信頼性が要求される電子回
路に供給されるクロック信号の異常を検出するために用
いられる異常検出回路に関する。
(従来の技術)
一般に、クロック信号を基準として動作する電子回路で
は、クロック信号の異常、たとえばクロック信号の停止
によってシステム全体の動作が停止したり、あるいは誤
動作を起こすという欠点があった。そこで、クロック信
号の異常を異常検出回路によって検出し、異常検出時に
は冗長系に切換えて正常なりロック信号を供給すること
により、電子回路、特に高信頼性が要求される電子回路
における動作の停止や誤動作を防止するようにしている
ものがある。
は、クロック信号の異常、たとえばクロック信号の停止
によってシステム全体の動作が停止したり、あるいは誤
動作を起こすという欠点があった。そこで、クロック信
号の異常を異常検出回路によって検出し、異常検出時に
は冗長系に切換えて正常なりロック信号を供給すること
により、電子回路、特に高信頼性が要求される電子回路
における動作の停止や誤動作を防止するようにしている
ものがある。
第3図は、従来のクロック信号異常検出回路を示してい
る。このクロック信号異常検出回路31は、たとえばリ
トリガブルモノマルチバイブレータ(以下、モノマルチ
という)32により構成される。モノマルチ32は、ク
ロック信号発生器33からのクロック信号をクロック入
力端子CLより取込み、出力端子Qより切換信号を出力
することによって切換回路34を制御して、クロック信
号発生器33からクロック信号発生器(冗長系)35へ
の切換えを行うことができる。すなわち、モノマルチ3
2は、抵抗R3とコンデンサC3とで決定される時定数
によって決まる時間t3以内に、クロック信号の立上が
り(リトリガ())が供給されれば、出力(制御信号)
としてローレベルを維持し、切換回路34を図示の状態
に維持する。
る。このクロック信号異常検出回路31は、たとえばリ
トリガブルモノマルチバイブレータ(以下、モノマルチ
という)32により構成される。モノマルチ32は、ク
ロック信号発生器33からのクロック信号をクロック入
力端子CLより取込み、出力端子Qより切換信号を出力
することによって切換回路34を制御して、クロック信
号発生器33からクロック信号発生器(冗長系)35へ
の切換えを行うことができる。すなわち、モノマルチ3
2は、抵抗R3とコンデンサC3とで決定される時定数
によって決まる時間t3以内に、クロック信号の立上が
り(リトリガ())が供給されれば、出力(制御信号)
としてローレベルを維持し、切換回路34を図示の状態
に維持する。
第4図は異常検出回路31の動作を示すものである。第
4図(a)に示すように、正常な周波数のクロック信号
に対するモノマルチ32の出力(切換信号)はローレベ
ルとなる。しかし、第4図(b)に示すように、モノマ
ルチ32の時定数によって決まる時間t3よりクロック
信号の周波数が低下する(つまり、周期が長くなる)と
、時間t3の経過から次のリトリガ()までの間、切換
信号はハイレベルとなる。これにより、切換回路34が
制御され、切換回路34は、電子回路(図示していない
)に対してクロック信号発生器35からのクロック信号
を選択して導出する。
4図(a)に示すように、正常な周波数のクロック信号
に対するモノマルチ32の出力(切換信号)はローレベ
ルとなる。しかし、第4図(b)に示すように、モノマ
ルチ32の時定数によって決まる時間t3よりクロック
信号の周波数が低下する(つまり、周期が長くなる)と
、時間t3の経過から次のリトリガ()までの間、切換
信号はハイレベルとなる。これにより、切換回路34が
制御され、切換回路34は、電子回路(図示していない
)に対してクロック信号発生器35からのクロック信号
を選択して導出する。
ところが、第4図(C)に示す如く、クロック信号の周
波数が高くなり、時定数による時間t3よりも周期が短
くなった場合、切換信号はローレベルを維持してしまい
、異常を検出できない。すなわち、従来の異常検出回路
では、クロック信号の周波数の低下を検出することはで
きるが、クロック信号の周波数の増加に対しては、その
異常を検出することができなかった。
波数が高くなり、時定数による時間t3よりも周期が短
くなった場合、切換信号はローレベルを維持してしまい
、異常を検出できない。すなわち、従来の異常検出回路
では、クロック信号の周波数の低下を検出することはで
きるが、クロック信号の周波数の増加に対しては、その
異常を検出することができなかった。
(発明が解決しようとする課題)
上記したように、従来のクロック信号異常検出回路にあ
っては、周波数の増加に関するクロック信号の異常を検
出できないという問題点がある。
っては、周波数の増加に関するクロック信号の異常を検
出できないという問題点がある。
そこで、こめ発明は、周波数の低下および増加に関する
入力信号の異常を確実に検出することができる異常検出
回路を提供することを目的としている。
入力信号の異常を確実に検出することができる異常検出
回路を提供することを目的としている。
[発明の構成]
(課題を解決するための手段)
この発明の異常検出回路は、入力信号の周期よりも短い
時定数が設定された第1のリトリガブルモノマルチバイ
ブレークと、前記入力信号の周期よりも長い時定数が設
定された第2のリトリガブルモノマルチバイブレータと
を直列に接続して構成されている。
時定数が設定された第1のリトリガブルモノマルチバイ
ブレークと、前記入力信号の周期よりも長い時定数が設
定された第2のリトリガブルモノマルチバイブレータと
を直列に接続して構成されている。
(作用)
上記の手段により、一方のリトリガブルモノマルチバイ
ブレータでは入力信号の周波数の低下を検出することが
でき、他方のリトリガブルモノマルチバイブレータでは
入力信号の周波数の増加を検出することができる。
ブレータでは入力信号の周波数の低下を検出することが
でき、他方のリトリガブルモノマルチバイブレータでは
入力信号の周波数の増加を検出することができる。
(実施例)
以下、この発明の一実施例について図面を参照して説明
する。
する。
第1図は、この発明の異常検出回路として、電子回路に
供給されるクロック信号の異常を検出するクロック信号
異常検出回路を例に示している。
供給されるクロック信号の異常を検出するクロック信号
異常検出回路を例に示している。
一定周期のクロック信号を発生するクロック信号発生器
11の出力端は、切換回路12の一方の固定接点12a
1およびクロック信号異常検出回路13に接続されてい
る。
11の出力端は、切換回路12の一方の固定接点12a
1およびクロック信号異常検出回路13に接続されてい
る。
切換回路12の他方の固定接点12bには冗長系として
のクロック信号発生器14が接続され、可動接片12c
にはクロック信号を基準として動作する電子回路(図示
していない)が接続されている。切換回路12は、クロ
ック信号異常検出回路13からの切換信号によって切換
え制御される。
のクロック信号発生器14が接続され、可動接片12c
にはクロック信号を基準として動作する電子回路(図示
していない)が接続されている。切換回路12は、クロ
ック信号異常検出回路13からの切換信号によって切換
え制御される。
切換回路12は、通常、可動接片12cが固定接点12
aと接続されており、クロック信号発生器11からのク
ロック信号が切換回路12を介して電子回路に供給され
るようになっている。
aと接続されており、クロック信号発生器11からのク
ロック信号が切換回路12を介して電子回路に供給され
るようになっている。
クロック信号異常検出回路13は、2つのリトリガブル
モノマルチバイブレータ(以下、モノマルチという)1
3a、13bを直列に接続した構成である。すなわち、
クロック信号発生器11のクロック信号出力端は、モノ
マルチ13aのクロック入力端子CLに接続され、この
モノマルチ13aの出力端子Qは、モノマルチ13bの
クロック入力端子CLに接続されている。また、このモ
ノマルチ13bの反転出力端子qは、切換回路12の制
御端子に接続される。
モノマルチバイブレータ(以下、モノマルチという)1
3a、13bを直列に接続した構成である。すなわち、
クロック信号発生器11のクロック信号出力端は、モノ
マルチ13aのクロック入力端子CLに接続され、この
モノマルチ13aの出力端子Qは、モノマルチ13bの
クロック入力端子CLに接続されている。また、このモ
ノマルチ13bの反転出力端子qは、切換回路12の制
御端子に接続される。
モノマルチ13aは、クロック信号発生器11からのク
ロック信号の立上がりから、抵抗RaとコンデンサCa
とで決定される時定数によって決まる時間taの間だけ
、出力端子Qよりの出力をハイレベルとし、また時定数
による時間ta内にクロック信号の次のパルスが立上が
ると、出力端子Qよりの出力としてハイレベルを維持す
るものである。
ロック信号の立上がりから、抵抗RaとコンデンサCa
とで決定される時定数によって決まる時間taの間だけ
、出力端子Qよりの出力をハイレベルとし、また時定数
による時間ta内にクロック信号の次のパルスが立上が
ると、出力端子Qよりの出力としてハイレベルを維持す
るものである。
モノマルチ13bは、モノマルチ13aからの出力の立
上がりから、抵抗Rbとコンデンサcbとで決定される
時定数によって決まる時間tbの間だけ、反転出力端子
Qよりの出力(切換信号)をローレベルとし、時定数に
よる時間tbの経過後から、モノマルチ13aの出力の
次の立上がりまでの間、反転出力端子Qよりの出力をハ
イレベルとする。また、モノマルチ13bは、時定数に
よる時間tb内にモノマルチ13aの出力が立上がると
、反転出力端子Qよりの出力としてローレベルを維持し
、モノマルチ13aの出力がハイレベルを維持する場合
、反転出力端子Qよりの出力として定常出力(ハイレベ
ル)を維持するものである。
上がりから、抵抗Rbとコンデンサcbとで決定される
時定数によって決まる時間tbの間だけ、反転出力端子
Qよりの出力(切換信号)をローレベルとし、時定数に
よる時間tbの経過後から、モノマルチ13aの出力の
次の立上がりまでの間、反転出力端子Qよりの出力をハ
イレベルとする。また、モノマルチ13bは、時定数に
よる時間tb内にモノマルチ13aの出力が立上がると
、反転出力端子Qよりの出力としてローレベルを維持し
、モノマルチ13aの出力がハイレベルを維持する場合
、反転出力端子Qよりの出力として定常出力(ハイレベ
ル)を維持するものである。
次に、第2図を参照して、クロック信号異常検出回路1
3の動作について説明する。この異常検出回路13では
、モノマルチ13aの抵抗RaとコンデンサCaとで決
定される時定数によって決まる時間taが、正常なりロ
ック信号の一周期以下とされ、またモノマルチ13bの
抵抗Rbとコンデンサcbとで決定される時定数による
時間tbが、正常なりロック信号の一周期以上、二周期
以下とされている。
3の動作について説明する。この異常検出回路13では
、モノマルチ13aの抵抗RaとコンデンサCaとで決
定される時定数によって決まる時間taが、正常なりロ
ック信号の一周期以下とされ、またモノマルチ13bの
抵抗Rbとコンデンサcbとで決定される時定数による
時間tbが、正常なりロック信号の一周期以上、二周期
以下とされている。
クロック信号発生器11からの正常な周波数のクロック
信号に対しては、第2図(a)に示すように、モノマル
チ13aの出力が、クロック信号の立上がりから時定数
による時間taの間だけハイレベルとなる。これにより
、モノマルチ13bには、時定数による時間tb内に、
モノマルチ13aの出力の立上がり(リトリμ())が
供給されることになる。このため、モノマルチ13bか
らの出力はローレベルを維持し、その反転出力端子Qか
ら出力される切換信号はローレベルとなる。この場合、
切換回路12の可動接片12cは固定接点12a側に接
続された状態となり、クロック信号発生器11からの正
常なりロック信号が電子回路に供給される。
信号に対しては、第2図(a)に示すように、モノマル
チ13aの出力が、クロック信号の立上がりから時定数
による時間taの間だけハイレベルとなる。これにより
、モノマルチ13bには、時定数による時間tb内に、
モノマルチ13aの出力の立上がり(リトリμ())が
供給されることになる。このため、モノマルチ13bか
らの出力はローレベルを維持し、その反転出力端子Qか
ら出力される切換信号はローレベルとなる。この場合、
切換回路12の可動接片12cは固定接点12a側に接
続された状態となり、クロック信号発生器11からの正
常なりロック信号が電子回路に供給される。
また、第2図(b)に示すように、クロック信号発生器
11からのクロック信号の周波数が低下すると、モノマ
ルチ13aの出力が、クロック信号の立上がりから時定
数による時間taの間だけハイレベルとなる。これによ
り、モノマルチ13bには、時定数による時間tb内に
、モノマルチ13aの出力の立上がりが供給されない。
11からのクロック信号の周波数が低下すると、モノマ
ルチ13aの出力が、クロック信号の立上がりから時定
数による時間taの間だけハイレベルとなる。これによ
り、モノマルチ13bには、時定数による時間tb内に
、モノマルチ13aの出力の立上がりが供給されない。
このため、モノマルチ13bの出力(切換信号)は、モ
ノマルチ13aの出力の立上がりから時間tbの間だけ
ローレベルとされ、時間tbの経過後からモノマルチ1
3aの出力の次の立上がりまでの間のみハイレベルとな
る。よって、切換回路12は、可動接片12cを固定接
点12b側に切換えられる。したがって、クロック信号
発生器(冗長系)14からの正常なりロック信号が電子
回路に供給されることとなり、電子回路における正常動
作を維持することが可能となる。
ノマルチ13aの出力の立上がりから時間tbの間だけ
ローレベルとされ、時間tbの経過後からモノマルチ1
3aの出力の次の立上がりまでの間のみハイレベルとな
る。よって、切換回路12は、可動接片12cを固定接
点12b側に切換えられる。したがって、クロック信号
発生器(冗長系)14からの正常なりロック信号が電子
回路に供給されることとなり、電子回路における正常動
作を維持することが可能となる。
次に、第2図(C)に示すように、クロック信号発生器
11からのクロック信号の周波数が高くなり、その周期
が時定数による時間taより短くなった場合、時間ta
内にクロック信号の次のパルスの立上がり(リトリμ(
Δ))が供給される。
11からのクロック信号の周波数が高くなり、その周期
が時定数による時間taより短くなった場合、時間ta
内にクロック信号の次のパルスの立上がり(リトリμ(
Δ))が供給される。
このため、モノマルチ13aの出力は一定のハイレベル
とされる。これにより、モノマルチ13bには、時定数
による時間tb内に、モノマルチ13aの出力の立上が
りが供給されず、モノマルチ1.、3 bはハイレベル
を維持する。よって、切換回路12に対しては、可動接
片12cを固定接点12b側に切換えるための切換信号
(ハイレベル)が供給される。したがって、クロック信
号発生器14からの正常なりロック信号が電子回路に供
給されることとなり、電子回路における正常動作を維持
することが可能となる。
とされる。これにより、モノマルチ13bには、時定数
による時間tb内に、モノマルチ13aの出力の立上が
りが供給されず、モノマルチ1.、3 bはハイレベル
を維持する。よって、切換回路12に対しては、可動接
片12cを固定接点12b側に切換えるための切換信号
(ハイレベル)が供給される。したがって、クロック信
号発生器14からの正常なりロック信号が電子回路に供
給されることとなり、電子回路における正常動作を維持
することが可能となる。
上記したように、2つのモノマルチを直列に接続し、一
方のモノマルチではクロック信号の周波数の低下を検出
するようにし、他方のモノマルチではクロック信号の周
波数の増加を検出するようにしている。したがって、ク
ロック信号の異常、たとえば周波数の低下あるいは増加
のいかなるクロック信号発生器の故障においても、冗長
系への切換えを確実に行うことが可能となり、クロック
信号の異常によるシステム全体の異常動作を回避できる
ようになるものである。
方のモノマルチではクロック信号の周波数の低下を検出
するようにし、他方のモノマルチではクロック信号の周
波数の増加を検出するようにしている。したがって、ク
ロック信号の異常、たとえば周波数の低下あるいは増加
のいかなるクロック信号発生器の故障においても、冗長
系への切換えを確実に行うことが可能となり、クロック
信号の異常によるシステム全体の異常動作を回避できる
ようになるものである。
なお、上記実施例においては、異常検出回路として、電
子回路に供給されるクロック信号の異常を検出するクロ
ック信号異常検出回路を例に説明したが、これに限らず
、各種の回路に供給される入力信号の異常を検出するも
のに適用可能である。
子回路に供給されるクロック信号の異常を検出するクロ
ック信号異常検出回路を例に説明したが、これに限らず
、各種の回路に供給される入力信号の異常を検出するも
のに適用可能である。
その他、この発明の要旨を変えない範囲において、種々
変型実施可能なことは勿論である。
変型実施可能なことは勿論である。
[発明の効果コ
以上、詳述したようにこの発明によれば、周波数の低下
および増加に関する入力信号の異常を確実に検出するこ
とができる異常検出回路を提供できる。
および増加に関する入力信号の異常を確実に検出するこ
とができる異常検出回路を提供できる。
第1図はこの発明の一実施例を示すクロック信号異常検
出回路の構成図、第2図は動作を説明するために示す図
、第3図および第4図は従来技術とその問題点を説明す
るために示すもので、第3図はクロック信号異常検出回
路の構成図、第4図は動作を説明するために示す図であ
る。 11・・・クロック信号発生器、12・・・切換回路、
13・・・クロック信号異常検出回路、13a。 13b・・・モノマルチ(リトリガブルモノマルチバイ
ブレーク)、14・・・クロック信号発生器(冗長系)
D 出願人代理人 弁理士 鈴江武彦 出力 第1 図 第2!!i!!
出回路の構成図、第2図は動作を説明するために示す図
、第3図および第4図は従来技術とその問題点を説明す
るために示すもので、第3図はクロック信号異常検出回
路の構成図、第4図は動作を説明するために示す図であ
る。 11・・・クロック信号発生器、12・・・切換回路、
13・・・クロック信号異常検出回路、13a。 13b・・・モノマルチ(リトリガブルモノマルチバイ
ブレーク)、14・・・クロック信号発生器(冗長系)
D 出願人代理人 弁理士 鈴江武彦 出力 第1 図 第2!!i!!
Claims (1)
- 【特許請求の範囲】 正常な入力信号の周期よりも短い時定数が設定された第
1のリトリガブルモノマルチバイブレータと、 前記入力信号の周期よりも長い時定数が設定された第2
のリトリガブルモノマルチバイブレータと を直列に接続してなることを特徴とする異常検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8872389A JPH02266269A (ja) | 1989-04-07 | 1989-04-07 | 異常検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8872389A JPH02266269A (ja) | 1989-04-07 | 1989-04-07 | 異常検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02266269A true JPH02266269A (ja) | 1990-10-31 |
Family
ID=13950826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8872389A Pending JPH02266269A (ja) | 1989-04-07 | 1989-04-07 | 異常検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02266269A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100338875C (zh) * | 2004-11-12 | 2007-09-19 | 鸿富锦精密工业(深圳)有限公司 | 时钟信号发生器 |
US11079778B2 (en) | 2016-09-16 | 2021-08-03 | Power Integrations, Inc. | Modulating jitter frequency as switching frequency approaches jitter frequency |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63193607A (ja) * | 1987-02-05 | 1988-08-10 | Victor Co Of Japan Ltd | 信号のデユ−テイサイクルの検出回路 |
JPH02158210A (ja) * | 1988-12-09 | 1990-06-18 | Nec Corp | パルス異常検出回路 |
-
1989
- 1989-04-07 JP JP8872389A patent/JPH02266269A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63193607A (ja) * | 1987-02-05 | 1988-08-10 | Victor Co Of Japan Ltd | 信号のデユ−テイサイクルの検出回路 |
JPH02158210A (ja) * | 1988-12-09 | 1990-06-18 | Nec Corp | パルス異常検出回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100338875C (zh) * | 2004-11-12 | 2007-09-19 | 鸿富锦精密工业(深圳)有限公司 | 时钟信号发生器 |
US11079778B2 (en) | 2016-09-16 | 2021-08-03 | Power Integrations, Inc. | Modulating jitter frequency as switching frequency approaches jitter frequency |
US11487311B2 (en) | 2016-09-16 | 2022-11-01 | Power Integrations, Inc. | Modulating jitter frequency as switching frequency approaches jitter frequency |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63279183A (ja) | 発振器を監視するための集積回路装置および方法 | |
US4945540A (en) | Gate circuit for bus signal lines | |
US6002970A (en) | Method and apparatus for interface dual modular redundancy | |
US20020130695A1 (en) | System and method for dynamically controlling an integrated circuit's clock | |
JPH02266269A (ja) | 異常検出回路 | |
JP2508305B2 (ja) | 初期値決定装置 | |
JP2588290B2 (ja) | データ入出力システム | |
JP3724034B2 (ja) | 生産設備用制御回路 | |
JPS6226740B2 (ja) | ||
JPH0273451A (ja) | 制御装置 | |
JP3147441B2 (ja) | スイッチング電源制御用半導体装置及びスイッチング電源装置 | |
SU807307A1 (ru) | Устройство дл контрол согласован-НОгО ABTOMATA | |
JPS5829542B2 (ja) | システム障害検出制御方式 | |
SU1672457A1 (ru) | Узел контрол вычислительной системы | |
KR100317932B1 (ko) | 위상동기루프장치의 클럭 선택회로 | |
JP3218152B2 (ja) | パワーダウン制御方式 | |
JPS639691B2 (ja) | ||
SU1164714A1 (ru) | Устройство дл контрол электропитани электронных вычислительных машин | |
JPS5840674A (ja) | マイクロコンピュ−タの異常判定方法 | |
JPS6138500B2 (ja) | ||
JPH0333204B2 (ja) | ||
KR970002522A (ko) | 핫 백업(HBU:Hot Back Up)장치의 모-드 검출방법 | |
JPH04355809A (ja) | 初期値設定回路 | |
JPH0524689B2 (ja) | ||
JPS629938B2 (ja) |