CN100338875C - 时钟信号发生器 - Google Patents
时钟信号发生器 Download PDFInfo
- Publication number
- CN100338875C CN100338875C CNB2004100522629A CN200410052262A CN100338875C CN 100338875 C CN100338875 C CN 100338875C CN B2004100522629 A CNB2004100522629 A CN B2004100522629A CN 200410052262 A CN200410052262 A CN 200410052262A CN 100338875 C CN100338875 C CN 100338875C
- Authority
- CN
- China
- Prior art keywords
- type flip
- flip flop
- clock
- output
- signal generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
Abstract
一种时钟信号发生器,具有一石英晶体多谐振荡电路和脉冲整形电路。所述脉冲整形电路包括一D触发器,所述石英晶体多谐振荡电路产生的时钟信号输出至所述D触发器的CP端,所述D触发器的Q端作为时钟信号输出端,所述D触发器的Q’端与D端接在一起。通过调节D触发器CP端和D端所接的电容值可以获得不同频率的时钟信号。
Description
【技术领域】
本发明是关于一种时钟信号发生器,特别是关于一种能产生高度稳定性的矩形脉冲信号且频率可调的时钟信号发生器。
【背景技术】
时钟信号又称为频率,所有的数字电路都需要依靠时钟信号来使组件的运作同步,每个时钟视为动作一次,每单位时间内电路可运作的次数取决于时钟的频率,因此时钟信号被视为系统运作的性能指针。
时钟信号在电路中的主要作用是同步,因为在数据传送过程中,对时序都有着严格的要求,只有这样才能保证数据在传输过程不出差错。所以,计算机要进行正确的数据传送和正常的运行,时钟信号是必不可少的。要产生主板上的时钟信号,那就需要专门的时钟信号发生器,也称为频率发生器。但是主板电路由多个部分组成,每个部分完成不同的功能,而各个部分由于存在自己的独立的传输协议、规范、标准,因此它们正常工作的时钟信号也有所不同,如CPU(Central Processing Unit,中央处理器)的FSB(Front Side Bus,前端总线)可达上百兆,I/O口的时钟信号为24MHz,USB(Universal Serial Bus,通用串行总线)的时钟信号为48MHz,因此主机板的时钟电路必须为这许多的组件提供各种不同的时钟信号。
由石英晶体的电抗频率特性可知,当外加电压的频率为一特定值时它的阻抗最小,所以频率为特定值的电压信号最容易通过它,而其他频率信号经过石英晶体时被衰减。在对振荡频率稳定性要求严格的情况下,目前普遍采用的一种稳频方法是在多谐振荡器电路中接入石英晶体,组成石英晶体多谐振荡器。石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率,而与外接电阻,电容无关。石英晶体的谐振频率由石英晶体的结晶方向和外形尺寸所决定,具有极高的频率稳定性。如图1所示为一种石英晶体振荡器的电路,它是由两个反向器21、22经耦合电容C1连接起来的正反馈电路,其中取TTL电路7404用作两个反向器21、22,并将石英晶体23接入耦合电容C1与反向器1的输入端和反向器22的输出端之间。
但是由于计算机主板工作中对时钟信号要求为频率稳定的矩形方波信号,然而经石英晶体多谐振荡电路输出的脉冲信号一般为类似于正弦波波形的信号,另外,主板上不同部分工作的时钟信号也有所不同,简单的石英晶体多谐振荡电路无法很好的满足计算机所需时钟信号的要求。
【发明内容】
本发明要解决的技术问题是提供一种能产生高度稳定性的矩形脉冲信号的时钟信号发生器。
本发明要解决的另一技术问题是提供一种频率可调的时钟信号发生器。
本发明是通过以下技术方案来实现的:一种时钟信号发生器,具有一石英晶体多谐振荡电路和脉冲整形电路。所述时钟信号发生器还具有一脉冲整形电路,所述脉冲整形电路包括一D触发器,所述石英晶体多谐振荡电路产生的时钟信号输出至所述D触发器的CP端,所述D触发器的Q端作为时钟信号输出端,所述D触发器的Q’端与D端接在一起。
在所述时钟信号发生器的D触发器的CP端与地之间接入电容C4,在D触发器的D端与地之间接入电容C5,通过改变C4、C5的值调节D触发器输出的脉冲频率。
本发明的优点在于将石英晶体多谐振荡电路输出的类似正弦波的脉冲信号调整为稳定性极高的矩形脉冲信号,极大地提高了时钟信号的稳定性,且该时钟信号发生器的时钟信号频率可调,能够更好地满足计算机主板不同部件工作所需频率的要求。
【附图说明】
下面参照附图结合实施例对本发明作进一步的说明。
图1是现有技术中石英晶体振荡器的电路原理图。
图2是本发明时钟信号发生器的系统方框图
图3是本发明时钟信号发生器的整体电路图。
图4是本发明中石英晶体振荡器输出的信号波形与时钟信号发生器输出的信号波形的比较图。
图5是本发明中电容调节后石英晶体振荡器输出的信号波形与时钟信号发生器输出的另一信号波形比较图。
【具体实施方式】
请参考图2,本发明提供的时钟信号发生器包括一电源供应器1、一石英晶体多谐振荡电路2和一脉冲整形电路3,电源供应器1将工作电源分别提供给石英晶体多谐振荡电路2和脉冲整形电路3,石英晶体多谐振荡电路2输出的时钟信号的波形经脉冲整形电路3的调节得到符合计算机主板各工作单元4要求的稳定性较高的矩形时钟信号。
请参照图3,石英晶体多谐振荡电路2包括两个连接直流电源的反向放大器21和反向放大器22,所述反向放大器21具有一输入端和一输出端,所述输入端和输出端之间连接一电阻R6,所述反向放大器22亦具有一输入端和一输出端,所述输入端和输出端之间连接另一电阻R5,电阻R5、R6使反向放大器21、22工作在线性放大区。电阻R5两端并联一电容C3,可以抑制高次谐波的产生。所述反向放大器21、22之间串联一耦合电容C1,用于两个反向放大器21、22之间的耦合。上述电路为一正反馈振荡电路,在接通电源以后,不需要外加触发信号便可以产生自激振荡,产生脉冲信号。将一石英晶体23连接在反向放大器21的输入端和反向放大器的输出端之间,即石英晶体23与反向放大器21、22串联在一起,即可组成石英晶体振荡电路2,由石英晶体的电抗频率特性可知,频率为一特定值的电压信号最容易通过,而其他频率的信号经过石英晶体时都被衰减掉,此时,由石英晶体振荡电路2输出的时钟信号的频率为一稳定值。
继续参照图3,从石英晶体振荡电路2输出的时钟信号通过脉冲整形电路3进行调整。所述脉冲整形电路包括一D触发器31,所述D触发器31的VCC端、PRE端(又称置位端)、CLR端(又称复位端)均接至电源即接入高电平,所述D触发器31的GND端接地。从石英晶体振荡电路中反向放大器22的输出端所输出的时钟信号接至所述D触发器31的CP端(又称同步信号输入端),同时,D触发器31的输出端Q’端与D端(又称数据输入端)接在一起,Q’端的输出状态与D触发器31的输出端Q端的状态相反,即Q端状态为“1”时,Q’端状态为“0”,反之亦然。
所述D触发器31的工作原理如下:D触发器31如果为上升沿触发器,当CP端输入的时钟信号处于上升状态且当PRE端、CLR端均接高电平“1”时,D触发器31的输出状态,即Q端输出状态由D触发器31的D端的状态来决定,比如D端为高电平“1”,则Q端输出高电平“1”,D端为低电平“0”,则Q端输出低电平“0”;如D触发器31为下降沿触发器,当CP端输入的时钟信号处于下降状态且PRE端、CLR端均接高电平“1”时,D触发器31的输出状态,即Q端输出状态由D触发器31的D端的状态来决定。当CP端的时钟信号为其他状态时,D触发器31的输出状态保持不变。假设D触发器31为上升沿触发器,其Q端的初态为Qn,新的状态为Qn+1,D触发器31的工作状态如下表所示。
D触发器工作状态表
本发明的脉冲整形电路3还包括用来调节输出的时钟信号频率的电容C4和C5,其中C4接在D触发器31的CP端和地之间,C5接在D触发器31的D端和地之间。改变电容C4和C5的值便能调节时钟信号发生器输出的时钟信号的频率。另外,在D触发器的D端和电源之间接有一电阻R2,在D触发器的CP端和电源之间接有一电阻R1,以提升D触发器的输入电压,从而防止石英晶体多谐振荡电路输入的电压过低而无法使D触发器正常工作。当需要调节从D触发器31输出的电压值时,可以在D触发器31的输出端串联两个分压电阻R3和R4。另外,所述D触发器可以由JK触发器转换而成。
最后,请参照图4,石英晶体多谐振荡电路输出的信号波形类似正弦波,经脉冲整形电路的调节后,时钟信号波形基本为一矩形方波。再来比较图4和图5可知,当C4和C5的值由图4中的500pF改变为图5中的200pF时,脉冲整形电路输出的时钟信号的频率也随之发生了改变。
Claims (8)
1.一种时钟信号发生器,具有一石英晶体多谐振荡电路,其特征在于:所述时钟信号发生器还具有一脉冲整形电路,所述脉冲整形电路包括一D触发器,所述石英晶体多谐振荡电路产生的时钟信号输出至所述D触发器的同步信号输入端,所述D触发器的第一输出端作为时钟信号输出端,所述D触发器的第二输出端与所述D触发器的数据输入端接在一起。
2.如权利要求1所述的时钟信号发生器,其特征在于:所述脉冲整形电路还包括第一、第二电容,所述第一电容接在D触发器的同步信号输入端与地之间,所述第二电容接在D触发器的输入端与地之间,通过改变所述第一、第二电容的值可以调节D触发器输出的时钟信号的频率。
3.如权利要求1所述的时钟信号发生器,其特征在于:所述石英晶体多谐振荡电路包括两个连接直流电源的反向放大器;一连接在两个反向放大器之间的耦合电容,用于两个反向放大器的耦合;两个反馈电阻,分别接在对应反向放大器的输入端与输出端之间,使反向放大器工作在线性放大区;及一石英晶体,与反向放大器串联在一起。
4.如权利要求3所述的时钟信号发生器,其特征在于:所述输出时钟信号的反向放大器输入端和输出端之间连接一电容,用于抑制高次谐波。
5.如权利要求1所述的时钟信号发生器,其特征在于:所述D触发器的同步信号输入端与电源之间、所述D触发器的数据输入端与电源之间分别连接有一电阻,用于提升从石英晶体多谐振荡电路输入D触发器的电压。
6.如权利要求1所述的时钟信号发生器,其特征在于:所述D触发器的第一输出端连接一电阻,所述电阻与地之间再连接一电阻,通过所述两电阻调节时钟信号发生器的输出电压值。
7.如权利要求1所述的时钟信号发生器,其特征在于:所述D触发器置位端和复位端均接入电源电压。
8.如权利要求1所述的时钟信号发生器,其特征在于:所述D触发器可由JK触发器转换而成。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100522629A CN100338875C (zh) | 2004-11-12 | 2004-11-12 | 时钟信号发生器 |
US11/273,815 US7375566B2 (en) | 2004-11-12 | 2005-11-14 | Clock signal generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100522629A CN100338875C (zh) | 2004-11-12 | 2004-11-12 | 时钟信号发生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1773855A CN1773855A (zh) | 2006-05-17 |
CN100338875C true CN100338875C (zh) | 2007-09-19 |
Family
ID=36385673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100522629A Expired - Fee Related CN100338875C (zh) | 2004-11-12 | 2004-11-12 | 时钟信号发生器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7375566B2 (zh) |
CN (1) | CN100338875C (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101401306B (zh) * | 2006-03-10 | 2011-10-26 | Nxp股份有限公司 | 用于晶体振荡器的脉冲整形电路 |
CN101221731A (zh) * | 2007-01-11 | 2008-07-16 | 鸿富锦精密工业(深圳)有限公司 | 显示器节能装置 |
CN101751099B (zh) * | 2008-12-18 | 2012-01-25 | 鸿富锦精密工业(深圳)有限公司 | 信号发生电路 |
CN102035508B (zh) * | 2010-05-28 | 2016-01-20 | 上海华虹宏力半导体制造有限公司 | 一种时钟产生电路 |
CN102970093B (zh) * | 2012-11-02 | 2015-12-16 | 中国电子科技集团第四十一研究所 | 兼容多种时钟的同步系统及其同步方法 |
CN103869875B (zh) * | 2012-12-11 | 2019-11-15 | 北京普源精电科技有限公司 | 一种具有时钟参考源电路的信号发生器 |
CN103297001B (zh) * | 2013-05-17 | 2016-06-22 | 中科院微电子研究所昆山分所 | 一种脉冲整形电路及脉冲整形方法 |
CN104901655A (zh) * | 2015-06-16 | 2015-09-09 | 成都宜川电子科技有限公司 | 信号发生器 |
KR102432457B1 (ko) * | 2015-10-21 | 2022-08-12 | 삼성전자주식회사 | 디스큐 기능을 갖는 클락 발생 회로 및 상기 회로를 포함하는 반도체 집적회로 장치 |
US9825587B1 (en) * | 2016-07-21 | 2017-11-21 | Nuvoton Technology Corporation | Mitigation of long wake-up delay of a crystal oscillator |
CN109391334A (zh) * | 2018-12-18 | 2019-02-26 | 成都前锋电子仪器有限责任公司 | 用于无线电综合测试模块的常温校准电路 |
EP4080319A4 (en) * | 2020-01-16 | 2023-01-18 | Huawei Technologies Co., Ltd. | CLOCK SIGNAL GENERATOR, ON-CHIP CLOCK SYSTEM AND CHIP |
CN111464153A (zh) * | 2020-05-14 | 2020-07-28 | 京东方科技集团股份有限公司 | 脉冲信号生成电路、方法、时钟生成模组和显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02266269A (ja) * | 1989-04-07 | 1990-10-31 | Toshiba Corp | 異常検出回路 |
US6559616B2 (en) * | 2000-02-29 | 2003-05-06 | Aisin Seiki Kabushiki Kaisha | Rotational pulse generating circuit for motors |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56121398A (en) * | 1980-02-29 | 1981-09-24 | Fuji Elelctrochem Co Ltd | Method of controlling rotation of brushless motor in digital control system |
JPS5787620A (en) | 1980-11-20 | 1982-06-01 | Fujitsu Ltd | Clock generating circuit |
JPS6019337A (ja) * | 1983-07-13 | 1985-01-31 | Matsushita Electric Ind Co Ltd | デイジタル信号多重方法 |
US4816700A (en) | 1987-12-16 | 1989-03-28 | Intel Corporation | Two-phase non-overlapping clock generator |
US5157665A (en) * | 1990-06-06 | 1992-10-20 | Fakhraie Fard Mostafa | Integrated services digital network (ISDN) test device |
US5159255A (en) * | 1990-11-07 | 1992-10-27 | Savvy Frontiers Patent Trust | Energy conserving electric induction motor field control method and apparatus |
JP3768665B2 (ja) * | 1997-12-12 | 2006-04-19 | キヤノン株式会社 | 周波信号生成回路及び振動型アクチュエータの駆動装置 |
FR2793091B1 (fr) * | 1999-04-30 | 2001-06-08 | France Telecom | Dispositif d'asservissement de frequence |
JP3652304B2 (ja) * | 2001-11-29 | 2005-05-25 | Necマイクロシステム株式会社 | クロック生成回路及びクロック生成方法 |
DE10223169B4 (de) * | 2002-05-24 | 2004-04-15 | Siemens Ag | Schaltungsanordnung zur Frequenzteilung |
US7102407B2 (en) * | 2004-03-31 | 2006-09-05 | Intel Corporation | Programmable clock delay circuit |
-
2004
- 2004-11-12 CN CNB2004100522629A patent/CN100338875C/zh not_active Expired - Fee Related
-
2005
- 2005-11-14 US US11/273,815 patent/US7375566B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02266269A (ja) * | 1989-04-07 | 1990-10-31 | Toshiba Corp | 異常検出回路 |
US6559616B2 (en) * | 2000-02-29 | 2003-05-06 | Aisin Seiki Kabushiki Kaisha | Rotational pulse generating circuit for motors |
Also Published As
Publication number | Publication date |
---|---|
CN1773855A (zh) | 2006-05-17 |
US7375566B2 (en) | 2008-05-20 |
US20060103481A1 (en) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100338875C (zh) | 时钟信号发生器 | |
US5517532A (en) | Standing sine wave clock bus for clock distribution systems | |
JP3587162B2 (ja) | データ転送制御装置及び電子機器 | |
US7474117B1 (en) | Bi-directional universal serial bus booster circuit | |
CN1552011A (zh) | 对数字信号改进定时和使外部影响最小化 | |
CN204465511U (zh) | 一种基于pll锁相环与分频器的程控倍频装置 | |
CN108984446B (zh) | 基于fpga原语的phy接口及fpga芯片 | |
WO2024008186A1 (zh) | 高速链路最坏电源噪声求解方法、系统及存储介质 | |
CN107544652A (zh) | 一种服务器psu电源低电压保护装置及保护方法 | |
CN2884690Y (zh) | 时钟同步倍频电路 | |
CN103812497A (zh) | 驱动器及低抖动串行信号的输出方法 | |
CN1790203A (zh) | 电源电压产生电路 | |
CN1627628A (zh) | 低电压差分信号环形压控振荡器 | |
CN101938277B (zh) | 倍频系统及实现倍频的方法 | |
CN211479110U (zh) | 一种数据接口复用控制电路 | |
US10644710B2 (en) | Electronic circuit for adjusting phase of clock | |
CN208999794U (zh) | 一种基于双栅极mos管的程控衰减器 | |
CN109088620B (zh) | 一种基于数据控制的pfm调制电路 | |
CN217010829U (zh) | 一种晶振驱动电路及不间断电源 | |
CN201219252Y (zh) | 三种pwm脉冲信号发生器 | |
US5623649A (en) | Method and apparatus for passing a bus clock signal from a computer to an expansion chassis | |
CN110365327A (zh) | 差分时钟树电路 | |
CN110888828A (zh) | 一种数据接口复用控制电路 | |
CN205105090U (zh) | 一种直流输电串并联转换器用控制系统中的驱动电路 | |
CN220252569U (zh) | 一种pcie m.2接口转换cpci板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070919 Termination date: 20101112 |