一种时钟产生电路
技术领域
本发明涉及集成电路技术领域,尤其涉及一种时钟产生电路。
背景技术
电荷泵,也称为开关电容式电压变换器,是一种利用所谓的“快速”(flying)或“泵送”电容(而非电感或变压器)来储能的直流-直流(DC-DC)变换器。它能使输入电压升高或降低,也可以用于产生负电压。通常来说,电荷泵由电容和FET开关阵列组成,其内部的FET开关阵列以一定方式控制快速电容器的充电和放电,使输入电压以一定因数倍增或降低,从而得到所需要的输出电压。
虽然有一些DC-DC变换器除可以组成升压、降压电路外也可以组成电压反转电路,但电荷泵电压反转器仅需外接两个电容,电路最简单,同时尺寸小,并且转换效率高、耗电少,因此获得了极其广泛的应用。
电荷泵大多应用在需要电池的系统,如蜂窝式电话、寻呼机、蓝牙系统和便携式电子设备。对采用电池供电的便携式电子产品来说,采用电荷泵变换器来获得负电源或倍压电源,不仅能减少电池的数量、减少产品的体积和重量,并且在减少能耗(延长电池寿命)方面也起到极大的作用。现在的电荷泵可以输出高达250mA的电流,平均效率达到75%。
不过,电荷泵的工作过程需要时钟信号进行控制,在时钟信号的逻辑低电平阶段,电源电荷传输到电荷泵的电容中,在时钟信号的逻辑高电平阶段,电容中的电荷传输到下一级电路中。因此时钟信号对于电荷泵来说是非常关键的,时钟信号一般由时钟产生电路提供。
请参考图1,图1为现有的时钟产生电路的结构,如图1所示,现有的时钟产生电路100为一振荡电路,包括多级基本时钟电路1~n,其中每级基本时钟电路包括CMOS反相器、电容C以及电流源S1;所述CMOS反相器由一PMOS晶体管P1及一NMOS晶体管N1组成,所述PMOS晶体管P1的栅极与所述NMOS晶体管N1的栅极相连,作为每级基本时钟电路的输入端;所述PMOS晶体管P1的源极接电源电Vdd压,其漏极与所述NMOS晶体管N1的漏极相连,作为每级基本时钟电路的输出端,所述NMOS晶体管N1的漏极与所述电容C相连,所述NMOS晶体管N1的源极与所述电流源S1相连,并且每级基本时钟电路的输出端与下级基本时钟电路的输入端相连。其中第一级基本时钟电路1的输入端与第n级基本时钟电路n的输出端相连,同时,第n级基本时钟电路n的输出端输出时钟信号CLK1。
然而,由于反相器存在电流延时,请参考图2,图2为现有的时钟产生电路100对应的电流延时,其中第一级基本时钟电路1的电流延时为t1,第二级基本时钟电路2的电流延时为t2,第n级基本时钟电路n的电流延时为tn,从而使得现有的时钟产生电路100提供的时钟信号CLK1的频率与电源电压Vdd成反比,即电源电压Vdd高的时候,时钟信号CLK1的频率小,而电源电压Vdd低的时候,时钟信号CLK1的频率大;同时,时钟信号CLK1的占空比为50%;请参考图3,图3为现有的时钟产生电路100提供的时钟信号波形图,其中波形a为高电源电压Vdd对应的时钟信号CLK1波形,波形b为低电源电压Vdd对应的时钟信号CLK1波形,如图3所示,波形a和波形b的占空比均为50%,并且电源电压Vdd高的时候,波形a的频率小,因此逻辑高电平阶段占用的时间长,电源电压Vdd低的时候,波形b的频率大,因此逻辑高电平阶段占用的时间短。
由于电荷泵开关阵列上的阈值损失在高电源电压Vdd和低电源电压Vdd的时候保持不变,因此当电源电压Vdd高的时候,电荷泵的传输效率高,需要的传输时间少,当电源电压Vdd低的时候,电荷泵的传输效率低,需更多的传输时间。而现有的时钟产生电路100在电源电压Vdd高的时候,时钟信号CLK1的频率小,逻辑高电平阶段占用的时间长,超过了电荷泵传输电荷所需的时间;但是在电源电压Vdd低的时候,时钟信号CLK1的频率大,逻辑高电平阶段占用的时间短,少于电荷泵传输电荷所需的时间。因此,现有的时钟产生电路100提供的时钟信号CLK1不利于电荷泵传输电荷。
因此,如何提供一种时钟产生电路,以保证低电源电压时电荷泵能有效传输电荷已成为业界亟待解决的技术问题。
发明内容
本发明的目的在于提供一种时钟产生电路,以解决现有的时钟产生电路占空比为50%,并且逻辑高电平占用的时间与电源电压成正比,不利于电荷泵在低电源电压的情况下传输电荷。
为解决上述问题,本发明提出一种时钟产生电路,该时钟产生电路包括振荡电路以及与所述振荡电路相连的占空比调整电路,所述振荡电路输出一时钟信号,所述占空比调整电路对所述时钟信号的占空比进行调整。
可选的,所述振荡电路包括依次相连多级基本时钟电路,所述多级基本时钟电路中的每级基本时钟电路的输出端与下一级基本时钟电路的输入端相连,且所述多级基本时钟电路中的第一级基本时钟电路的输入端与最后一级基本时钟电路的输出端相连,所述最后一级基本时钟电路的输出端与所述占空比调整电路相连。
可选的,所述每级基本时钟电路包括CMOS反相器、与所述CMOS反相器相连的电流源以及与所述CMOS反相器相连的电容。
可选的,所述CMOS反相器包括PMOS晶体管以及NMOS晶体管,所述PMOS晶体管的栅极与所述NMOS晶体管的栅极相连,作为所述每级基本时钟电路的输入端,所述PMOS晶体管的漏极与所述NMOS晶体管的漏极相连,作为所述每级基本时钟电路的输出端,且所述NMOS晶体管的漏极与所述电容的一端相连,所述电容的另一端接地,所述PMOS晶体管的源极接电源电压,所述NMOS晶体管的源极与所述电流源的一端相连,所述电流源的另一端接地。
可选的,所述占空比调整电路为脉冲产生电路。
可选的,所述脉冲产生电路为与门。
可选的,所述脉冲产生电路为或门。
与现有技术相比,本发明提供的时钟产生电路包括振荡电路以及与所述振荡电路相连的占空比调整电路,所述振荡电路输出一时钟信号,所述占空比调整电路对所述时钟信号的占空比进行调整,使得电源电压高的时候,时钟信号的占空比小,电源电压低的时候,时钟信号的占空比大,从而有利于电荷泵进行电荷传输。
附图说明
图1为现有的时钟产生电路的结构;
图2为现有的时钟产生电路对应的电流延时;
图3为现有的时钟产生电路提供的时钟信号波形图;
图4为本发明实施例提供的时钟产生电路的结构;
图5为本发明实施例提供的时钟产生电路的时钟信号波形图。
具体实施方式
以下结合附图和具体实施例对本发明提出的时钟产生电路作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种时钟产生电路,所述时钟产生电路包括振荡电路以及与所述振荡电路相连的占空比调整电路,所述振荡电路输出一时钟信号,所述占空比调整电路对所述时钟信号的占空比进行调整,使得电源电压高的时候,时钟信号的占空比小,电源电压低的时候,时钟信号的占空比大,从而有利于电荷泵进行电荷传输。
请参考图4,图4为本发明实施例提供的时钟产生电路的结构,如图4所示,该时钟产生电路200包括振荡电路100以及与所述振荡电路100相连的占空比调整电路201,所述振荡电路100输出一时钟信号CLK1,所述占空比调整电路对所述时钟信号CLK1的占空比进行调整,输出调整后的第二时钟信号CLK2。
进一步地,所述振荡电路100包括依次相连多级基本时钟电路1~n,所述多级基本时钟电路1~n中的每级基本时钟电路的输出端与下一级基本时钟电路的输入端相连,且所述多级基本时钟电路中的第一级基本时钟电路1的输入端与最后一级基本时钟电路n的输出端相连,所述最后一级基本时钟电路n的输出端与所述占空比调整电路201相连。
进一步地,所述每级基本时钟电路包括CMOS反相器、与所述CMOS反相器相连的电流源S1以及与所述CMOS反相器相连的电容C。
可进一步地,所述CMOS反相器包括PMOS晶体管P1以及NMOS晶体管N1,所述PMOS晶体管P1的栅极与所述NMOS晶体管N1的栅极相连,作为所述每级基本时钟电路的输入端,所述PMOS晶体管P1的漏极与所述NMOS晶体管N1的漏极相连,作为所述每级基本时钟电路的输出端,且所述NMOS晶体管N1的漏极与所述电容C的一端相连,所述电容C的另一端接地,所述PMOS晶体管P1的源极接电源电压Vdd,所述NMOS晶体管N1的源极与所述电流源S1的一端相连,所述电流源S1的另一端接地。
进一步地,所述占空比调整电路201为脉冲产生电路。
进一步地,所述脉冲产生电路为与门。
请继续参考图5,图5为本发明实施例提供的时钟产生电路的时钟信号波形图,其中波形c为高电源电压Vdd对应的第二时钟信号CLK2的波形,波形d为低电源电压Vdd对应的第二时钟信号CLK2的波形,如图5所示,经过占空比调整电路201的调整后,高电源电压Vdd对应的第二时钟信号CLK2的占空比为20%,低电源电压Vdd对应的第二时钟信号CLK2的占空比为50%,并且调整后的第二时钟信号CLK2的频率比未作调整的时钟信号CLK1的频率小。因此当电源电压Vdd高的时候,供电荷泵传输电荷的时间短,从而不会造成时间浪费;当电源电压Vdd低的时候,供电荷泵传输电荷的时间长,从而保证电荷能完全传输。
在本发明的一个具体实施例中,所述脉冲产生电路为与门,然而应该认识到,根据实际情况,所述脉冲电路还可以为或门。
在本发明的一个具体实施例中,所述时钟产生电路提供的时钟信号被描述成用于控制电荷泵工作的控制信号,然而应该认识到,根据实际情况,所述时钟产生电路提供的时钟信号还可以作为其它需要高电平进行传输并且频率保持不变的电路的控制信号,如锁存器等。
综上所述,本发明提供了一种时钟产生电路,所述时钟产生电路包括振荡电路以及与所述振荡电路相连的占空比调整电路,所述振荡电路输出一时钟信号,所述占空比调整电路对所述时钟信号的占空比进行调整,使得电源电压高的时候,时钟信号的占空比小,电源电压低的时候,时钟信号的占空比大,从而有利于电荷泵进行电荷传输。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。